JPWO2010038888A1 - 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 - Google Patents

窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 Download PDF

Info

Publication number
JPWO2010038888A1
JPWO2010038888A1 JP2010531937A JP2010531937A JPWO2010038888A1 JP WO2010038888 A1 JPWO2010038888 A1 JP WO2010038888A1 JP 2010531937 A JP2010531937 A JP 2010531937A JP 2010531937 A JP2010531937 A JP 2010531937A JP WO2010038888 A1 JPWO2010038888 A1 JP WO2010038888A1
Authority
JP
Japan
Prior art keywords
gas
silicon nitride
nitride oxide
oxide film
plasma cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010531937A
Other languages
English (en)
Inventor
稔 本多
稔 本多
西田　辰夫
辰夫 西田
準弥 宮原
準弥 宮原
真之 鴻野
真之 鴻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2010038888A1 publication Critical patent/JPWO2010038888A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本発明は、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成するプラズマＣＶＤ装置を用い、処理容器内の圧力を０．１Ｐａ以上６．７Ｐａ以下の範囲内に設定し、ＳｉＣｌ４ガスと窒素ガスと酸素ガスとを含む処理ガスを用いてプラズマＣＶＤを行うことにより二次イオン質量分析（ＳＩＭＳ）によって測定される膜中の水素原子の濃度が、９．９×１０２０ａｔｏｍｓ／ｃｍ３以下である窒化酸化珪素膜を形成する方法に関する。

Description

本発明は、窒化酸化珪素膜およびその形成方法、この方法に用いるコンピュータ読み取り可能な記憶媒体並びにプラズマＣＶＤ装置に関する。
現在、絶縁性が高く、良質な二酸化珪素膜（ＳｉＯ２膜）や窒化珪素膜（ＳｉＮ膜）、あるいは窒化酸化珪素膜（ＳｉＯＮ膜）を成膜する手法として、シリコンを酸化処理あるいは窒化処理する熱酸化法やプラズマ酸化法、プラズマ窒化法などを組み合わせて形成する手法が採用されている。しかし、多層絶縁膜を形成する場合には、酸化処理や窒化処理は適用できず、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）法によってＳｉＯ２膜やＳｉＮ膜を堆積させて成膜することが必要である。ＣＶＤ法で絶縁性の高いＳｉＯ２膜やＳｉＮ膜の成膜を行うためには、６００℃〜９００℃の高温で処理する必要がある。そのため、サーマルバジェットの増大によるデバイスへの悪影響の懸念があり、さらに、デバイス作成工程にも種々の制約が生じるという問題があった。
一方、従来のプラズマＣＶＤ法では、５００℃前後の温度で成膜することも可能であるが、電子温度が高いプラズマによってチャージングダメージが生じるという問題もある。また、プラズマＣＶＤ法では、通常、成膜原料としてシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）が使用されるが、これらの成膜原料を使用すると、生成される絶縁膜中に原料に由来する水素が多量に含まれてしまうという問題があった。絶縁膜中に存在する水素は、例えばＰチャネルＭＯＳＦＥＴのオン時に閾値のシフトが起こる負バイアス温度不安定性（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｎｓｔａｂｉｌｉｔｙ：ＮＢＴＩ）などとの関連性が指摘されている。このように、絶縁膜中の水素は、絶縁膜の信頼性を低下させてデバイスに対して悪影響を及ぼす懸念があるため、極力低減することが好ましいと考えられている。
水素を含まない絶縁膜の製造に関する技術として、特許文献１では、反応容器中に水素を含まないシリコン系原料であるテトラ・イソシアネート・シランと第三種アミンの気体を導入して反応させ、水素を含まないシリコン系絶縁膜をホットウォールＣＶＤ法で基板上に堆積するシリコン系絶縁膜の製造方法が提案されている。
また、特許文献２では、減圧ＣＶＤ装置に、ＳｉＣｌ４ガスとＮ２ＯガスとＮＯガスとを導入し、成膜温度８５０℃、圧力２×１０２Ｐａで減圧ＣＶＤを行うことにより、−Ｈ基、−ＯＨ基等の水素関連の結合基や、Ｓｉ−Ｈ結合、Ｓｉ−ＯＨ結合、Ｎ−Ｈ結合等の水素関連の結合を膜中に実質的に含まないオキシナイトライド膜を成膜する方法も提案されている。
さらに、特許文献３では、Ｈを含まない無機のＳｉ系ガスとＮ２、ＮＯ、Ｎ２Ｏ等を用いた高密度プラズマＣＶＤによりＳｉＮ膜やＳｉＯＮ膜を形成する工程を有する半導体装置の製造方法が提案されている。
上記特許文献１の方法は、２００℃程度の低温での処理が可能であるが、プラズマを利用した成膜技術ではない。また、上記特許文献２の方法は、プラズマを利用した成膜技術ではないことに加え、８５０℃とかなり高い成膜温度を必要とする点で、サーマルバジェットを増大させる懸念があり、満足できるものではない。
さらに、上記特許文献１、特許文献２で使用されているＳｉＣｌ４ガスは、電子温度が高いプラズマ中では、解離して、エッチング作用を持つ活性種（エッチャント）を形成してしまうため、成膜効率の低下を招いてしまう。つまり、ＳｉＣｌ４ガスは、プラズマＣＶＤの成膜原料として不適であった。特許文献３では、「Ｈを含まない無機のＳｉ系ガス」としてＳｉＣｌ４ガスを使用できることが記載されているが、実施例中でＳｉＮ膜の形成に使用されたガスはＳｉＦ４であり、ＳｉＣｌ４ガスを原料としてプラズマＣＶＤ法により成膜することに関しての実際的な検証はなされておらず、推測の域を出ていない。また、特許文献３では、高密度プラズマの内容について具体的な開示が一切ないため、ＳｉＣｌ４ガスを使用した場合に上記エッチャント生成の問題をどのように解決するのか、について、何ら解決策を提供していない。
従って、絶縁性が高く、良質なＳｉＯＮ膜をプラズマＣＶＤ法で形成する技術は、未だ確立されていない。
特開平１０−１８９５８２号公報（例えば、請求項１など） 特開２０００−９１３３７号公報（例えば、段落００３３など） 特開２０００−７７４０６号公報（例えば、請求項１、２など）
本発明は上記実情に鑑みてなされたものであり、その目的は、膜中に含まれる水素の量が極端に少なく、絶縁性が高く良質な窒化酸化珪素膜をプラズマＣＶＤ法により形成する方法を提供することである。
本発明の窒化酸化珪素膜の形成方法は、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマＣＶＤ装置において、プラズマＣＶＤ法によって被処理体上に窒化酸化珪素膜を形成する窒化酸化珪素膜の形成方法であって、
前記処理容器内の圧力を０．１Ｐａ以上６．７Ｐａ以下の範囲内に設定し、シリコン原子と塩素原子からなる化合物のガスと窒素ガスと酸素ガスとを含む処理ガスを用い、プラズマＣＶＤを行うことにより、二次イオン質量分析（ＳＩＭＳ）によって測定される膜中の水素原子の濃度が、９．９×１０２０ａｔｏｍｓ／ｃｍ３以下である窒化酸化珪素膜を形成する工程を備えている。
本発明の窒化酸化珪素膜の形成方法において、前記窒化酸化珪素膜は、フーリエ変換赤外分光光度計（ＦＴ−ＩＲ）による測定でＮ−Ｈ結合のピークが検出されないことが好ましい。
また、本発明の窒化酸化珪素膜の形成方法において、前記シリコン原子と塩素原子からなる化合物が、四塩化珪素（ＳｉＣｌ４）であることが好ましい。
また、本発明の窒化酸化珪素膜の形成方法において、全処理ガスに対する前記シリコン原子と塩素原子からなる化合物のガスの流量比率が０．０６％以上２％以下の範囲内であることが好ましい。
また、本発明の窒化酸化珪素膜の形成方法において、全処理ガスに対する前記窒素ガスの流量比率が、３２％以上９９．８％以下の範囲内であることが好ましい。
また、本発明の窒化酸化珪素膜の形成方法において、全処理ガスに対する前記酸素ガスの流量比率が、０．１％以上１０％以下の範囲内であることが好ましい。
本発明に係る窒化酸化珪素膜は、上記いずれかに記載の窒化酸化珪素膜の形成方法により形成されたものである。
本発明に係るコンピュータ読み取り可能な記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、
複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマＣＶＤ装置において、前記処理容器内の圧力を０．１Ｐａ以上６．７Ｐａ以下の範囲内に設定し、シリコン原子と塩素原子からなる化合物のガスと窒素ガスと酸素ガスとを含む処理ガスを用いてプラズマＣＶＤを行うことにより、二次イオン質量分析（ＳＩＭＳ）によって測定される膜中の水素原子の濃度が、９．９×１０２０ａｔｏｍｓ／ｃｍ３以下である窒化酸化珪素膜を形成するプラズマＣＶＤが行われるように、コンピュータに前記プラズマＣＶＤ装置を制御させるものである。
本発明に係るプラズマＣＶＤ装置は、プラズマＣＶＤ法により被処理体上に窒化酸化珪素膜を形成するプラズマＣＶＤ装置であって、
被処理体を収容する上部に開口を有する処理容器と、
前記処理容器の前記開口を塞ぐ誘電体部材と、
前記誘電体部材上に設けられ、前記処理容器内にマイクロ波を導入するための複数の孔を有する平面アンテナと、
前記処理容器内に処理ガスを供給するガス供給機構に接続するガス導入部と、
前記処理容器内を減圧排気する排気機構と、
前記処理容器内において、圧力を０．１Ｐａ以上６．７Ｐａ以下の範囲内に設定し、前記ガス供給機構に接続するガス導入部からシリコン原子と塩素原子からなる化合物のガスと窒素ガスと酸素ガスとを含む処理ガスを供給してプラズマＣＶＤを行うことにより、二次イオン質量分析（ＳＩＭＳ）によって測定される膜中の水素原子の濃度が、９．９×１０２０ａｔｏｍｓ／ｃｍ３以下である窒化酸化珪素膜を形成するプラズマＣＶＤが行われるように制御する制御部と、を備えている。
本発明の窒化酸化珪素膜の形成方法によれば、成膜原料としてシリコン原子と塩素原子からなる化合物のガスと酸素原子を含むガスを用いることにより、膜中に含まれる水素が極端に少なく、絶縁性が高く良質な窒化酸化珪素膜をプラズマＣＶＤ法により形成することができる。
本発明方法によって得られた窒化酸化珪素膜は、水素によるデバイスへの悪影響を生じさせることがなく、しかも絶縁性に優れているため、デバイスに用いた場合高い信頼性を付与できる。従って、本発明方法は、ゲート絶縁膜等の用途に使用される窒化酸化珪素膜を製造する際に利用価値が高いものである。
図１は窒化酸化珪素膜の形成に適したプラズマＣＶＤ装置の一例を示す概略断面図である。
図２は平面アンテナの構造を示す図面である。
図３は制御部の構成を示す説明図である。
図４は本発明の窒化酸化珪素膜の形成方法の工程例を示す図面である。
図５は窒化酸化珪素膜中のＳｉ、Ｎ、Ｏの濃度をＸＰＳで測定した結果を示すグラフ図面である。
図６は窒化酸化珪素膜を使用して作製したＭＯＳトランジスタのゲートリーク電流の測定結果を示すグラフ図面である。
図７は本発明方法を適用可能なＭＯＳ型半導体メモリ装置の概略構成を示す説明図である。
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の窒化酸化珪素膜の形成方法に利用可能なプラズマＣＶＤ装置１００の概略構成を模式的に示す断面図である。
プラズマＣＶＤ装置１００は、複数のスロット状の孔を有する平面アンテナ、特にＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ；ラジアルラインスロットアンテナ）にて処理容器内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されている。プラズマＣＶＤ装置１００では、１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２ｅＶの低電子温度を有するプラズマによる処理が可能である。従って、プラズマＣＶＤ装置１００は、各種半導体装置の製造過程においてプラズマＣＶＤによる窒化酸化珪素膜の成膜処理の目的で好適に利用できる。
プラズマＣＶＤ装置１００は、主要な構成として、気密に構成された処理容器１と、処理容器１内にガスを供給するガス供給機構１８にガス導入管２２ａを介して接続されたガス導入部１４、１５と、処理容器１内を減圧排気するための排気機構としての排気装置２４と、処理容器１の上部に設けられ、処理容器１内にマイクロ波を導入するマイクロ波導入機構２７と、これらプラズマＣＶＤ装置１００の各構成部を制御する制御部５０と、を備えている。なお、図１に示す実施形態では、ガス供給機構１８はプラズマＣＶＤ装置１００に一体に組み込まれているが、必ずしも一体に組み込む必要はない。ガス供給機構１８をプラズマＣＶＤ装置１００に外付けする構成としても良いことは勿論である。
処理容器１は、接地された略円筒状の容器により形成されている。なお、処理容器１は角筒形状の容器により形成してもよい。処理容器１は、アルミニウム等の材質からなる底壁１ａと側壁１ｂとを有している。
処理容器１の内部には、被処理体であるシリコンウエハ（以下、単に「ウエハ」と記す）Ｗを水平に支持するための載置台２が設けられている。載置台２は、熱伝導性の高い材質例えばＡｌＮ等のセラミックスにより構成されている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状の支持部材３により支持されている。支持部材３は、例えばＡｌＮ等のセラミックスにより構成されている。
また、載置台２には、その外縁部をカバーし、ウエハＷをガイドするためのカバーリング４が設けられている。このカバーリング４は、例えば石英、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＮ等の材質で構成された環状部材である。
また、載置台２には、温度調節機構としての抵抗加熱型のヒータ５が埋め込まれている。このヒータ５は、ヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを均一に加熱する。
また、載置台２には、熱電対（ＴＣ）６が配備されている。この熱電対６により、温度計測を行うことにより、ウエハＷの加熱温度を例えば室温から９００℃までの範囲で制御可能となっている。
また、載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）を有している。各ウエハ支持ピンは、載置台２の表面に対して突没可能に設けられている。
処理容器１の底壁１ａの略中央部には、円形の開口部１０が形成されている。底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が連設されている。この排気室１１には、排気管１２が接続されており、この排気管１２を介して排気装置２４に接続されている。
処理容器１を形成する側壁１ｂの上端には、処理容器１を開閉させる蓋体（リッド）としての機能を有する金属製のプレート１３が配置されている。プレート１３には、開口部が形成され、その内周下部は、内側（処理容器１内空間）へ向けて突出し、環状の支持部１３ａを形成している。
プレート１３には、ガス導入部４０が配置され、ガス導入部４０は、第１のガス導入孔を有する環状のガス導入部１４が設けられている。また、処理容器１の側壁１ｂには、第２のガス導入孔を有する環状のガス導入部１５が設けられている。つまり、ガス導入部１４および１５は、上下２段に設けられている。各ガス導入部１４および１５は処理ガスやプラズマ励起用ガスを供給するガス供給機構１８に接続されている。なお、ガス導入部１４および１５はノズル状またはシャワーヘッド状に設けてもよい。また、ガス導入部１４とガス導入部１５を単一のシャワーヘッドに設けてもよい。
また、処理容器１の側壁１ｂには、プラズマＣＶＤ装置１００と、これに隣接する搬送室（図示せず）との間で、ウエハＷの搬入出を行うための搬入出口１６と、この搬入出口１６を開閉するゲートバルブ１７とが設けられている。
ガス供給機構１８は、例えば窒素ガス（Ｎ２）供給源１９ａ、酸素含有ガス（Ｏ含有ガス）供給源１９ｂ、シリコン含有ガス（Ｓｉ含有ガス）供給源１９ｃ、不活性ガス供給源１９ｄおよびクリーニングガス供給源１９ｅを有している。窒素ガス（Ｎ２）供給源１９ａおよび酸素含有ガス供給源１９ｂは、上段のガス導入部１４に接続されている。また、シリコン含有ガス供給源１９ｃ、不活性ガス供給源１９ｄおよびクリーニングガス供給源１９ｅは、下段のガス導入部１５に接続されている。クリーニングガス供給源１９ｅは、処理容器１内に付着した不必要な膜をクリーニングする際に使用される。なお、ガス供給機構１８は、例えば上記以外の図示しないガス供給源として処理容器１内雰囲気を置換する際に用いるパージガス供給源等を有していてもよい。
本発明では、窒素ガス（Ｎ２）を用いる。窒素ガス（Ｎ２）は、その分子中に水素を含有しないため、本発明において好ましく使用できる。また、Ｓｉ含有ガスとしては、テトラクロロシラン（ＳｉＣｌ４）またはヘキサクロロジシラン（Ｓｉ２Ｃｌ６）などのＳｉ原子とＣｌ原子からなる化合物（ＳｉｎＣｌ２ｎ＋２）のガスを用いる。ＳｉＣｌ４、Ｓｉ２Ｃｌ６及びＳｉ３Ｃｌ８は、分子中に水素を含有しないため、本発明において好ましく使用できる。また、酸素含有ガスとしては、例えばＯ２、ＮＯ、Ｎ２Ｏ等を用いることができる。さらに、不活性ガスとしては、例えば希ガスを用いることができる。希ガスは、プラズマ励起用ガスとして安定したプラズマの生成に役立つものであり、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを添加し用いることができる。なお、希ガスを、ＳｉＣｌ４等のＳｉ含有ガスを供給するためのキャリアガスとして利用することも可能である。
窒素ガス（Ｎ２）または酸素含有ガスは、ガス供給機構１８の窒素ガス（Ｎ２）供給源１９ａまたは酸素含有ガス供給源１９ｂから、ガスライン２０ａ，２０ｂを介してガス導入部１４に至り、ガス導入部１４のガス導入孔（図示せず）から処理容器１内に導入される。一方、シリコン含有ガス、不活性ガスおよびクリーニングガスは、シリコン含有ガス供給源１９ｃ、不活性ガス供給源１９ｄ、クリーニングガス供給源１９ｅから、それぞれガスライン２０ｃ〜２０ｅを介してガス導入部１５に至り、ガス導入部１５のガス導入孔（図示せず）から処理容器１内に導入される。各ガス供給源に接続する各々のガスライン２０ａ〜２０ｅには、マスフローコントローラ２１ａ〜２１ｅおよびその前後の開閉バルブ２２ａ〜２２ｅが設けられている。このようなガス供給機構１８の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。なお、Ａｒなどのプラズマ励起用の希ガスは任意のガスであり、必ずしも処理ガスと同時に供給する必要はないが、プラズマを安定化させる観点から添加することが好ましい。
排気機構としての排気装置２４は、ターボ分子ポンプなどの高速真空ポンプを備えている。前記のように、排気装置２４は、排気管１２を介して処理容器１の排気室１１に接続されている。この排気装置２４を作動させることにより、処理容器１内のガスは、排気室１１の空間１１ａ内へ均一に流れ、さらに空間１１ａから排気管１２を介して外部へ排気される。これにより、処理容器１内を、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
次に、マイクロ波導入機構２７の構成について説明する。マイクロ波導入機構２７は、主要な構成として、透過板２８、平面アンテナ３１、遅波材３３、導電性カバー部材３４、導波管３７およびマイクロ波発生装置３９を備えている。
マイクロ波を透過する透過板２８は、プレート１３において内周側に張り出した支持部１３ａ上に配備されている。透過板２８は、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスから構成されている。この透過板２８と支持部１３ａとの間は、シール部材２９を介して気密にシールされている。したがって、処理容器１内は気密に保持される。
平面アンテナ３１は、透過板２８の上方において、載置台２と対向するように設けられている。平面アンテナ３１は、円板状をなしている。なお、平面アンテナ３１の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ３１は、プレート１３の上端に係止されている。
平面アンテナ３１は、例えば表面が金または銀メッキされた銅板、ニッケル板、ＳＵＳ板またはアルミニウム板から構成されている。平面アンテナ３１は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２を有している。マイクロ波放射孔３２は、所定のパターンで平面アンテナ３１を貫通して形成されている。
個々のマイクロ波放射孔３２は、例えば図２に示すように、細長い長方形状（スロット状）をなし、隣接する２つのマイクロ波放射孔が対をなしている。そして、典型的には隣接するマイクロ波放射孔３２が、例えば「Ｔ」字状、「Ｌ」字状または「Ｖ」字状に配置されている。また、このように所定の形状（例えばＴ字状）に組み合わせて配置されたマイクロ波放射孔３２は、さらに全体として同心円状に配置されている。
マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定される。例えば、マイクロ波放射孔３２の間隔は、λｇ／４からλｇとなるように配置される。図２においては、同心円状に形成された隣接するマイクロ波放射孔３２どうしの間隔をΔｒで示している。なお、マイクロ波放射孔３２の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
平面アンテナ３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。
なお、平面アンテナ３１と透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
処理容器１の上部には、これら平面アンテナ３１および遅波材３３を覆うように、導電性カバー部材３４が設けられている。導電性カバー部材３４は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。プレート１３の上端と導電性カバー部材３４とは、シール部材３５によりシールされている。導電性カバー部材３４の内部には、冷却水流路３４ａが形成されている。この冷却水流路３４ａに冷却水を通流させることにより、導電性カバー部材３４、遅波材３３、平面アンテナ３１および透過板２８を冷却できるようになっている。なお、導電性カバー部材３４は接地されている。
導電性カバー部材３４の上壁（天井部）の中央には、開口部３６が形成されており、この開口部３６には導波管３７が接続されている。導波管３７の他端側は、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。
導波管３７は、上記導電性カバー部材３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部に接続された水平方向に延びる矩形導波管３７ｂとを有している。
同軸導波管３７ａの中心には内導体４１が延在している。この内導体４１は、その下端部において平面アンテナ３１の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ３１へ放射状に効率よく均一に伝播される。
以上のような構成のマイクロ波導入機構２７により、マイクロ波発生装置３９で発生したマイクロ波が導波管３７を介して平面アンテナ３１へ伝搬され、さらに透過板２８を介して処理容器１内に導入される。なお、マイクロ波の周波数としては、例えば２．４５ＧＨｚが好ましく用いられ、他に、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
プラズマＣＶＤ装置１００の各構成部は、制御部５０に接続されて制御される構成となっている。制御部５０は、コンピュータを有しており、例えば図３に示したように、ＣＰＵを備えたプロセスコントローラ５１と、このプロセスコントローラ５１に接続されたユーザーインターフェース５２および記憶部５３を備えている。プロセスコントローラ５１は、プラズマＣＶＤ装置１００において、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係する各構成部（例えば、ヒータ電源５ａ、ガス供給機構１８、排気装置２４、マイクロ波発生装置３９など）を統括して制御する制御手段である。
ユーザーインターフェース５２は、工程管理者がプラズマＣＶＤ装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマＣＶＤ装置１００の稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部５３には、プラズマＣＶＤ装置１００で実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが保存されている。
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて任意のレシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下、プラズマＣＶＤ装置１００の処理容器１内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
次に、ＲＬＳＡ方式のプラズマＣＶＤ装置１００を用いたプラズマＣＶＤ法による窒化酸化珪素膜の堆積処理について説明する。まず、ゲートバルブ１７を開にして搬入出口１６からウエハＷを処理容器１内に搬入し、載置台２上に載置する。次に、処理容器１内を減圧排気しながら、ガス供給機構１８の窒素ガス（Ｎ２）供給源１９ａ、酸素含有ガス供給源１９ｂ、シリコン含有ガス供給源１９ｃおよび不活性ガス供給源１９ｄから、窒素ガス（Ｎ２）、酸素含有ガス、Ｓｉ含有ガスおよび必要に応じて不活性ガスを所定の流量でそれぞれガス導入部１４，１５を介して処理容器１内に導入する。そして、処理容器１内を所定の圧力に設定する。このときの条件については、後述する。
次に、マイクロ波発生装置３９で発生させた所定周波数例えば２．４５ＧＨｚのマイクロ波を、マッチング回路３８を介して導波管３７に導く。導波管３７に導かれたマイクロ波は、矩形導波管３７ｂおよび同軸導波管３７ａを順次通過し、内導体４１を介して平面アンテナ３１に供給される。マイクロ波は、同軸導波管３７ａから平面アンテナ３１に向けて放射状に伝搬していく。そして、マイクロ波は、平面アンテナ３１のスロット状のマイクロ波放射孔３２から透過板２８を介して処理容器１内におけるウエハＷの上方空間に放射させられる。
平面アンテナ３１から透過板２８を透過して処理容器１に放射されたマイクロ波により、処理容器１内で電磁界が形成され、窒素ガス（Ｎ２）、ＳｉＣｌ４ガス等のＳｉ及びＣｌのみを含有するガスおよび酸素含有ガスがそれぞれプラズマ化する。そして、プラズマ中で原料ガスの解離が効率的に進み、ＳｉＣｌ３、ＳｉＣｌ２、ＳｉＣｌ、Ｓｉ、Ｏ、Ｎなどの活性種の反応によって、窒化酸化珪素（ＳｉＯＮ）の薄膜が堆積される。基板に窒化酸化珪素膜が形成された後、チャンバ内に付着した窒化酸化珪素膜は、クリーニングガスとしてＣｌＦ３ガスをチャンバ内に供給して、１００〜５００℃、好ましくは２００〜３００℃の熱によりクリーニングして除去される。また、クリーニングガスとして、ＮＦ３を用いる場合、室温〜３００℃でプラズマを生成して行われる。
以上の条件は、制御部５０の記憶部５３にレシピとして保存されている。そして、プロセスコントローラ５１がそのレシピを読み出してプラズマＣＶＤ装置１００の各構成部例えばヒータ電源５ａ、ガス供給機構１８、排気装置２４、マイクロ波発生装置３９などへ制御信号を送出することにより、所望の条件でのプラズマＣＶＤ処理が実現する。
図４は、プラズマＣＶＤ装置１００において行われる窒化酸化珪素膜の製造工程を示した工程図である。図４（ａ）に示したように、任意の下地層（例えば、Ｓｉ基板）６０の上に、プラズマＣＶＤ装置１００を使用してプラズマＣＶＤ処理を行う。このプラズマＣＶＤ処理では、Ｓｉ及びＣｌのみを含有するガスとしてＳｉＣｌ４ガス、窒素ガス（Ｎ２）、酸素含有ガスとしてＯ２ガスを含む処理ガスを用い、以下の条件で行う。
処理圧力は、０．１Ｐａ以上６．７Ｐａ以下の範囲内、好ましくは０．１Ｐａ以上４Ｐａ以下の範囲内に設定する。処理圧力は、低いほどよく、上記範囲の下限値０．１Ｐａは、装置上の制約（高真空度の限界）に基づき設定した値である。処理圧力が６．７Ｐａを超えると、ＳｉＣｌ４ガスの解離が進まず、十分な成膜が出来ないため好ましくない。
また、合計ガス流量に対して、シリコン含有ガスの流量比率（例えば、ＳｉＣｌ４ガス／合計ガス流量の百分率）は０．０６％以上２％以下とすることが好ましい。なお、シリコン含有ガスの流量は、０．５ｍＬ／ｍｉｎ（ｓｃｃｍ）以上２ｍＬ／ｍｉｎ（ｓｃｃｍ）以下に設定することが好ましい。
また、合計ガス流量に対して、窒素ガス（Ｎ２）流量の比率（例えばＮ２ガス／合計ガス流量の百分率）を３２％以上９９．８％以下とすることが好ましい。窒素ガス（Ｎ２）の流量は、１００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下で、３００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下が好ましく、３００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上６００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下に設定することがより好ましい。
また、合計ガス流量に対して、酸素含有ガス流量の比率（例えばＯ２ガス／合計ガス流量の百分率）を０．１％以上１０％以下とすることが好ましく、０．２％以上５％以下がより好ましい。酸素含有ガスの流量は、１ｍＬ／ｍｉｎ（ｓｃｃｍ）以上１０ｍＬ／ｍｉｎ（ｓｃｃｍ）以下が好ましく、２ｍＬ／ｍｉｎ（ｓｃｃｍ）以上１０ｍＬ／ｍｉｎ（ｓｃｃｍ）以下に設定することがより好ましい。
また、不活性ガスは、添加する場合、窒素ガス流量以下で供給するのが好ましい。合計ガス流量に対して、不活性ガスの流量比（例えばＡｒガス／合計ガス流量）を０％以上６６％以下とすることが好ましい。不活性ガスの流量は、０ｍＬ／ｍｉｎ（ｓｃｃｍ）以上２００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下に設定することが好ましい。
また、プラズマＣＶＤ処理の処理温度は、載置台２の温度を３００℃以上、好ましくは４００℃以上６００℃以下の範囲内で、４００℃以上５５０℃以下の範囲内に設定すればより好ましい。
また、プラズマＣＶＤ装置１００におけるマイクロ波出力は、透過板２８の面積あたりのパワー密度として０．２５〜２．５６Ｗ／ｃｍ２の範囲内とすることが好ましい。より好ましくは、０．７５〜２．５６Ｗ／ｃｍ２である。マイクロ波出力は、例えば５００〜５０００Ｗの範囲内で、１５００〜５０００Ｗがより好ましい範囲で、目的に応じて上記範囲内のパワー密度になるように選択することができる。
上記プラズマＣＶＤによって、図４（ｂ）に示したように、Ｎ２／ＳｉＣｌ４／Ｏ２ガスのプラズマが形成され、窒化酸化珪素膜（ＳｉＯＮ膜）７０を堆積することができる。プラズマＣＶＤ装置１００を使用することにより、例えば２ｎｍ〜５０ｎｍの範囲内、好ましくは２ｎｍ〜１０ｎｍの範囲内の膜厚で窒化酸化珪素膜を形成できるので有利である。
以上のようにして得られる窒化酸化珪素膜７０は、絶縁性に優れ、成膜原料由来の水素原子（Ｈ）を含有しない。つまり、窒化酸化珪素膜７０は、水素含有量が極端に少ない絶縁膜である。従って、水素によるデバイスへの悪影響（例えばＮＢＴＩなど）が防止され、デバイスの信頼性を高めることができる。そのため、本発明方法により形成される窒化酸化珪素膜７０は、例えば半導体メモリ装置のゲート絶縁膜（トンネル絶縁膜）等の高信頼性が求められる用途に好ましく利用できる。
＜作用＞
本発明の窒化酸化珪素膜の形成方法では、成膜原料として窒素含有ガスと、シリコン原子と塩素原子からなる化合物のガス（Ｓｉ含有ガス）と、酸素含有ガスを用いることによって、膜中に含まれる水素原子（Ｈ）の量が極端に少ない窒化酸化珪素膜を形成することができる。本発明で使用するＳｉＣｌ４ガスは、プラズマ中では、以下のｉ）〜ｉｖ）に示す段階を踏んで解離反応が進行するものと考えられている。
ｉ）ＳｉＣｌ４→ＳｉＣｌ３＋Ｃｌ
ｉｉ）ＳｉＣｌ３→ＳｉＣｌ２＋Ｃｌ＋Ｃｌ
ｉｉｉ）ＳｉＣｌ２→ＳｉＣｌ＋Ｃｌ＋Ｃｌ＋Ｃｌ
ｉｖ）ＳｉＣｌ→Ｓｉ＋Ｃｌ＋Ｃｌ＋Ｃｌ＋Ｃｌ
［ここで、Ｃｌはイオンを意味する］
従来のプラズマＣＶＤ法に用いるプラズマのように電子温度が高いプラズマ中では、プラズマの高いエネルギーにより、上記ｉ）〜ｉｖ）に示した解離反応が進みやすく、ＳｉＣｌ４分子がばらばらになって高解離状態となりやすい。そのため、ＳｉＣｌ４分子から、エッチング作用を持つ活性種であるＣｌイオン等のエッチャントが多量に生成してエッチングが支配的となり、窒化酸化珪素膜を堆積させることが出来なかった。そのため、ＳｉＣｌ４ガスは、これまで工業的規模で実施されるプラズマＣＶＤの成膜原料として使用されたことはなかった。
本発明方法で使用するプラズマＣＶＤ装置１００は、複数のスロット（マイクロ波放射孔３２）を有する平面アンテナ３１により処理容器１内にマイクロ波を導入してプラズマを生成する構成によって、低電子温度のプラズマを形成できる。そのため、プラズマＣＶＤ装置１００を用い、処理圧力と、処理ガスの流量を上記範囲に制御することによって、成膜原料としてＳｉＣｌ４ガスを用いても、プラズマのエネルギーは低いので、解離はＳｉＣｌ３、ＳｉＣｌ２に留まる割合が多く、低解離状態が維持され、成膜が支配的となる。すなわち、低電子温度・低エネルギーのプラズマによってＳｉＣｌ４分子の解離が、上記ｉ）またはｉｉ）の段階までで抑制され、成膜に悪影響を与える上記エッチャント（Ｃｌイオン等）の形成を抑制することができるため、成膜が支配的となる。
また、本発明方法によるプラズマは、低電子温度で且つ電子密度を高濃度にできるので、ＳｉＣｌ４ガスの解離が容易で、ＳｉＣｌ３イオンが多く生成され、また、結合エネルギーの高い窒素ガス（Ｎ２）も高濃度プラズマ内で解離されてＮイオンとなる。そして、活性化された酸素を含む雰囲気中でＳｉＣｌ３イオンとＮイオンが反応してＳｉＯＮが生成されると考えられる。したがって、窒素ガス（Ｎ２）を用いることにより、窒化酸化珪素膜を成膜することが可能である。よって、ＳｉＣｌ４ガスを原料とするプラズマＣＶＤを用いて、イオンの膜中ダメージが少なく、水素含量が極端に少ない良質な窒化酸化珪素膜を形成することが可能になった。
また、プラズマＣＶＤ装置１００は、低電子温度のマイルドなプラズマによって処理ガスの解離が緩やかに行われるので、窒化酸化珪素膜の堆積速度（成膜レート）をコントロールしやすいという特長がある。従って、例えば数ｎｍ程度の薄膜から数十ｎｍ程度の比較的厚い膜厚まで、膜厚をコントロールしつつ成膜を行うことができる。
次に、本発明の基礎となった実験データを挙げ、プラズマＣＶＤ処理の好適な条件について説明する。ここでは、プラズマＣＶＤ装置１００において、処理ガスとしてＳｉＣｌ４ガス、Ｎ２ガス、Ｏ２ガスおよびＡｒガスを使用し、下記の条件でシリコン基板上に１４ｎｍの膜厚で窒化酸化珪素膜を形成した。この窒化酸化珪素膜中の２４時間経過後におけるＳｉ、Ｏ、Ｎの各濃度を、Ｘ線光電子分光（ＸＰＳ）分析により計測した。ＸＰＳ分析の結果を図５に示した。
また、形成した窒化酸化珪素膜の上に、１５０ｎｍの膜厚でポリシリコン層を形成し、フォトリソグラフィー技術を利用してパターン形成を行い、ポリシリコン電極を形成し、ＭＯＳ構造のトランジスタを作製した。このように窒化酸化珪素膜をゲート絶縁膜として利用したＭＯＳ構造のトランジスタについて、常法に従いゲートリーク電流測定を行った。なお、比較のため、下記条件のＬＰＣＶＤおよび熱酸化（ＷＶＧ；水蒸気ジェネレーターを使用し、Ｏ２およびＨ２を燃焼させて水蒸気を生成して供給する方法）によって形成した二酸化珪素膜についても、同様にトランジスタのゲート絶縁膜として適用し、ゲートリーク電流測定を行った。ゲートリーク電流の測定結果（Ｉ−Ｖカーブ）を図６に示した。
［プラズマＣＶＤ条件］
処理温度（載置台）：４００℃
マイクロ波パワー：３ｋＷ（パワー密度１．５３Ｗ／ｃｍ２；透過板面積あたり）
処理圧力；２．７Ｐａ
ＳｉＣｌ４流量；１ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量；４５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス流量；０（添加せず）、１、２、３、４、５および６ｍＬ／ｍｉｎ（ｓｃｃｍ）で変化させた。
Ａｒガス流量；４０ｍＬ／ｍｉｎ（ｓｃｃｍ）
［ＬＰＣＶＤ条件］
処理温度：７８０℃
処理圧力；１３３Ｐａ
ＳｉＨ２Ｃｌ２ガス＋ＮＨ３ガス；１００＋１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
［熱酸化条件；ＷＶＧ］
処理温度：９５０℃
処理圧力；４０ｋＰａ
水蒸気；Ｏ２／Ｈ２流量＝９００／４５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
図５は、ＸＰＳ分析によってＳｉＯＮ膜中のＳｉ原子、Ｏ原子およびＮ原子の各濃度を測定した結果であり、横軸のプラズマＣＶＤにおけるＯ２流量との相関関係を調べたグラフである。図５より、プラズマＣＶＤにおけるＯ２流量を増加させていくと、反比例してＮ濃度は減少していくことがわかる。
また、得られたＳｉＯＮ膜は、二次イオン質量分析（ＲＢＳ−ＳＩＭＳ）によって測定される膜中の水素原子の濃度が、９．９×１０２０ａｔｏｍｓ／ｃｍ３以下であった。また、このＳｉＯＮ膜は、フーリエ変換赤外分光光度計（ＦＴ−ＩＲ）による測定でＮ−Ｈ結合のピークが検出されず、膜中にＮ−Ｈ結合が検出下限以下のレベルであることが確認された。
また、図６から、本発明方法によって形成された窒化酸化珪素膜は、低電界側では、ＬＰＣＶＤや熱酸化によるＳｉＯ２膜に比べてゲートリーク電流が多いが、高電界側では、ＬＰＣＶＤや熱酸化によるＳｉＯ２膜に比べてブレークダウンし難く、ゲートリーク電流が少ないことが示された。この結果から、本発明方法によって形成した窒化酸化珪素膜は、絶縁性および耐久性の点でＬＰＣＶＤ法や熱酸化法で形成したＳｉＯ２膜よりも優れていることが確認できた。
また、図６から、本発明方法によって形成された窒化酸化珪素膜（図６の曲線ａ〜ｃ）では、膜中の窒素濃度が低くなるほど、ゲートリーク電流が低減していくことがわかった。従って、窒化酸化珪素膜の電気的特性（ゲートリーク電流抑制）を向上させるためには、プラズマＣＶＤにおいて、合計ガス流量に対して、酸素含有ガス流量の比（例えばＯ２ガス／合計ガス流量の百分率）を０．１％以上１０％以下が好ましく、０．２％以上５％以下とすることがより好ましいことが確認された。
以上のように、本発明の窒化酸化珪素膜の形成方法では、ＳｉＣｌ４ガスと窒素ガス（Ｎ２）とＯ２ガスとＡｒガスとを含む成膜ガスを用い、ＳｉＣｌ４ガスや窒素ガス（Ｎ２）、Ｏ２ガス等の流量比と処理圧力を選択してプラズマＣＶＤを行なうことにより、ウエハＷ上に、良質で、膜中に含まれる水素原子が極端に少ない窒化酸化珪素膜を製造できる。このようにして形成される窒化酸化珪素膜は、例えば、ＭＯＳ型半導体メモリ装置のゲート絶縁膜として有利に利用できる。
本発明方法は、例えばＭＯＳ型半導体メモリ装置のゲート絶縁膜としての窒化酸化珪素膜の形成に適用することができる。これにより、ゲートリーク電流が少なく、電気的特性に優れたＭＯＳ型半導体メモリ装置を製造できる。
［半導体メモリ装置の製造への適用例］
次に、図７を参照しながら、本実施の形態に係る窒化酸化珪素膜の形成方法を半導体メモリ装置の製造過程に適用した例について説明する。図７は、ＭＯＳ型半導体メモリ装置２０１の概略構成を示す断面図である。ＭＯＳ型半導体メモリ装置２０１は、半導体層としてのｐ型のシリコン基板１０１と、このｐ型のシリコン基板１０１上に積層形成された複数の絶縁膜と、さらにその上に形成されたゲート電極１０３と、を有している。シリコン基板１０１とゲート電極１０３との間には、第１の絶縁膜１１１と、第２の絶縁膜１１２と、第３の絶縁膜１１３と、第４の絶縁膜１１４と、第５の絶縁膜１１５とが設けられている。このうち、第２の絶縁膜１１２、第３の絶縁膜１１３および第４の絶縁膜１１４は、いずれも窒化珪素膜であり、窒化珪素膜積層体１０２ａを形成している。
また、シリコン基板１０１には、ゲート電極１０３の両側に位置するように、表面から所定の深さでｎ型拡散層である第１のソース・ドレイン１０４および第２のソース・ドレイン１０５が形成され、両者の間はチャネル形成領域１０６となっている。なお、ＭＯＳ型半導体メモリ装置２０１は、半導体基板内に形成されたｐウェルやｐ型シリコン層に形成されていてもよい。また、本実施の形態は、ｎチャネルＭＯＳデバイスを例に挙げて説明を行うが、ｐチャネルＭＯＳデバイスで実施してもかまわない。従って、以下に記載する本実施の形態の内容は、全てｎチャネルＭＯＳデバイス、及び、ｐチャネルＭＯＳデバイスに適用することができる。
第１の絶縁膜１１１は、ゲート絶縁膜（トンネル絶縁膜）であり、シリコン基板１０１の表面にプラズマＣＶＤ装置１００で形成された膜中の水素濃度が９．９×１０２０ａｔｏｍｓ／ｃｍ３以下と極端に少ない窒化酸化珪素膜（ＳｉＯＮ膜）である。第１の絶縁膜１１１の膜厚は、例えば２ｎｍ〜１０ｎｍの範囲内が好ましく、４ｎｍ〜７ｎｍの範囲内がより好ましい。
窒化珪素膜積層体１０２ａを構成する第２の絶縁膜１１２は、第１の絶縁膜１１１上に形成された窒化珪素膜（ＳｉＮ膜；ここで、ＳｉとＮとの組成比は必ずしも化学量論的に決定されず、成膜条件により異なる値をとる。以下、同様である）である。第２の絶縁膜１１２の膜厚は、例えば２ｎｍ〜２０ｎｍの範囲内が好ましく、３ｎｍ〜５ｎｍの範囲内がより好ましい。
第３の絶縁膜１１３は、第２の絶縁膜１１２上に形成された窒化珪素膜（ＳｉＮ膜）である。第３の絶縁膜１１３の膜厚は、例えば２ｎｍ〜３０ｎｍの範囲内が好ましく、４ｎｍ〜１０ｎｍの範囲内がより好ましい。
第４の絶縁膜１１４は、第３の絶縁膜１１３上に形成された窒化珪素膜（ＳｉＮ膜）である。この第４の絶縁膜１１４は、例えば第２の絶縁膜１１２と同様の膜厚を有している。
第５の絶縁膜１１５は、第４の絶縁膜１１４上に、例えばＣＶＤ法により堆積させた二酸化珪素膜（ＳｉＯ２膜）である。この第５の絶縁膜１１５は、電極１０３と第４の絶縁膜１１４との間でブロック層（バリア層）として機能する。第５の絶縁膜１１５の膜厚は、例えば２ｎｍ〜３０ｎｍの範囲内が好ましく、５ｎｍ〜８ｎｍの範囲内がより好ましい。
ゲート電極１０３は、例えばＣＶＤ法により成膜された多結晶シリコン膜からなり、コントロールゲート（ＣＧ）電極として機能する。また、ゲート電極１０３は、例えばＷ，Ｔｉ，Ｔａ，Ｃｕ，Ａｌ，Ａｕ，Ｐｔ等の金属を含む膜であってもよい。ゲート電極１０３は、単層に限らず、ゲート電極１０３の比抵抗を下げ、ＭＯＳ型半導体メモリ装置２０１の動作速度を高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、白金それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。ゲート電極１０３は、図示しない配線層に接続されている。
また、ＭＯＳ型半導体メモリ装置２０１において、第２の絶縁膜１１２、第３の絶縁膜１１３および第４の絶縁膜１１４により構成される窒化珪素膜積層体１０２ａは、主に電荷を蓄積する電荷蓄積領域である。
ここでは代表的な手順を挙げて、本発明方法をＭＯＳ型半導体メモリ装置２０１の製造に適用した例について説明を行う。まず、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎｏｆ Ｓｉｌｉｃｏｎ）法やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などの手法で素子分離膜（図示せず）が形成されたシリコン基板１０１を準備し、その表面に、本発明方法によって第１の絶縁膜１１１としてのＳｉＯＮ膜を形成する。すなわち、プラズマＣＶＤ装置１００において処理ガスとしてＳｉＣｌ４とＮ２とＯ２とＡｒを用い、上記の圧力およびガス流量比率に設定してプラズマＣＶＤを行いシリコン基板１０１上に、膜中の水素濃度が９．９×１０２０ａｔｏｍｓ／ｃｍ３以下と極端に少ないＳｉＯＮ膜を堆積させる。
次に、第１の絶縁膜１１１の上に、例えばプラズマＣＶＤ法によって第２の絶縁膜１１２、第３の絶縁膜１１３および第４の絶縁膜１１４を順次形成する。
次に、第４の絶縁膜１１４の上に、第５の絶縁膜１１５を形成する。この第５の絶縁膜１１５は、例えばＣＶＤ法によって形成することができる。さらに、第５の絶縁膜１１５の上に、例えばＣＶＤ法によってポリシリコン層や金属層、あるいは金属シリサイド層などを成膜してゲート電極１０３となる金属膜を形成する。
次に、フォトリソグラフィー技術を用い、パターン形成したレジストをマスクとして、前記金属膜、第５の絶縁膜１１５〜第１の絶縁膜１１１をエッチングすることにより、パターン形成されたゲート電極１０３と複数の絶縁膜を有するゲート積層構造体が得られる。次に、ゲート積層構造体の両側に隣接するシリコン表面にｎ型不純物を高濃度にイオン注入し、第１のソース・ドレイン１０４および第２のソース・ドレイン１０５を形成する。このようにして、図７に示した構造のＭＯＳ型半導体メモリ装置２０１を製造できる。膜中に含まれる水素原子の量が極端に少ないＳｉＯＮ膜を第１の絶縁膜１１１として用いて製造したＭＯＳ型半導体メモリ装置２０１は、非常に信頼性が高く、安定的な駆動が可能である。
なお、図７では、窒化珪素膜積層体１０２ａとして、第２の絶縁膜１１２〜第４の絶縁膜１１４からなる３層を有する場合を例に挙げたが、本発明方法は、窒化珪素膜が２層または４層以上積層された窒化珪素膜積層体を有するＭＯＳ型半導体メモリ装置を製造する場合にも適用できる。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば、本発明方法によって形成された窒化酸化珪素膜は、ＭＯＳ型半導体メモリ装置のゲート絶縁膜以外にも、例えばトランジスタのゲート絶縁膜等の用途に好ましく用いることができる。
１…処理容器
２…載置台
３…支持部材
５…ヒータ
１２…排気管
１４，１５…ガス導入部
１６…搬入出口
１７…ゲートバルブ
１８…ガス供給機構
１９ａ…窒素ガス（Ｎ２）供給源
１９ｂ…酸素含有ガス供給源
１９ｃ…シリコン含有ガス供給源
１９ｄ…不活性ガス供給源
２４…排気装置
２７…マイクロ波導入機構
２８…透過板
２９…シール部材
３１…平面アンテナ
３２…マイクロ波放射孔
３７…導波管
３９…マイクロ波発生装置
５０…制御部
１００…プラズマＣＶＤ装置
１０１…シリコン基板
１０２ａ…窒化珪素膜積層体
１０３…ゲート電極
１０４…第１のソース・ドレイン
１０５…第２のソース・ドレイン
１１１…第１の絶縁膜
１１２…第２の絶縁膜
１１３…第３の絶縁膜
１１４…第４の絶縁膜
１１５…第５の絶縁膜
２０１…ＭＯＳ型半導体メモリ装置
Ｗ…半導体ウエハ（基板）

Claims (9)

  1. 複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマＣＶＤ装置において、プラズマＣＶＤ法によって被処理体上に窒化酸化珪素膜を形成する窒化酸化珪素膜の形成方法であって、
    前記処理容器内の圧力を０．１Ｐａ以上６．７Ｐａ以下の範囲内に設定し、シリコン原子と塩素原子からなる化合物のガスと窒素ガスと酸素ガスとを含む処理ガスを用い、プラズマＣＶＤを行うことにより、二次イオン質量分析（ＳＩＭＳ）によって測定される膜中の水素原子の濃度が、９．９×１０２０ａｔｏｍｓ／ｃｍ３以下である窒化酸化珪素膜を形成する工程を備えていることを特徴とする窒化酸化珪素膜の形成方法。
  2. 全処理ガスに対する前記酸素ガスの流量比率が、０．１％以上１０％以下の範囲内であることを特徴とする請求項１に記載の窒化酸化珪素膜の形成方法。
  3. 前記窒化酸化珪素膜は、フーリエ変換赤外分光光度計（ＦＴ−ＩＲ）による測定でＮ−Ｈ結合のピークが検出されないことを特徴とする請求項１又は２に記載の窒化酸化珪素膜の形成方法。
  4. 前記シリコン原子と塩素原子からなる化合物が、四塩化珪素（ＳｉＣｌ４）であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の窒化酸化珪素膜の形成方法。
  5. 全処理ガスに対する前記シリコン原子と塩素原子からなる化合物のガスの流量比率が０．０６％以上２％以下の範囲内であることを特徴とする請求項１から請求項４のいずれか１項に記載の窒化酸化珪素膜の形成方法。
  6. 全処理ガスに対する前記窒素ガスの流量比率が、３２％以上９９．８％以下の範囲内であることを特徴とする請求項１から請求項５のいずれか１項に記載の窒化酸化珪素膜の形成方法。
  7. 請求項１から請求項６のいずれか１項に記載の窒化酸化珪素膜の形成方法により形成された窒化酸化珪素膜。
  8. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、
    複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマＣＶＤ装置において、前記処理容器内の圧力を０．１Ｐａ以上６．７Ｐａ以下の範囲内に設定し、シリコン原子と塩素原子からなる化合物のガスと窒素ガスと酸素ガスとを含む処理ガスを用いてプラズマＣＶＤを行うことにより、二次イオン質量分析（ＳＩＭＳ）によって測定される膜中の水素原子の濃度が、９．９×１０２０ａｔｏｍｓ／ｃｍ３以下である窒化酸化珪素膜を形成するプラズマＣＶＤが行われるように、コンピュータに前記プラズマＣＶＤ装置を制御させるものであることを特徴とするコンピュータ読み取り可能な記憶媒体。
  9. プラズマＣＶＤ法により被処理体上に窒化酸化珪素膜を形成するプラズマＣＶＤ装置であって、
    被処理体を収容する上部に開口を有する処理容器と、
    前記処理容器の前記開口を塞ぐ誘電体部材と、
    前記誘電体部材上に設けられ、前記処理容器内にマイクロ波を導入するための複数の孔を有する平面アンテナと、
    前記処理容器内に処理ガスを供給するガス供給機構に接続するガス導入部と、
    前記処理容器内を減圧排気する排気機構と、
    前記処理容器内において、圧力を０．１Ｐａ以上６．７Ｐａ以下の範囲内に設定し、前記ガス供給機構に接続するガス導入部からシリコン原子と塩素原子からなる化合物のガスと窒素ガスと酸素ガスとを含む処理ガスを供給してプラズマＣＶＤを行うことにより、二次イオン質量分析（ＳＩＭＳ）によって測定される膜中の水素原子の濃度が、９．９×１０２０ａｔｏｍｓ／ｃｍ３以下である窒化酸化珪素膜を形成するプラズマＣＶＤが行われるように制御する制御部と、
    を備えたことを特徴とするプラズマＣＶＤ装置。
JP2010531937A 2008-09-30 2009-09-29 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 Withdrawn JPWO2010038888A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008253933 2008-09-30
JP2008253933 2008-09-30
PCT/JP2009/067306 WO2010038888A1 (ja) 2008-09-30 2009-09-29 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置

Publications (1)

Publication Number Publication Date
JPWO2010038888A1 true JPWO2010038888A1 (ja) 2012-03-01

Family

ID=42073642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010531937A Withdrawn JPWO2010038888A1 (ja) 2008-09-30 2009-09-29 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置

Country Status (5)

Country Link
US (1) US20110189862A1 (ja)
JP (1) JPWO2010038888A1 (ja)
KR (1) KR20110055701A (ja)
TW (1) TW201026885A (ja)
WO (1) WO2010038888A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996736A (ja) * 1982-11-26 1984-06-04 Hitachi Ltd 半導体装置
JP2659193B2 (ja) * 1987-08-20 1997-09-30 日本電気株式会社 半導体装置
JPH0529301A (ja) * 1991-07-23 1993-02-05 Seiko Epson Corp Ｃｖｄ法
JPH07135208A (ja) * 1993-11-10 1995-05-23 Sony Corp 絶縁膜の形成方法
JP2000058483A (ja) * 1998-08-05 2000-02-25 Hitachi Ltd 半導体装置の製造方法
JP3148183B2 (ja) * 1998-08-31 2001-03-19 日本電気株式会社 半導体装置の製造方法
JP2002176053A (ja) * 2000-12-05 2002-06-21 Sony Corp 半導体装置の製造方法
JP3969081B2 (ja) * 2001-12-14 2007-08-29 東京エレクトロン株式会社 プラズマ処理装置
JP2005057133A (ja) * 2003-08-06 2005-03-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
US7803705B2 (en) * 2004-01-13 2010-09-28 Tokyo Electron Limited Manufacturing method of semiconductor device and film deposition system
JP4715207B2 (ja) * 2004-01-13 2011-07-06 東京エレクトロン株式会社 半導体装置の製造方法及び成膜システム
JP4434149B2 (ja) * 2006-01-16 2010-03-17 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体

Also Published As

Publication number Publication date
TW201026885A (en) 2010-07-16
US20110189862A1 (en) 2011-08-04
KR20110055701A (ko) 2011-05-25
WO2010038888A1 (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
JP4401375B2 (ja) 電子デバイス材料の製造方法
JP5341510B2 (ja) 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
US8569186B2 (en) Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
US20110053381A1 (en) Method for modifying insulating film with plasma
US8034179B2 (en) Method for insulating film formation, storage medium from which information is readable with computer, and processing system
US20060269694A1 (en) Plasma processing method
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
WO2007034871A1 (ja) 選択的プラズマ処理方法
WO2006106667A1 (ja) 絶縁膜の製造方法および半導体装置の製造方法
KR20080073336A (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2010038885A1 (ja) 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2005302892A (ja) 半導体装置及びその製造方法
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120928