JPS5996736A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5996736A
JPS5996736A JP20607682A JP20607682A JPS5996736A JP S5996736 A JPS5996736 A JP S5996736A JP 20607682 A JP20607682 A JP 20607682A JP 20607682 A JP20607682 A JP 20607682A JP S5996736 A JPS5996736 A JP S5996736A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
semiconductor device
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20607682A
Other languages
English (en)
Inventor
Atsushi Hiraiwa
篤 平岩
Keizo Suzuki
敬三 鈴木
Shigeru Nishimatsu
西松 茂
Shigeru Takahashi
繁 高橋
Kiichiro Mukai
向 喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20607682A priority Critical patent/JPS5996736A/ja
Publication of JPS5996736A publication Critical patent/JPS5996736A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、少なくとも一つの回路素子を有し、且つプラ
ズマ化学気相堆′積法で形成される窒化ンリコン膜を具
備した半導体装置に係り、特に、耐湿性・耐熱性に対す
る信頼性及びポットキャリア効果に関する信頼性を向上
し低コストの製品とすることのできる半導体装置に関す
る。
〔従来技術〕
今日、半導体装置の多くはセラミック容器もしくハフラ
スチック容器に封入されている。セラミック容器は外界
に存在するNa −CIに代表される不純物及び水分を
ほぼ完全に遮断するために、セラミック容器に封止され
た半導体装置の耐湿・耐熱信頼性は極めて高い。これに
対して、プラスチック容器は水分の吸水率・透過率が大
きく、またNa−、CIに代表される不純物を多量に含
有しているために、プラスチック封止された半導体装置
の耐・湿・耐熱信頼性は、セラミック封止品と比較して
一般に低い。しかしながら、半導体基板表面保護膜とし
てプラズマ化学気相堆積法(以下プラズマ−CVD法と
称す)による窒化ノリコン膜を形成すると、プラスチッ
ク容器に封止した半導体装置の耐湿・耐熱信頼性が大き
く向上することが知〜られている(Mukai、他” 
Mechanical Properties ofP
lasma−CVD 5ilicon N1tride
 Film” TheElectrochemical
  5ociety Meeting 、  Exte
ndedAbstracts誌、第79−1巻、 26
8〜269頁。
1979年発行)。これは、プラズマCVD法による窒
化シリコン膜(以下プラズマ窒化シリコン膜と称す)が
Na −C71等の不純物及び水分の阻止能に優れてい
るだめであり、またプラスチック容器に封止する際の収
縮応力に耐え得る機械的強度を一□□か 同腹か備えていて膜中に割れ等の欠陥が存在しないため
である。
上記のように、半導体基板の表面保護膜としてプラズマ
窒化シリコン膜を形成することによりプラスチック封止
半導体装置の耐湿・耐熱信頼性は太きく向上する。とこ
ろが、該半導体装置に含まれる素子の特性が動作中に変
動するという現象が近年発見された( Fair 、他
” Threshold −VoltageInsta
bility in MO8FET’s Due to
 Channel Hot −−Hole Emiss
ion ”  IEEE  Transactions
 onElectron Devices誌、第28巻
、’83〜94頁。
1981年発行)。この現象は、MO8型素子を動作さ
せていると、時間とともにそのしきい値電圧■、がシフ
トするとともに相互コンダクタンスgmが劣化(減少)
するというものである。そのメカニズムとしては、プラ
ズマ窒化シリコン膜中に存在する水素原子がゲート酸化
膜中に拡散し、このゲート酸化膜中に注入されだホット
キャリア(電子または正孔)と結合してトラップ準位を
作るこ ことが考えられる。なお、従来技術(Sinh
a、他  。
”  Reactive  Plasma  Depo
sited  Si −N Films  forMO
8−LSI  Pa5sivation”  Jour
nal  of  Electro −chemica
l 5ociety誌、第125巻、 601〜608
頁。
1978年発行)で形成したプラズマ窒化ノリコン膜中
には、水素原子が1.6X10 〜2. I X 10
22cm  存在していることが知られている( La
nford’。
5 他” The Hy、drogen Content 
of Plasma −DepositedSilic
on N1tride ” Journal of A
pplied Physics誌、第49巻、  24
73〜2477頁、  1978年発行)。
上記現象(一般にホットキャリア効果と呼ばれている)
を防止するためには、膜中に水素を含まない表面保護膜
を形成すること、またはゲート酸化膜へのホットキャリ
アの注入を抑止することが必要となる。これらの具体策
として、リンガラス膜を表面保護膜として形成する技術
、及び1\408型素子のソース・ドレイン領域を2重
拡散法で形成する技術がある( Takeda 、他”
 An As −P (N+−N  ) Double
 Diffused Drain MOSFET  f
orVLSI ” 1982 Symposium o
n VLSI Technology。
Digest of Technical Paper
s 、  4Q 〜41頁。
1982年発行)。リンガラス膜は半導体基板の表面保
護膜として現在においても広く用いられているが、プラ
ズマ窒化シリコン膜と比較して耐湿性・機械的強度が劣
る。そのため、リンガラス膜を表面保護膜として形成し
、プラスチック封止した半導体装置の耐湿・耐熱信頼性
は低い。また、2重拡散法で形成したIViO8型素子
は、通常の方法で形成した素−子と比較するとその寸法
が大きいため、2重拡散法を用いることにより半導体装
置の集積度は低下する。上記以外にもホットキャリア効
果を抑止する技術は存在するが、いずれも信頼性または
集積度の点で問題がある。
〔発明の目的〕
本発明の目的は、従来技術での上記した問題点を解決し
、耐湿性・耐熱性に対する信頼性及びホットキャリア効
果に関する信頼性を向上させることができる、集積度の
高い半導体装置を提供することにある。
〔発明の概要〕
本発明の特徴は、上記目的を達成するために、回路素子
を有し、且つ、プラズマCVDで形成された窒化ンリコ
ン膜を具備する半導体装置において、窒化7リコン膜中
の水素含有量が1.5 x 1022crr+’以下、
サラニ好マシくは0.6 X 1022cm−6以下で
ある半導体装置とすることにある。
・〔発明の実施例〕 本発明の具体的な実施例を述べる前に、まず、プラズマ
窒化シリコン膜の形成方法と水素含有量、及び窒化シリ
コン膜中の水素含有量とiv[O8素子の特性変動との
関係について述べる。
1、 プラズマ窒化シリコン膜の形成方法と水素含有量 水素を全く含まないプラズマ窒化シリコン膜を形成する
ことが可能になれば、前記ホットキャリア効果を根本的
に解決できると期待される。しが。
し、従来のプラズマCVDにおいては、窒化シリコン膜
中の水素含有量を1.6X10  cm  以下に低減
することは困難である( Lanford 、他前記文
献参照)。これは、水素を構成元素とする分子、即ちモ
ノシラン(SIH4)及びアンモニア (N1(3)、
が反応ガス中に含1れているだめである。そこで、47
ノ化ケイ素(5IPa )と窒素(N2)から成る混合
ガス、及び4塩化ケイ素(Si CA4)及び窒素から
成る混合ガスをそれぞれ反応ガスとして従来型の□プラ
ズマCVD装置を用いて窒化シリコン膜の形成を試みた
が、膜を形成するまてに至らなかった。その原因につい
ては以下のように考えられる。即ち、4フツ化ケイ素及
び4塩化ケイ素の生成自由エネルキーΔF、はそれぞれ
−ろ乃、 355 k cal /mo!  、  −
147,553k cal /molであり、いずれも
モノシランのΔ身の値1ろ、164k cal /mo
lと比較して絶対値が極めて大きい(Stull 、他
網” JANAF Thermochemical ’
l”ables’l nd Edition ” ) 
 ために、47ノ化ケイ素及び4塩化ケイ素がプラズマ
中で十分に分解していないことが考えられる。分解効率
の向上を図るにはプラズマの電子温度を増大させろこと
が必要であり、これは反応ガス圧力を減少させることに
より実現すルコトができル(Eser 、他” Pla
smaCharacterization in Sp
uttering Process Usingthe
 Langmuir Probe Technique
 ” Th1n SolidFi1ms誌、第68巻、
381〜ろ92頁、  1980年発行)。しかしなが
ら、従来の平行平板型のプラズマCVD装置においては
1O−2Torr以下のイ氏圧力下で高密度のプラズマ
を発生させることカニできガい。゛これに対して、マイ
クロ波型のプラズマCVD装置においては5 X 10
 ” 10 Torrノ広範囲の反応ガス圧力において
高密度のプラズマを発生させることができるだめに膜形
成の効率カニ良い。
そこで、マイクロ波型のプラズマCVD装置を用いて膜
形成を試みた。第1図に、本実験に使用した装置の構成
概略図を示す。第1図において、反応ガスはリークバル
ブ1.2により流量を市制御され、反応槽6内に導入さ
れ、そして、マク゛ネトロン4(周波数2.45 GH
z )か°ら発生して導波管5中を伝播してきたマイク
ロ波により、放電管、6内の反応ガスに放電プラズマか
発生する。放電管乙の材質は、5IF4ガスプラズマに
よる食亥11イ乍用を防止するためにアルミナとした。
放電管乙の下方には試料台7が設置され、半導体基板8
を保持している。さらに、放電管6内及び反応槽6内に
ミラー磁場を発生させるだめに、放電管乙の周囲にソレ
ノイドコイル9及び試料台7の下方に永久磁石10が設
置しである。ソレノイドコイル9の電流を調整すること
により、マイクロ波回路系と放電部とのインピーダンス
マツチングを行なうことができる(特願昭57 = 1
08336号参照)。上記実験の結果の一例として、反
応ガス圧力と膜形成速度との関係を第2図に示す。第2
図において、反応ガスは5IF4とN2とを体積比で1
.2に混合したものであり、マイクロ波電力は200W
であり、また、試料台7の位置は放電管乙の下方3 c
mである。この試料台7は、基板加熱機構を具備してい
々いが、プラズマの照射によりその温度が約250℃に
なる。第2図から、マイクロ波放電型のプラズマCVD
装置を使用すれば、S +、 I!’4とN2から成る
混合ガスを反応ガスとして用いた場合にも、反応ガス圧
力を1Q  Torr以下にすれば窒化ンリコン膜の形
成が可能であることがわかる。形成された窒化シリコン
膜の赤外吸収スペクトルを調べたところ、膜中に水素が
存在する場合に観測さレル波数2160 cm  、(
5i−H結合に相当)及び335Qcm  (N−H結
合ic相当)ノヒ−’>Id、従来技術で形成したプラ
ズマ窒化ノリコン膜と比較して極めて小さかった。なお
、該窒化シリコン膜中・にはフッ素原子(F )が存在
することがESCA分析により確認された。
上記方法によれば、水素含有量の極めて少ない窒化/リ
コン膜の形成が可能になるばかりでなく、窒化/リコン
膜中の水素の含有量をO〜3x1022cm−6の範囲
で任意に制御することが可能となる。
これは、水素もしくは水素を含有する分子を反応ガス中
に混入させることにより達成できる。第1表に、該方法
で形成した窒化/リコン膜の形成条件及び膜中の水素含
有量を示す。なお、試料Aにおいては反応ガス中に水素
を含まないのにもかかわらず膜中に水素が存在している
が、これは反応槽内の残留ガス・反応槽壁からの離脱ガ
スもしくは油拡散ポンプから逆拡散した油に起因すると
考えられる。
第   1    表 第1表においては、モノ7ランを反応ガス中に混入させ
ることにより膜中に水素を導入した。また、第1表には
、従来の平行平板型のプラズマCVDにより形成した窒
化ンリコン膜の代表として、Hiraiwa、他” T
he Effect of Glow Dischar
geCharacteristics on  the
  Properties of  Plasma  
−CVD 5ilicon N1tride Film
s ” (The Electro −C11emiC
al 5ociety Meeting 、 Exte
nded Abstracts誌、第81−1巻、29
8〜299頁、  1981年発1斤)記載の方法によ
り形成した窒化7リコン膜に関する結果も合わせて示し
である。第1表に示した水素含有量は第6図、第4図に
示す赤外吸収スペクトルから求めた( Lanford
 、他著前記文献)。
々お、該赤外吸収スペクトルの測定に使用した試料は、
ノリコン基板上に抵抗加熱真空蒸着法によりアルミニウ
ム薄膜(厚さ0.2μm)を形成した後、窒化ンリコ/
膜(厚さ約1μm)を形成したものであり、測定は反射
法、即ち、窒化・71ノコン膜側から赤外光を入射する
と一部は表面で反射されるが多くは膜内に入射し、同腹
を透過した後アルミニウム薄膜面で反射され再び同腹を
透過して膜外に放射されるがこの放射光の強度をIll
定することで窒化ンリコノ膜の吸収スペクトルをff1
l+定する方法、により行なった。
2、膜中の水素含有量と1〜i0S素子の特性変動との
関係 この検討に使用した試料は、nチャンネルへ!108型
トランジスタを作成したノリコン基板上に、表面保護膜
として第1表に示した条件でそれぞれ窒化シリコン膜(
厚さ1μm)を形成したもので、ゲート酸化膜の厚さは
35nm、チャンネル長は2μm、チャンネル幅は10
μmである。々お、リンガラス膜(厚さ1μ11])を
表面保護膜として形成した試料も作成し比較検討した。
以下においては、窒化シリコン膜の形成条件を表わす記
号(第1表のA、E )を用いて試料を識別し、リンガ
ラス膜を形成した試料の記号はPとする。上記表面保護
膜が上記MO8)ランジスタの特性に及ぼす影響を調べ
るために、MOSトランジスタを直流動作させ、動作前
後のしきい値電圧■1を測定した。
ここで■、ば、ドレイン電圧■ゎが0.5 V、基板・
くイアスミ圧■3がQVの条件下でドレイン電流Iワが
100μAとなるゲート電圧V。である。上記測定条件
においては、測定による素子特性の変動を防ぐためにV
つの値餘通常の測定条件(VD−5■)と比較して小さ
く設定してあり、逆に、IDの値は通常の測定条件(I
D−10nA)よシ大きく設定しである。これは、相互
コンダクタンスgmの変化を測定結果に十分反映させる
ためである。
IVlOSトランジスタを動作させる時の動作条件は、
VD−8■、VB−OVであシ、Voハ動作ニ伴5V、
の変動が最大になるように設定した。voO値は具体的
に、試料A、−B及びPに対しては4v、試料C〜Eに
対しては2■であった。
各MO8)ラン/メタを上記動作条件で5分間動作させ
た時のしきい値電圧V、の変動量ΔvT(単位はV)を
第2表に示す。また、プラズマ窒化シリコン膜中の水素
含有量とΔ■、との関係を第5図に示す。なお第5図は
第2表の結果を基にしている。
第2表 第5図から以下のと、とがわかる。
(1)プラズマ窒化シリコン膜中の水素含有量がt3x
10  C1η 以下の場合、従来法で形成したプラズ
マ窒化シリコン膜の場合と比較してΔVTが小さい。
(2)水素含有量が0.6XIQ  cm  以下の場
合には、Δ■、の値はリンガラス膜を形成した場合(試
料P)とほぼ等しい。
プラズマ窒化シリコン膜中に含有された0、6×1Q 
 cm  以下の水素がMOSトランジスタの特性に及
ぼす影響をさらに詳細に調べるだめに、MOS)ランジ
スタ動作時の■。とΔ■、との関係を第6図に、動作時
間tとΔvTとの関係を第7図に示す。なお、第7図に
おける■。は、試料B、Pに対してば4V、試料り一対
しては2■である。
両図には試料B、D、Pに関する結果を比較して示す。
第6図から次のことがわかる。試料DK−おいては■。
が2Vの時にΔ■、が最大になるのに対し、試料B及び
PにおいてはΔ■、が最大になるのはいずれも■。が3
〜4■の時である。第7図からは次のことがわかる。全
ての動作時間tに対して試料りにおけるΔV、の値は試
料B、Pと比較して大きく、tが5分以下の場合にはΔ
■、の増加速度も試料りの方が太きい。試料BとPにお
けるΔV、の値及び増加速度は、多くのtに対してほぼ
等しい。以上に述べたように、試料BとPにおいてはV
。及びtが変化するとともにΔ■oは同じように変化す
るばかりでなく、その値もほぼ等しい。従って以下のこ
とがわかる。
(6)プラズマ窒化シリコン膜中の水素の含有量が0.
6X10  Cm  以下の場合には、該水素はMOS
 )ランジスタの特性にほとんど影響を与えない。
(4)プラズマ窒化シリコン膜中に存在するフッ素原子
ば1VO8トランジスタの特性にほとんど影響しない。
なお、第6図及び第7図かられかるように、試料B及び
PにおいてもΔvTはMOSトランジスタの動作時間t
に伴って増加する。これは、主にゲート酸化膜中に存在
する水に関連したトラップによるものと考えられる( 
Fe1g1 、他” The Effectsof W
ater on 、0xide and Interf
ace Trapped ChargeGenerat
ion in Thermal Sin2Fi1ms 
” Journalof Applied Physi
cs誌、第52巻、 566.5〜56B2゜頁、  
1981年発行)。
以下、具体的な実施例によりさらに詳細に説明する。
実施例 1 これは、64にビットのnチャンネルMO8型ダイナミ
ック動作ランダム・アクセス・メモリ(以下I)RAM
と称す)を作成したシリコン基板上に表面保護膜として
プラズマ窒化シリコン膜を形成し、該シリコン基板をプ
ラスチック容器中に封止した半導体装置である。該窒化
シリコン膜は厚さが1.5μrnであり、第1表の試料
Bにおける窒化ンリコン膜と同一方法・同一条件で形成
した。該半導体装置におけるホットキャリア効果を調べ
るために、電源電圧V。o−8vの条件下で500時間
動作させたところ、Vcc min (半導体装置を正
常に動作させるのに必要なV。0の最小値)が0.01
2■増加した。比較のために、従来方法でプラズマ窒化
シリコン膜を形成した半導体装置及びプラズマ窒化シリ
コン膜のかわりにリンガラス膜を形成した半導体装置を
上記動作条件下で同一時間動作させたところ、Vcc 
minの変動量Δ■cc minはそれぞれ2.1■、
0.008Vであった。一方、耐湿・耐熱信頼性試験を
行なったところ、本実施例の半導体装置の信頼性は、従
来方法で形成したプラズマ窒化シリコン膜を具備した半
導体装置と同等であつ・た。
なお、上記実施例においては窒化7リコン膜の厚さを1
,5μmとしたが、本発明における2般的に好ましい窒
化ンリコン膜の厚さの範囲は0,1〜6μmである。こ
れは、膜厚が0.1μm以下になると窒化シリコン膜中
にピンホール等の欠陥が生じやすくなり、膜厚が6μm
以上になると窒化シリコン膜の応力により半導体基板の
ソリが大きくなって半導体装置の製造が困雛になるとい
う理由による。また本発明適用品をプラスチック容器に
封止する場合には0.7〜2.3μmの範囲の窒化シリ
コン膜厚とすることが好ましい。これは、膜厚が0.7
μm以下もしくは2.6μm以上になると、プラスチッ
ク容器に封止する際のプラスチックの収縮応力によりチ
ップパッシベーションとして形成した窒化シリコン膜に
クラック等の欠陥カニ発生しやすくなるという理由によ
る。
実施例 2 第2の実施例は、64IぐビットのDi(AMをイ乍成
したシリコン基板上に表面保護膜としてプラズマ窒化シ
リコン膜を形成し、該シリコン基板をセラミック容器に
封止した半導体装置である。窒化7リコン膜は、厚さが
0.8μmであや、第1の実施例の場合と同様に形成し
た。この半導体装置を第1の実施例の場合と同一の条件
・時間て一動イ/ヒさせたところ、Δ■ccminはo
、oioVであった。一方、今日広く用いられているリ
ンガラス膜を表面保護膜として形成した半導体装置にお
いては、表面保護膜中に水素が含有されていないにも力
・力・わらずΔ■ccminは0.562Vであり、本
実旅費11の場合と比較して極めて大きいことがわかっ
た。これは、以下のように考えることができる。−71
ノコン基板をセラミック容器に封止する作業は、還元性
をもたせるために水素を含む雰囲気中で11なっている
そのだめ封止後の容器内には水素75二封じ込められて
いる。リンガラス膜を具備した半導体装置においては、
該水素が従来方法で形成したプラズマ窒化シリコン膜中
の水素と同様にホットキャリア効果の原因となっている
と考えられる。し力・しなカニら、本実施例の半導体装
置においては、セラミック・容器内に水素が存在するに
もか力・わらず素子特性の変動は極めて小さい。これは
、本実旅程11におけるプラズマ窒化シリコン膜が、水
素を放出しないばかりでなく、水素の拡散に対する障壁
ともなっていることを示している。
一本実施例の半導体装置は、従来方法で形成したプラズ
マ窒化シリコン膜を具備した半導体装置と比較して、ホ
ットキャリア効果以外の面でも、高信頼性を有している
。以下、これを説明する。従来方法によるプラズマ窒化
71ノコン膜を有する半導体装置においては、該窒化ゾ
1)コン膜中にクラックに起因する欠陥が存在すること
力;ある。これは、セラミック容器に封止する際のカロ
熱(温度420〜480℃)により、水素が窒イヒン1
ノコン膜中から放出され、それに伴って膜構造に変イヒ
力く生じるためであると考えられろ。これに対して、本
実施例の半導体装置においては上記欠陥は全く観察され
なかった。これは、本実施例の窒化シリコン膜中に含ま
れているフッ素の結合エネルギーが水素に比較して大き
く、封止の際の加熱によってもフッ素の放出が起こらな
いだめである。
実施例 3 この第3の実施例は、64にビットのDRAMを作成し
たシリコン基板上に、表面保護膜としてプラズマ窒化シ
リコン膜とポリイミド・インインドロ・キナゾリンジオ
ン樹脂(以下PII樹脂と称す)膜とを順に形成し、こ
のシリコン基板をセラミック容器に封止した半導体装置
である。窒化シリコン膜は厚さが0.8μmであり、第
1の実施例の場合と同様に形成した。PII樹脂膜は厚
さが約40〜70μmであシ、ボッティングにより形成
した(特公昭56−43614号公報参照)。本実施例
においては、セラミック容器自体に数ppm程度含有さ
れているウラニウムやトリウム等の放射性元素から放出
されるα線によるソフトエラーと呼ばれる誤動作が装置
に生じるのを防止するために、PII樹脂膜か形成しで
ある。ソフトエラーについては前記公報(特公昭56−
43614号)を参照されたい。本実施例においては、
α線に起因する誤動作の発生は皆無であり、ポットキャ
リア効果に関しても実施例2と同等の高い信頼性が得ら
れた。なお、比較のために作成した、表面保護膜として
リンガラス膜とPII樹脂とから成る2層膜を形成した
半導体装置においては、Vcc minが実施例2の説
明において述べたリンガラス膜の場合と同程度に変動し
た。上記実施例及び比較実験では、2層目の保護膜とし
てPII樹脂膜を用いるとしたが、これは、ポリイミド
樹脂膜を用いても同様の結果が得られた。
実施例 4 第4の実施例半導体装置の断面の一部を第8図に示す。
第8図において、11はシリコン基板、12は拡散層、
16.18は酸化21Jコン膜、14はポリシリコン配
線、15はリンガラス膜、16.19はアルミニウム配
線、17.2oはプラズマ窒化シリコン膜1,21はタ
ブ、22はプラスチック容器である。本実施例は、プラ
ズマ窒化シリコン膜17及び酸化ンリコン膜18から成
る2層膜を層間絶縁膜としてアルミニウム2層配線技術
により641〈ビットDI(AMを形成した7リコン基
板11上に、保護膜としてプラズマ窒化シリコン膜20
を形成し、これをプラスチック容器22中に封止した半
導体装置である。窒化シリコン膜17.20は厚さがそ
れぞれ1.2μl〕、1.7μmであり、いずれも実施
例1の場合と同様に形成した。酸化ンリコン膜18は厚
さが約0.2μmであり、テトラエトキシ7ランを主成
分とするアルコール溶液を塗布し、空気中で200℃に
加熱し60分間焼成したものである。この酸化シリコン
膜18は、装置表面を平坦化しており、そのため、同膜
上に形成したアルミニウム配線19における配線抵抗の
増大や断線は全く発生しなかった。本実施例の耐湿・耐
熱信頼性及びホットキャリア効果に関する信頼性は実施
例1とほぼ同等であった。これに対して、プラズマ窒化
シリコン膜17のかわりにリンガラス膜を形成した半導
体装置においては、実施例1と同一の条件及び時間で動
作させろと■。cminが2.4■変動した。これは、
テトラエトキシシラン及び溶媒であるアルコール中に存
在する水素が、焼成により酸化シリコン膜18を形成す
る際に同膜中に取り込まれるためである。本実施例にお
いては窒化シリコン膜17が水素の拡散に対して障壁と
なるためにホットキャリア効果による特性変動は極めて
小さい。
以上の実施例1〜4において、窒化シリコン膜は第1表
の試料Bと同一の方法及び条件で形成した場合について
述べたが、第1表の試料Aと同一の方法及び条件で行な
った場合にも、上記実施例と同等の結果が得られた。ま
た、窒化/リコン膜の形成方法及び条件が第1表の試料
Cと同一の半導体装置においても高い耐湿・耐熱信頼性
が得られ、動作に伴5v。cminの変動も、窒化/リ
コン膜を従来方法で形成した場合と比較して小さかった
、  さらに、以上の実施例1〜4では、フ:ラズマ窒
化シリコン膜を形成する際に47ノ化ケイ素と窒素との
混合ガスを反応ガスとして用いるとしだが、これは4塩
化ケイ素と窒素との混合ガスを反応ガスとして用いても
実施例の場合と同様の結果を生じる。また、窒素のかわ
りに6フノ化窒素を用いても同様の結果が得られる。
なお、上記窒化7リコン膜中におけるフッ素、塩素等の
ハロゲン元素の含有量の範囲は10〜40a1%とする
ことが好捷しい。これは、1Qat%以下の場合には窒
化シリコン膜の応力が引張応力となり、半導体基板上に
存在する段差付近において熱処理時に膜にクラックが発
生するようになり、4Qat$以上の場合には窒化シリ
コン膜の不純物や水分に対する阻止能力が低下するよう
になるという理由による。しかしながら、膜中に存在す
るハロゲン元素は、膜中に存在する水素とは異なり膜質
や素子特性に対して悪影響を及ぼすということがないの
で、ハロゲン元素の含有量を厳密に゛上記範囲内に規制
する必要は万い。
〔発明の効果〕
以上説明したように、本発明によれば、プラスチック容
器に封止した半導体装置の耐湿及び耐熱における信頼性
及びホットキャリア効果に関する信頼性が同時に向上し
、高信頼性かつ低コストの半導体装置を提供することが
可能となり、また、セラミック容器に封止した半導体装
置に適用してもホットキャリア効果に関する信頼性を大
きく向上させることができる。
【図面の簡単な説明】
第1図は本発明で用いるマイクロ波型プラズマCVD装
置の構成図、第2図は反応ガス圧力とプラズマ窒化シリ
コン膜の形成速度との関係図、第6図及び第4図はプラ
ズマ窒化シリコン膜の赤外吸収スペクトル図、第5図は
プラズマ窒化シリコン膜中の水素含有量とMOS)ラン
ジスタのΔ■。 との関係図、第6図はMOSトランジスタの動作時のV
、とΔ■□との関係図、第7図はMOS トランジスタ
の動作時間tとΔ■、との関係図、第8図は本発明の第
4の実施例を示す断面図である。 符号の説明 1.2・リークバルブ 6・・反応槽 4・・マグネトロン   5 導波管 6・・放電管      7・・試料台8・・・半導体
基板    9・・ソレノイドコイル10・・永久磁石
     11 ・・ンリコン基板12・拡散層 16.18・・酸化シリコン膜 14・・ポリシリコン配線 15・・・リンガラス膜 16.19・・アルミニウム配線 17.20・・・プラズマ窒化シリコン膜2什・・タブ
       22・・プラスチック容器代理人弁理士
 中村純之助 矛 1 ― 矛2図 及夾2力゛ス斤力(Tidyγ) 才3図 第4図 1F5図 水圭倉有量(x1022cm−り 第6図 オフ図 動作時開t (今ン JIF8図 第1頁の続き 0発 明 者 向喜一部 国分寺市東恋ケ窪−丁目280番 地株式会社日立製作所中央研究 所内

Claims (1)

  1. 【特許請求の範囲】 (1)少なくとも一つの回路素子を有し、且つプラズマ
    化学気相堆積法で形成される窒化シリコン膜を具備した
    半導体装置において、上記窒化シリコン膜中の水素の含
    有量が1.3 X 、11022C’以下であることを
    特徴とする半導体装置。 (2)  前記窒化ソリコン膜中の水素の含有量が0、
    6 X 1Q22cm−3以下そあることを特徴とする
    特許請求の範囲第1項記載の半導体装置。 (3)  前記窒化ンリコン膜が0.1〜6μmの範囲
    の膜厚を有する窒化ソリコン膜であることを特徴とする
    特許請求の範囲第1項もしくは第2項記載の半導体装置
    。 (4)  前記半導体装置がプラスチック容器に封止さ
    れている半導体装置であシ、かつ、前記窒化シリコン膜
    が0.7〜2.6μmの範囲の膜厚を有する窒化シリコ
    ン膜であることを特徴とする特許請求の範囲第1項もし
    くは第2項記載の半導体装置。 (5)  前記半導体装置がセラミック容器に封止され
    ている半導体装置であることを特徴とする特許請求の範
    囲第1項、第2項もしくは第6項記載の半導体装置。 ・(6)  前記窒化ンリコン膜がフッ素を含んでいる
    窒化シリコン膜であることを特徴とする特許請求の範囲
    第1項乃至第5項のいずれかの項に記載の半導体装置。 (7)  前記窒化ンリコン膜が塩素を含んでいる窒化
    シリコン膜であることを特徴とする特許請求の範囲第1
    項乃至第5項のいすねかの項に記載の半導体装置。 (8)  前記窒化シリコン膜が前記半導体装置を構成
    する回路素子の表面保護膜として形成されている窒化シ
    リコン膜であることを特徴とする特許請求の範囲第1項
    乃至第7項のいずれかの項に記載の半導体装置。 (9)  前記窒化シリコン膜がさらにその上層保護膜
    としてポリイミド・インインドロ・キナゾリジオン樹脂
    膜が塗布されている窒化シリコン膜であることを特徴と
    する特許請求の範囲第8項記載の半導体装置。 (10)前記窒化シリコン膜がさらにその上層保護膜と
    してポリイミド樹脂が塗布されている窒化ンリコン膜で
    あることを特徴とする特許請求の範囲第8項記載の半導
    体装置。
JP20607682A 1982-11-26 1982-11-26 半導体装置 Pending JPS5996736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20607682A JPS5996736A (ja) 1982-11-26 1982-11-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20607682A JPS5996736A (ja) 1982-11-26 1982-11-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS5996736A true JPS5996736A (ja) 1984-06-04

Family

ID=16517426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20607682A Pending JPS5996736A (ja) 1982-11-26 1982-11-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS5996736A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114233A (ja) * 1985-11-13 1987-05-26 Nec Corp 耐放射線性が強化された半導体装置
JPH01185926A (ja) * 1988-01-20 1989-07-25 Nec Corp 窒化シリコン膜の製造方法
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
JPH04100233A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd 半導体装置の製造方法
WO1999012210A1 (fr) * 1997-08-28 1999-03-11 Rohm Co., Ltd. Dispositif a semi-conducteurs et procede de fabrication de ce dernier
WO2010038887A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
WO2010038885A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
WO2010038888A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54137973A (en) * 1978-04-19 1979-10-26 Hitachi Ltd Formation method of plasma nitride
JPS57152132A (en) * 1981-03-13 1982-09-20 Fujitsu Ltd Chemical vapor growing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54137973A (en) * 1978-04-19 1979-10-26 Hitachi Ltd Formation method of plasma nitride
JPS57152132A (en) * 1981-03-13 1982-09-20 Fujitsu Ltd Chemical vapor growing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114233A (ja) * 1985-11-13 1987-05-26 Nec Corp 耐放射線性が強化された半導体装置
JPH01185926A (ja) * 1988-01-20 1989-07-25 Nec Corp 窒化シリコン膜の製造方法
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
JPH04100233A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd 半導体装置の製造方法
WO1999012210A1 (fr) * 1997-08-28 1999-03-11 Rohm Co., Ltd. Dispositif a semi-conducteurs et procede de fabrication de ce dernier
WO2010038887A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
WO2010038885A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
WO2010038888A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JPWO2010038885A1 (ja) * 2008-09-30 2012-03-01 東京エレクトロン株式会社 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置

Similar Documents

Publication Publication Date Title
US4581622A (en) UV erasable EPROM with UV transparent silicon oxynitride coating
Ito et al. Advantages of thermal nitride and nitroxide gate films in VLSI process
Schroder et al. Negative bias temperature instability: Road to cross in deep submicron silicon semiconductor manufacturing
US5811872A (en) Semiconductor device and method of farbricating the same
US4907064A (en) Semiconductor device having silicon oxynitride film with improved moisture resistance
US6924241B2 (en) Method of making a silicon nitride film that is transmissive to ultraviolet light
IE57207B1 (en) A process for forming nitrided silicon dioxide layers for semiconductor integrated circuits
US4364779A (en) Fabrication of semiconductor devices including double annealing steps for radiation hardening
Hamano et al. Structural and Electrical Properies of Photo-CVD Silicon Nitride Film
JPS5996736A (ja) 半導体装置
Chen et al. Photo‐CVD for VLSI Isolation
Nguyen et al. Variation of Hydrogen Bonding, Depth Profiles, and Spin Density in Plasma‐Deposited Silicon Nitride and Oxynitride Film with Deposition Mechanism
TW503514B (en) Film forming method, semiconductor device and semiconductor device manufacturing method
NO125514B (ja)
Draper et al. Stress and stress relaxation in integrated circuit metals and dielectrics
JPH10209147A (ja) 半導体装置の製造方法
US5966624A (en) Method of manufacturing a semiconductor structure having a crystalline layer
US20050017323A1 (en) Semicoductor device containing an ultra thin dielectric film or dielectric layer
Kasama et al. Correlation between mechanical stress and hydrogen-related effects on radiation-induced damage in MOS structures
Bose et al. Study of nitrous oxide plasma oxidation of silicon nitride thin films
US20010048147A1 (en) Semiconductor devices passivation film
Irrera et al. Enhanced injection in n/sup++/-poly/SiO/sub x//SiO/sub 2//p-sub MOS capacitors for low-voltage nonvolatile memory applications: experiment
Pivac et al. Nitrogen influence on dangling-bond configuration in silicon-rich SiO x: N, H thin films
Wang et al. Investigation of a high quality and ultraviolet-light transparent plasma-enhanced chemical vapor deposition silicon nitride film for non-volatile memory application
Schroen Accumulation and decay of mobile surface charges on insulating layers and relationship to reliability of silicon devices