JPH04100233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04100233A JPH04100233A JP2218615A JP21861590A JPH04100233A JP H04100233 A JPH04100233 A JP H04100233A JP 2218615 A JP2218615 A JP 2218615A JP 21861590 A JP21861590 A JP 21861590A JP H04100233 A JPH04100233 A JP H04100233A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- plasma
- oscillation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000010355 oscillation Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 5
- 239000001257 hydrogen Substances 0.000 claims abstract description 5
- 150000001875 compounds Chemical class 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 abstract description 76
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 239000013039 cover film Substances 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 16
- 230000035882 stress Effects 0.000 description 14
- 239000000758 substrate Substances 0.000 description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000000862 absorption spectrum Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 208000033999 Device damage Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、低温プラズマCVD法によりシリコン酸化膜
を形成する工程を有する半導体装置の製造方法に関する
。
を形成する工程を有する半導体装置の製造方法に関する
。
従来、放電反応装置で最も多く使用されてきたのが後述
する第9図に概略断面を示している平行平板のプラズマ
表面処理装置である。この装置ではガス導入系と排気系
を備える真空容器内に対向設置された平行平板電極間に
電源から直流、交流、高周波等を印加して放電を発生さ
せ、その放電プラズマを用いてヒーター等で加熱または
ガス、あるいは冷却水で冷却された試料台に試料を設置
しプラズマ表面処理を施すものである。
する第9図に概略断面を示している平行平板のプラズマ
表面処理装置である。この装置ではガス導入系と排気系
を備える真空容器内に対向設置された平行平板電極間に
電源から直流、交流、高周波等を印加して放電を発生さ
せ、その放電プラズマを用いてヒーター等で加熱または
ガス、あるいは冷却水で冷却された試料台に試料を設置
しプラズマ表面処理を施すものである。
その他の同類の装置には平行平板電極を同軸円筒型電極
に変形、置換したり、電掻数を増減したりした様々な装
置がある。しかし、これらの装置には共通して放電プラ
ズマの電子密度が低く高速の処理ができない欠点がある
うえ、低温における緻密な薄膜形成が困難であるという
欠点がある。
に変形、置換したり、電掻数を増減したりした様々な装
置がある。しかし、これらの装置には共通して放電プラ
ズマの電子密度が低く高速の処理ができない欠点がある
うえ、低温における緻密な薄膜形成が困難であるという
欠点がある。
更に、膜自身のもつ熱ストレスが非常に大きく、また真
性内部応力も非常に大きな値を示し、かつ均一に応力が
かかるという問題点がある。また、被処理基板が放電プ
ラズマに直接接触しているため、荷電粒子の照射を受け
て基板が損傷するという問題点もある。
性内部応力も非常に大きな値を示し、かつ均一に応力が
かかるという問題点がある。また、被処理基板が放電プ
ラズマに直接接触しているため、荷電粒子の照射を受け
て基板が損傷するという問題点もある。
この基板照射損傷を避けるため、放電プラズマを基板か
ら離れた場所で作りプラズマ中の活性種またはイオンだ
けを被処理基板表面に輸送して表面処理を行う装置も種
々提供されているが、何れの装置も放電プラズマの密度
がかなり低いために、実用に耐える処理速度を得るには
大電力の投入を必要とする等の欠点を残している。
ら離れた場所で作りプラズマ中の活性種またはイオンだ
けを被処理基板表面に輸送して表面処理を行う装置も種
々提供されているが、何れの装置も放電プラズマの密度
がかなり低いために、実用に耐える処理速度を得るには
大電力の投入を必要とする等の欠点を残している。
従来方式のECRプラズマにより処理能力及び段差被覆
形状の制御を確保しようとした場合、以下のような問題
点が挙げられる。
形状の制御を確保しようとした場合、以下のような問題
点が挙げられる。
即ち、大電力を注入するためにはプラズマ連続発振によ
る発振方式を採用した場合、その際基板にバイアス印加
させた場合イオンボンバードメント効果により水素の打
ち込み及び引き抜き作用が活発になり、5iOZ腹中に
水素基特にO−H基の形成がなされる傾向にある。その
結果、熱処理による内部応力の大きな変化(S10を膜
中の水素基の離脱やその結果生じるボンディングの再配
列)が生じ易く、膜質が劣化し易かった。
る発振方式を採用した場合、その際基板にバイアス印加
させた場合イオンボンバードメント効果により水素の打
ち込み及び引き抜き作用が活発になり、5iOZ腹中に
水素基特にO−H基の形成がなされる傾向にある。その
結果、熱処理による内部応力の大きな変化(S10を膜
中の水素基の離脱やその結果生じるボンディングの再配
列)が生じ易く、膜質が劣化し易かった。
二のため、低温プラズマCVD法により膜質の良好な絶
縁膜を形成することができる半導体装置の製造方法が要
求されている。
縁膜を形成することができる半導体装置の製造方法が要
求されている。
第8図及び第9図は従来の半導体装置の製造方法を説明
する図であり、第8図は従来例の製造方法を説明する図
、第9図は従来例のプラズマCVD装置の構成を示す概
略図である。これらの図において、31はSi等からな
る基板、32はPSG等からなる絶縁膜、33はAI!
等からなる配線パターン、34はカバー膜として機能し
得るSing等からなる絶縁膜、35は真空容器(チャ
ンバ)、36はシャワー、37はサセプタ、38はウェ
ーハ、39を加熱するための加熱ヒーター、40はRF
’Qi源である。
する図であり、第8図は従来例の製造方法を説明する図
、第9図は従来例のプラズマCVD装置の構成を示す概
略図である。これらの図において、31はSi等からな
る基板、32はPSG等からなる絶縁膜、33はAI!
等からなる配線パターン、34はカバー膜として機能し
得るSing等からなる絶縁膜、35は真空容器(チャ
ンバ)、36はシャワー、37はサセプタ、38はウェ
ーハ、39を加熱するための加熱ヒーター、40はRF
’Qi源である。
次に、その製造方法について説明する。
まず、第9図に示すECRプラズマCVD装置を用い、
第8図(a)に示すように、350℃程度のプラズマ連
続発振によるプラズマCVD法により基板31上にPS
Cを堆積して絶縁膜32を形成する。
第8図(a)に示すように、350℃程度のプラズマ連
続発振によるプラズマCVD法により基板31上にPS
Cを堆積して絶縁膜32を形成する。
次に、第8図(b)に示すように、例えばスパッタ法に
より絶縁膜32上にAlを堆積した後、例えばRIEに
よりAj’をバターニングして配線パターン33を形成
する。
より絶縁膜32上にAlを堆積した後、例えばRIEに
よりAj’をバターニングして配線パターン33を形成
する。
そして、第9図に示すECRプラズマCVD装置を用い
、プラズマ連続発振によるプラズマCVD法により配線
パターン33を覆うようにS 10 zを堆積してカバ
ー膜となる絶縁膜34を形成することにより、第8図(
c)に示すような絶縁膜34でカバーされた配線構造を
得ることができる。
、プラズマ連続発振によるプラズマCVD法により配線
パターン33を覆うようにS 10 zを堆積してカバ
ー膜となる絶縁膜34を形成することにより、第8図(
c)に示すような絶縁膜34でカバーされた配線構造を
得ることができる。
この従来の製造方法はECRプラズマにより絶縁膜32
.34処理能力及び段差被覆形状の制御を確保する際、
大電力を注入するためにプラズマ連続発振による発振方
式を採用していた。
.34処理能力及び段差被覆形状の制御を確保する際、
大電力を注入するためにプラズマ連続発振による発振方
式を採用していた。
上記した従来の半導体装置の製造方法は、プラズマ連続
発振によるプラズマCVD法により絶縁膜32.34を
形成する場合であり、通常のCVD法での400℃程度
という高温で形成する場合よりも350℃という低温で
、しかもカバレッジ良く形成することができるという利
点があるが、通常のCVD法で形成する場合よりも絶縁
膜32.34の膜質が劣化するという問題があった。こ
れは、特に温度を下げる程顕著になるという傾向があっ
た。
発振によるプラズマCVD法により絶縁膜32.34を
形成する場合であり、通常のCVD法での400℃程度
という高温で形成する場合よりも350℃という低温で
、しかもカバレッジ良く形成することができるという利
点があるが、通常のCVD法で形成する場合よりも絶縁
膜32.34の膜質が劣化するという問題があった。こ
れは、特に温度を下げる程顕著になるという傾向があっ
た。
具体的には、処理能力及び段差被覆形状の制御を確保し
ようとして大電力を注入するためにはプラズマ連続発振
による発振方式を採用し、その際基板にバイアス印加さ
せていた。このため、イオンボンバードメント効果によ
り水素基の打ち込み及び引き抜き作用が活発になり絶縁
膜32.34中に水素基特に○−H基の形成がなされる
傾向にあった。その結果、熱処理が入ると熱処理による
内部応力の大きな変化(膜中の水素基の離脱やその結果
生じるボンディングの再配列)が生じ易く、膜質が劣化
し易かった。
ようとして大電力を注入するためにはプラズマ連続発振
による発振方式を採用し、その際基板にバイアス印加さ
せていた。このため、イオンボンバードメント効果によ
り水素基の打ち込み及び引き抜き作用が活発になり絶縁
膜32.34中に水素基特に○−H基の形成がなされる
傾向にあった。その結果、熱処理が入ると熱処理による
内部応力の大きな変化(膜中の水素基の離脱やその結果
生じるボンディングの再配列)が生じ易く、膜質が劣化
し易かった。
そこで本発明は、低温プラズマCVD法によりカバレン
ジ良く、かつ膜質の良好な絶縁膜を形成することができ
る半導体装置の製造方法を提供することを目的としてい
る。
ジ良く、かつ膜質の良好な絶縁膜を形成することができ
る半導体装置の製造方法を提供することを目的としてい
る。
(課題を解決するための手段〕
本発明による半導体装置の製造方法は上記目的達成のた
め、下地の膜上に第1の絶縁膜を形成し、該第1の絶縁
股上に配線パターンを形成し、該配線パターンを覆うよ
うに第2の絶縁膜を形成した後、熱処理する工程を含む
半導体装置の製造方法であって、該第1、第2の絶縁膜
の少なくともどちらか一方を、水素含有化合物をソース
ガスに用いてプラズマパルス発振による化学気相成長法
により形成するものである。
め、下地の膜上に第1の絶縁膜を形成し、該第1の絶縁
股上に配線パターンを形成し、該配線パターンを覆うよ
うに第2の絶縁膜を形成した後、熱処理する工程を含む
半導体装置の製造方法であって、該第1、第2の絶縁膜
の少なくともどちらか一方を、水素含有化合物をソース
ガスに用いてプラズマパルス発振による化学気相成長法
により形成するものである。
本発明において、プラズマパルス発振を用いる際のOF
F時間としては0.5 m秒以上であるのが好ましく、
0.5m秒より短くなると実質的にプラズマ連続発振の
場合と変わらなくなり好ましくない。
F時間としては0.5 m秒以上であるのが好ましく、
0.5m秒より短くなると実質的にプラズマ連続発振の
場合と変わらなくなり好ましくない。
実施例で後述する第3図に示すように、従来のプラズマ
連続発振系による場合のSin、膜は、5t−OHの吸
収ピークが見られSiO□膜中に−OHが含有されてい
たのに対し、本発明のパルス発振系による場合のSiO
□膜は5t−OHの吸収ピークが見られずSin、の膜
中に−OHが含有されていないことが判った。このため
、後述する表1に示すように、従来のプラズマ連続発振
系による場合のSiO□膜は、熱処理による内部応力の
大きな変化が生じ膜質が劣化し易いのに対し、本発明の
パルス発振による場合のSin、膜は熱処理による内部
応力の変化はほとんどなく、膜質を劣化させ難くするこ
とができる。
連続発振系による場合のSin、膜は、5t−OHの吸
収ピークが見られSiO□膜中に−OHが含有されてい
たのに対し、本発明のパルス発振系による場合のSiO
□膜は5t−OHの吸収ピークが見られずSin、の膜
中に−OHが含有されていないことが判った。このため
、後述する表1に示すように、従来のプラズマ連続発振
系による場合のSiO□膜は、熱処理による内部応力の
大きな変化が生じ膜質が劣化し易いのに対し、本発明の
パルス発振による場合のSin、膜は熱処理による内部
応力の変化はほとんどなく、膜質を劣化させ難くするこ
とができる。
以下、本発明を図面に基づいて説明する。
第1図〜第7図は本発明に係る半導体装置の製造方法の
一実施例を説明する図であり、第1図は一実施例の製造
方法を説明する図、第2図〜第7図は本発明の詳細な説
明する図である。これらの図において、1はSi等から
なる基板、2はPSG等からなる絶縁膜、3はA2等か
らなる配線パターン、4はカバー膜として機能し得るS
iO□等からなる絶縁膜である。
一実施例を説明する図であり、第1図は一実施例の製造
方法を説明する図、第2図〜第7図は本発明の詳細な説
明する図である。これらの図において、1はSi等から
なる基板、2はPSG等からなる絶縁膜、3はA2等か
らなる配線パターン、4はカバー膜として機能し得るS
iO□等からなる絶縁膜である。
次に、その製造方法について説明する。
まず、第1図(a)に示すように、ソースガスとして例
えばSiH,+N、Oガスを用いてプラズマ連続発振に
よるCVD法により基板1上にPSGを堆積して膜厚が
例えば0.6μmの絶縁膜2を形成する。
えばSiH,+N、Oガスを用いてプラズマ連続発振に
よるCVD法により基板1上にPSGを堆積して膜厚が
例えば0.6μmの絶縁膜2を形成する。
次に、第1図(b)に示すように、例えばスパッタ法に
より絶縁膜2上にA/2を膜厚が例えば0.7μmで堆
積した後、例えばRIEによりA!をパターニングして
配線パターン3を形成する。
より絶縁膜2上にA/2を膜厚が例えば0.7μmで堆
積した後、例えばRIEによりA!をパターニングして
配線パターン3を形成する。
そして、ソースガスとして例えばSiH,十N。
0ガスを用いてプラズマパルス発振によるCVD法によ
り配線パターン3を覆うようにSingを堆積して膜厚
が例えば0.5μmのカバー膜としての絶縁膜4を形成
することにより、第1図(C)に示すような絶縁膜4で
カバーされた配線構造を得ることができる。ここでのプ
ラズマパルス発振はマイクロ波(RFでもよい)パルス
発振であり、ビークパワー400W、08時間8m秒、
OFF時間2m秒である。
り配線パターン3を覆うようにSingを堆積して膜厚
が例えば0.5μmのカバー膜としての絶縁膜4を形成
することにより、第1図(C)に示すような絶縁膜4で
カバーされた配線構造を得ることができる。ここでのプ
ラズマパルス発振はマイクロ波(RFでもよい)パルス
発振であり、ビークパワー400W、08時間8m秒、
OFF時間2m秒である。
次に、実験結果に基づいて本発明の効果についてを説明
する。第2図(a)〜(d)はマイクロ波、RF連続発
振、及びマイクロ波、RFパルス発振により制御された
各々の出力波形を示す図である。
する。第2図(a)〜(d)はマイクロ波、RF連続発
振、及びマイクロ波、RFパルス発振により制御された
各々の出力波形を示す図である。
第3図はこの第2図で示された条件下で成膜したSiO
□膜の赤外吸収スペクトルを示す図である。具体的には
第3図(a)は第2図(a)、(C)に示すマイクロ波
、RF連続発振によるCVD法により形成した5in2
膜の赤外吸収スペクトルを示す図であり、第3図(b)
は第2図(b)、(d)に示すマイクロ波、RFパルス
発振によるCVD法により形成したSiO□膜の赤外吸
収スペクトルを示す図である。
□膜の赤外吸収スペクトルを示す図である。具体的には
第3図(a)は第2図(a)、(C)に示すマイクロ波
、RF連続発振によるCVD法により形成した5in2
膜の赤外吸収スペクトルを示す図であり、第3図(b)
は第2図(b)、(d)に示すマイクロ波、RFパルス
発振によるCVD法により形成したSiO□膜の赤外吸
収スペクトルを示す図である。
この第3図から、プラズマ連続系で発振制御させた場合
のSiO□膜はプラズマパルス系で発振制御させた場合
のSiO□膜に比べ5i−OHの吸収ピークが大きいこ
とが判った。なお、第3図(a)、(b)に示すYはS
i−OHの吸収ピークがない場合を示しており、第3図
(a)に示すXは5i−OHが存在するため、ない場合
の成分Yと本来あるべき成分Zとが合成されてフラット
の形になっている。
のSiO□膜はプラズマパルス系で発振制御させた場合
のSiO□膜に比べ5i−OHの吸収ピークが大きいこ
とが判った。なお、第3図(a)、(b)に示すYはS
i−OHの吸収ピークがない場合を示しており、第3図
(a)に示すXは5i−OHが存在するため、ない場合
の成分Yと本来あるべき成分Zとが合成されてフラット
の形になっている。
この第3図の結果は以下の表1に示す内部応力の変化に
大きく対応している。
大きく対応している。
(本頁、以下余白)
表1
※ アニール条件:450°C,Nt 30m1n。
表1は各々の系(プラズマ連続発振系とプラズマパルス
発振系)にて成膜を行ったSin、膜の内部応力をアニ
ール処理前後で測定した結果であり、この表1から発振
形態の違いで太き(Sin。
発振系)にて成膜を行ったSin、膜の内部応力をアニ
ール処理前後で測定した結果であり、この表1から発振
形態の違いで太き(Sin。
膜の膜質が異なっており、プラズマ連続発振系による場
合のSiO□膜は熱処理による内部応力の大きな変化が
生じて膜質が劣化し易いのに対し、本発明のプラズマパ
ルス発振系による場合のSiO□膜は熱処理による内部
応力の変化はほとんどなく、膜質が劣化し難いことが判
る。
合のSiO□膜は熱処理による内部応力の大きな変化が
生じて膜質が劣化し易いのに対し、本発明のプラズマパ
ルス発振系による場合のSiO□膜は熱処理による内部
応力の変化はほとんどなく、膜質が劣化し難いことが判
る。
すなわち、このような従来のプラズマ連続発振系の場合
及び本発明のプラズマパルス発振系の場合において大き
な差異があることより、プロセス技術としてのブレーク
スルーは非常に大きな結果に結びつく事になる。その大
きな本発明の利点について下記に記す。
及び本発明のプラズマパルス発振系の場合において大き
な差異があることより、プロセス技術としてのブレーク
スルーは非常に大きな結果に結びつく事になる。その大
きな本発明の利点について下記に記す。
1)アニール処理等において従来のプラズマ連続発振系
の場合においては内部応力等が大きく圧縮応力から引っ
張り応力へ変化するのに対し、本発明のプラズマパルス
発振系の場合ではほとんど変化しない、このことから配
線材料に対するダメージ(クラック等の損傷)が非常に
低減され大きな優位性を確保することができる。
の場合においては内部応力等が大きく圧縮応力から引っ
張り応力へ変化するのに対し、本発明のプラズマパルス
発振系の場合ではほとんど変化しない、このことから配
線材料に対するダメージ(クラック等の損傷)が非常に
低減され大きな優位性を確保することができる。
2)また、膜中にO−H等の水素濃度及び水分の低減を
図ることができ、デバイスダメージ、ホットエレクトロ
ン効果及び半導体界面単位の変動を抑制する効果が期待
できる界面近傍への水分等の浸透を防ぎ、2次的なスロ
ートラップの効果を抑制することができる。
図ることができ、デバイスダメージ、ホットエレクトロ
ン効果及び半導体界面単位の変動を抑制する効果が期待
できる界面近傍への水分等の浸透を防ぎ、2次的なスロ
ートラップの効果を抑制することができる。
また、第4図〜第7図に示すように配線材料のストレス
断線に対して非常に効果があり、半導体デバイスの配線
の信顧性を著しく向上させることができる。ここでの第
4図〜第7図は各放置温度(100,150,200,
250℃)でのストレスマイグレーションの特性結果を
示した図であり、各種プラズマ酸化膜をカバー膜に用い
た時の配線の断線不良の加速試験結果を示した図である
。ここでは第1図(c)に示す構造と同様の試料を作製
し、カバー膜の成膜条件を各々変化させている。
断線に対して非常に効果があり、半導体デバイスの配線
の信顧性を著しく向上させることができる。ここでの第
4図〜第7図は各放置温度(100,150,200,
250℃)でのストレスマイグレーションの特性結果を
示した図であり、各種プラズマ酸化膜をカバー膜に用い
た時の配線の断線不良の加速試験結果を示した図である
。ここでは第1図(c)に示す構造と同様の試料を作製
し、カバー膜の成膜条件を各々変化させている。
即ち、第4図〜第7図に示す本発明1.2はプラズマパ
ルス発振を用いて0.5μm、2.0μmの5iOz膜
を形成した場合であり、比較例1.2はプラズマ連続発
振を用いて0.5μm、2.0μmのSiO□膜を形成
した場合であり、比較例3は低圧熱CVD法により2.
0μmのS i O,膜を形成した場合である。
ルス発振を用いて0.5μm、2.0μmの5iOz膜
を形成した場合であり、比較例1.2はプラズマ連続発
振を用いて0.5μm、2.0μmのSiO□膜を形成
した場合であり、比較例3は低圧熱CVD法により2.
0μmのS i O,膜を形成した場合である。
第1図〜第7図は本発明に係る半導体装置の製造方法の
一実施例を説明する図であり、第1図は一実施例の製造
方法を説明する図、第2図〜第7図は本発明の詳細な説
明する図、第8図は従来例の製造方法を説明する図、第
9図は従来例のプラズマCVD装置の構成を示す概略図
である。 1・・・・・・基板、 2・・・・・・絶縁膜、 3・・・・・・配線パターン、 4・・・・・・絶縁膜。 〔発明の効果〕 本発明によれば、低温プラズマCVD法によりカバレン
ジ良く、かつ膜質の良好な絶縁膜を形成することができ
るという効果がある。
一実施例を説明する図であり、第1図は一実施例の製造
方法を説明する図、第2図〜第7図は本発明の詳細な説
明する図、第8図は従来例の製造方法を説明する図、第
9図は従来例のプラズマCVD装置の構成を示す概略図
である。 1・・・・・・基板、 2・・・・・・絶縁膜、 3・・・・・・配線パターン、 4・・・・・・絶縁膜。 〔発明の効果〕 本発明によれば、低温プラズマCVD法によりカバレン
ジ良く、かつ膜質の良好な絶縁膜を形成することができ
るという効果がある。
Claims (1)
- 【特許請求の範囲】 下地の膜(1)上に第1の絶縁膜(2)を形成し、該
第1の絶縁膜(2)上に配線パターン(3)を形成し、
該配線パターン(3)を覆うように第2の絶縁膜(4)
を形成した後、熱処理する工程を含む半導体装置の製造
方法であって、 該第1、第2の絶縁膜(2、4)の少なくともどちらか
一方を、水素含有化合物をソースガスに用いてプラズマ
パルス発振によるプラズマ化学気相成長法により形成す
ることを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2218615A JP2687966B2 (ja) | 1990-08-20 | 1990-08-20 | 半導体装置の製造方法 |
US07/748,955 US5231057A (en) | 1990-08-20 | 1991-08-20 | Method of depositing insulating layer on underlying layer using plasma-assisted cvd process using pulse-modulated plasma |
DE69120743T DE69120743T2 (de) | 1990-08-20 | 1991-08-20 | Verfahren zur Plasma-Dampfphasenabscheidung einer isolierenden Schicht auf einer Unterlage mit Puls-moduliertem Plasma |
EP91402273A EP0472465B1 (en) | 1990-08-20 | 1991-08-20 | yethod of depositing insulating layer on underlying layer using plasma-assisted CVD process using pulse-modulated plasma |
KR91014331A KR960002076B1 (en) | 1990-08-20 | 1991-08-20 | Insulating film forming method using pulse modulated plasma |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2218615A JP2687966B2 (ja) | 1990-08-20 | 1990-08-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04100233A true JPH04100233A (ja) | 1992-04-02 |
JP2687966B2 JP2687966B2 (ja) | 1997-12-08 |
Family
ID=16722733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2218615A Expired - Fee Related JP2687966B2 (ja) | 1990-08-20 | 1990-08-20 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5231057A (ja) |
EP (1) | EP0472465B1 (ja) |
JP (1) | JP2687966B2 (ja) |
KR (1) | KR960002076B1 (ja) |
DE (1) | DE69120743T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922940A (ja) * | 1995-07-04 | 1997-01-21 | Nec Corp | 半導体装置の製造方法 |
US6037278A (en) * | 1996-08-30 | 2000-03-14 | Nec Corporation | Method of manufacturing semiconductor devices having multi-level wiring structure |
KR100559031B1 (ko) * | 1998-12-31 | 2006-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성 방법_ |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930011413B1 (ko) * | 1990-09-25 | 1993-12-06 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 펄스형 전자파를 사용한 플라즈마 cvd 법 |
US5468341A (en) * | 1993-12-28 | 1995-11-21 | Nec Corporation | Plasma-etching method and apparatus therefor |
JP3282769B2 (ja) * | 1994-07-12 | 2002-05-20 | ソニー株式会社 | 半導体装置の製造方法 |
JP2845163B2 (ja) * | 1994-10-27 | 1999-01-13 | 日本電気株式会社 | プラズマ処理方法及びその装置 |
DE4445427C2 (de) * | 1994-12-20 | 1997-04-30 | Schott Glaswerke | Plasma-CVD-Verfahren zur Herstellung einer Gradientenschicht |
US6253704B1 (en) | 1995-10-13 | 2001-07-03 | Mattson Technology, Inc. | Apparatus and method for pulsed plasma processing of a semiconductor substrate |
US6794301B2 (en) | 1995-10-13 | 2004-09-21 | Mattson Technology, Inc. | Pulsed plasma processing of semiconductor substrates |
US5983828A (en) * | 1995-10-13 | 1999-11-16 | Mattson Technology, Inc. | Apparatus and method for pulsed plasma processing of a semiconductor substrate |
TW408192B (en) * | 1996-10-02 | 2000-10-11 | Winbond Electronics Corp | Method for forming a film over a spin-on-glass layer by means of plasma-enhanced chemical-vapor deposition |
US6566272B2 (en) | 1999-07-23 | 2003-05-20 | Applied Materials Inc. | Method for providing pulsed plasma during a portion of a semiconductor wafer process |
JP2001168086A (ja) | 1999-12-09 | 2001-06-22 | Kawasaki Steel Corp | 半導体装置の製造方法および製造装置 |
DE10000663C2 (de) * | 2000-01-11 | 2003-08-21 | Schott Glas | Verfahren zum Beschichten eines Substrats |
DE10037053C2 (de) * | 2000-07-29 | 2002-06-13 | Mtu Aero Engines Gmbh | Verfahren und Vorrichtung zum Plasmaimpulsverfestigen eines metallischen Bauteils |
DE10051508C2 (de) * | 2000-10-18 | 2003-08-07 | Fraunhofer Ges Forschung | Verfahren und Einrichtung zur Reduzierung der Zündspannung von Leistungspulsen gepulst betriebener Plasmen |
US20060137613A1 (en) * | 2004-01-27 | 2006-06-29 | Shigeru Kasai | Plasma generating apparatus, plasma generating method and remote plasma processing apparatus |
JP4588329B2 (ja) * | 2003-02-14 | 2010-12-01 | 東京エレクトロン株式会社 | プラズマ発生装置およびリモートプラズマ処理装置 |
US20050224343A1 (en) * | 2004-04-08 | 2005-10-13 | Richard Newcomb | Power coupling for high-power sputtering |
US7223706B2 (en) * | 2004-06-30 | 2007-05-29 | Intersil Americas, Inc. | Method for forming plasma enhanced deposited, fully oxidized PSG film |
US20060065524A1 (en) * | 2004-09-30 | 2006-03-30 | Richard Newcomb | Non-bonded rotatable targets for sputtering |
US20060096855A1 (en) * | 2004-11-05 | 2006-05-11 | Richard Newcomb | Cathode arrangement for atomizing a rotatable target pipe |
JP2006323721A (ja) * | 2005-05-20 | 2006-11-30 | Fuji Xerox Co Ltd | データ管理システム及びデータサーバ及びデータ管理方法 |
WO2006128247A1 (en) * | 2005-06-03 | 2006-12-07 | Csg Solar Ag | Method and apparatus for hydrogenation of thin film silicon on glass |
US20060278524A1 (en) * | 2005-06-14 | 2006-12-14 | Stowell Michael W | System and method for modulating power signals to control sputtering |
US8664124B2 (en) | 2005-10-31 | 2014-03-04 | Novellus Systems, Inc. | Method for etching organic hardmasks |
US20070095281A1 (en) * | 2005-11-01 | 2007-05-03 | Stowell Michael W | System and method for power function ramping of microwave liner discharge sources |
US7842355B2 (en) * | 2005-11-01 | 2010-11-30 | Applied Materials, Inc. | System and method for modulation of power and power related functions of PECVD discharge sources to achieve new film properties |
US7381644B1 (en) * | 2005-12-23 | 2008-06-03 | Novellus Systems, Inc. | Pulsed PECVD method for modulating hydrogen content in hard mask |
US8110493B1 (en) * | 2005-12-23 | 2012-02-07 | Novellus Systems, Inc. | Pulsed PECVD method for modulating hydrogen content in hard mask |
US7981810B1 (en) | 2006-06-08 | 2011-07-19 | Novellus Systems, Inc. | Methods of depositing highly selective transparent ashable hardmask films |
US7981777B1 (en) | 2007-02-22 | 2011-07-19 | Novellus Systems, Inc. | Methods of depositing stable and hermetic ashable hardmask films |
US7915166B1 (en) | 2007-02-22 | 2011-03-29 | Novellus Systems, Inc. | Diffusion barrier and etch stop films |
US8962101B2 (en) | 2007-08-31 | 2015-02-24 | Novellus Systems, Inc. | Methods and apparatus for plasma-based deposition |
US20100330300A1 (en) * | 2008-01-30 | 2010-12-30 | Stowell Michael W | System and method for pre-ionization of surface wave launched plasma discharge sources |
US7820556B2 (en) * | 2008-06-04 | 2010-10-26 | Novellus Systems, Inc. | Method for purifying acetylene gas for use in semiconductor processes |
US8435608B1 (en) | 2008-06-27 | 2013-05-07 | Novellus Systems, Inc. | Methods of depositing smooth and conformal ashable hard mask films |
US7745346B2 (en) * | 2008-10-17 | 2010-06-29 | Novellus Systems, Inc. | Method for improving process control and film conformality of PECVD film |
US7955990B2 (en) * | 2008-12-12 | 2011-06-07 | Novellus Systems, Inc. | Method for improved thickness repeatability of PECVD deposited carbon films |
US8563414B1 (en) | 2010-04-23 | 2013-10-22 | Novellus Systems, Inc. | Methods for forming conductive carbon films by PECVD |
DE102010048960A1 (de) * | 2010-10-18 | 2012-04-19 | Khs Corpoplast Gmbh | Verfahren und Vorrichtung zur Plasmabehandlung von Werkstücken |
US8692467B2 (en) | 2011-07-06 | 2014-04-08 | Lam Research Corporation | Synchronized and shortened master-slave RF pulsing in a plasma processing chamber |
SG195494A1 (en) | 2012-05-18 | 2013-12-30 | Novellus Systems Inc | Carbon deposition-etch-ash gap fill process |
US9362133B2 (en) | 2012-12-14 | 2016-06-07 | Lam Research Corporation | Method for forming a mask by etching conformal film on patterned ashable hardmask |
US9304396B2 (en) | 2013-02-25 | 2016-04-05 | Lam Research Corporation | PECVD films for EUV lithography |
US9589799B2 (en) | 2013-09-30 | 2017-03-07 | Lam Research Corporation | High selectivity and low stress carbon hardmask by pulsed low frequency RF power |
US9320387B2 (en) | 2013-09-30 | 2016-04-26 | Lam Research Corporation | Sulfur doped carbon hard masks |
US10388513B1 (en) * | 2018-07-03 | 2019-08-20 | Asm Ip Holding B.V. | Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition |
WO2020243342A1 (en) | 2019-05-29 | 2020-12-03 | Lam Research Corporation | High selectivity, low stress, and low hydrogen diamond-like carbon hardmasks by high power pulsed low frequency rf |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5996736A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置 |
JPS59171491A (ja) * | 1983-03-18 | 1984-09-27 | 富士通株式会社 | マイクロ波処理方法及び処理装置 |
JPS63184299A (ja) * | 1987-01-26 | 1988-07-29 | 三菱電機株式会社 | プラズマ装置 |
JPS648633A (en) * | 1987-07-01 | 1989-01-12 | Hitachi Ltd | Semiconductor device |
JPH01149965A (ja) * | 1987-12-07 | 1989-06-13 | Hitachi Ltd | プラズマ反応装置 |
JPH01236629A (ja) * | 1987-11-25 | 1989-09-21 | Fuji Electric Co Ltd | プラズマ処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4500563A (en) * | 1982-12-15 | 1985-02-19 | Pacific Western Systems, Inc. | Independently variably controlled pulsed R.F. plasma chemical vapor processing |
GB8516537D0 (en) * | 1985-06-29 | 1985-07-31 | Standard Telephones Cables Ltd | Pulsed plasma apparatus |
US4857471A (en) * | 1987-07-20 | 1989-08-15 | Eastman Kodak Company | Analyzer with wash station separate from incubator |
GB2212974B (en) * | 1987-11-25 | 1992-02-12 | Fuji Electric Co Ltd | Plasma processing apparatus |
US4837185A (en) * | 1988-10-26 | 1989-06-06 | Intel Corporation | Pulsed dual radio frequency CVD process |
-
1990
- 1990-08-20 JP JP2218615A patent/JP2687966B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-20 DE DE69120743T patent/DE69120743T2/de not_active Expired - Fee Related
- 1991-08-20 EP EP91402273A patent/EP0472465B1/en not_active Expired - Lifetime
- 1991-08-20 US US07/748,955 patent/US5231057A/en not_active Expired - Lifetime
- 1991-08-20 KR KR91014331A patent/KR960002076B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5996736A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置 |
JPS59171491A (ja) * | 1983-03-18 | 1984-09-27 | 富士通株式会社 | マイクロ波処理方法及び処理装置 |
JPS63184299A (ja) * | 1987-01-26 | 1988-07-29 | 三菱電機株式会社 | プラズマ装置 |
JPS648633A (en) * | 1987-07-01 | 1989-01-12 | Hitachi Ltd | Semiconductor device |
JPH01236629A (ja) * | 1987-11-25 | 1989-09-21 | Fuji Electric Co Ltd | プラズマ処理装置 |
JPH01149965A (ja) * | 1987-12-07 | 1989-06-13 | Hitachi Ltd | プラズマ反応装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922940A (ja) * | 1995-07-04 | 1997-01-21 | Nec Corp | 半導体装置の製造方法 |
US6037278A (en) * | 1996-08-30 | 2000-03-14 | Nec Corporation | Method of manufacturing semiconductor devices having multi-level wiring structure |
KR100559031B1 (ko) * | 1998-12-31 | 2006-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성 방법_ |
Also Published As
Publication number | Publication date |
---|---|
EP0472465A3 (en) | 1992-03-25 |
KR920005259A (ko) | 1992-03-28 |
DE69120743T2 (de) | 1996-11-07 |
KR960002076B1 (en) | 1996-02-10 |
DE69120743D1 (de) | 1996-08-14 |
EP0472465B1 (en) | 1996-07-10 |
EP0472465A2 (en) | 1992-02-26 |
JP2687966B2 (ja) | 1997-12-08 |
US5231057A (en) | 1993-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04100233A (ja) | 半導体装置の製造方法 | |
US5132754A (en) | Thin film silicon semiconductor device and process for producing thereof | |
US5248630A (en) | Thin film silicon semiconductor device and process for producing thereof | |
US5376591A (en) | Method for manufacturing semiconductor device | |
US8021987B2 (en) | Method of modifying insulating film | |
EP0015694A2 (en) | Method for forming an insulating film on a semiconductor substrate surface | |
JPH11145148A (ja) | 熱プラズマアニール装置およびアニール方法 | |
JPH06505362A (ja) | ポリシリコン薄膜トランジスター | |
JPH0580817B2 (ja) | ||
KR920007106A (ko) | 고체전자소자 및 그의 제조방법 | |
Chen et al. | Record low SiO2/Si interface state density for low temperature oxides prepared by direct plasma‐enhanced chemical vapor deposition | |
US20050136576A1 (en) | Plasma treatment method and plasma treatment apparatus | |
JP2001506809A (ja) | 半導体装置及びその製造方法 | |
JPS6147645A (ja) | 薄膜形成方法 | |
US4742384A (en) | Structure for passivating a PN junction | |
JP3119988B2 (ja) | 半導体装置の作製方法 | |
JPH05213695A (ja) | ダイヤモンド薄膜の堆積方法 | |
JPH0778759A (ja) | 半導体材料の製造方法および製造装置 | |
JPS6234139B2 (ja) | ||
JP3564505B2 (ja) | 半導体装置の作製方法 | |
JPS63219123A (ja) | 薄膜トランジスタの製造方法 | |
JP3088447B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
JPH10116795A (ja) | 半導体材料の作製装置 | |
JPH04174520A (ja) | Sog膜の安定化方法 | |
JPS58106837A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |