JP2001506809A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001506809A
JP2001506809A JP52837998A JP52837998A JP2001506809A JP 2001506809 A JP2001506809 A JP 2001506809A JP 52837998 A JP52837998 A JP 52837998A JP 52837998 A JP52837998 A JP 52837998A JP 2001506809 A JP2001506809 A JP 2001506809A
Authority
JP
Japan
Prior art keywords
gas
semiconductor layer
substrate
process according
degrees celsius
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP52837998A
Other languages
English (en)
Inventor
マイリンク，ハンス
シュロップ，ルドルフ・エマニュエル・イシドーレ
Original Assignee
デビエ・インスティテュート，ユニフェルシテイト・ユトレヒト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デビエ・インスティテュート，ユニフェルシテイト・ユトレヒト filed Critical デビエ・インスティテュート，ユニフェルシテイト・ユトレヒト
Publication of JP2001506809A publication Critical patent/JP2001506809A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 本発明は、半導体層を基板上に、気体を所定の解離温度にまで加熱し、このため、この気体が微片に解離し、これによってこれらの微片が次いでこの基板上に凝結して半導体層を形成することによって積層するステップを含む、半導体装置を提供するプロセスに関する。

Description

【発明の詳細な説明】 半導体装置及びその製造方法 本発明は、特にトランジスタや太陽電池等の半導体装置を製造するプロセスに 関し、このようなプロセスによって得ることが可能な装置に関する。 半導体装置は、広い範囲の応用分野を有している。例えば、薄膜トランジスタ 、すなわち非晶性シリコンもしくは多結晶性シリコンを含んだＴＦＴが、液晶表 示のアクティブマトリックス等の応用分野で電流切り換え装置として用いられて いる。 薄膜トランジスタ４０（図３参照）は、その最も簡単な形態では３端子装置で ある、すなわち３つの分離した金属コンタクトを有している。 ＴＦＴ組成物の１例は、次の通りである。高ドープ結晶性シリコンから成る平 坦ウエハ４２の一方側のフェースが熱酸化される。酸化層４４は、非導電性すな わち絶縁性である。これに限られないが、窒化シリコンやオキシ窒化シリコンを 含む代替材料でも絶縁物として機能する。ウエハの反対側のフェース上には金属 コンタクトすなわちゲートコンタクト４６が付加される。次に、半導体材料、例 えば多結晶性シリコンもしくはシリコン又は水素化非晶性シリコン（α−Ｓｉ： Ｈ）が、ウエハの絶縁物が存在する側の部分４８に付加される。この半導体層４ ８の上には、燐やボロン等のドープ剤を包含している第２のシリコン層５０が付 加される。次に、このシリコン層５０上に、ソース５２とドレイン５４のための ２つの金属コンタクトが、それらの間に設定されて固定された距離をおいて互い に隣り合って付加される。最後に、付加された高導電性シリコンがソース５２と ドレイン５４との間の領域から除去され、これによってこれらのコンタクト間に 半絶縁性経路が作成される。 ゲートコンタクトに電圧が印加されると、絶縁物と半導体の界面に高導電性の サブ層が生成される。この層は、ＴＦＴのチャネルと呼ばれ、一般的には５０Å 〜２００Åの厚さである。ゲート電極に電圧が印加されたときに導電性が向上す る効果が、電解効果である。ソースとドレインとの間に電界が存在すると、ソー スから界面にかけてＴＦＴ中に電流が流れ、次に、ゲートに電圧が印加されると 界面に沿って電流が横方向に流れ、ドレインからこの界面に直角に出ていく。 水素化シリコン上に形成された薄膜トランジスタにおいては、電流が流れ始め る電圧（しきい値電圧）が高い方に移動する現象は、一般には、装置のゲート端 子に正の電圧を長く印加すると観察される。また、サブしきい値の勾配の劣化が 観察される。負電圧が印加されると、しきい値電圧がずれる現象も観察される。 半導体層を基板上に積層する従来の技術としては、１３．５６ＭＨｚ（プラズ マＣＶＤ積層の１形態）及び１３．５６ＭＨｚ〜１５０ＭＨｚの範囲のさらに高 い周波数で実行されるいわゆる高周波グロー放電技法がある。 太陽電池、ダイオード、ＴＦＴ等の電子装置におけるα−Ｓｉ：Ｈの問題は、 ＴＦＴが持つ複数の電極の内の１つに又はゲート電極に電圧を連続して印加して 光線を照射したときの準安定的なその特性にある。 例えば、画面が多くの画素から成っているアクティブマトリックスを含む平坦 画面テレビにおいては、各画素がトランジスタを有しており、このトランジスタ がオン／オフにスイッチングされて光線を通過させ、これによってイメージの明 瞭性を制御することができる。半導体材料としてα−Ｓｉ：Ｈを包含しているト ランジスタは、同じ電流を流そうとすると、そのゲートしきい値電圧が時として たった３０分後に増加してしまう。 その上、太陽電池に光線を照射すると、電子欠陥が生成され、これが装置性能 を劣化させる結果となる。 このような影響は可逆性であり、例えば装置を摂氏１５０度にまで加熱すると 、 オリジナルの装置特性を再び得ることができる。しかしながら、この熱処理は、 このような装置を含む多くの応用分野にとっては実用的な解決策でもなければ経 済的な解決策でもない。 α−Ｓｉ：Ｈ半導体層を内蔵している薄膜トランジスタにおいては、電子欠陥 は、ゲートコンタクトに電圧を連続して印加することによって生じる。電流が流 れ始めるゲート電圧、いわゆるしきい値電圧の移動は、一般的には、ゲート電圧 を数分間印加しただけで観察される。これは、数分動作しただけで、トランジス タをオンするためにはより高い電圧が必要となり、この結果、動作特性がドリフ トするという好ましくない影響が現れる。この影響を図４及び図７に示す。図４ に、５０ＭＨｚでα−Ｓｉ：Ｈを積層させたＴＦＴについての特性を示し、図７ には、１３．５６ＭＨｚの場合のＴＦＴについての特性を示す。これらの曲線は 、それぞれ１．５時間のストレス印加の後と２．５時間のストレス印加の後での 「積層されたまま」の特性についての曲線である。 本発明の１つの目的は、改良された半導体装置を提供することにある。 本発明の第１の特徴は、気体を所定の解離温度にまで加熱し、これによって気 体を解離させ、その微片が基板上に凝縮して半導体層を形成するようにすること によって基板上に半導体層を積層するステップを含む、半導体装置を製造するプ ロセスを提供することにある。 発明者は、半導体層をこのようにして基板上に積層することによって、ゲート 電圧を印加しても、しきい値電圧が実質的に変動しない半導体装置が製造される ことを発見した。 本発明の別の特徴によれば、実質的に一定のゲート電圧と約０．００１〜約１ ００、例えば約０．００１〜約１０、そして最も好ましくは約０．１〜約１．０ ０ｃｍ2／Ｖ.ｓ.の範囲の飽和移動度を有する装置、特にトランジスタが提供さ れる。 本発明のさらに別の特徴によれば、実質的に全部が多結晶性Ｓｉ：Ｈ又は多結 晶性と非晶性のＳｉ：Ｈ層から成り、実質的に一定のゲート電圧と、約０．００ １〜１０００、例えば０．００１〜５００ｃｍ2／Ｖ.ｓ.の飽和移動度を有する 装置が提供される。 本発明によるＴＦＴの飽和移動度に類似の飽和移動度を示すとはいえ、従来の ＴＦＴは、それでも、作業寿命中にしきい値電圧が劇的に増加するという欠点を 持つ。 本発明の別の特徴によれば、上記のプロセスに従って得ることができる半導体 装置が提供される。 本発明のさらに別の特徴によれば、上記のプロセスを実行する真空チャンバが 提供される。 本発明を、以下の説明、特定の例及び図面によってさらに明らかにする。 図１は、半導体層を積層する従来の方法を示す図である。 図２は、本発明による高温フィラメントアセンブリを持った積層チャンバの略 図である。 図３は、薄膜トランジスタの略断面図である。 図４〜図７は、周知の方法に従って得られた薄膜トランジスタのしきい値電圧 の経時的移動を示すグラフである。 図８は、本発明によって得られた薄膜トランジスタの場合のソース・ドレイン 電流対ゲート電圧のグラフである。 α−Ｓｉ：Ｈをベースとした薄膜トランジスタは、一般的には現在のところ、 以下に示すように高周波プラズマＣＶＤ（ＰＥＣＶＤ）方を用いて製造されてい る。一般的には、１〜５ｃｍだけ分離した２つの金属プレート２，４（図１参照 ）間で、シリコン含有の気体Ｓを交番電場で解離する。金属プレート２，４は、 真空容器６中に格納される。交番電場が高周波（無線周波）発生器８によって発 生 され、電圧信号は、一般的には１３．５６〜１５０ＭＨｚの範囲内の周波数を有 している。高周波出力は、通常、基板１０の寸法によって５０ワット以下に制限 されている。基板１０上への半導体層の形成の際には、シリコン含有の気体が真 空容器６中に誘導され、高周波発生器８がオンされる。この基板１０は、約摂氏 ２２０度まで加熱され、ここで、シリコン含有の気体の流量は通常は標準の３０ ｃｍ3／分（ｓｃｃｍ）であり、容器６内の圧力は０．１〜０．５ミリバールで ある。 図４〜７に、この周知の方法によって得られた標準のドレイン電流対ゲート電 圧移動を示す。 図４〜７におけるキーは、次の通りである。 −■− −●− ゲート電圧ストレス印加開始後に、 −▲− ｔ＝０で測定されたドレイン電流対 −◆− ゲート電圧 −▼− −□− −〇− ゲート電圧ストレス印加開始からｔ＝１．５時間経過後の −△− ドレイン電流対ゲート電圧 −◇− −▽− ドレイン電流対ゲート電圧本発明による基板の前処理と半導体膜の積層 本発明による積層用チャンバ２４（図２参照）は、気体入口２５と、２つのフ ィラメントワイヤ３０と、排出式のシャッタエレメント２８と、熱電対２６と、 ヒーター２２と、気体を積層用チャンバ２４からポンプアウトするポンプに連結 された気体出口３２とを備えている。 基板、例えば熱酸化されたシリコンウエハ２０は、シャッタエレメント２８と 加熱用エレメント（ヒーター２２）間に配置することが可能である。 熱酸化されたウエハ２０（酸化物の厚さは約２００ナノメータ）は、チャンバ （真空容器）２４内のヒーター２２の近傍に配置される。装置のヒーター２２は 、典型的には、摂氏１００度〜６００度の範囲にある処理プロセス温度に設定さ れ、熱電対２６に連結される。ウエハ２０を汚染、及び、タングステン製のフィ ラメント３０の熱から保護するシャッタ２８は、空間的には、フィラメント３０ とウエハ２０の間に配置されている。ウエハ２０がその処理温度に達すると、タ ングステンフィラメント３０は、交流又は直流の電圧をその端子に印加されるの に伴ってオンされる。一般的には、例えば前記フィラメント３０の長さに応じて 、１０〜２２０Ｖの交流電圧と１０〜２０Ａの範囲の電流が用いられる。なお、 フィラメント３０の温度は、摂氏１６００〜２０００度の範囲に設定される。少 なくとも４５分にわたって、装置全体がこの状態におかれて、チャンバ２４内の ウエハ２０の温度と他のすべての機械的構成部品の温度を安定化する。この次に 、水素ガスＨ2がチャンバ（真空容器）２４中に導入され、シャッタエレメント ２８がフィラメント３０とウエハ２０との間から除去され、装置はこの状態に少 なくとも１分、できれば１５分間置かれる。そのＨ2は、水素原子に解離される 。シャッタエレメント２８が閉じられ、Ｈ2ガスの流れがオフされる。次に、シ リコン搬送気体、できればシラン又は混合気体が気体入口２５から真空容器２４ 中に導入される。シャッタエレメント２８を再度開くと、高温のフィラメント３ ０の周りにあるシリコン搬送気体が解離し、これによってＴＦＴのチャネル領域 を形成する半導体材料が実際に積層される。 発明者は、驚いたことに、シャッタを開閉して基板を周期的に隔離することに よって、一定のゲート電圧と所望の飽和移動度を持つＴＦＴが得られることを発 見した。良好な飽和移動度の利点は、電子がより早い速度で伝達でき、これによ ってより反応性の高いＴＦＴが得られることである。 主要な積層パラメータが設定される範囲は、典型的には、次のようなものであ る。ウエハ温度は摂氏２００〜６００度、シランガス流量は２０標準ｃｍ3／分 から１５０標準ｃｍ3／分、容器圧力は１５マイクロバールから５００マイクロ バール、タングステンフィラメントの温度は摂氏１６００度から２０００度であ る。一般的には、α−Ｓｉ：Ｈ層を形成するには２．５分かかる。 また、形成される高ドープ半導体層の積層温度は、第１の半導体層の温度より 低いので、サンプルは冷却する必要がある。具体的には、フィラメント３０をオ フした状態で約１５分間にわたり真空容器２４中にシランを連続的に流すことに よってサンプルは冷却される。このシラン流によって、冷却の最中に水素原子が 、成長したα−Ｓｉ：Ｈ膜を脱離しないようにする。 適切な温度に達した後であってしかも高ドープ半導体層が積層される以前に、 Ｈ2ガスが真空容器２４中に導入され、そしてプラズマが少なくとも１分間、好 ましくは３分間にわたって生成される。これを可能とするために、真空容器２４ には、高温フィラメントアセンブリに加えて高周波電極３１及び高周波発生器３ ３が備えられる。このプラズマ処理の目的は、冷却の最中に、シランガス処理後 の積層済みの膜中に残っている表面ダングリングボンド及び表面欠陥をパッシベ ーションすることである。Ｈ2プラズマで処理することによって、高品質で低抵 抗の電気的接触が、積層直後の半導体層と、次いで高ドープされた半導体層との 間で達成される。この処理後に、当業者には周知の方法によって、サンプルは 真空状態で他の真空容器に移送される。この次の容器中で、高ドープ半導体層が 図示しない従来の１３．５６ＭＨｚグロー放電によって形成される。実験例 例１ パラメータ設定 − フイラメント温度：摂氏１７５０度 − 圧力：２０マイクロバール − 基板温度：摂氏４３０度 − 気体流量：９０標準ｃｍ3／分 以下の手順に従った： − サンプルが１７：００ｐ.ｍ.に処理チャンバ内に置かれた。 − フィラメントが（シャッタが閉じた状態で）翌日９：３０ａ.ｍ.にオンさ れた。 − Ｈ2流オン、１０：１５ａ.ｍ.にシャッタを開いてそのまま１５分間後に 閉じる。 − Ｈ2流オフ、１０：３０ａ.ｍ.にＳｉＨ4オン、シャッタを開く。 − ＳｉＨ4流をオンしてそのまま２分３０秒後にシャッタを閉じる。 − フィラメントをオフする。 − １５分間連続して４０ｓｃｃｍＳｉＨ4流す。 − ＳｉＨ4オフして、２０ｓｃｃｍのＨ2流をオンする。 − 高周波発生器を３分間にわたってオンする（Ｈ2プラズマ） − チャンバを真空排気して、サンプルをチャンバに移送し、高ドープシリコ ンを積層する。 − ｎ+を１１分４０秒間にわたって積層する。 − サンプルを取り出してアルミ蒸着装置中に置く。 − 従来の技法で、アルミニウムのソース（Ｓ）及びドレイン（Ｄ）のコンタ クトを作り、従来のエッチング技法によって、ｎ+をソースとドレイン間から除 去する。 この実験的データに従って得られたＴＦＴによって、図８に示す電流対電位差 のグラフが得られた。 このようなＴＦＴ層の成長の間に記録されたさまざまなデータを以下の表１に 示す。 ＴＦＴ飽和領域内での移動度は、測定中にすべての項目においてソース・ドレ イン電圧ＶSはゲート電圧Ｖg（Ｖc＝ＶG）として、ソース・ドレイン電流ＩSを 測定することによって決定された。次にＩSは次式で近似された： ＩS＝(Ｗ／２Ｌ)・μSＣi（Ｖg−Ｖt）2 ここで、Ｗはチャネル幅、Ｌはチャネル長、μSは飽和移動度、Ｃiはゲート絶 縁物のキャパシタンス、Ｖcはしきい値電圧である。ＩSの平方根対Ｖgが次にプ ロットされた。この曲線の直線部分に対する線形の当てはめの傾斜から、ゲート バイアスストレスを印加する前には、μS＝０．７５±０．０５ｃｍ2／Ｖ．ｓ. 、一方、横軸はＶt＝７．８±０．３Ｖであると計算された。＋２５Ｖのゲート バイアスストレスを２．５時間にわたって印加した後でも、しきい値電圧は不変 であった。μSの値が高いことは、このトランジスタの品質が高いことを示して いる。 従来の開発済みのＰＥＣＶＤによるα−Ｓｉ：ＨのＴＦＴは一般的には、μS ＝０．４〜０．８ｃｍ2／Ｖ.ｓ.でＶtは、ゲートの誘電体としてＳｉＯ2が用い られた場合に匹敵している。同様のゲートバイアスストレスが印加された後では 、従来のＴＦＴは一般的にはしきい値電圧が＋２Ｖ以上移動する。多結晶シリコンＴＦＴ 同じ基板製造方法を用いて、水素化多結晶シリコンすなわちポリＳｉ：Ｈ層が 単に積層パラメータを変更することによって製造された。ＳｉＯ2基板上での初 期成長相が非晶性である多層構造体も作られ、次に、本発明に従って基板表面に 直角であるという好ましい方位で結晶が形成された。次に示す例２と３がこれを 示している。例２ 非晶性培養層がＳｉＯ2との界面にある状態で、次のパラメータを用いてポリ Ｓｉ：ＨのＴＦＴを得た。 ＴWIRE＝摂氏１９００度、ＴＳＡＴ＝摂氏６４８度（この結果、積層前の基板温 度は摂氏４３０度である）、ψＳｉＨ4＝１０ｓｃｃｍ、ψＨ2＝１５０ｓｃｃｍ 、ｐ＝１００マイクロバールである。 このようなＴＦＴに対して、飽和移動度μSは１．１０±０．０３ｃｍ2／Ｖ． ｓ．、しきい値電圧Ｖｔは６．６±０．３Ｖと計算された。６５時間にわたって ゲートバイアスストレス印加した後でも、しきい値電圧は実験誤差の範囲内にあ り、その移動は観察されなかった。例３ 非晶性培養層なしで、次のパラメータを用いて純粋に真性のポリＳｉ：Ｈを得 た。 ＴW＝摂氏１８３０度、ＴSAT＝摂氏６４８度（これで、積層前基板温度は摂氏４ ３０度となった）、ψＳｉＨ4＝０．８ｓｃｃｍ、ψＨ2＝１５０ｓｃｃｍ、ｐ＝ １００マイクロバールである。 この材料を内蔵しているＴＦＴでは、２〜１００ｃｍ2／Ｖ.ｓ.の飽和移動度 μSが得られる。チャネル領域には非晶性がないので、ゲートバイアスストレス 印加後でもしきい値電圧の移動は考えられない。
【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年９月２２日（１９９８．９．２２） 【補正内容】 請求の範囲（補正） １．気体が解離して微片となるように前記気体を所定の解離温度にまで加熱す ることによって、容器内に配置された基板上に前記微片を順次に凝結させ、これ により前記基板上に半導体層を形成するステップであって、前記基板が、排出式 の隔離用シャッタによって、前記容器内にある加熱用エレメント及び／又は前記 気体から周期的に保護されるステップを含むことを特徴とする半導体装置を製造 するプロセス。 ２．前記気体が加熱エレメントからの熱照射によって加熱されることを特徴と する請求項１に記載のプロセス。 ３．前記加熱エレメントがタングステンエレメントであることを特徴とする請 求項２に記載のプロセス。 ４．担体がシリコンウエハであることを特徴とする請求項１乃至３の何れか１ 項に記載のプロセス。 ５．前記シリコンウエハが熱酸化されることを特徴とする請求項４に記載のプ ロセス。 ６．前記担体がガラス製であることを特徴とする請求項１乃至３の何れか１項 に記載のプロセス。 ７．前記気体がシリコン含有の気体であることを特徴とする請求項１乃至６の 何れか１項に記載のプロセス。 ８．前記シリコン含有の気体がシランを含んでいることを特徴とする請求項７ に記載のプロセス。 ９．前記気体が摂氏５００〜３０００度、好ましくは摂氏１６００度〜２００ ０度、特にタングステンの場合は最も好ましくは摂氏約１７５０度に加熱される ことを特徴とする請求項１乃至８の何れか１項に記載のプロセス。 １０．前記基板が、前記半導体層が積層される前に処理用気体で事前処理され ることを特徴とする請求項１乃至９の何れか１項に記載のプロセス。 １１．前記事前処理用気体が水素を含み、前記基板が前記気体から、排出式の 隔離用シャッタによって好ましくは周期的に保護されることを特徴とする請求項 １０に記載のプロセス。 １２．真空中で実行されることを特徴とする請求項１乃至１１の何れか１項に 記載のプロセス。 １３．１０-6ミリバールより大きい気圧で、より好ましくは１５〜５００マイ クロバールで、最も好ましくは２０マイクロバールで実行されることを特徴とす る請求項１乃至１２の何れか１項に記載のプロセス。 １４．前記気体が前記真空容器中に標準の２０〜１５０ｃｍ3／分の割合で、 最も好ましくは９０標準ｃｍ3／分の気体流量で誘導されることを特徴とする請 求項１乃至１３の何れか１項に記載のプロセス。 １５．前記基板が、摂氏２００〜６００度、好ましくは摂氏４００〜４５０度 まで、最も好ましくは摂氏４３０度まで加熱されることを特徴とする請求項１乃 至１４の何れか１項に記載のプロセス。 １６．半導体層が積層された後に、前記装置が冷却されることを特徴とする請 求項１乃至１５の何れか１項に記載のプロセス。 １７．前記装置が、シランガスを前記真空容器中に誘導することによって冷却 されることを特徴とする請求項１６に記載のプロセス。 １８．高ドープ半導体層が、前記半導体層の上に積層されることを特徴とする 請求項１６又は１７に記載のプロセス。 １９．前記高ドープ半導体層が高周波グロー放電によって積層されることを特 徴とする請求項１８に記載のプロセス。 ２０．前記高ドープ半導体層が積層される前に、前記積層済み半導体層の表面 結合が、好ましくはＨ2プラズマで処理することによってパッシベーションさ れることを特徴とする請求項１９に記載のプロセス。 ２１．特にトランジスタである装置において、前記装置が、実質的に一定のゲ ート電圧及び、約０．００１以上〜約１００、例えば約０．００１以上〜約１０ 、最も好ましくは約０．１〜約１．００ｃｍ2／Ｖ.ｓ.の範囲内の飽和移動度μ を有することを特徴とする装置。 ２２．装置が実質的に一定のゲート電圧及び、０．００１〜約１００以上、例 えば０．００１以上〜約１０、最も好ましくは約０．１〜１．００ｃｍ2／Ｖ.ｓ .の範囲内の飽和移動度を有することを特徴とする、請求項１乃至２０の何れか １項に記載のプロセスによって得られる装置。 ２３．実質的に専一にＳｉ：Ｈ又は多結晶性シリコン及び非晶性Ｓｉ：Ｈ層か ら成る装置において、前記装置が実質的に一定のゲート電圧及び、約０．００１ 〜１０００、例えば０．００１〜５００ｃｍ2／Ｖ.ｓ.の範囲内の飽和移動度を 有することを特徴とする装置。 ２４．気体入口、気体出口、気体加熱用エレメント及び基板ヒーターを含むこ とを特徴とする請求項１乃至２０の何れか１項に記載のプロセスを実行するため の真空チャンバ。 ２５．前記気体加熱用エレメントと基板間に配置可能なシャッタエレメントを さらに含むことを特徴とする請求項２３に記載の真空チャンバ。 ２６．プラズマＣＶＤ積層用の高周波電極をさらに含むことを特徴とする請求 項２４又は２５に記載の真空チャンバ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/04 (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (1)

  1. 【特許請求の範囲】 １．気体が解離して微片となるように前記気体を所定の解離温度にまで加熱す ることによって、容器内に配置された基板上に前記微片を順次に凝結させ、これ により前記基板上に半導体層を形成するステップを含むことを特徴とする半導体 装置を製造するプロセス。 ２．前記気体が加熱エレメントからの熱照射によって加熱されることを特徴と する請求項１に記載のプロセス。 ３．前記加熱エレメントがタングステンエレメントであることを特徴とする請 求項２に記載のプロセス。 ４．担体がシリコンウエハであることを特徴とする請求項１乃至３の何れか１ 項に記載のプロセス。 ５．前記シリコンウエハが熱酸化されることを特徴とする請求項４に記載のプ ロセス。 ６．前記担体がガラス製であることを特徴とする請求項１乃至３の何れか１項 に記載のプロセス。 ７．前記気体がシリコン含有気体であることを特徴とする請求項１乃至６の何 れか１項に記載のプロセス。 ８．前記シリコン含有気体がシランを含んでいることを特徴とする請求項７に 記載のプロセス。 ９．前記気体が摂氏５００〜３０００度、好ましくは摂氏１６００度〜２００ ０度、特にタングステンの場合は最も好ましくは摂氏約１７５０度に加熱される ことを特徴とする請求項１乃至８の何れか１項に記載のプロセス。 １０．前記基板が、前記半導体層が積層される前に処理用気体で事前処理され ることを特徴とする請求項１乃至９の何れか１項に記載のプロセス。 １１．前記事前処理用気体が水素を含むことを特徴とする請求項１０に記載の プロセス。 １２．前記基板が前記加熱エレメント及び／又は前記シリコン含有気体及び／ 又は前記事前処理用気体から周期的に隔離されることを特徴とする請求項１乃至 １１の何れか１項に記載のプロセス。 １３．真空容器内で実行されることを特徴とする請求項１乃至１２の何れか１ 項に記載のプロセス。 １４．１０-6ミリバールより大きい圧力で、好ましくは１５〜５００マイクロ バールで、最も好ましくは２０マイクロバールで実行されることを特徴とする請 求項１乃至１３の何れか１項に記載のプロセス。 １５．前記気体が前記真空容器中に、２０〜１５０標準ｃｍ3／分の割合で、 さらに最も好ましくは９０標準ｃｍ3／分の気体流量で誘導されることを特徴と する請求項１乃至１４の何れか１項に記載のプロセス。 １６．前記基板が摂氏２００〜６００度、好ましくは摂氏４００〜４５０度、 最も好ましくは摂氏４３０度にまで加熱されることを特徴とする請求項１乃至１ ５の何れか１項に記載のプロセス。 １７．半導体層が形成された後に、前記装置が冷却されることを特徴とする請 求項１乃至１６の何れか１項に記載のプロセス。 １８．前記装置が、シランガスを前記真空容器中に誘導することによって冷却 されることを特徴とする請求項１７に記載のプロセス。 １９．後に高ドープ半導体層が前記半導体層上に積層されることを特徴とする 請求項１７又は１８に記載のプロセス。 ２０．前記高ドープ半導体層が高周波グロー放電によって積層されることを特 徴とする請求項１９に記載のプロセス。 ２１．前記高ドープ半導体層の積層に先立って、前記積層済み半導体層の表面 結合が、好ましくはＨ2プラズマで処理することによってパッシベーションさ れることを特徴とする請求項２０に記載のプロセス。 ２２．特にトランジスタである装置において、前記装置が実質的に一定のゲー ト電圧及び、約０．００１〜約１００、例えば約０．００１〜約１０、最も好ま しくは約０．１〜約１．００ｃｍ2／Ｖ.ｓ.の範囲の飽和移動度μを有すること を特徴とする装置。 ２３．装置が実質的に一定のゲート電圧を有し、さらに、約０．００１〜約１ ００、例えば約０．００１〜約１０、最も好ましくは約０．１〜１．００ｃｍ2 ／Ｖ.ｓ.の範囲内の飽和移動度を有することを特徴とする、請求項１乃至２１の 何れか１項に記載のプロセスに従って得られる装置。 ２４．実質的に専一に多結晶性のＳｉ：Ｈ又は多結晶性で非晶性であるＳｉ： Ｈの層を含む装置において、前記装置が実質的に一定のゲート電圧及び、約０． ００１〜１０００、例えば０．００１〜５００ｃｍ2／Ｖ.ｓ.の範囲の飽和移動 度を有することを特徴とする装置。 ２５．気体入口、気体出口、気体加熱エレメント及び基板ヒーターを含むこと を特徴とする請求項１乃至２１の何れか１項に記載のプロセスを実行するための 真空チャンバ。 ２６．前記気体加熱エレメントと基板間に配置することが可能なシャッタエレ メントをさらに含むことを特徴とする請求項２４に記載の真空チャンバ。 ２７．プラズマＣＶＤ積層のための高周波電極をさらに含むことを特徴とする 請求項２５又は２６に記載の真空チャンバ。
JP52837998A 1996-12-23 1997-12-18 半導体装置及びその製造方法 Pending JP2001506809A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL1004886A NL1004886C2 (nl) 1996-12-23 1996-12-23 Halfgeleiderinrichtingen en werkwijze voor het maken daarvan.
NL1004886 1996-12-23
PCT/EP1997/007195 WO1998028463A1 (en) 1996-12-23 1997-12-18 Semiconducting devices and method of making thereof

Publications (1)

Publication Number Publication Date
JP2001506809A true JP2001506809A (ja) 2001-05-22

Family

ID=19764131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52837998A Pending JP2001506809A (ja) 1996-12-23 1997-12-18 半導体装置及びその製造方法

Country Status (7)

Country Link
US (3) US6686230B2 (ja)
EP (1) EP0946783B1 (ja)
JP (1) JP2001506809A (ja)
KR (1) KR100537478B1 (ja)
AU (1) AU5859198A (ja)
NL (1) NL1004886C2 (ja)
WO (1) WO1998028463A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE541065T1 (de) * 2004-03-12 2012-01-15 Univ Utrecht Holding Bv Verfahren zur herstellung von dünnschichten und vorrichtungen
US20100183818A1 (en) * 2006-09-06 2010-07-22 Seoul National University Industry Foundation Apparatus and method of depositing films using bias and charging behavior of nanoparticles formed during chemical vapor deposition
FR2923221B1 (fr) * 2007-11-07 2012-06-01 Air Liquide Procede de depot par cvd ou pvd de composes de bore
US8758633B1 (en) 2009-07-28 2014-06-24 Clemson University Dielectric spectrometers with planar nanofluidic channels
US8580661B1 (en) * 2011-08-24 2013-11-12 U.S. Department Of Energy Method for the hydrogenation of poly-si
CN103489762A (zh) * 2012-06-08 2014-01-01 胜华科技股份有限公司 形成多晶硅薄膜的方法
TWI506171B (zh) * 2012-06-08 2015-11-01 Wintek Corp 形成多晶矽薄膜之方法
US8951921B2 (en) 2012-06-08 2015-02-10 Wintek Corporation Method of forming thin film poly silicon layer and method of forming thin film transistor
DE102013112855A1 (de) * 2013-11-21 2015-05-21 Aixtron Se Vorrichtung und Verfahren zum Fertigen von aus Kohlenstoff bestehenden Nanostrukturen

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237151A (en) * 1979-06-26 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Thermal decomposition of silane to form hydrogenated amorphous Si film
US4465706A (en) * 1981-11-20 1984-08-14 Chronar Corporation Bandgap control in amorphous semiconductors
US4485128A (en) * 1981-11-20 1984-11-27 Chronar Corporation Bandgap control in amorphous semiconductors
US4589006A (en) * 1982-08-23 1986-05-13 The United States Of America As Represented By The United States Department Of Energy Germanium detector passivated with hydrogenated amorphous germanium
GB8333033D0 (en) * 1983-12-10 1984-01-18 British Petroleum Co Plc Memory device
US4634605A (en) * 1984-05-23 1987-01-06 Wiesmann Harold J Method for the indirect deposition of amorphous silicon and polycrystalline silicone and alloys thereof
JPH01162769A (ja) * 1987-12-18 1989-06-27 Fujitsu Ltd アモルファスシリコンの形成方法
US5397737A (en) * 1992-05-05 1995-03-14 The United States Of America As Represented By The United States Department Of Energy Deposition of device quality low H content, amorphous silicon films
US5776819A (en) * 1992-05-05 1998-07-07 Midwest Research Institute Deposition of device quality, low hydrogen content, amorphous silicon films by hot filament technique using "safe" silicon source gas
US5281546A (en) * 1992-09-02 1994-01-25 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface
WO1995003629A1 (fr) * 1993-07-26 1995-02-02 Seiko Epson Corporation Dispositif semi-conducteur a film mince, sa fabrication et son systeme d'affichage
DE4333416C2 (de) 1993-09-30 1996-05-09 Reinhard Dr Schwarz Verfahren zur Herstellung von mikrokristallinen Schichten und deren Verwendung
JP3498363B2 (ja) 1994-06-13 2004-02-16 住友電気工業株式会社 ダイヤモンドの合成方法
DE4420733A1 (de) * 1994-06-15 1995-12-21 Sueddeutsche Kalkstickstoff Verfahren zur enzymatischen Umesterung
KR0144823B1 (ko) * 1994-11-23 1998-10-01 양승택 효율을 극대화한 노즐을 이용한 수소원자의 표면 흡착장치
US5798137A (en) * 1995-06-07 1998-08-25 Advanced Silicon Materials, Inc. Method for silicon deposition
US5634605A (en) * 1995-09-01 1997-06-03 Carrier Corporation Mounting clamp for transport generator set
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede

Also Published As

Publication number Publication date
AU5859198A (en) 1998-07-17
US20010052596A1 (en) 2001-12-20
KR100537478B1 (ko) 2005-12-19
NL1004886C2 (nl) 1998-06-24
US6686230B2 (en) 2004-02-03
KR20000069692A (ko) 2000-11-25
WO1998028463A1 (en) 1998-07-02
EP0946783A1 (en) 1999-10-06
EP0946783B1 (en) 2004-06-16
US6750474B1 (en) 2004-06-15
US20020132411A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
US5132754A (en) Thin film silicon semiconductor device and process for producing thereof
US6809017B2 (en) Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication
US5248630A (en) Thin film silicon semiconductor device and process for producing thereof
US4298629A (en) Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation
KR100878061B1 (ko) 복합물 기판의 제조방법
US20030049900A1 (en) Graded composition gate insulators to reduce tunneling barriers in flash memory devices
KR940008356B1 (ko) 실리콘계 박막의 성막 방법 및 이 박막을 이용한 박막 트랜지스터의 제조방법
US4692344A (en) Method of forming a dielectric film and semiconductor device including said film
JPH0580817B2 (ja)
KR100391485B1 (ko) 강유전체막을사용한장치의제조방법및장치
JP3336747B2 (ja) 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
JP2001506809A (ja) 半導体装置及びその製造方法
US5932006A (en) BaF2 /GaAs electronic components
Butcher et al. Ultrahigh resistivity aluminum nitride grown on mercury cadmium telluride
Saito et al. Low-temperature silicon oxidation with very small activation energy and high-quality interface by electron cyclotron resonance plasma stream irradiation
JPH06350078A (ja) 半導体装置とその製造方法
Isai et al. Conduction and trapping mechanisms in SiO 2 films grown near room temperature by multipolar electron cyclotron resonance plasma enhanced chemical vapor deposition
GB2179679A (en) Forming a dielectric film and semiconductor device including said film
Lefebvre et al. Comparison of the structure and electrical properties of thermal and plasma grown oxides on GaAs
JP2780501B2 (ja) 絶縁膜付き半導体ウェハ及びその製造方法
JPH06302591A (ja) 絶縁被膜および半導体装置の作製方法
JPH01171275A (ja) 薄膜トランジスタの製造方法
Morshed et al. Electrical and Structural Properties of Annealed Epitaxial Ceo2 Films on Si (111) Substrates
Zhaoqi et al. Preparation and CV characteristic of the Ge-MOS structure using plasma-anodized film as gate insulator
Bera et al. Electron cyclotron resonance (ECR) plasma-enhanced chemical vapour deposition of silicon dioxide on strained-SiGe films using tetraethylorthosilicate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071030