JP3336747B2 - 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置 - Google Patents

絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置

Info

Publication number
JP3336747B2
JP3336747B2 JP15150794A JP15150794A JP3336747B2 JP 3336747 B2 JP3336747 B2 JP 3336747B2 JP 15150794 A JP15150794 A JP 15150794A JP 15150794 A JP15150794 A JP 15150794A JP 3336747 B2 JP3336747 B2 JP 3336747B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
substrate
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15150794A
Other languages
English (en)
Other versions
JPH07335880A (ja
Inventor
啓 森
俊之 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15150794A priority Critical patent/JP3336747B2/ja
Priority to US08/451,675 priority patent/US5804454A/en
Publication of JPH07335880A publication Critical patent/JPH07335880A/ja
Priority to US08/854,515 priority patent/US5894159A/en
Application granted granted Critical
Publication of JP3336747B2 publication Critical patent/JP3336747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁膜の形成方法、並
びにかかる形成方法を用いた半導体装置の作製方法及び
かかる形成方法に基づいて形成される絶縁膜を用いた半
導体装置に関する。
【０００２】
【従来の技術】従来、ＭＯＳ型トランジスタを構成する
ＳｉＯ2から成るゲート絶縁膜は、シリコン半導体基板
の熱酸化によって形成される。熱酸化法にて形成された
ＳｉＯ2から成る絶縁膜は非常に良好な界面特性、即ち
低い界面準位密度を有し、現在の半導体装置製造プロセ
スの基礎となっている。あるいは又、ＳｉＯ2から成る
絶縁膜や層間絶縁膜は、高温の熱化学的気相成長法（熱
ＣＶＤ法）によっても形成されている。
【０００３】このような熱酸化法や熱ＣＶＤ法で形成さ
れるＳｉＯ2から成るゲート絶縁膜、絶縁膜若しくは層
間絶縁膜（以下、総称して絶縁膜等と呼ぶ場合もある）
は、優れた電気的特性を有する反面、成膜温度が非常に
高いという問題を有する。即ち、熱酸化法においては、
シリコン半導体基板を１０００゜Ｃ以上に加熱する必要
があり、熱ＣＶＤ法においては、シリコン半導体基板を
６００゜Ｃ以上に加熱する必要がある。
【０００４】従って、ガラス基板上に作製される薄膜ト
ランジスタ等、使用する材料に依存して低温プロセスを
用いて作製する必要のある半導体装置の作製において
は、これらの熱酸化法や熱ＣＶＤ法を適用することはで
きない。
【０００５】
【発明が解決しようとする課題】一方、低温でＳｉＯ2
から成る絶縁膜等を形成する方法としてプラズマＣＶＤ
法がある。このプラズマＣＶＤ法は、ＳｉＨ4ガス及び
Ｎ2ＯあるいはＯ2ガスをＲＦ放電で分解して生成したＳ
ｉＯ2を、例えばガラス基板等から成る基体の表面に堆
積させる方法である。プラズマＣＶＤ法においては、３
００゜Ｃ以下の低い成膜温度でＳｉＯ2から成る絶縁膜
等を基体の表面に堆積させることが可能である。しかし
ながら、プラズマＣＶＤ法においては、成膜中に高エネ
ルギーのプラズマが発生するために、ＳｉＯ2から成る
ゲート絶縁膜を形成する際、基体を構成する材料、例え
ばシリコンが高エネルギーのプラズマによって損傷を受
け、良好な電流／電圧特性等を有するトランジスタを作
製できなくなるという問題がある。
【０００６】従って、本発明の目的は、優れた特性を有
する絶縁膜を低温で形成し得る絶縁膜の形成方法、及び
かかる絶縁膜を用いた半導体装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の絶縁膜の形成方法は、（Ａ−１）ＳｉＯX
（但し、０≦Ｘ≦１．８）から成るシリコン原料を加熱
して蒸発させる工程と、（Ａ−２）蒸発したシリコン原
料と酸素を含むガスとを気相反応させて、シリコンダイ
オキサイドを生成させる工程と、（Ａ−３）かかるシリ
コンダイオキサイドを基体表面に付着させて、シリコン
ダイオキサイドから成る第１の絶縁膜を基体表面に形成
する工程、から成る第１の絶縁膜形成工程、及び、
（Ｂ）化学的気相成長法又はスパッタ法で、シリコンダ
イオキサイドから成る第２の絶縁膜を第１の絶縁膜上に
形成する第２の絶縁膜形成工程、から成ることを特徴と
する。
【０００８】シリコン原料の加熱法として、第１の絶縁
膜の特性に悪影響を与える不純物を生成しないような加
熱方法ならば如何なる方法をも採用し得るが、金属製ボ
ートに電流を流してシリコン原料を加熱する抵抗加熱
法、高周波誘電加熱法、レーザ加熱法を例示することが
できる。酸素を含むガスは、酸素を組成中に含有し且つ
第１の絶縁膜の特性に悪影響を与えることがなくしかも
シリコン原料と気相反応するガスならば如何なるガスで
もよく、Ｏ2ガス、Ｏ3ガス、ＮＯ2ガス、Ｎ2Ｏガスを例
示することができる。シリコンダイオキサイドから成る
第１及び第２の絶縁膜は、具体的にはＳｉＯY（但し、
１．９≦Ｙ≦２．０）である。基体としては、シリコン
半導体基板や単結晶若しくは多結晶シリコン層、配線が
形成された絶縁層、Ｇｅ基板、ＧａＡｓ基板等の化合物
半導体基板、ＩＩＩ−Ｖ族あるいはＩＩ−ＶＩ族の化合
物半導体結晶層を例示することができる。
【０００９】本発明の絶縁膜の形成方法においては、酸
素を含むガスの分圧は１．３×１０-3乃至１．３Ｐａ
（１×１０-5乃至１×１０-2トル）であり、第１の絶縁
膜の形成における基体の温度は０乃至９００゜Ｃである
ことが好ましい。第１の絶縁膜の形成に際しては、基体
は特段の加熱を必要としないが、基体を必要に応じて加
熱して、基体に付着している水分等を第１の絶縁膜の形
成前に除去することが望ましい。シリコン原料がＳｉＯ
X（但し、０≦Ｘ≦１．８）から成る場合、このシリコ
ン原料が蒸発して酸素原子と良好に結合して優れた特性
のシリコンダイオキサイドが生成された。酸素を含むガ
スの分圧が１．３Ｐａ（１×１０-2トル）を越えると、
目的とする特性を有する第１の絶縁膜が形成し難くなっ
たり、粉末のＳｉＯ2が形成される虞がある。一方、酸
素を含むガスの分圧が１．３×１０- 3Ｐａ（１×１０-5
トル）未満では、ＳｉＯY（但し、１．９≦Ｙ≦２．
０）のシリコンダイオキサイドを生成できなくなる虞が
生じ、しかも気相反応が十分進行しなくなる。第１の絶
縁膜の形成における基体の温度は、使用する基体に依存
するが、出来る限り高い方が強固な第１の絶縁膜を形成
する上で好ましい。
【００１０】本発明の絶縁膜の形成方法においては、化
学的気相成長法をプラズマＣＶＤ法若しくはリモートプ
ラズマＣＶＤ法とし、第２の絶縁膜の形成における基体
の温度を０乃至４５０゜Ｃとすることができる。あるい
は又、化学的気相成長法をＥＣＲプラズマＣＶＤ法若し
くはリモートＥＣＲプラズマＣＶＤ法とし、第２の絶縁
膜の形成における基体の温度を０乃至４５０゜Ｃとする
ことができる。
【００１１】本発明の半導体装置の作製方法は、ゲート
絶縁膜、絶縁膜若しくは層間絶縁膜を、本発明の絶縁膜
の形成方法によって形成することを特徴とする。
【００１２】本発明の半導体装置は、ゲート絶縁膜、絶
縁膜若しくは層間絶縁膜として、本発明の絶縁膜の形成
方法によって形成された２層構成の絶縁膜を用いること
を特徴とする。本発明の半導体装置として、ＭＯＳ型ト
ランジスタ、薄膜トランジスタを例示することができ
る。本発明の半導体装置においては、サブスレッショル
ドスロープの値から求めた第１の絶縁膜と基体の界面に
おける界面準位密度（欠陥密度）は、１×１０12ｃｍ-2
ｅＶ-1以下であることが望ましい。このような低い界面
準位密度にすることで、界面における電荷のトラップ等
の半導体装置の各種特性の低下を回避でき、キャリア移
動度が大きく閾値電圧の低い例えばＭＯＳ型トランジス
タを作製することができる。
【００１３】
【作用】本発明においては、第１の絶縁膜形成工程と第
２の絶縁膜形成工程の２段階でシリコンダイオキサイド
から成る第１の絶縁膜と第２の絶縁膜を形成する。第１
の絶縁膜形成工程によって形成される第１の絶縁膜は界
面準位密度（欠陥密度）が低く、ゲート絶縁膜として用
いた場合、ＭＯＳ型トランジスタあるいは薄膜トランジ
スタは低い閾値電圧を有し且つ大きなキャリア移動度を
有する。一方、この第１の絶縁膜は、プラズマＣＶＤ法
で形成されたＳｉＯ2膜と比較して耐圧が低い。本発明
においては、第１の絶縁膜上に第２の絶縁膜を形成する
が、この第２の絶縁膜は高い耐圧を有する。従って、第
１の絶縁膜と第２の絶縁膜から構成された絶縁膜全体と
しては、界面準位密度（欠陥密度）が低く、電荷のトラ
ップが少なく、耐圧が高い。
【００１４】第１の絶縁膜は、蒸発したシリコン原料と
酸素を含むガスとを気相反応させてシリコンダイオキサ
イドを生成させ、かかるシリコンダイオキサイドを基体
表面に付着させることによって形成される。従って、基
体を構成する材料の耐熱性に依存して基体温度を適宜設
定すればよい。それ故、比較的融点の低いガラス基板等
から成る基体上に、基体を損なうことなく優れた特性を
有する第１の絶縁膜を形成することができる。更には、
プラズマ等の高エネルギーを用いることなく第１の絶縁
膜を形成することができるので、基体に対して損傷を与
えることを回避することができる。
【００１５】第２の絶縁膜を形成する際には、基体上に
は既に第１の絶縁膜が形成されているので、例えばプラ
ズマＣＶＤ法やＥＣＲプラズマＣＶＤ法によって第２の
絶縁膜を形成しても基体に損傷が発生することを防止し
得る。プラズマＣＶＤ法やＥＣＲプラズマＣＶＤ法を採
用することによって、基体の温度を低温化することがで
き、リモートプラズマＣＶＤ法やリモートＥＣＲプラズ
マＣＶＤ法を採用することによって、基体の温度を一層
低温化することができる。
【００１６】シリコン原料として融点の低いシリコンモ
ノオキサイド（ＳｉＯ）を用いれば、抵抗加熱法や誘導
加熱法で低電力にて容易にシリコン原料を蒸発させるこ
とができる。
【００１７】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
【００１８】（実施例１）実施例１においては、本発明
の絶縁膜の形成方法における第１の絶縁膜形成工程によ
って形成した第１の絶縁膜の特性を評価した。尚、第１
の絶縁膜をシリコン半導体基板から成る基体上に形成し
た。第１の絶縁膜の特性評価は、ＭＯＳキャパシタを作
製し、Ｃ−Ｖ特性（Capacitance-Voltage 特性）を調べ
ることで行った。
【００１９】実施例１にて用いた成膜装置の概要を図１
に示す。成膜装置は、真空チャンバ１０、基体保持部１
１、酸素を含むガスを真空チャンバ１０に導入するため
のガス導入部１２、ガス排気部１３、金属製ボート１
５、シャッター１７等から構成されている。基体保持部
１１内には図示しないヒータが組み込まれており、基体
２０を所望の温度に加熱することができる。金属製ボー
ト１５の加熱時に、金属製ボート１５内に収納されたシ
リコン原料１８が突沸して金属製ボート１５から飛び出
さないように、金属製ボート１５にはＴａから成り直径
０．５ｍｍの貫通穴の開いた蓋１６を被せてある。
【００２０】真空チャンバ１０内に配置されたＴａから
成る金属製ボート１５に電流を流して、金属製ボート１
５内に収納された粉末のシリコンモノオキサイド（Ｓｉ
Ｏ）から成るシリコン原料１８を加熱して、シリコン原
料１８を蒸発させる。第１の絶縁膜を成膜すべきシリコ
ン半導体基板から成る基体２０を、金属製ボート１５か
ら１０ｃｍ離れた位置に配置した。金属製ボート１５と
基板２０の間にはシャッター１７を配設した。図示しな
い真空ポンプで真空チャンバ１０内をガス排気部１３か
ら排気した。尚、参照番号１４は、例えば水晶振動子等
を備えた蒸着速度測定装置である。
【００２１】シャッター１７を閉じた状態（図１におい
ては、シャッター１７のこの状態を点線で示した）で真
空チャンバ１０内を１．３×１０-4Ｐａ（１×１０-6ト
ル）とし、金属製ボート１５に電流を流して蒸発しない
程度にシリコン原料１８を加熱し、シリコン原料１８に
吸着した水分等をガス放出させた。その後、金属製ボー
ト１５を一旦冷却し、酸素を含むガスとして酸素ガスを
用い、ガス導入部１２から酸素ガスを真空チャンバ１０
から導入し、真空チャンバ１０内の酸素ガス分圧を１．
３×１０-2Ｐａ（１×１０-4トル）とした。一方、基体
２０を常温に保持した。尚、真空チャンバ１０内に酸素
ガスを導入する代わりに、真空チャンバ１０内に空気を
適宜残留させ、かかる残留空気中の酸素分圧が所定の値
となるように真空チャンバ１０の圧力を制御してもよ
い。
【００２２】その後、金属製ボート１５に電流を流し、
シャッター１７を開き、ＳｉＯから成るシリコン原料１
８を、ＳｉＯYから成る第１の絶縁膜２１が１０ｎｍ／
分の割合で基体２０上に成膜されるように蒸発させた。
蒸発したＳｉＯから成るシリコン原料と酸素を含むガス
（実施例１においては酸素ガス）とが気相反応し、シリ
コンダイオキサイド（ＳｉＯY、但し１．９≦Ｙ≦２．
０）が生成した。生成したＳｉＯYは基体２０の表面に
付着し、ＳｉＯYから成る第１の絶縁膜２１が基体２０
の表面に形成された。尚、以下の説明において、かかる
第１の絶縁膜の形成方法を蒸発法と呼ぶ場合もある。
【００２３】ＳｉＯYから成る７０ｎｍ厚さの第１の絶
縁膜２１の屈折率は１．４６〜１．４７であり、熱酸化
法にて形成されたＳｉＯ2膜と同じ値であった。
【００２４】試験のために、この第１の絶縁膜２１の上
にアルミニウム電極を形成し、ＡｌゲートＭＯＳキャパ
シタを作製した。かかるＡｌゲートＭＯＳキャパシタの
模式的な一部断面図を図２の（Ａ）に示す。ｐ型シリコ
ン半導体基板を基体として用いた場合、及びｎ型シリコ
ン半導体基板を基体２０として用いた場合のそれぞれに
おけるＡｌゲートＭＯＳキャパシタのＣ−Ｖ特性を図２
の（Ｂ）に示す。
【００２５】Ｃ−Ｖ特性を評価することによって、シリ
コン半導体基板から成る基体２０と第１の絶縁膜２１の
界面における化学結合（例えばＳｉ−ＯやＳｉ−ＯＨ等
の切断）や基体と第１の絶縁膜との間の正孔の移動（注
入）による第１の絶縁膜中の固定電荷や界面準位の生成
を評価することができる。尚、図２の（Ｂ）における横
軸はゲート電極に印加された電圧（単位：ボルト）であ
り、縦軸は規格化された容量（Ｃ／Ｃox）である。
【００２６】Ｃ−Ｖ特性の傾斜が緩やかなほど、界面準
位が多く形成されており、多くの電荷が界面近傍の欠陥
にトラップされていることを示している。得られたＣ−
Ｖ特性の傾斜が急峻なことから、実施例１にて得られた
第１の絶縁膜は極めて欠陥の少ない絶縁膜であることが
判った。しかしながら、第１の絶縁膜の耐圧は約１．２
ＭＶ／ｃｍであり、この値は熱酸化法や熱ＣＶＤ法で得
られたＳｉＯ2膜の耐圧（約４．５ＭＶ／ｃｍ）より低
いことが判った。
【００２７】（実施例２）実施例２においても、本発明
の絶縁膜の形成方法における第１の絶縁膜形成工程によ
って形成した第１の絶縁膜の特性を評価した。尚、第１
の絶縁膜を多結晶シリコン層から成る基体上に形成し、
最終的に薄膜トランジスタを作製した。第１の絶縁膜の
特性評価は、ドレイン電流−ゲート電圧特性にて行っ
た。以下、評価用の薄膜トランジスタの作製方法を図３
を参照して説明する。
【００２８】［工程−２００］ガラス基板３０上に通常
のプラズマＣＶＤ法で厚さ２０ｎｍのリンドープあるい
はボロンドープの水素化アモルファスシリコン層３１を
形成した後、最終的にチャネル領域を形成する水素化ア
モルファスシリコン層３１の部分をフォトリソグラフィ
技術及びエッチング技術を用いて除去した（図３の
（Ａ）参照）。
【００２９】［工程−２１０］次に、全面に厚さ２０ｎ
ｍのノンドープ水素化アモルファスシリコン層３２をプ
ラズマＣＶＤ法で形成した後、ＸｅＣｌエキシマレーザ
を用いてアモルファスシリコン層３１，３２を結晶化し
た（図３の（Ｂ）参照）。こうして、ノンドープ多結晶
シリコン層から成るチャネル領域３３と、ドープト多結
晶シリコン層から成るソース・ドレイン領域３４を形成
した。その後、水素プラズマ処理を行い多結晶シリコン
のダングリングボンドを水素吸着によって終端させ多結
晶シリコン層の高品質化を行った。
【００３０】［工程−２２０］次に、厚さ５０ｎｍのア
ルミニウムを全面にスパッタ法にて形成し、フォトリソ
グラフィ技術及びエッチング技術を用いてソース・ドレ
イン電極３５を形成し、次いで、多結晶シリコン層のト
ランジスタ形成領域以外の領域を除去する所謂アイラン
ドパターニングを行った（図３の（Ｃ）参照）。
【００３１】［工程−２３０］次に、実施例１と同様の
方法で、多結晶シリコン層から成る基体の表面にＳｉＯ
Yから成る厚さ２０ｎｍの第１の絶縁膜３６をゲート絶
縁膜（ゲート酸化膜）として形成した。その後、ソース
・ドレイン電極３５の上方の第１の絶縁膜３６に開口部
を形成した。次に、厚さ１００ｎｍのアルミニウムを全
面にスパッタ法にて形成し、フォトリソグラフィ技術及
びエッチング技術を用いてゲート電極３７及び配線３８
を形成した。こうして、図３の（Ｄ）に示す、第１の絶
縁膜の特性評価のための多結晶シリコン薄膜トランジス
タが得られた。
【００３２】この多結晶シリコン薄膜トランジスタのド
レイン電流−ゲート電圧特性を図４に示す。低いゲート
電圧に対して大きなドレイン電流が流れ、良好なドレイ
ン電流−ゲート電圧特性が得られた。また、サブスレッ
ショルドスロープの値から第１の絶縁膜３６と基体であ
る多結晶シリコン層の界面における界面準位密度（欠陥
密度）を見積もると、１．４×１０11ｃｍ-2ｅＶ-1と良
好な値が得られた。
【００３３】サブスレッショルド領域におけるドレイン
電流とゲート電圧の関係は下式で表わすことができる。 Ｉd＝Ｉ0ｅｘｐ｛（ｑＶg）／（ｎｋBＴ）｝ ここで、ｑは電荷、Ｖgはゲート電圧、ｋBはボルツマン
定数、Ｔは温度である。また、Ｉ0はトランジスタの寸
法、基体の不純物濃度、温度及びドレイン電圧に依存す
る定数である。また、ｎは空乏層容量ＣBと界面準位の
容量Ｃitと第１の絶縁膜の容量ＣOXを用いると、 ｎ＝１＋（ＣB＋Ｃit）／ＣOX で表わすことができる。
【００３４】サブスレッショルド領域でドレイン電流が
１桁増加するのに必要なゲート電圧Ｓ＝ｄＶg／ｄｌｏ
ｇ10Ｉdをサブスレッショルド係数と定義する。サブス
レッショルド係数Ｓは、サブスレッショルド特性をｌｏ
ｇ10Ｉd−Ｖg平面にプロットしたときの直線の傾き（サ
ブスレッショルドスロープ）の逆数として求めることが
できる。サブスレッショルド係数Ｓの定義と上式から、 Ｓ＝ｎ（ｋBＴ／ｑ）ｌｎ１０ が成り立つ。従って、測定で求めたサブスレッショルド
係数Ｓと空乏層容量ＣBから界面準位密度Ｄitは、 Ｄit＝（１／ｑ）［｛（ｑＳ）／（ｋBＴｌｎ１０）｝
ＣOX−ＣB］ となる。尚、空乏層容量ＣBは、閾値電圧Ｖthを基板電
圧Ｖsubの関数として測定し、下式から求めることがで
きる。 ＣB＝−ＣOX（ｄＶth／ｄＶsub）
【００３５】図２の（Ｂ）及び図４の特性測定結果か
ら、第１の絶縁膜を蒸発法で形成することによって、第
１の絶縁膜と基体の界面における欠陥が少なく、優れた
特性が得られることが判った。しかしながら、蒸発法に
て形成された第１の絶縁膜の耐圧は、熱酸化法や熱ＣＶ
Ｄ法で得られたＳｉＯ2膜の耐圧よりも低い。本発明の
絶縁膜の形成方法においては、この問題を解消するため
に、第１の絶縁膜の上にＣＶＤ法あるいはスパッタ法に
て第２の絶縁膜を形成し、第１及び第２の絶縁膜から成
る絶縁膜全体の特性向上を図っている。
【００３６】（実施例３）実施例３においては、本発明
の絶縁膜の形成方法における第２の絶縁膜形成工程（具
体的にはリモートプラズマＣＶＤ法）によって形成した
第２の絶縁膜の特性を評価した。尚、第２の絶縁膜をシ
リコン半導体基板から成る基体上に形成した。第２の絶
縁膜の特性評価は、実施例１と同様に、ＭＯＳキャパシ
タを作製し、Ｃ−Ｖ特性を調べることで行った。
【００３７】実施例３にて用いたリモートプラズマＣＶ
Ｄ装置の概要を図５に示す。リモートプラズマＣＶＤ装
置は、三極型（トライオード）構成の平行平板型のＣＶ
Ｄ装置である。このＣＶＤ装置は、プラズマ生成室４０
と成膜室４１とに別れており、プラズマ生成室４０と成
膜室４１の間には、多数の開口部を有するメッシュ電極
４２が配置されている。
【００３８】プラズマ生成室４０と成膜室４１はガラス
管体４３から構成されている。ガラス管体４３の下部
は、例えば金属製の隔壁部材４４に取り付けられてい
る。一方、ガラス管体の上部には、金属製の円盤状の上
部電極４５が取り付けられている。ガラス管体４３の内
部は、隔壁部材４４に設けられた排気部４６から図示し
ない排気手段によって排気され、所定の真空度に保たれ
る。成膜室４１の底部には基体２０を保持する載置台４
７が配設されている。尚、載置台４７にはヒータ（図示
せず）が配設されており、基体２０を所望の温度に加熱
・保持することができる。
【００３９】上部電極４５の例えば中央部には、上部電
極４５と電気的に絶縁されたガス導入部４８が設けられ
ている。プラズマ生成用のガスを、このガス導入部４８
から導入し、複数の分岐管（図示せず）を介して上部電
極４５の下面からプラズマ生成室４０へと供給する。メ
ッシュ電極４２の近傍には、成膜材料ガス供給部４９が
配設されている。
【００４０】電源から上部電極４５とメッシュ電極４２
との間に１３．５６ＭＨｚのＲＦ電圧を印加し、一方、
載置台４７を接地した状態とする。そして、ガス導入部
４８からＯ2及びＨｅガスをプラズマ生成室４０に導入
する。これによってプラズマ生成室４０内にプラズマ放
電が発生する。高エネルギーを有するイオン及び電子は
上部電極４５とメッシュ電極４２の間に閉じ込められ、
成膜室４１には流入し難い。一方、中性の酸素及びヘリ
ウムラジカルはメッシュ電極４２を通過し、成膜室４１
内に流入する。そして、成膜材料ガス供給部４９から成
膜室４１内に導入されたＳｉＨ4を分解し、基体２０上
にＳｉＯ2から成る第２の絶縁膜が形成された。第２の
絶縁膜の成膜条件を以下に例示する。 使用ガス ： ＳｉＨ4／Ｏ2／Ｈｅ＝１．２／５／１１
０sccm ＲＦパワー： ５ｋＷ （１３．５６ＭＨｚ） 基体温度 ： ２７０゜Ｃ 圧力 ： ０．００３Ｐａ
【００４１】尚、メッシュ電極４２を接地する代わり
に、適切なバイアス電圧を印加することによって荷電粒
子を制御することができる。これによって基体２０への
Ｏ2イオン等による損傷発生を抑制することができる。
【００４２】試験のために、この第２の絶縁膜の上にア
ルミニウム電極を形成し、ＡｌゲートＭＯＳキャパシタ
を作製した。かかるＡｌゲートＭＯＳキャパシタの構造
は、図２の（Ａ）に示した構造と同様である。ｐ型シリ
コン半導体基板を基体２０として用いた場合のＡｌゲー
トＭＯＳキャパシタのＣ−Ｖ特性を図６の（Ａ）に示
す。得られたＣ−Ｖ特性の傾斜が急峻なことから、実施
例３にて得られた第２の絶縁膜は欠陥の少ない絶縁膜で
あることが判った。また、第２の絶縁膜の耐圧は約４．
５ＭＶ／ｃｍであり、この値は熱酸化法や熱ＣＶＤ法で
得られたＳｉＯ2膜の耐圧（約４．５ＭＶ／ｃｍ）と同
じであった。
【００４３】（実施例４）実施例４においては、実施例
２と同様の方法で、本発明の絶縁膜の形成方法における
第２の絶縁膜形成工程によって形成した第２の絶縁膜の
特性を評価した。即ち、第２の絶縁膜を多結晶シリコン
層から成る基体上に形成し、最終的に薄膜トランジスタ
を作製した。第２の絶縁膜の特性評価は、ドレイン電流
−ゲート電圧特性にて行った。評価用の薄膜トランジス
タの作製方法は、実施例２と同様とすることができる。
但し、［工程−２３０］において、実施例３と同様の方
法で、多結晶シリコン層から成る基体の表面にＳｉＯ2
から成る厚さ２０ｎｍの第２の絶縁膜をゲート絶縁膜と
して形成した。
【００４４】この多結晶シリコン薄膜トランジスタのド
レイン電流−ゲート電圧特性を図６の（Ｂ）に示す。低
いゲート電圧に対して大きなドレイン電流が流れ、良好
なるドレイン電流−ゲート電圧特性が得られた。また、
サブスレッショルドスロープの値から第２の絶縁膜と基
体の界面における界面準位密度（欠陥密度）を見積もる
と、２．９×１０11ｃｍ-2ｅＶ-1と良好な値が得られ
た。但し、蒸発法にて形成された第１の絶縁膜の値
（１．４×１０11ｃｍ-2ｅＶ-1）よりは高い値であっ
た。これは、リモートプラズマＣＶＤ法によって第２の
絶縁膜を形成しているので多結晶シリコンから成る基体
への損傷発生は少ないものの、蒸着法よりは基体に損傷
が多く発生しているためと考えられる。
【００４５】図６の（Ａ）及び（Ｂ）の特性測定結果か
ら、第２の絶縁膜をリモートプラズマＣＶＤ法で形成す
ることによって、第２の絶縁膜と基体の界面の欠陥が少
なく、優れた特性を有することが判った。しかも、第２
の絶縁膜の耐圧は、熱酸化法や熱ＣＶＤ法で得られたＳ
ｉＯ2膜の耐圧と同程度であった。
【００４６】（実施例５）実施例５においては、本発明
の絶縁膜の形成方法を適用して薄膜トランジスタを作製
した。以下、実施例５の薄膜トランジスタの作製工程を
図７を参照して説明する。
【００４７】［工程−５００］ガラス基板３０上に通常
のプラズマＣＶＤ法で厚さ２０ｎｍのリンドープあるい
はボロンドープの水素化アモルファスシリコン層３１を
形成した後、最終的にチャネル領域を形成する水素化ア
モルファスシリコン層３１の部分をフォトリソグラフィ
技術及びエッチング技術を用いて除去した（図７の
（Ａ）参照）。
【００４８】［工程−５１０］次に、全面に厚さ２０ｎ
ｍのノンドープ水素化アモルファスシリコン層３２をプ
ラズマＣＶＤ法で形成した後、ＸｅＣｌエキシマレーザ
を用いてアモルファスシリコン層３１，３２を真空中で
結晶化した（図７の（Ｂ）参照）。こうして、ノンドー
プ多結晶シリコン層から成るチャネル領域３３と、ドー
プト多結晶シリコン層から成るソース・ドレイン領域３
４を形成した。その後、水素プラズマ処理を行い多結晶
シリコンのダングリングボンドを水素吸着によって終端
させ多結晶シリコン層の高品質化を行った。
【００４９】［工程−５２０］次に、厚さ５０ｎｍのア
ルミニウムを全面にスパッタ法にて形成し、フォトリソ
グラフィ技術及びエッチング技術を用いてソース・ドレ
イン電極３５を形成し、次いで、多結晶シリコン層のト
ランジスタ形成領域以外の領域を除去する所謂アイラン
ドパターニングを行った（図７の（Ｃ）参照）。
【００５０】［工程−５３０］次に、実施例１と同様の
方法で、多結晶シリコン層から成る基体の表面にＳｉＯ
Yから成る厚さ５０ｎｍの第１の絶縁膜３６Ａを形成し
た。その後、実施例３と同様の方法で、第１の絶縁膜３
６Ａ上にＳｉＯ2から成る厚さ５０ｎｍの第２の絶縁膜
３６Ｂを形成した。これらの第１及び第２の絶縁膜３６
Ａ，３６Ｂがゲート絶縁膜に相当する。その後、ソース
・ドレイン電極３５の上方の第１の絶縁膜３６に開口部
を形成した。次に、厚さ１００ｎｍのアルミニウムを全
面にスパッタ法にて形成し、フォトリソグラフィ技術及
びエッチング技術を用いてゲート電極３７を形成した。
こうして、図７の（Ｄ）に示す構造の多結晶シリコン薄
膜トランジスタが得られた。
【００５１】（実施例６）実施例６においては、本発明
の絶縁膜の形成方法を適用してＭＯＳ型トランジスタを
作製した。以下、実施例６のＭＯＳ型トランジスタの作
製工程を図８を参照して説明する。
【００５２】［工程−６００］先ず、シリコン半導体基
板から成る基体５０に、従来の方法を用いてＬＯＣＯＳ
構造から成る素子分離領域５１を形成した。次に、実施
例１と同様の方法で、基体５０の表面にＳｉＯYから成
る厚さ５０ｎｍの第１の絶縁膜５２Ａを形成した。その
後、実施例３と同様の方法で、第１の絶縁膜５２Ａ上に
ＳｉＯ2から成る厚さ５０ｎｍの第２の絶縁膜５２Ｂを
形成した（図８の（Ａ）参照）。これらの第１及び第２
の絶縁膜５２Ａ，５２Ｂから成る絶縁膜５２がゲート絶
縁膜に相当する。
【００５３】［工程−６１０］その後、全面にＣＶＤ法
にてポリシリコン層を形成し、かかるポリシリコン層を
フォトリソグラフィ技術及びドライエッチング技術を用
いてパターニングし、ポリシリコンから成るゲート電極
５３を形成した。次いで、ＬＤＤ構造を形成するために
不純物イオン注入を行い、次いでＳｉＯ2層をＣＶＤ法
にて全面に堆積させた後、ＳｉＯ2層をエッチバック
し、ゲート電極５３の側壁にゲートサイドウオール５４
を形成した（図８の（Ｂ）参照）。
【００５４】［工程−６２０］次に、不純物イオン注
入、及びレーザ等のエネルギー照射処理や熱処理による
活性化処理を行い、ソース・ドレイン領域５５を形成し
た（図８の（Ｃ）参照）。
【００５５】［工程−６３０］その後、従来の絶縁膜の
形成方法、あるいは又、本発明の絶縁膜の形成方法によ
って、全面にＳｉＯ2等から成る絶縁層５６を形成し
た。次いで、フォトリソグラフィ技術及びドライエッチ
ング技術を用いてソース・ドレイン領域５５の上方の絶
縁層５６に開口部５７を形成した。そして、例えばＡｌ
−１％Ｓｉから成る金属配線材料を開口部５７内を含む
絶縁層５６上にスパッタ法にて堆積させた後、フォトリ
ソグラフィ技術及びドライエッチング技術を用いて絶縁
層５６上の金属配線材料を所望の形状にパターニングし
て、配線５８を形成する。こうして、図８の（Ｄ）に示
す構造のＭＯＳ型トランジスタを完成させた。
【００５６】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した各種の条件や数値は例示で
あり、適宜変更することができる。半導体装置の構造
も、必要に応じて適宜設計変更することができる。
【００５７】第１の絶縁膜の形成においては、図９に示
すように、シリコン原料１８にレーザビームを照射する
ことによって、シリコン原料を加熱して蒸発させること
もできる。尚、図９中、参照番号２２はレーザビームを
遮ることのない窓であり、２３はシリコン原料保持部で
ある。レーザビームによってシリコン原料を局所的に加
熱することができ、シリコン原料保持部２３からの不純
物の生成を回避できる。その結果、この不純物が第１の
絶縁膜に混入し、第１の絶縁膜の特性を低下させること
を回避できる。
【００５８】あるいは又、第１の絶縁膜の形成において
は、図１０に示すように、シリコン原料１８を収納する
ためにセラミック容器２４を用い、高周波誘導加熱手段
２５によってセラミック容器２４を加熱し、以ってシリ
コン原料１８を蒸発させることもできる。この場合、セ
ラミック容器２４を用いるので、シリコン原料１８の加
熱・蒸発に伴う金属不純物の生成を回避することがで
き、第１の絶縁膜への金属不純物の混入を防止すること
ができる。
【００５９】第２の絶縁膜の形成においては、ＳｉＨ4
を原料ガスとして用いる代わりに、ＴＥＯＳ（テトラエ
チルオルソシリケート）−Ｏ3やＤＡＤＢＡ（diacetoxy
ditertiarybutoxysilane）等を用いることもできる。
【００６０】第２の絶縁膜の形成は、リモートＥＣＲプ
ラズマＣＶＤ装置を用いて行うこともできる。図１１に
かかるＣＶＤ装置の概要を示す。リモートＥＣＲプラズ
マＣＶＤ装置６０は、成膜チャンバ６１及びプラズマチ
ャンバ６２から成る。成膜チャンバ６１の入口部分とプ
ラズマチャンバ６２の出口部分とは連通しており、この
部分には、多数の開口部を有するメッシュ電極６３が配
設されている。成膜チャンバ６１にＣＶＤ用ガス導入部
６４が設けられている。図１１中、参照番号２０は、そ
の上に絶縁膜を形成すべき基体、６５は基体ホルダー、
６６は基体２０を加熱するためのヒータ、６７はガス排
気部である。真空に保持された導波管７０の一端がプラ
ズマチャンバ６２に取り付けられており、導波管７０の
他端はマイクロ波発生装置（図示せず）に取り付けられ
ている。参照番号７１はマイクロ波導入窓である。マイ
クロ波発生装置で発生したマイクロ波は、導波管７０、
マイクロ波導入窓７１を経て、プラズマチャンバ６２へ
と導かれる。プラズマチャンバ６２の外側には磁石７２
が配置されており、磁石７２によって発散磁界が形成さ
れる。プラズマチャンバ６２にはプラズマ生成用ガス導
入部７３からプラズマ生成用ガス（例えば酸素ガス及び
ヘリウムガス）が導入される。
【００６１】プラズマ生成用ガスをプラズマ生成用ガス
導入部７３からプラズマチャンバ６２に導入して、プラ
ズマチャンバ６２内を１０-3〜１０-2Ｐａとし、マイク
ロ波発生装置で発生させた周波数２．４５ＧＨｚのマイ
クロ波を、導波管７０を経て、プラズマチャンバ６２へ
と導く。マイクロ波は磁束に対して平行に導入される。
尚、導波管７０の取り付け位置を変えて、マイクロ波を
磁束に対して垂直に導入することもできる。そして磁石
７２によってＥＣＲ条件である８７５ガウスの磁束密度
を与えてプラズマを生成する。メッシュ電極６３が配設
されているので、高エネルギーを有するイオン及び電子
はプラズマチャンバ６２中に閉じ込められ、成膜チャン
バ６１には流入し難い。一方、中性の酸素及びヘリウム
ラジカルはメッシュ電極６３を通過し、成膜チャンバ６
１内に流入する。
【００６２】成膜チャンバ６１はＣＶＤ用ガス導入部６
４を備えている。ＣＶＤ用ガス源（図示せず）、ガス配
管７４、及びマスフローメータから成るガス流量計７５
から構成されたＣＶＤ用ガス供給系から、ＣＶＤ用原料
ガス（例えばＳｉＨ4及びアルゴンガス）がＣＶＤ用ガ
ス導入部６４を介して成膜チャンバ６１に導入される。
ＣＶＤ用原料ガスは、プラズマチャンバ６２にて生成さ
れそしてメッシュ電極６３を通過したプラズマ流によっ
て分解され、基体２０上へと運ばれる。こうして、基体
２０上には、ＥＣＲプラズマＣＶＤ法で第２の絶縁膜が
形成される。
【００６３】メッシュ電極４２，６３を有するリモート
プラズマＣＶＤ装置あるいはリモートＥＣＲプラズマＣ
ＶＤ装置を用いるだけではなく、プラズマ生成室４０と
成膜室４１とを個々の独立した別の室とし、あるいはプ
ラズマチャンバ６２と成膜チャンバ６１とを個々の独立
した別のチャンバとしたＣＶＤ装置を用いて、第２の絶
縁膜をリモートプラズマＣＶＤ法若しくはリモートＥＣ
ＲプラズマＣＶＤ法にて形成することもできる。また、
第２の絶縁膜の形成は、図５及び図１１に示したリモー
トプラズマＣＶＤ装置、リモートＥＣＲプラズマＣＶＤ
装置からメッシュ電極４２，６３を除いたプラズマＣＶ
Ｄ装置、ＥＣＲプラズマＣＶＤ装置を用いて形成するこ
ともできる。更には、２．４５ＧＨｚのマイクロ波を用
いた有磁場マイクロ波プラズマＣＶＤ装置やＬＰＣＶＤ
装置を用いることもできる。マイクロ波プラズマＣＶＤ
装置を用いて第２の絶縁膜を形成する場合の条件を以下
に例示する。 使用ガス ： ＳｉＨ4／Ｎ2Ｏ＝５／１００sccm ＲＦパワー： ０．５ｋＷ 基体温度 ： ２００゜Ｃ 圧力 ： ０．０００１Ｐａ また、スパッタ装置を用いて、ＳｉＯ2をターゲットと
しＯ2及びＡｒをプロセスガスとしたＲＦマグネトロン
スパッタ法にて形成することもできる。
【００６４】
【発明の効果】本発明においては、第１の絶縁膜形成工
程と第２の絶縁膜形成工程の２段階でシリコンダイオキ
サイドから成る第１の絶縁膜と第２の絶縁膜を形成する
ので、絶縁膜全体としては、界面準位密度（欠陥密度）
が低く、電荷のトラップが少なく、耐圧が高いといった
優れた特性を有する。また、比較的融点の低いガラス基
板等から成る基体上に、基体を損なうことなく優れた特
性を有する第１の絶縁膜を形成することができる。更に
は、プラズマ等の高エネルギーを用いることなく第１の
絶縁膜を形成することができるので、基体に対して損傷
を与えることを回避することができる。
【００６５】シリコン原料として融点の低いシリコンモ
ノオキサイド（ＳｉＯ）を用いれば、抵抗加熱法や誘導
加熱法で低電力にて容易にシリコン原料を蒸発させるこ
とができる。第２の絶縁膜を形成する際、プラズマＣＶ
Ｄ法やＥＣＲプラズマＣＶＤ法を採用することによっ
て、更には、リモートプラズマＣＶＤ法やリモートＥＣ
ＲプラズマＣＶＤ法を採用することによって、絶縁膜の
成膜温度を低温化することができる。
【００６６】本発明の半導体装置及びその作製方法にお
いては、第１の絶縁膜と基体の界面における欠陥の発生
を抑制することができるので、大きなキャリア移動度及
び低い閾値電圧を有する半導体装置を提供することがで
きる。
【図面の簡単な説明】
【図１】実施例１にて用いた成膜装置の概要を示す図で
ある。
【図２】実施例１において試験のために作製されたＡｌ
ゲートＭＯＳキャパシタの模式的な一部断面図、及びＡ
ｌゲートＭＯＳキャパシタのＣ−Ｖ特性を示す図であ
る。
【図３】実施例２において試験用の薄膜トランジスタを
作製するための各作製工程における基体等の模式的な一
部断面図である。
【図４】実施例２における多結晶シリコン薄膜トランジ
スタのドレイン電流−ゲート電圧特性を示す図である。
【図５】実施例３にて用いたリモートプラズマＣＶＤ装
置の概要を示す図である。
【図６】実施例３において試験のために作製されたＡｌ
ゲートＭＯＳキャパシタのＣ−Ｖ特性、及び実施例４に
おける多結晶シリコン薄膜トランジスタのドレイン電流
−ゲート電圧特性を示す図である。
【図７】本発明の薄膜トランジスタから成る半導体装置
の作製工程を説明するための基体等の模式的な一部断面
図である。
【図８】本発明のＭＯＳ型トランジスタから成る半導体
装置の作製工程を説明するための基体等の模式的な一部
断面図である。
【図９】図１とは別の本発明の第１の絶縁膜の形成に適
した成膜装置の概要を示す図である。
【図１０】図９とは別の本発明の第１の絶縁膜の形成に
適した成膜装置の概要を示す図である。
【図１１】本発明の第２の絶縁膜の形成に適したリモー
トＥＣＲプラズマＣＶＤ装置の概要を示す図である。
【符号の説明】
１０ 真空チャンバ １１ 基体保持部 １２ ガス導入部 １３ ガス排気部 １４ 蒸着速度測定装置 １５ 金属製ボート １６ 蓋 １７ シャッター １８ シリコン原料 ２０ 基体 ２１ 第１の絶縁膜 ２２ 窓 ２３ シリコン原料保持部 ２４ セラミック容器 ２５ 高周波誘導加熱手段 ３０ ガラス基板 ３１ ドープト水素化アモルファスシリコン層 ３２ ノンドープ水素化アモルファスシリコン層 ３３ チャネル領域 ３４ ソース・ドレイン領域 ３５ ソース・ドレイン電極 ３６ 第１の絶縁膜 ３７ ゲート電極 ４０ プラズマ生成室 ４１ 成膜室 ４２ メッシュ電極 ４３ ガラス管体 ４４ 隔壁部材 ４５ 上部電極 ４６ 排気部 ４７ 載置台 ４８ ガス導入部 ４９ 成膜材料ガス供給部 ５０ 基体 ５２Ａ 第１の絶縁膜 ５２Ｂ 第２の絶縁膜 ５３ ゲート電極 ５５ ソース・ドレイン領域 ５６ 絶縁層 ５８ 配線 ６０ リモートＥＣＲプラズマＣＶＤ装置 ６１ 成膜チャンバ ６２ プラズマチャンバ ６３ メッシュ電極 ７０ 導波管 ７２ 磁石
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】（Ａ−１）ＳｉＯX（但し、０≦Ｘ≦１．
    ８）から成るシリコン原料を加熱して蒸発させる工程
    と、 （Ａ−２）蒸発したシリコン原料と酸素を含むガスとを
    気相反応させて、シリコンダイオキサイドを生成させる
    工程と、 （Ａ−３）該シリコンダイオキサイドを基体表面に付着
    させて、シリコンダイオキサイドから成る第１の絶縁膜
    を基体表面に形成する工程、から成る第１の絶縁膜形成
    工程、及び、 （Ｂ）化学的気相成長法又はスパッタ法で、シリコンダ
    イオキサイドから成る第２の絶縁膜を第１の絶縁膜上に
    形成する第２の絶縁膜形成工程、から成ることを特徴と
    する絶縁膜の形成方法。
  2. 【請求項２】酸素を含むガスの分圧は１．３×１０-3乃
    至１．３Ｐａであり、第１の絶縁膜の形成における基体
    の温度は０乃至９００゜Ｃであることを特徴とする請求
    項１に記載の絶縁膜の形成方法。
  3. 【請求項３】化学的気相成長法は、プラズマＣＶＤ法若
    しくはリモートプラズマＣＶＤ法であり、第２の絶縁膜
    の形成における基体の温度は０乃至４５０゜Ｃであるこ
    とを特徴とする請求項１又は請求項２に記載の絶縁膜の
    形成方法。
  4. 【請求項４】化学的気相成長法は、ＥＣＲプラズマＣＶ
    Ｄ法若しくはリモートＥＣＲプラズマＣＶＤ法であり、
    第２の絶縁膜の形成における基体の温度は０乃至４５０
    ゜Ｃであることを特徴とする請求項１又は請求項２に記
    載の絶縁膜の形成方法。
  5. 【請求項５】ゲート絶縁膜、絶縁膜若しくは層間絶縁膜
    を、請求項１乃至請求項４のいずれか１項に記載された
    絶縁膜の形成方法によって形成することを特徴とする半
    導体装置の作製方法。
  6. 【請求項６】ゲート絶縁膜、絶縁膜若しくは層間絶縁膜
    として、請求項１乃至請求項４のいずれか１項に記載さ
    れた絶縁膜の形成方法によって形成された２層構成の絶
    縁膜を用いることを特徴とする半導体装置。
JP15150794A 1994-06-09 1994-06-09 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置 Expired - Fee Related JP3336747B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15150794A JP3336747B2 (ja) 1994-06-09 1994-06-09 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
US08/451,675 US5804454A (en) 1994-06-09 1995-05-26 Insulation film-forming method for semiconductor device manufacturing wherein SiOx (O≦x≦1.8) is evaporated
US08/854,515 US5894159A (en) 1994-06-09 1997-05-12 Semiconductor device having first and second insulating layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15150794A JP3336747B2 (ja) 1994-06-09 1994-06-09 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置

Publications (2)

Publication Number Publication Date
JPH07335880A JPH07335880A (ja) 1995-12-22
JP3336747B2 true JP3336747B2 (ja) 2002-10-21

Family

ID=15520026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15150794A Expired - Fee Related JP3336747B2 (ja) 1994-06-09 1994-06-09 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置

Country Status (2)

Country Link
US (2) US5804454A (ja)
JP (1) JP3336747B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2311298B (en) * 1996-03-18 1999-09-29 Hyundai Electronics Ind Inductively coupled plasma chemical vapor deposition apparatus
US6087276A (en) * 1996-10-29 2000-07-11 National Science Council Method of making a TFT having an ion plated silicon dioxide capping layer
JP3164019B2 (ja) 1997-05-21 2001-05-08 日本電気株式会社 酸化シリコン膜およびその形成方法と成膜装置
JP2921759B1 (ja) 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
US6060755A (en) * 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
KR100440501B1 (ko) * 2000-03-16 2004-07-15 주성엔지니어링(주) 반도체 소자의 게이트 산화막 형성방법
AU5268701A (en) * 2000-05-08 2001-11-20 Denki Kagaku Kogyo Kabushiki Kaisha Low relative permittivity SIOx film, production method, semiconductor device comprising the film
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
KR100375390B1 (ko) * 2000-10-06 2003-03-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
KR20020056260A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 게이트 형성방법
FR2858333B1 (fr) * 2003-07-31 2006-12-08 Cit Alcatel Procede et dispositif pour le depot peu agressif de films dielectriques en phase vapeur assiste par plasma
EP2066027B1 (en) * 2006-08-25 2012-09-05 Ube Industries, Ltd. Thin film piezoelectric resonator and method for manufacturing the same
CN104380432A (zh) * 2012-03-30 2015-02-25 Msg里松格莱斯股份公司 半导体器件和用于制造类玻璃层的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558974A (en) * 1968-04-30 1971-01-26 Gen Electric Light-emitting diode array structure
BE792316A (fr) * 1971-12-07 1973-06-05 Philips Nv Procede permettant de realiser des miroirs pour lumiere froide
UST938004I4 (en) * 1974-08-02 1975-09-02 Field effect transistor gate dielectric
US3991234A (en) * 1974-09-30 1976-11-09 American Optical Corporation Process for coating a lens of synthetic polymer with a durable abrasion resistant vitreous composition
US4052520A (en) * 1974-09-30 1977-10-04 American Optical Corporation Process for coating a synthetic polymer sheet material with a durable abrasion-resistant vitreous composition
US4061800A (en) * 1975-02-06 1977-12-06 Applied Materials, Inc. Vapor desposition method
WO1987002026A1 (en) * 1984-05-28 1987-04-09 Shuhara Akira Process for producing silicon dioxide film
US4717943A (en) * 1984-06-25 1988-01-05 International Business Machines Charge storage structure for nonvolatile memories
EP0313683A1 (en) * 1987-10-30 1989-05-03 International Business Machines Corporation Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
US5085904A (en) * 1990-04-20 1992-02-04 E. I. Du Pont De Nemours And Company Barrier materials useful for packaging
JPH0575133A (ja) * 1991-09-11 1993-03-26 Rohm Co Ltd 不揮発性記憶装置
DE4203632C2 (de) * 1992-02-08 2003-01-23 Applied Films Gmbh & Co Kg Vakuumbeschichtungsanlage
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
US5436481A (en) * 1993-01-21 1995-07-25 Nippon Steel Corporation MOS-type semiconductor device and method of making the same
JPH06330290A (ja) * 1993-05-25 1994-11-29 Asahi Optical Co Ltd 光学薄膜成形方法
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition

Also Published As

Publication number Publication date
US5804454A (en) 1998-09-08
US5894159A (en) 1999-04-13
JPH07335880A (ja) 1995-12-22

Similar Documents

Publication Publication Date Title
JP3336747B2 (ja) 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
US5132754A (en) Thin film silicon semiconductor device and process for producing thereof
US7759598B2 (en) Substrate treating method and production method for semiconductor device
US5248630A (en) Thin film silicon semiconductor device and process for producing thereof
US6586797B2 (en) Graded composition gate insulators to reduce tunneling barriers in flash memory devices
JP3353514B2 (ja) プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法
EP0129265B1 (en) Methods of manufacturing semiconductor devices with reduction in the charge carrier trap density
US4692344A (en) Method of forming a dielectric film and semiconductor device including said film
JP4401290B2 (ja) 酸化膜形成方法および電子デバイス材料の製造方法
JPH03185827A (ja) 高純度薄膜の形成方法
US20020090776A1 (en) Insulating film formation method, semiconductor device, and production apparatus
US9029247B2 (en) Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
KR920007106A (ko) 고체전자소자 및 그의 제조방법
Fukuda et al. Low-Temperature Formation of High-Quality $\hbox {GeO} _ {2} $ Interlayer for High-$\kappa $ Gate Dielectrics/Ge by Electron-Cyclotron-Resonance Plasma Techniques
US20100062585A1 (en) Method for forming silicon thin film
JP2001506809A (ja) 半導体装置及びその製造方法
JPH1081968A (ja) 非晶質シリコン膜の作製法
JP2012089556A (ja) 半導体素子およびその製造方法
Chau et al. New approach to low temperature deposition of high‐quality thin films by electron cyclotron resonance microwave plasmas
JPH08274090A (ja) 絶縁膜の形成方法
JP3837934B2 (ja) 半導体装置の製造方法
Isai et al. Conduction and trapping mechanisms in SiO 2 films grown near room temperature by multipolar electron cyclotron resonance plasma enhanced chemical vapor deposition
JP2000091590A (ja) 薄膜半導体装置の製造方法
JP3837937B2 (ja) 薄膜半導体装置の製造方法
JPH06302591A (ja) 絶縁被膜および半導体装置の作製方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees