JP3837935B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3837935B2 JP3837935B2 JP26213098A JP26213098A JP3837935B2 JP 3837935 B2 JP3837935 B2 JP 3837935B2 JP 26213098 A JP26213098 A JP 26213098A JP 26213098 A JP26213098 A JP 26213098A JP 3837935 B2 JP3837935 B2 JP 3837935B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- semiconductor device
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（ＴＦＴ）等に代表される薄膜半導体装置の製造方法に関する。更に詳しくは、本願発明は高性能で信頼性に富む薄膜半導体装置を４５０℃程度以下の比較的低温にて製造する方法に関する。
【０００２】
【従来の技術】
多結晶硅素薄膜トランジスタ（ｐ−Ｓｉ ＴＦＴ）に代表される半導体装置を安価な汎用ガラス基板を使用し得る４５０℃程度以下の低温にて製造する場合、従来以下の如き製造方法が取られて居た。まずエキシマレーザー照射法などで多結晶硅素膜（ｐ−Ｓｉ膜）形成した後、ゲート絶縁膜と成る酸化硅素膜を化学気相堆積法（ＣＶＤ法）や物理気相堆積法（ＰＶＤ法）にて１００ｎｍ程度に形成する。次にタンタル等でゲート電極を作成して、金属（ゲート電極）−酸化膜（ゲート絶縁膜）−半導体（多結晶硅素膜）から成る電界効果トランジスタ（ＭＯＳ−ＦＥＴ）を構成せしめて居た。
【０００３】
【発明が解決しようとする課題】
しかしながら此等従来の半導体装置の製造方法では半導体膜と酸化硅素膜との界面が汚れていたり、界面準位が大きい等の多くの問題を抱えて居り、その界面特質が窮めて貧弱で有るとの課題を有して居た。斯くした事実に則し、従来の製造方法にてｐ−Ｓｉ ＴＦＴ等の半導体装置を製造すると、完成した半導体装置はその電気特性が悪いにのみならず、使用途上に経時劣化が生ずる等の信頼性にも課題を有して居た。
【０００４】
そこで本発明は上述の諸事情を鑑み、その目的とする所は４５０℃程度以下との低温工程で清浄な界面を有する優良な半導体装置を製造する方法を提供する事に有る。
【０００５】
【課題を解決するための手段】
本発明の薄膜半導体装置の製造方法は、絶縁性物質を含む基板上に硅素単体または硅素を主体とする半導体物質を含む半導体膜を形成する第一工程と、前記基板の温度を４５０℃以下に保ちながら希ガスと酸化性気体との混合気体からなるプラズマを前記半導体膜に照射し、連続してプラズマ化学気相堆積法にて酸化硅素を含む絶縁膜を前記半導体膜上に堆積する第二工程と、を含み、前記プラズマのプラズマ源が１３．５６ＭＨｚのラジオ波であり、前記プラズマ源は前記半導体膜の上部に位置する電極に印加され、前記混合気体中の希ガスはヘリウムであり、前記混合気体中に占める酸化性気体の割合は１％以上６％以下であることを特徴とする。
【０００６】
【発明の実施の形態】
まず本発明は第一工程としてガラス基板や三次元半導体装置の層間絶縁膜等の縁性物質上に多結晶硅素（ｐ−Ｓｉ）に代表される半導体膜を形成する。この半導体膜は単結晶状態に有っても、多結晶状態に有っても、或いは非晶質状態に有っても構わないが、多結晶状態に有る時に本願発明は殊の外その効果を示す。此は本願発明が半導体膜と絶縁膜との界面に存在する捕獲準位（界面準位）を低減せしめると共に、結晶粒と結晶粒との間に位置する捕獲準位（粒界準位）をも低減せしめるが故で有る。言う迄もなく界面準位は結晶状態に拘わらず半導体膜と絶縁膜との接合界面には必ず存在する。この界面準位を低減させるから、本願発明は半導体膜の状態の如何に拘わらず有効なので有る。一方、多結晶膜に対しては此の効果に加え、粒界準位を減らすとの効果も認められる。半導体膜は硅素（Ｓｉ）や硅素ゲルマニウム（ＳｉｘＧｅ１−ｘ：０＜ｘ＜１）等如何なる半導体物質で有っても構わないが、簡便に良好なＭＯＳ界面を構成するとの視点からは、硅素単体や硅素をその主構成元素（硅素原子構成比が８０％程度以上）として居る半導体物質が優れて居る。半導体膜は物理気相堆積法（ＰＶＤ法）や化学気相堆積法（ＣＶＤ法）等の気相堆積法等で形成される。ＰＶＤ法にはスパッター法や蒸着法等が考えられる。又ＣＶＤ法には常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等が使用され得る。気相堆積法で形成された半導体膜は、堆積直後には通常多結晶状態か非晶質状態に、又は此等の混合状態に有る。多結晶状態に有る薄膜は多結晶膜と称され、非晶質状態や混合状態に有る薄膜は非晶質膜や混晶質膜と其々称される。半導体装置の能動部（電界効果型トランジスタのソース・ドレイン領域やチャンネル形成領域、及びバイポーラ型トランジスタのエミッター・ベース・コレクター領域）としては堆積直後に得られた多結晶膜をその侭使用する事も可能で有る。此とは対照的に非晶質膜や混晶質膜を結晶化したり、或いは多結晶膜を再結晶化するなどして、新たな多結晶膜を得た後に此等を能動部として使用する事も可能で有る。結晶化や再結晶化を簡単に行うにはレーザー照射や急速熱処理が用いられる。
【０００７】
次に第二工程として絶縁膜を半導体膜上に形成する。絶縁膜の形成は高くとも４５０℃程度以下の温度、通常は４００℃程度以下の温度で行われる。此は本願が対象として居る半導体装置を非晶質硅素薄膜半導体装置（ａ−Ｓｉ ＴＦＴ）が製造される汎用ガラス基板や、プラスチック基板等の耐熱性の乏しい基板上に製造する事を前提として居るからで有る。此の絶縁膜をＭＯＳ−ＦＥＴのゲート絶縁膜として利用する。絶縁膜はヘリウム（Ｈｅ）やネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）と云った希ガスと、酸素（Ｏ２）や水（Ｈ２Ｏ）、亜酸化窒素（Ｎ２Ｏ）と云った酸化性気体との混合気体から成るプラズマを、第一工程で形成された半導体膜に照射して半導体膜表層部に第一のプラズマ酸化膜を形成した後に、更に連続してプラズマ化学気相堆積法（ＰＥＣＶＤ法）にて第二の堆積絶縁膜を堆積する事で形成される。第一のプラズマ酸化膜は半導体膜表面に４ｎｍ程度から１０ｎｍ程度の厚みを有して形成される。通常の薄膜半導体装置ではゲート絶縁膜として３０ｎｍ程度から１５０ｎｍ程度の厚みを必要とするので、第二の堆積絶縁膜は残りの厚みを受け持ち、その値は２０ｎｍ程度から１４６ｎｍ程度と成る。第一のプラズマ酸化膜が４ｎｍ程度以上有れば界面遷移領域全体が清浄と化し、酸化膜捕獲準位や界面捕獲準位と言った準位が低減されて界面特性が著しく改善される。此はプラズマ酸化に依り界面が半導体膜の内部に移動し、元の汚れた界面が界面遷移領域の外に出る事に由来する。第一工程で形成された半導体膜が硅素を主体としてたから、此の半導体膜の酸化に依って得られた第一のプラズマ酸化膜の主構成物質は酸化硅素（ＳｉＯｘ：０＜ｘ≦２）と成る。第二の堆積絶縁膜としては酸化硅素（ＳｉＯｘ：０＜ｘ≦２）や窒化硅素（Ｓｉ３Ｎｘ：０＜ｘ≦４）、或いは此等の積層膜が適して居る。
【０００８】
希ガスと酸化性気体との混合気体から成るプラズマの半導体膜への照射はプラズマ化学気相堆積装置（ＰＥＣＶＤ装置）等のプラズマ生成装置にて行う。プラズマ源としてはラジオ波（ｒｆ波：１３．５６ＭＨｚや此の正数倍の周波数で２７．１２ＭＨｚ等）や超高周波（ＶＨＦ波：１００ＭＨｚ程度から数百ＭＨｚの周波数を有する電磁波）、或いはマイクロ波（２．４５ＧＨｚや８．３ＧＨｚ等のＧＨｚ帯の周波数を有する電磁波）が使用される。超高周波やマイクロ波を用いればプラズマ密度が上がるので、酸化が迅速に進行する。しかしながら５５０ｍｍ×６５０ｍｍと云った様な大型基板に対応する汎用ＰＥＣＶＤ装置を使用出来るとの視点からは１３．５６ＭＨｚに代表されるラジオ波の使用が最適で有る。混合プラズマの照射を行う際には、希ガスと酸化性気体との混合気体中に占める酸化性気体の割合を１％程度以上１０％程度以下とする。特にラジオ波をプラズマ源としているＰＥＣＶＤ装置を使用する場合にはプラズマ密度の低下に応じて、酸化性気体の割合を１％程度以上６％程度未満とせねばならない。これは本願発明が希ガスの励起状態を多量に生成し、此の励起状態からのエネルギー遷移を以て酸化性気体の原子状活性種（酸素原子活性種Ｏ＊や水酸基活性種ＯＨ＊、一酸化窒素活性種ＮＯ＊、窒素原子活性種Ｎ＊）を生成し、半導体膜表面の酸化乃至は窒化やニトロ化を促進するとの原理に基づいて居るからで有る。従来のプラズマ酸化では、例えば純酸素のプラズマを用いて多結晶硅素膜表面の酸化を行って居た。此の場合、プラズマ中に発生する活性種の殆ど総てが酸素分子の活性種（Ｏ２ ＊）で有る。本願の様に硅素等の半導体物質表面や多結晶性半導体膜の粒界部を４５０℃程度未満の低温で酸化させる場合、酸素原子が半導体構成原子間に効果的に入り込まねばならない。酸素分子の活性種では分子が原子に解離する必要が有り、此の解離エネルギーの多くは半導体膜から熱的に供給されて居る。それ故、基板温度が４５０℃程度未満との低温では酸化の進行が著しく抑制されて仕舞うので有る。此に対して本願ではプラズマ中に希ガスの活性種を多量に生成する。希ガスの活性種は励起エネルギーが２０ｅＶ程度と高い。一方、例えば酸素分子が二つの酸素原子に解離し、その内の一つの酸素原子が第一励起状態に迄達する総エネルギーは凡そ１８ｅＶで有る。従って酸素分子が希ガスの励起種からエネルギーを受け取れば、容易に酸素原子の第一励起種、即ち酸素原子活性種が生成される。斯うして生成された酸素原子活性種は化学的に窮めて活性で、４５０℃乃至は４００℃程度未満との低温で有っても半導体原子の格子間に容易に入り込んだり、或いは粒界部に於ける不対結合対を終端する事が出来、斯くして半導体膜の低温での酸化が進行する訳で有る。此の場合、酸化性気体の割合が１％程度未満ではプラズマ中の酸化性気体原子活性種の数が少なく、逆に１０％程度以上だと希ガスの活性種の数が減少して酸化気体分子活性種が増えて仕舞う為、矢張り酸化性原子活性種の数は減って仕舞う。取り分けプラズマ密度の低いラジオ波を用いたプラズマでは酸化性気体原子活性種の数を多くする必要が有り、混合気体中に於ける酸化性気体の割合を１％程度以上６％程度未満とせねばならない。斯うすればｒｆプラズマで有っても界面準位が低い良質な酸化膜を、比較的速い成膜速度で形成出来る訳で有る。本願発明の半導体装置の製造工程中でプラズマ酸化工程を除いた最高温度は半導体膜堆積時で凡そ４２５℃程度と成って居る。此の半導体装置製造工程中での最高温度以下、或いは半導体膜堆積時の温度以下、即ち４２５℃程度以下の低温で第二工程を行うには、低温化に伴う酸化反応速度の低下を補償する為に酸化性気体原子活性種の数を最大とせねば成らず、故に混合気体中に於ける酸化性気体の割合を１．５％程度以上４．５％程度未満とする必要が有る。更に結晶粒界が存在する多結晶性半導体膜に於いては、粒界での乱れた結合を解き放して此等に酸素を新たに結合させる必要が有る為、優良な半導体装置を得るには混合気体中に於ける酸化性気体の割合を２％程度以上４％程度未満とするのが好ましい。尚、低温でのプラズマ酸化を促進するにはプラズマ酸化の直前に基板を希釈沸酸水溶液等に浸して、半導体膜表面や粒界部を水素で終端化しておく。斯うすると半導体膜表面等は秩序有る状態と成っており、乱れた結合を解く必要がないので酸化が容易に進行する。
【０００９】
希ガスと酸化性気体との混合気体から成るプラズマを半導体膜に照射する時の基板温度は高ければ高い程、形成される酸化膜の品質が向上し、酸化速度も速く成る。比較的良質な酸化膜を得るには基板温度は低くとも１００℃程度以上で有る事が望ましい。先にも述べた様に４５０℃程度以下ならば大型汎用ガラス基板の使用が可能と成り、半導体装置製造工程中での最高温度程度以下、即ち４２５℃程度以下の低温で有れば、先の大型ガラス基板でその厚みが０．７ｍｍ程度以下と云った、非晶質硅素薄膜半導体装置の製造に使用されて居る総ての汎用ガラス基板を自由に使用出来る様に成る。
【００１０】
半導体膜表層部に第一のプラズマ酸化膜を形成した後、真空を破る事無く連続して第二の堆積絶縁膜を堆積する。ゲート絶縁膜内での不用意な準位形成やゲート絶縁膜への不純物混入等の不具合を避ける為にも、プラズマ酸化が終了した後直ちに、長くとも５分程度以内に第二の堆積絶縁膜の堆積を開始する。プラズマ酸化終了から絶縁膜堆積開始迄の間、プラズマ処理室はプラズマを立てる事を除いて絶縁膜堆積時と同一条件としておく。斯様な工程を実行するには、プラズマ酸化に於ける基板温度と絶縁膜堆積に於ける基板温度とが略同等でなければ成らない。即ち、両者の温度差は大きくとも３０℃程度未満とする。斯うする事で先の短時間内で有っても基板温度は平衡に達し、均質な絶縁膜を安定的に堆積する事が可能と成る。
【００１１】
堆積絶縁膜として酸化硅素を利用する時には原料気体としてモノシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）、ジクロールシラン（Ｓｉ２Ｈ２Ｃｌ２）等のシラン気体、乃至はＴＥＯＳ（Ｓｉ（０Ｃ２Ｈ５）４）等の硅素含有化合物と、酸素（Ｏ２）や亜酸化窒素（Ｎ２Ｏ）等の酸化性気体とを用いる。窒化硅素を利用する時には上述のシラン気体と、アンモニア（ＮＨ３）や窒素（Ｎ２）等の窒化性気体とを用いる。
【００１２】
斯様にして半導体膜と、その表層部にプラズマ酸化法にて得られた第一のプラズマ酸化膜とＰＥＣＶＤ法にて得られた第二の堆積絶縁膜を形成し、ＭＯＳ−ＦＥＴの半導体膜とゲート絶縁膜とを構成する。本願発明では酸化性気体の原子状活性種を多量に生成して、多結晶性半導体膜の粒界部や半導体膜の表面を効率的に酸化させるので、斯うした部位に於ける不対結合対の数が著しく減少する。取り分け、多結晶性半導体膜の粒界部酸化は半導体膜の禁制帯中での捕獲準位数を低減し、以て薄膜半導体装置のサブスレーシュホールド特性や閾値電圧を小さくし、同時に粒界部に於ける荷電単体の非弾性散乱数を減らす事で移動度の向上をもたらす。又、酸化膜質が高い為に動作信頼性が高く、寿命の長い薄膜半導体装置が得られる。しかも第一のプラズマ酸化膜が４ｎｍ程度以上と従来よりも可成り厚く成るので、界面遷移領域（半導体膜と絶縁膜との界面から絶縁膜側に４ｎｍ程度の領域）全体が清浄と化して居る。此に対して従来は酸素濃度１００％のプラズマ照射を３０秒程度行われており、此の場合は酸化が非効率的で界面に多量の不対結合対を残して居るにのみならず、（即ち多量の界面捕獲準位を有して居るにのみならず、）プラズマ酸化膜厚も２．５ｎｍ程度未満と薄く成っていた。従って従来は界面遷移領域の６割程度未満しか清浄な領域はなく、半導体特性に最も重要な影響を及ぼす界面遷移領域内にフォトレジスト等が乗った元の汚れた表面が来ていた。本願発明では元の汚れた表面は界面遷移領域外に出ており、界面遷移領域全体が清浄と化して居る。此に加えて酸化効率も高く不対結合対数も少なく、それ故半導体特性が向上するので有る。
【００１３】
（実施例１）
本願発明のプラズマ酸化法で効率良くプラズマ酸化膜が形成される事を本実施例１にて示す。プラズマ酸化速度はＮ型３Ω・ｃｍ （１００）の単結晶硅素基板を用いて調べられた。まず硅素基板を次の手順で洗浄した。
【００１４】
（１）超音波照射に依るイソプロピルアルコール洗浄（２７℃、５分間）
（２）窒素バブリングされた純水洗浄（２７℃、５分間）
（３）アンモニア過水洗浄（８０℃、５分間）
（４）窒素バブリングされた純水洗浄（２７℃、５分間）
（５）硫酸過水洗浄（９７℃、５分間）
（６）窒素バブリングされた純水洗浄（２７℃、５分間）
（７）希釈弗酸水溶液（弗酸濃度１．６７％）洗浄（２７℃、２０秒間）
（８）窒素バブリングされた純水洗浄（２７℃、５分間）
上記７番目の希釈弗酸水溶液洗浄により、硅素基板表面に存在する自然酸化膜が除去され、硅素表面は水素に依り終端化されて居る。斯うして洗浄された基板表面にプラズマ酸化膜をＰＥＣＶＤ装置にて成長させた。上記８番目の純水洗浄が終了してから基板がＰＥＣＶＤ装置のプラズマ処理室に設置される迄の時間は約１５分間で有った。
【００１５】
ＰＥＣＶＤ装置は枚葉式容量結合型でプラズマは工業用周波数（１３．５６ＭＨｚ）のラジオ高周波電源を用いて平行平板電極間に発生させる。プラズマ処理室は反応容器に依り外気から隔絶され、プラズマ処理中で凡０．１ｔｏｒｒから１０ｔｏｒｒ程度の減圧状態とされる。反応容器内には下部平板電極と上部平板電極が互いに平行に設置されて居り、これら二枚の電極が平行平板電極を形成する。この平行平板電極間がプラズマ処理室となる。本願発明で用いたＰＥＣＶＤ装置は４７０ｍｍ×５６０ｍｍの平行平板電極を備え、此等平行平板電極間距離は下部平板電極の位置を上下させる事に依り、１８．０ｍｍから３７．０ｍｍの間で自由に設定し得る。此に応じてプラズマ処理室の容積は４７３８ｃｍ３から９７３８ｃｍ３と変化する。又電極間距離を所定の値に設定した場合、４７０ｍｍ×５６０ｍｍの平板電極面内での電極間距離の偏差は僅か０．５ｍｍで有る。従って電極間に生ずる電界強度の偏差は平板電極面内で２％程度以下となり窮めて均質なプラズマがプラズマ処理室に発生する。下部平板電極上に酸化膜を形成すべき硅素基板を置く。下部平板電極内部にはヒーターが設けられて居り、下部平板電極の温度を２５０℃から４００℃の間で任意に調整し得る。周辺２ｍｍを除いた下部平板電極内の温度分布は設定温度に対して±５℃以内で有り、基板として３６０ｍｍ×４６５ｍｍとの大きな物を使用しても基板内温度偏差を±２℃以内に保つ事が出来る。希ガスと酸化性気体から成る混合気体は配管を通じて上部平板電極内に導入され、更に上部平板電極内に設けられたガス拡散板の間を擦り抜けて上部平板電極全面より略均一な圧力でプラズマ処理室に流れ出る。処理中で有れば混合気体の一部は上部平板電極から出た所で電離し、平行平板電極間にプラズマを発生させる。混合気体の一部乃至全部は酸化膜の成長に関与し、成長に関与しなかった残留混合気体及び酸化膜形成の化学反応の結果として生じた生成ガスは排気ガスと成って反応容器周辺上部に設けられた排気穴を介して排気される。排気穴のコンダクタンスは平行平板電極間のコンダクタンスに比べて十分に大きく、その値は平行平板電極間のコンダクタンスの１００倍以上が好ましい。更に平行平板電極間のコンダクタンスはガス拡散板のコンダクタンスよりも十分に大きく、やはりその値はガス拡散板のコンダクタンスの１００倍以上が好ましい。こうした構成に依り４７０ｍｍ×５６０ｍｍとの大型上部平板電極全面より略均一な圧力で反応ガスがプラズマ処理室に導入され、同時に排気ガスがプラズマ処理室から総ての方向に均等な流量で排気されるので有る。各種反応ガスの流量は配管に導入される前にマス・フロー・コントローラーに依り所定の値に調整される。又プラズマ処理室内の圧力は排気穴出口に設けられたコンダクタンス・バルブに依り所望の値に調整される。コンダクタンス・バルブの排気側にはターボ分子ポンプ等の真空排気装置が設けられて居る。本願発明ではオイル・フリーのドライ・ポンプが真空排気装置の一部として用いられ、プラズマ処理室等の反応容器内の背景真空度を１０ー５ｔｏｒｒ台として居る。反応容器及び下部平板電極は接地電位に有り、これらと上部平板電極は絶縁リングに依り電気的に絶縁状態が保たれる。プラズマ発生時には高周波発振源から出力された１３．５６ＭＨｚのラジオ高周波がインピーダンス・マッチング回路を介して上部平板電極に印加される。
【００１６】
本発明に用いたＰＥＣＶＤ装置は上述の如く窮めて精巧たる電極間制御と均質なガス流を実現した事に依り３６０ｍｍ×４６５ｍｍとの大型基板に対応可能な薄膜形成装置となった。しかしながらこれらの基礎概念さえ踏襲すれば、更なる基板の大型化には寧ろ容易に対応出来、実際５５０ｍｍ×６５０ｍｍとのより大型な基板に対応し得る装置も実現可能で有る。又本願発明では最も汎用性の高い周波数１３．５６ＭＨｚの高周波を用いているが、この他にこの高周波の整数倍の高周波を利用しても良い。例えば２倍の２７．１２ＭＨｚや３倍の４０．６８ＭＨｚ、４倍の５４．２４ＭＨｚ等も有効で有る。更には１００ＭＨｚ〜１ＧＨｚ程度のＶＨＦ波を利用しても良い。周波数が１０ＭＨｚ程度のｒｆ波から数百ＭＨｚ程度のＶＨＦ波で有れば平行平板電極間にプラズマを発生させる事が可能で有る。従って本願発明に用いたＰＥＣＶＤ装置の高周波発振源とインピーダンス・マッチング回路を交換する事に依り容易に所望の周波数の高周波を用いてプラズマを発生出来る。
【００１７】
本実施例１では、基板は下部平板電極の温度が３７５℃に保たれているプラズマ処理室に設置される。プラズマを立てる事を除いてプラズマ処理室内の条件を酸化過程と同一とする。例えば酸素を１００ＳＣＣＭとヘリウムを４９００ＳＣＣＭ流し、プラズマ処理室内の圧力を１．５Ｔｏｒｒに保つ。平行平板電極間距離は２１．６ｍｍで有る。設置基板がこうした系と平衡状態となった後の硅素基板表面温度は３５０℃で有る。設置された基板と処理室とが平衡状態に達した後、上部平板電極に高周波を印加してプラズマを発生させ、半導体膜表面の酸化を行う。高周波出力は５００Ｗで有る。プラズマ酸化条件の一例は以下の通りとなる。
【００１８】
酸素流量：Ｏ２＝１００ＳＣＣＭ
ヘリウム流量：Ｈｅ＝４９００ＳＣＣＭ（酸素濃度２．０％）
ラジオ高周波出力：ＲＦ＝５００Ｗ（０．１９Ｗ／ｃｍ２）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２１．６ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３７５℃
硅素基板表面温度：Ｔｓｕｂ＝３５０℃
プラズマ処理時間：ｔ＝５００秒
此の条件下で硅素表面には５．３ｎｍの酸化膜が成長する。以下、酸化速度を調べる為にプラズマ処理時間を５０秒と２００秒、３００秒としてプラズマ酸化を行った。又、上例で希ガスをヘリウムからアルゴンに変えて同じプラズマ処理を単結晶硅素基板に施した。斯うして得られた結果を図１に示す。図１中でヘリウム希釈酸素２％と記して有るのが希ガスとしてヘリウムを用いた実施例に相当し、アルゴン希釈酸素２％と記して有るのが希ガスとしてアルゴンを用いた比較例に相当する。更に図１には比較の為に従来技術に当たる酸素１００％でのプラズマ酸化の結果（図１中に純酸素１００％と記す）をも記す。此の場合、プラズマ処理室に導入する気体が混合気体の５０００ＳＣＣＭから純酸素気体の５０００ＳＣＣＭに変わった他は、比較の為にすべて同じ処理条件とした。図１から分かる様に本願発明に依り従来よりも酸化速度が５０％以上も大きくする事が可能と化した。
【００１９】
（実施例２）
図２（ａ）〜（ｄ）はＭＯＳ型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例２では基板１０１として歪点が６５０℃程度の汎用無アルカリガラスを用いた。まず基板１０１上にＥＣＲ−ＰＥＣＶＤ法で酸化硅素膜を２００ｎｍ程度堆積し、下地保護膜１０２とした。酸化硅素膜のＥＣＲ−ＰＥＣＶＤ法での堆積条件は以下の通りで有る。
【００２０】
モノシラン（ＳｉＨ４）流量・・・６０ｓｃｃｍ
酸素（Ｏ２）流量・・・１００ｓｃｃｍ
圧力・・・２．４０ｍＴｏｒｒ
マイクロ波（２．４５ＧＨｚ）出力・・・２２５０Ｗ
印可磁場・・・８７５Ｇａｕｓｓ
基板温度・・・１００℃
成膜時間・・・４０秒
此の下地保護膜上に半導体膜として真性非晶質硅素膜をＬＰＣＶＤ法にて６５ｎｍ程度の膜厚に堆積した。ＬＰＣＶＤ装置はホット・ウォール型で容積が１８４．５ｌで、基板挿入後の反応総面積は約４４０００ｃｍ２で有る。堆積温度は４２５℃で原料ガスとして純度９９．９９％以上のジシラン（Ｓｉ２Ｈ６）を用い、２００ｓｃｃｍ反応炉に供給した。堆積圧力は凡そ１．１Ｔｏｒｒで有り、此の条件下で硅素膜の堆積速度は０．７７ｎｍ／ｍｉｎで有った。斯様にして得られた非晶質半導体膜にキセノン塩素（ＸｅＣｌ）エキシマレーザーを照射して半導体膜の結晶化を進めた。照射レーザーエネルギー密度は４２５ｍＪ・ｃｍ−２で、半導体膜が膜厚方向全体に渡り完全溶融して微結晶化が生ずるエネルギー密度よりも１０ｍＪ・ｃｍ−２低いエネルギー密度で有った。レーザー結晶化終了後の多結晶硅素薄膜の厚みは６１．８ｎｍで有った。こうして結晶性半導体膜（多結晶硅素膜）を形成した（第一工程）後、この結晶性半導体膜を島状に加工して、後に半導体装置の能動層と成る半導体膜の島１０３を形成した。（図２−ａ）
次にパターニング加工された半導体膜の島１０３を被う様に酸化硅素膜１０４をＰＥＣＶＤ装置にてプラズマ酸化法と堆積法にて形成（第二工程）した。此の酸化硅素膜は半導体装置のゲート絶縁膜として機能する。ゲート絶縁膜形成に先立ち基板を次の手順で洗浄した。
【００２１】
（１）超音波照射に依るイソプロピルアルコール洗浄（２７℃、５分間）
（２）窒素バブリングされた純水洗浄（２７℃、５分間）
（３）アンモニア過水洗浄（８０℃、５分間）
（４）窒素バブリングされた純水洗浄（２７℃、５分間）
（５）硫酸過水洗浄（９７℃、５分間）
（６）窒素バブリングされた純水洗浄（２７℃、５分間）
（７）希釈弗酸水溶液（弗酸濃度１．６７％）洗浄（２７℃、２０秒間）
（８）窒素バブリングされた純水洗浄（２７℃、５分間）
上記８番目の純水洗浄が終了してから基板がＰＥＣＶＤ装置のプラズマ処理室に設置される迄の時間は約１５分間で有った。プラズマ処理装置は実施例１に記した物と同一で有り、第一のプラズマ酸化条件は以下の通りで有る。
【００２２】
酸素流量：Ｏ２＝１００ＳＣＣＭ
ヘリウム流量：Ｈｅ＝４９００ＳＣＣＭ （酸素濃度２．０％）
ラジオ高周波出力：ＲＦ＝５００Ｗ（０．１９Ｗ／ｃｍ２）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２１．６ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３７５℃
ガラス基板表面温度：Ｔｓｕｂ＝３５０℃
プラズマ処理時間：ｔ＝３００秒
此の条件下で硅素表面には５ｎｍ程度の酸化膜が成長して居る。プラズマ酸化が終了した後、引き続いて酸化硅素膜の堆積を行う。原料気体の流量を安定させる為にプラズマ酸化後プラズマ処理室を次の状態とした。
【００２３】
酸素流量：Ｏ２＝１２００ＳＣＣＭ
アルゴン流量：Ａｒ＝４７００ＳＣＣＭ
ＴＥＯＳ流量：ＴＥＯＳ＝１００ＳＣＣＭ
ラジオ高周波出力：ＲＦ＝０Ｗ（プラズマは立てない）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２０．９ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３７５℃
ガラス基板表面温度：Ｔｓｕｂ＝３５０℃
安定化時間：ｔ＝２０秒
此の状態に連続して、以下の条件で第二の堆積絶縁膜で有る酸化硅素膜を堆積した。
【００２４】
酸素流量：Ｏ２＝１２００ＳＣＣＭ
アルゴン流量：Ａｒ＝４７００ＳＣＣＭ
ＴＥＯＳ流量：ＴＥＯＳ＝１００ＳＣＣＭ
ラジオ高周波出力：ＲＦ＝１０００Ｗ（０．３８Ｗ／ｃｍ２）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２０．９ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３７５℃
ガラス基板表面温度：Ｔｓｕｂ＝３５０℃
堆積時間：ｔ＝３３秒
斯様にして第二工程で酸化硅素膜を形成した後、第三工程として基板を酸化性雰囲気下にて第一熱処理を行った。濃度１６％の塩化水素酸水溶液を空気中に露点で９６℃含む塩酸水蒸気空気下にて熱処理は施こされた。処理温度は３４５℃で処理時間は２時間、処理室内圧力は１気圧で有った。この塩酸に依る熱処理が終了した後、引き続いて酸化膜中のハロゲン元素を抜く目的で１時間の熱処理を継続した。この熱処理雰囲気は露点９６℃の水蒸気含有空気中で行われ、雰囲気に塩酸は含まれて居ない。熱処理温度は矢張り３４５℃で圧力は１気圧で有る。
【００２５】
斯うして第三工程が終了した後に第四工程の第二熱処理を行い、酸化膜を乾燥さた。第二熱処理はアルゴン中に水素を３％含む非酸化性雰囲気下にて１気圧、３５０℃で２時間施された。
【００２６】
第四工程終了後、直ちに基板は先に記述した平行平板容量結合型ＰＥＣＶＤ装置に導入され、半導体膜と酸化膜に対して水素プラズマ照射が施された。水素プラズマ条件は以下の通りで有る。
【００２７】
水素流量：Ｈ２＝１０００ＳＣＣＭ
ラジオ高周波出力：ＲＦ＝１００Ｗ（０．０３８Ｗ／ｃｍ２）
圧力：Ｐ＝０．５Ｔｏｒｒ
電極間距離：Ｓ＝２５ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３５０℃
ガラス基板表面温度：Ｔｓｕｂ＝３２５℃
プラズマ処理時間：ｔ＝９０秒
此の工程が終了した後に第一のプラズマ酸化膜と第二の堆積絶縁膜を合わせた酸化膜の厚みを測定したところ、その値は９３．５ｎｍで有った。斯うしてゲート絶縁膜形成と、酸化膜及び界面の改質が完了した。（図２−ｂ）
引き続いて金属薄膜に依りゲート電極１０５をスパッター法にて形成する。スパッター時の基板温度は１５０℃で有った。本実施例２では７５０ｎｍの膜厚を有するタンタル（Ｔａ）にてゲート電極を作成し、このゲート電極のシート抵抗は２．５４Ω／□で有った。次にゲート電極をマスクとして、ドナー又はアクセプターとなる不純物イオン１０６を打ち込み、ソース・ドレイン領域１０７とチャンネル形成領域１０８をゲート電極に対して自己整合的に作成する。本実施例２ではＣＭＯＳ半導体装置を作製した。ＮＭＯＳトランジスタを作製する際にはＰＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたフォスヒィン（ＰＨ３）を選び、加速電圧７０ｋＶにて水素を含んだ総イオンを５×１０１５ｃｍ−２の濃度でＮＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ。反対にＰＭＯＳトランジスタを作製する際にはＮＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたジボラン（Ｂ２Ｈ６）を選び、加速電圧７０ｋＶにて水素を含んだ総イオンを４×１０１５ｃｍ−２の濃度でＰＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ。（図２−ｃ）イオン打ち込み時の基板温度は３００℃で有る。
【００２８】
次にＰＥＣＶＤ法でＴＥＯＳ（Ｓｉ−（ＯＣＨ２ＣＨ３）４）と酸素を原料気体として、基板温度３００℃で層間絶縁膜１０９を堆積した。層間絶縁膜は二酸化硅素膜から成り、その膜厚は凡そ５００ｎｍで有った。層間絶縁膜堆積後、層間絶縁膜の焼き締めとソース・ドレイン領域に添加された不純物元素の活性化を兼ねて、窒素雰囲気下３５０℃にて２時間の熱処理を施した。最後にコンタクト・ホールを開穴し、スパッター法で基板温度を１８０℃としてアルミニウムを堆積し、配線１１０を作成して薄膜半導体装置が完成した。（図２−ｄ）
この様にして作成した薄膜半導体装置の伝達特性を測定した。測定した半導体装置のチャンネル形成領域の長さは１０μｍで幅は１０μｍで有った。伝達特性の測定は室温にて行われた。ＮＭＯＳトランジスタのＶｄｓ＝８Ｖに於ける飽和領域より求めた移動度は１２９±７ｃｍ２・Ｖ−１・ｓ−１で有り、閾値電圧は３．００１±０．１７６Ｖ、サブスレーシュホールド・スイングは０．３６５±０．０６７Ｖで有った。又、ＰＭＯＳトランジスタのＶｄｓ＝−８Ｖに於ける飽和領域より求めた移動度は８４±２ｃｍ２・Ｖ−１・ｓ−１で有り、閾値電圧は−２．０５４±０．１６８Ｖ、サブスレーシュホールド・スイングは０．４４６±０．０４８Ｖで有った。此に対してプラズマ酸化を酸素１００％で３０秒間行った比較例（従来技術に相当、此の時プラズマ酸化膜は２ｎｍ程度）ではＮＭＯＳの移動度は７３±６ｃｍ２・Ｖ−１・ｓ−１で有り、閾値電圧は３．７９１±０．３０８Ｖ、サブスレーシュホールド・スイングは０．５５６±０．１２４Ｖで有った。又、比較例のＰＭＯＳの移動度は７５±２ｃｍ２・Ｖ−１・ｓ−１で有り、閾値電圧は−３．２８７±０．４３９Ｖ、サブスレーシュホールド・スイングは０．９７９±０．３２５Ｖで有った。此の例が示す様に本願発明に依りＮ型とＰ型の両半導体装置共に大きな移動度を有し、急峻なサブスレーシュホールド特性を示す優良な薄膜半導体装置をばらつき無く安定的に製造出来る様に成った。然も界面遷移領域の酸化膜質が高い為に酸化膜の信頼性が良く、超寿命の薄膜半導体装置を汎用ガラス基板を使用し得る低温工程にて、簡便且つ容易に作成し出来る様に成った。
【００２９】
【発明の効果】
以上詳述してきた様に、従来低品質で有った界面遷移領域の高品質化が本願発明に依り可能と化し、薄膜半導体装置の高性能化を簡便に実現した。これに依り薄膜トランジスタに代表される半導体装置の高速動作や省エネ化を促進し、同時に半導体装置の動作安定性をも高めるとの効果が認められる。
【図面の簡単な説明】
【図１】 本願発明の効果を確認した図。
【図２】 本願発明の製造工程を説明した図。
【符号の説明】
１０１・・・基板
１０２・・・下地保護膜
１０３・・・半導体膜の島
１０４・・・酸化硅素膜
１０５・・・ゲート電極
１０６・・・不純物イオン
１０７・・・ソース・ドレイン領域
１０８・・・チャネル形成領域
１０９・・・層間絶縁膜
１１０・・・配線
【発明の属する技術分野】
本発明は薄膜トランジスタ（ＴＦＴ）等に代表される薄膜半導体装置の製造方法に関する。更に詳しくは、本願発明は高性能で信頼性に富む薄膜半導体装置を４５０℃程度以下の比較的低温にて製造する方法に関する。
【０００２】
【従来の技術】
多結晶硅素薄膜トランジスタ（ｐ−Ｓｉ ＴＦＴ）に代表される半導体装置を安価な汎用ガラス基板を使用し得る４５０℃程度以下の低温にて製造する場合、従来以下の如き製造方法が取られて居た。まずエキシマレーザー照射法などで多結晶硅素膜（ｐ−Ｓｉ膜）形成した後、ゲート絶縁膜と成る酸化硅素膜を化学気相堆積法（ＣＶＤ法）や物理気相堆積法（ＰＶＤ法）にて１００ｎｍ程度に形成する。次にタンタル等でゲート電極を作成して、金属（ゲート電極）−酸化膜（ゲート絶縁膜）−半導体（多結晶硅素膜）から成る電界効果トランジスタ（ＭＯＳ−ＦＥＴ）を構成せしめて居た。
【０００３】
【発明が解決しようとする課題】
しかしながら此等従来の半導体装置の製造方法では半導体膜と酸化硅素膜との界面が汚れていたり、界面準位が大きい等の多くの問題を抱えて居り、その界面特質が窮めて貧弱で有るとの課題を有して居た。斯くした事実に則し、従来の製造方法にてｐ−Ｓｉ ＴＦＴ等の半導体装置を製造すると、完成した半導体装置はその電気特性が悪いにのみならず、使用途上に経時劣化が生ずる等の信頼性にも課題を有して居た。
【０００４】
そこで本発明は上述の諸事情を鑑み、その目的とする所は４５０℃程度以下との低温工程で清浄な界面を有する優良な半導体装置を製造する方法を提供する事に有る。
【０００５】
【課題を解決するための手段】
本発明の薄膜半導体装置の製造方法は、絶縁性物質を含む基板上に硅素単体または硅素を主体とする半導体物質を含む半導体膜を形成する第一工程と、前記基板の温度を４５０℃以下に保ちながら希ガスと酸化性気体との混合気体からなるプラズマを前記半導体膜に照射し、連続してプラズマ化学気相堆積法にて酸化硅素を含む絶縁膜を前記半導体膜上に堆積する第二工程と、を含み、前記プラズマのプラズマ源が１３．５６ＭＨｚのラジオ波であり、前記プラズマ源は前記半導体膜の上部に位置する電極に印加され、前記混合気体中の希ガスはヘリウムであり、前記混合気体中に占める酸化性気体の割合は１％以上６％以下であることを特徴とする。
【０００６】
【発明の実施の形態】
まず本発明は第一工程としてガラス基板や三次元半導体装置の層間絶縁膜等の縁性物質上に多結晶硅素（ｐ−Ｓｉ）に代表される半導体膜を形成する。この半導体膜は単結晶状態に有っても、多結晶状態に有っても、或いは非晶質状態に有っても構わないが、多結晶状態に有る時に本願発明は殊の外その効果を示す。此は本願発明が半導体膜と絶縁膜との界面に存在する捕獲準位（界面準位）を低減せしめると共に、結晶粒と結晶粒との間に位置する捕獲準位（粒界準位）をも低減せしめるが故で有る。言う迄もなく界面準位は結晶状態に拘わらず半導体膜と絶縁膜との接合界面には必ず存在する。この界面準位を低減させるから、本願発明は半導体膜の状態の如何に拘わらず有効なので有る。一方、多結晶膜に対しては此の効果に加え、粒界準位を減らすとの効果も認められる。半導体膜は硅素（Ｓｉ）や硅素ゲルマニウム（ＳｉｘＧｅ１−ｘ：０＜ｘ＜１）等如何なる半導体物質で有っても構わないが、簡便に良好なＭＯＳ界面を構成するとの視点からは、硅素単体や硅素をその主構成元素（硅素原子構成比が８０％程度以上）として居る半導体物質が優れて居る。半導体膜は物理気相堆積法（ＰＶＤ法）や化学気相堆積法（ＣＶＤ法）等の気相堆積法等で形成される。ＰＶＤ法にはスパッター法や蒸着法等が考えられる。又ＣＶＤ法には常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等が使用され得る。気相堆積法で形成された半導体膜は、堆積直後には通常多結晶状態か非晶質状態に、又は此等の混合状態に有る。多結晶状態に有る薄膜は多結晶膜と称され、非晶質状態や混合状態に有る薄膜は非晶質膜や混晶質膜と其々称される。半導体装置の能動部（電界効果型トランジスタのソース・ドレイン領域やチャンネル形成領域、及びバイポーラ型トランジスタのエミッター・ベース・コレクター領域）としては堆積直後に得られた多結晶膜をその侭使用する事も可能で有る。此とは対照的に非晶質膜や混晶質膜を結晶化したり、或いは多結晶膜を再結晶化するなどして、新たな多結晶膜を得た後に此等を能動部として使用する事も可能で有る。結晶化や再結晶化を簡単に行うにはレーザー照射や急速熱処理が用いられる。
【０００７】
次に第二工程として絶縁膜を半導体膜上に形成する。絶縁膜の形成は高くとも４５０℃程度以下の温度、通常は４００℃程度以下の温度で行われる。此は本願が対象として居る半導体装置を非晶質硅素薄膜半導体装置（ａ−Ｓｉ ＴＦＴ）が製造される汎用ガラス基板や、プラスチック基板等の耐熱性の乏しい基板上に製造する事を前提として居るからで有る。此の絶縁膜をＭＯＳ−ＦＥＴのゲート絶縁膜として利用する。絶縁膜はヘリウム（Ｈｅ）やネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）と云った希ガスと、酸素（Ｏ２）や水（Ｈ２Ｏ）、亜酸化窒素（Ｎ２Ｏ）と云った酸化性気体との混合気体から成るプラズマを、第一工程で形成された半導体膜に照射して半導体膜表層部に第一のプラズマ酸化膜を形成した後に、更に連続してプラズマ化学気相堆積法（ＰＥＣＶＤ法）にて第二の堆積絶縁膜を堆積する事で形成される。第一のプラズマ酸化膜は半導体膜表面に４ｎｍ程度から１０ｎｍ程度の厚みを有して形成される。通常の薄膜半導体装置ではゲート絶縁膜として３０ｎｍ程度から１５０ｎｍ程度の厚みを必要とするので、第二の堆積絶縁膜は残りの厚みを受け持ち、その値は２０ｎｍ程度から１４６ｎｍ程度と成る。第一のプラズマ酸化膜が４ｎｍ程度以上有れば界面遷移領域全体が清浄と化し、酸化膜捕獲準位や界面捕獲準位と言った準位が低減されて界面特性が著しく改善される。此はプラズマ酸化に依り界面が半導体膜の内部に移動し、元の汚れた界面が界面遷移領域の外に出る事に由来する。第一工程で形成された半導体膜が硅素を主体としてたから、此の半導体膜の酸化に依って得られた第一のプラズマ酸化膜の主構成物質は酸化硅素（ＳｉＯｘ：０＜ｘ≦２）と成る。第二の堆積絶縁膜としては酸化硅素（ＳｉＯｘ：０＜ｘ≦２）や窒化硅素（Ｓｉ３Ｎｘ：０＜ｘ≦４）、或いは此等の積層膜が適して居る。
【０００８】
希ガスと酸化性気体との混合気体から成るプラズマの半導体膜への照射はプラズマ化学気相堆積装置（ＰＥＣＶＤ装置）等のプラズマ生成装置にて行う。プラズマ源としてはラジオ波（ｒｆ波：１３．５６ＭＨｚや此の正数倍の周波数で２７．１２ＭＨｚ等）や超高周波（ＶＨＦ波：１００ＭＨｚ程度から数百ＭＨｚの周波数を有する電磁波）、或いはマイクロ波（２．４５ＧＨｚや８．３ＧＨｚ等のＧＨｚ帯の周波数を有する電磁波）が使用される。超高周波やマイクロ波を用いればプラズマ密度が上がるので、酸化が迅速に進行する。しかしながら５５０ｍｍ×６５０ｍｍと云った様な大型基板に対応する汎用ＰＥＣＶＤ装置を使用出来るとの視点からは１３．５６ＭＨｚに代表されるラジオ波の使用が最適で有る。混合プラズマの照射を行う際には、希ガスと酸化性気体との混合気体中に占める酸化性気体の割合を１％程度以上１０％程度以下とする。特にラジオ波をプラズマ源としているＰＥＣＶＤ装置を使用する場合にはプラズマ密度の低下に応じて、酸化性気体の割合を１％程度以上６％程度未満とせねばならない。これは本願発明が希ガスの励起状態を多量に生成し、此の励起状態からのエネルギー遷移を以て酸化性気体の原子状活性種（酸素原子活性種Ｏ＊や水酸基活性種ＯＨ＊、一酸化窒素活性種ＮＯ＊、窒素原子活性種Ｎ＊）を生成し、半導体膜表面の酸化乃至は窒化やニトロ化を促進するとの原理に基づいて居るからで有る。従来のプラズマ酸化では、例えば純酸素のプラズマを用いて多結晶硅素膜表面の酸化を行って居た。此の場合、プラズマ中に発生する活性種の殆ど総てが酸素分子の活性種（Ｏ２ ＊）で有る。本願の様に硅素等の半導体物質表面や多結晶性半導体膜の粒界部を４５０℃程度未満の低温で酸化させる場合、酸素原子が半導体構成原子間に効果的に入り込まねばならない。酸素分子の活性種では分子が原子に解離する必要が有り、此の解離エネルギーの多くは半導体膜から熱的に供給されて居る。それ故、基板温度が４５０℃程度未満との低温では酸化の進行が著しく抑制されて仕舞うので有る。此に対して本願ではプラズマ中に希ガスの活性種を多量に生成する。希ガスの活性種は励起エネルギーが２０ｅＶ程度と高い。一方、例えば酸素分子が二つの酸素原子に解離し、その内の一つの酸素原子が第一励起状態に迄達する総エネルギーは凡そ１８ｅＶで有る。従って酸素分子が希ガスの励起種からエネルギーを受け取れば、容易に酸素原子の第一励起種、即ち酸素原子活性種が生成される。斯うして生成された酸素原子活性種は化学的に窮めて活性で、４５０℃乃至は４００℃程度未満との低温で有っても半導体原子の格子間に容易に入り込んだり、或いは粒界部に於ける不対結合対を終端する事が出来、斯くして半導体膜の低温での酸化が進行する訳で有る。此の場合、酸化性気体の割合が１％程度未満ではプラズマ中の酸化性気体原子活性種の数が少なく、逆に１０％程度以上だと希ガスの活性種の数が減少して酸化気体分子活性種が増えて仕舞う為、矢張り酸化性原子活性種の数は減って仕舞う。取り分けプラズマ密度の低いラジオ波を用いたプラズマでは酸化性気体原子活性種の数を多くする必要が有り、混合気体中に於ける酸化性気体の割合を１％程度以上６％程度未満とせねばならない。斯うすればｒｆプラズマで有っても界面準位が低い良質な酸化膜を、比較的速い成膜速度で形成出来る訳で有る。本願発明の半導体装置の製造工程中でプラズマ酸化工程を除いた最高温度は半導体膜堆積時で凡そ４２５℃程度と成って居る。此の半導体装置製造工程中での最高温度以下、或いは半導体膜堆積時の温度以下、即ち４２５℃程度以下の低温で第二工程を行うには、低温化に伴う酸化反応速度の低下を補償する為に酸化性気体原子活性種の数を最大とせねば成らず、故に混合気体中に於ける酸化性気体の割合を１．５％程度以上４．５％程度未満とする必要が有る。更に結晶粒界が存在する多結晶性半導体膜に於いては、粒界での乱れた結合を解き放して此等に酸素を新たに結合させる必要が有る為、優良な半導体装置を得るには混合気体中に於ける酸化性気体の割合を２％程度以上４％程度未満とするのが好ましい。尚、低温でのプラズマ酸化を促進するにはプラズマ酸化の直前に基板を希釈沸酸水溶液等に浸して、半導体膜表面や粒界部を水素で終端化しておく。斯うすると半導体膜表面等は秩序有る状態と成っており、乱れた結合を解く必要がないので酸化が容易に進行する。
【０００９】
希ガスと酸化性気体との混合気体から成るプラズマを半導体膜に照射する時の基板温度は高ければ高い程、形成される酸化膜の品質が向上し、酸化速度も速く成る。比較的良質な酸化膜を得るには基板温度は低くとも１００℃程度以上で有る事が望ましい。先にも述べた様に４５０℃程度以下ならば大型汎用ガラス基板の使用が可能と成り、半導体装置製造工程中での最高温度程度以下、即ち４２５℃程度以下の低温で有れば、先の大型ガラス基板でその厚みが０．７ｍｍ程度以下と云った、非晶質硅素薄膜半導体装置の製造に使用されて居る総ての汎用ガラス基板を自由に使用出来る様に成る。
【００１０】
半導体膜表層部に第一のプラズマ酸化膜を形成した後、真空を破る事無く連続して第二の堆積絶縁膜を堆積する。ゲート絶縁膜内での不用意な準位形成やゲート絶縁膜への不純物混入等の不具合を避ける為にも、プラズマ酸化が終了した後直ちに、長くとも５分程度以内に第二の堆積絶縁膜の堆積を開始する。プラズマ酸化終了から絶縁膜堆積開始迄の間、プラズマ処理室はプラズマを立てる事を除いて絶縁膜堆積時と同一条件としておく。斯様な工程を実行するには、プラズマ酸化に於ける基板温度と絶縁膜堆積に於ける基板温度とが略同等でなければ成らない。即ち、両者の温度差は大きくとも３０℃程度未満とする。斯うする事で先の短時間内で有っても基板温度は平衡に達し、均質な絶縁膜を安定的に堆積する事が可能と成る。
【００１１】
堆積絶縁膜として酸化硅素を利用する時には原料気体としてモノシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）、ジクロールシラン（Ｓｉ２Ｈ２Ｃｌ２）等のシラン気体、乃至はＴＥＯＳ（Ｓｉ（０Ｃ２Ｈ５）４）等の硅素含有化合物と、酸素（Ｏ２）や亜酸化窒素（Ｎ２Ｏ）等の酸化性気体とを用いる。窒化硅素を利用する時には上述のシラン気体と、アンモニア（ＮＨ３）や窒素（Ｎ２）等の窒化性気体とを用いる。
【００１２】
斯様にして半導体膜と、その表層部にプラズマ酸化法にて得られた第一のプラズマ酸化膜とＰＥＣＶＤ法にて得られた第二の堆積絶縁膜を形成し、ＭＯＳ−ＦＥＴの半導体膜とゲート絶縁膜とを構成する。本願発明では酸化性気体の原子状活性種を多量に生成して、多結晶性半導体膜の粒界部や半導体膜の表面を効率的に酸化させるので、斯うした部位に於ける不対結合対の数が著しく減少する。取り分け、多結晶性半導体膜の粒界部酸化は半導体膜の禁制帯中での捕獲準位数を低減し、以て薄膜半導体装置のサブスレーシュホールド特性や閾値電圧を小さくし、同時に粒界部に於ける荷電単体の非弾性散乱数を減らす事で移動度の向上をもたらす。又、酸化膜質が高い為に動作信頼性が高く、寿命の長い薄膜半導体装置が得られる。しかも第一のプラズマ酸化膜が４ｎｍ程度以上と従来よりも可成り厚く成るので、界面遷移領域（半導体膜と絶縁膜との界面から絶縁膜側に４ｎｍ程度の領域）全体が清浄と化して居る。此に対して従来は酸素濃度１００％のプラズマ照射を３０秒程度行われており、此の場合は酸化が非効率的で界面に多量の不対結合対を残して居るにのみならず、（即ち多量の界面捕獲準位を有して居るにのみならず、）プラズマ酸化膜厚も２．５ｎｍ程度未満と薄く成っていた。従って従来は界面遷移領域の６割程度未満しか清浄な領域はなく、半導体特性に最も重要な影響を及ぼす界面遷移領域内にフォトレジスト等が乗った元の汚れた表面が来ていた。本願発明では元の汚れた表面は界面遷移領域外に出ており、界面遷移領域全体が清浄と化して居る。此に加えて酸化効率も高く不対結合対数も少なく、それ故半導体特性が向上するので有る。
【００１３】
（実施例１）
本願発明のプラズマ酸化法で効率良くプラズマ酸化膜が形成される事を本実施例１にて示す。プラズマ酸化速度はＮ型３Ω・ｃｍ （１００）の単結晶硅素基板を用いて調べられた。まず硅素基板を次の手順で洗浄した。
【００１４】
（１）超音波照射に依るイソプロピルアルコール洗浄（２７℃、５分間）
（２）窒素バブリングされた純水洗浄（２７℃、５分間）
（３）アンモニア過水洗浄（８０℃、５分間）
（４）窒素バブリングされた純水洗浄（２７℃、５分間）
（５）硫酸過水洗浄（９７℃、５分間）
（６）窒素バブリングされた純水洗浄（２７℃、５分間）
（７）希釈弗酸水溶液（弗酸濃度１．６７％）洗浄（２７℃、２０秒間）
（８）窒素バブリングされた純水洗浄（２７℃、５分間）
上記７番目の希釈弗酸水溶液洗浄により、硅素基板表面に存在する自然酸化膜が除去され、硅素表面は水素に依り終端化されて居る。斯うして洗浄された基板表面にプラズマ酸化膜をＰＥＣＶＤ装置にて成長させた。上記８番目の純水洗浄が終了してから基板がＰＥＣＶＤ装置のプラズマ処理室に設置される迄の時間は約１５分間で有った。
【００１５】
ＰＥＣＶＤ装置は枚葉式容量結合型でプラズマは工業用周波数（１３．５６ＭＨｚ）のラジオ高周波電源を用いて平行平板電極間に発生させる。プラズマ処理室は反応容器に依り外気から隔絶され、プラズマ処理中で凡０．１ｔｏｒｒから１０ｔｏｒｒ程度の減圧状態とされる。反応容器内には下部平板電極と上部平板電極が互いに平行に設置されて居り、これら二枚の電極が平行平板電極を形成する。この平行平板電極間がプラズマ処理室となる。本願発明で用いたＰＥＣＶＤ装置は４７０ｍｍ×５６０ｍｍの平行平板電極を備え、此等平行平板電極間距離は下部平板電極の位置を上下させる事に依り、１８．０ｍｍから３７．０ｍｍの間で自由に設定し得る。此に応じてプラズマ処理室の容積は４７３８ｃｍ３から９７３８ｃｍ３と変化する。又電極間距離を所定の値に設定した場合、４７０ｍｍ×５６０ｍｍの平板電極面内での電極間距離の偏差は僅か０．５ｍｍで有る。従って電極間に生ずる電界強度の偏差は平板電極面内で２％程度以下となり窮めて均質なプラズマがプラズマ処理室に発生する。下部平板電極上に酸化膜を形成すべき硅素基板を置く。下部平板電極内部にはヒーターが設けられて居り、下部平板電極の温度を２５０℃から４００℃の間で任意に調整し得る。周辺２ｍｍを除いた下部平板電極内の温度分布は設定温度に対して±５℃以内で有り、基板として３６０ｍｍ×４６５ｍｍとの大きな物を使用しても基板内温度偏差を±２℃以内に保つ事が出来る。希ガスと酸化性気体から成る混合気体は配管を通じて上部平板電極内に導入され、更に上部平板電極内に設けられたガス拡散板の間を擦り抜けて上部平板電極全面より略均一な圧力でプラズマ処理室に流れ出る。処理中で有れば混合気体の一部は上部平板電極から出た所で電離し、平行平板電極間にプラズマを発生させる。混合気体の一部乃至全部は酸化膜の成長に関与し、成長に関与しなかった残留混合気体及び酸化膜形成の化学反応の結果として生じた生成ガスは排気ガスと成って反応容器周辺上部に設けられた排気穴を介して排気される。排気穴のコンダクタンスは平行平板電極間のコンダクタンスに比べて十分に大きく、その値は平行平板電極間のコンダクタンスの１００倍以上が好ましい。更に平行平板電極間のコンダクタンスはガス拡散板のコンダクタンスよりも十分に大きく、やはりその値はガス拡散板のコンダクタンスの１００倍以上が好ましい。こうした構成に依り４７０ｍｍ×５６０ｍｍとの大型上部平板電極全面より略均一な圧力で反応ガスがプラズマ処理室に導入され、同時に排気ガスがプラズマ処理室から総ての方向に均等な流量で排気されるので有る。各種反応ガスの流量は配管に導入される前にマス・フロー・コントローラーに依り所定の値に調整される。又プラズマ処理室内の圧力は排気穴出口に設けられたコンダクタンス・バルブに依り所望の値に調整される。コンダクタンス・バルブの排気側にはターボ分子ポンプ等の真空排気装置が設けられて居る。本願発明ではオイル・フリーのドライ・ポンプが真空排気装置の一部として用いられ、プラズマ処理室等の反応容器内の背景真空度を１０ー５ｔｏｒｒ台として居る。反応容器及び下部平板電極は接地電位に有り、これらと上部平板電極は絶縁リングに依り電気的に絶縁状態が保たれる。プラズマ発生時には高周波発振源から出力された１３．５６ＭＨｚのラジオ高周波がインピーダンス・マッチング回路を介して上部平板電極に印加される。
【００１６】
本発明に用いたＰＥＣＶＤ装置は上述の如く窮めて精巧たる電極間制御と均質なガス流を実現した事に依り３６０ｍｍ×４６５ｍｍとの大型基板に対応可能な薄膜形成装置となった。しかしながらこれらの基礎概念さえ踏襲すれば、更なる基板の大型化には寧ろ容易に対応出来、実際５５０ｍｍ×６５０ｍｍとのより大型な基板に対応し得る装置も実現可能で有る。又本願発明では最も汎用性の高い周波数１３．５６ＭＨｚの高周波を用いているが、この他にこの高周波の整数倍の高周波を利用しても良い。例えば２倍の２７．１２ＭＨｚや３倍の４０．６８ＭＨｚ、４倍の５４．２４ＭＨｚ等も有効で有る。更には１００ＭＨｚ〜１ＧＨｚ程度のＶＨＦ波を利用しても良い。周波数が１０ＭＨｚ程度のｒｆ波から数百ＭＨｚ程度のＶＨＦ波で有れば平行平板電極間にプラズマを発生させる事が可能で有る。従って本願発明に用いたＰＥＣＶＤ装置の高周波発振源とインピーダンス・マッチング回路を交換する事に依り容易に所望の周波数の高周波を用いてプラズマを発生出来る。
【００１７】
本実施例１では、基板は下部平板電極の温度が３７５℃に保たれているプラズマ処理室に設置される。プラズマを立てる事を除いてプラズマ処理室内の条件を酸化過程と同一とする。例えば酸素を１００ＳＣＣＭとヘリウムを４９００ＳＣＣＭ流し、プラズマ処理室内の圧力を１．５Ｔｏｒｒに保つ。平行平板電極間距離は２１．６ｍｍで有る。設置基板がこうした系と平衡状態となった後の硅素基板表面温度は３５０℃で有る。設置された基板と処理室とが平衡状態に達した後、上部平板電極に高周波を印加してプラズマを発生させ、半導体膜表面の酸化を行う。高周波出力は５００Ｗで有る。プラズマ酸化条件の一例は以下の通りとなる。
【００１８】
酸素流量：Ｏ２＝１００ＳＣＣＭ
ヘリウム流量：Ｈｅ＝４９００ＳＣＣＭ（酸素濃度２．０％）
ラジオ高周波出力：ＲＦ＝５００Ｗ（０．１９Ｗ／ｃｍ２）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２１．６ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３７５℃
硅素基板表面温度：Ｔｓｕｂ＝３５０℃
プラズマ処理時間：ｔ＝５００秒
此の条件下で硅素表面には５．３ｎｍの酸化膜が成長する。以下、酸化速度を調べる為にプラズマ処理時間を５０秒と２００秒、３００秒としてプラズマ酸化を行った。又、上例で希ガスをヘリウムからアルゴンに変えて同じプラズマ処理を単結晶硅素基板に施した。斯うして得られた結果を図１に示す。図１中でヘリウム希釈酸素２％と記して有るのが希ガスとしてヘリウムを用いた実施例に相当し、アルゴン希釈酸素２％と記して有るのが希ガスとしてアルゴンを用いた比較例に相当する。更に図１には比較の為に従来技術に当たる酸素１００％でのプラズマ酸化の結果（図１中に純酸素１００％と記す）をも記す。此の場合、プラズマ処理室に導入する気体が混合気体の５０００ＳＣＣＭから純酸素気体の５０００ＳＣＣＭに変わった他は、比較の為にすべて同じ処理条件とした。図１から分かる様に本願発明に依り従来よりも酸化速度が５０％以上も大きくする事が可能と化した。
【００１９】
（実施例２）
図２（ａ）〜（ｄ）はＭＯＳ型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例２では基板１０１として歪点が６５０℃程度の汎用無アルカリガラスを用いた。まず基板１０１上にＥＣＲ−ＰＥＣＶＤ法で酸化硅素膜を２００ｎｍ程度堆積し、下地保護膜１０２とした。酸化硅素膜のＥＣＲ−ＰＥＣＶＤ法での堆積条件は以下の通りで有る。
【００２０】
モノシラン（ＳｉＨ４）流量・・・６０ｓｃｃｍ
酸素（Ｏ２）流量・・・１００ｓｃｃｍ
圧力・・・２．４０ｍＴｏｒｒ
マイクロ波（２．４５ＧＨｚ）出力・・・２２５０Ｗ
印可磁場・・・８７５Ｇａｕｓｓ
基板温度・・・１００℃
成膜時間・・・４０秒
此の下地保護膜上に半導体膜として真性非晶質硅素膜をＬＰＣＶＤ法にて６５ｎｍ程度の膜厚に堆積した。ＬＰＣＶＤ装置はホット・ウォール型で容積が１８４．５ｌで、基板挿入後の反応総面積は約４４０００ｃｍ２で有る。堆積温度は４２５℃で原料ガスとして純度９９．９９％以上のジシラン（Ｓｉ２Ｈ６）を用い、２００ｓｃｃｍ反応炉に供給した。堆積圧力は凡そ１．１Ｔｏｒｒで有り、此の条件下で硅素膜の堆積速度は０．７７ｎｍ／ｍｉｎで有った。斯様にして得られた非晶質半導体膜にキセノン塩素（ＸｅＣｌ）エキシマレーザーを照射して半導体膜の結晶化を進めた。照射レーザーエネルギー密度は４２５ｍＪ・ｃｍ−２で、半導体膜が膜厚方向全体に渡り完全溶融して微結晶化が生ずるエネルギー密度よりも１０ｍＪ・ｃｍ−２低いエネルギー密度で有った。レーザー結晶化終了後の多結晶硅素薄膜の厚みは６１．８ｎｍで有った。こうして結晶性半導体膜（多結晶硅素膜）を形成した（第一工程）後、この結晶性半導体膜を島状に加工して、後に半導体装置の能動層と成る半導体膜の島１０３を形成した。（図２−ａ）
次にパターニング加工された半導体膜の島１０３を被う様に酸化硅素膜１０４をＰＥＣＶＤ装置にてプラズマ酸化法と堆積法にて形成（第二工程）した。此の酸化硅素膜は半導体装置のゲート絶縁膜として機能する。ゲート絶縁膜形成に先立ち基板を次の手順で洗浄した。
【００２１】
（１）超音波照射に依るイソプロピルアルコール洗浄（２７℃、５分間）
（２）窒素バブリングされた純水洗浄（２７℃、５分間）
（３）アンモニア過水洗浄（８０℃、５分間）
（４）窒素バブリングされた純水洗浄（２７℃、５分間）
（５）硫酸過水洗浄（９７℃、５分間）
（６）窒素バブリングされた純水洗浄（２７℃、５分間）
（７）希釈弗酸水溶液（弗酸濃度１．６７％）洗浄（２７℃、２０秒間）
（８）窒素バブリングされた純水洗浄（２７℃、５分間）
上記８番目の純水洗浄が終了してから基板がＰＥＣＶＤ装置のプラズマ処理室に設置される迄の時間は約１５分間で有った。プラズマ処理装置は実施例１に記した物と同一で有り、第一のプラズマ酸化条件は以下の通りで有る。
【００２２】
酸素流量：Ｏ２＝１００ＳＣＣＭ
ヘリウム流量：Ｈｅ＝４９００ＳＣＣＭ （酸素濃度２．０％）
ラジオ高周波出力：ＲＦ＝５００Ｗ（０．１９Ｗ／ｃｍ２）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２１．６ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３７５℃
ガラス基板表面温度：Ｔｓｕｂ＝３５０℃
プラズマ処理時間：ｔ＝３００秒
此の条件下で硅素表面には５ｎｍ程度の酸化膜が成長して居る。プラズマ酸化が終了した後、引き続いて酸化硅素膜の堆積を行う。原料気体の流量を安定させる為にプラズマ酸化後プラズマ処理室を次の状態とした。
【００２３】
酸素流量：Ｏ２＝１２００ＳＣＣＭ
アルゴン流量：Ａｒ＝４７００ＳＣＣＭ
ＴＥＯＳ流量：ＴＥＯＳ＝１００ＳＣＣＭ
ラジオ高周波出力：ＲＦ＝０Ｗ（プラズマは立てない）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２０．９ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３７５℃
ガラス基板表面温度：Ｔｓｕｂ＝３５０℃
安定化時間：ｔ＝２０秒
此の状態に連続して、以下の条件で第二の堆積絶縁膜で有る酸化硅素膜を堆積した。
【００２４】
酸素流量：Ｏ２＝１２００ＳＣＣＭ
アルゴン流量：Ａｒ＝４７００ＳＣＣＭ
ＴＥＯＳ流量：ＴＥＯＳ＝１００ＳＣＣＭ
ラジオ高周波出力：ＲＦ＝１０００Ｗ（０．３８Ｗ／ｃｍ２）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２０．９ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３７５℃
ガラス基板表面温度：Ｔｓｕｂ＝３５０℃
堆積時間：ｔ＝３３秒
斯様にして第二工程で酸化硅素膜を形成した後、第三工程として基板を酸化性雰囲気下にて第一熱処理を行った。濃度１６％の塩化水素酸水溶液を空気中に露点で９６℃含む塩酸水蒸気空気下にて熱処理は施こされた。処理温度は３４５℃で処理時間は２時間、処理室内圧力は１気圧で有った。この塩酸に依る熱処理が終了した後、引き続いて酸化膜中のハロゲン元素を抜く目的で１時間の熱処理を継続した。この熱処理雰囲気は露点９６℃の水蒸気含有空気中で行われ、雰囲気に塩酸は含まれて居ない。熱処理温度は矢張り３４５℃で圧力は１気圧で有る。
【００２５】
斯うして第三工程が終了した後に第四工程の第二熱処理を行い、酸化膜を乾燥さた。第二熱処理はアルゴン中に水素を３％含む非酸化性雰囲気下にて１気圧、３５０℃で２時間施された。
【００２６】
第四工程終了後、直ちに基板は先に記述した平行平板容量結合型ＰＥＣＶＤ装置に導入され、半導体膜と酸化膜に対して水素プラズマ照射が施された。水素プラズマ条件は以下の通りで有る。
【００２７】
水素流量：Ｈ２＝１０００ＳＣＣＭ
ラジオ高周波出力：ＲＦ＝１００Ｗ（０．０３８Ｗ／ｃｍ２）
圧力：Ｐ＝０．５Ｔｏｒｒ
電極間距離：Ｓ＝２５ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３５０℃
ガラス基板表面温度：Ｔｓｕｂ＝３２５℃
プラズマ処理時間：ｔ＝９０秒
此の工程が終了した後に第一のプラズマ酸化膜と第二の堆積絶縁膜を合わせた酸化膜の厚みを測定したところ、その値は９３．５ｎｍで有った。斯うしてゲート絶縁膜形成と、酸化膜及び界面の改質が完了した。（図２−ｂ）
引き続いて金属薄膜に依りゲート電極１０５をスパッター法にて形成する。スパッター時の基板温度は１５０℃で有った。本実施例２では７５０ｎｍの膜厚を有するタンタル（Ｔａ）にてゲート電極を作成し、このゲート電極のシート抵抗は２．５４Ω／□で有った。次にゲート電極をマスクとして、ドナー又はアクセプターとなる不純物イオン１０６を打ち込み、ソース・ドレイン領域１０７とチャンネル形成領域１０８をゲート電極に対して自己整合的に作成する。本実施例２ではＣＭＯＳ半導体装置を作製した。ＮＭＯＳトランジスタを作製する際にはＰＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたフォスヒィン（ＰＨ３）を選び、加速電圧７０ｋＶにて水素を含んだ総イオンを５×１０１５ｃｍ−２の濃度でＮＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ。反対にＰＭＯＳトランジスタを作製する際にはＮＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたジボラン（Ｂ２Ｈ６）を選び、加速電圧７０ｋＶにて水素を含んだ総イオンを４×１０１５ｃｍ−２の濃度でＰＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ。（図２−ｃ）イオン打ち込み時の基板温度は３００℃で有る。
【００２８】
次にＰＥＣＶＤ法でＴＥＯＳ（Ｓｉ−（ＯＣＨ２ＣＨ３）４）と酸素を原料気体として、基板温度３００℃で層間絶縁膜１０９を堆積した。層間絶縁膜は二酸化硅素膜から成り、その膜厚は凡そ５００ｎｍで有った。層間絶縁膜堆積後、層間絶縁膜の焼き締めとソース・ドレイン領域に添加された不純物元素の活性化を兼ねて、窒素雰囲気下３５０℃にて２時間の熱処理を施した。最後にコンタクト・ホールを開穴し、スパッター法で基板温度を１８０℃としてアルミニウムを堆積し、配線１１０を作成して薄膜半導体装置が完成した。（図２−ｄ）
この様にして作成した薄膜半導体装置の伝達特性を測定した。測定した半導体装置のチャンネル形成領域の長さは１０μｍで幅は１０μｍで有った。伝達特性の測定は室温にて行われた。ＮＭＯＳトランジスタのＶｄｓ＝８Ｖに於ける飽和領域より求めた移動度は１２９±７ｃｍ２・Ｖ−１・ｓ−１で有り、閾値電圧は３．００１±０．１７６Ｖ、サブスレーシュホールド・スイングは０．３６５±０．０６７Ｖで有った。又、ＰＭＯＳトランジスタのＶｄｓ＝−８Ｖに於ける飽和領域より求めた移動度は８４±２ｃｍ２・Ｖ−１・ｓ−１で有り、閾値電圧は−２．０５４±０．１６８Ｖ、サブスレーシュホールド・スイングは０．４４６±０．０４８Ｖで有った。此に対してプラズマ酸化を酸素１００％で３０秒間行った比較例（従来技術に相当、此の時プラズマ酸化膜は２ｎｍ程度）ではＮＭＯＳの移動度は７３±６ｃｍ２・Ｖ−１・ｓ−１で有り、閾値電圧は３．７９１±０．３０８Ｖ、サブスレーシュホールド・スイングは０．５５６±０．１２４Ｖで有った。又、比較例のＰＭＯＳの移動度は７５±２ｃｍ２・Ｖ−１・ｓ−１で有り、閾値電圧は−３．２８７±０．４３９Ｖ、サブスレーシュホールド・スイングは０．９７９±０．３２５Ｖで有った。此の例が示す様に本願発明に依りＮ型とＰ型の両半導体装置共に大きな移動度を有し、急峻なサブスレーシュホールド特性を示す優良な薄膜半導体装置をばらつき無く安定的に製造出来る様に成った。然も界面遷移領域の酸化膜質が高い為に酸化膜の信頼性が良く、超寿命の薄膜半導体装置を汎用ガラス基板を使用し得る低温工程にて、簡便且つ容易に作成し出来る様に成った。
【００２９】
【発明の効果】
以上詳述してきた様に、従来低品質で有った界面遷移領域の高品質化が本願発明に依り可能と化し、薄膜半導体装置の高性能化を簡便に実現した。これに依り薄膜トランジスタに代表される半導体装置の高速動作や省エネ化を促進し、同時に半導体装置の動作安定性をも高めるとの効果が認められる。
【図面の簡単な説明】
【図１】 本願発明の効果を確認した図。
【図２】 本願発明の製造工程を説明した図。
【符号の説明】
１０１・・・基板
１０２・・・下地保護膜
１０３・・・半導体膜の島
１０４・・・酸化硅素膜
１０５・・・ゲート電極
１０６・・・不純物イオン
１０７・・・ソース・ドレイン領域
１０８・・・チャネル形成領域
１０９・・・層間絶縁膜
１１０・・・配線
Claims (5)
- 絶縁性物質を含む基板上に硅素単体または硅素を主体とする半導体物質を含む半導体膜を形成する第一工程と、
前記基板の温度を４５０℃以下に保ちながら希ガスと酸化性気体との混合気体からなるプラズマを前記半導体膜に照射し、連続してプラズマ化学気相堆積法にて酸化硅素を含む絶縁膜を前記半導体膜上に堆積する第二工程と、を含み、
前記プラズマのプラズマ源が１３．５６ＭＨｚのラジオ波であり、前記プラズマ源は前記半導体膜の上部に位置する電極に印加され、前記混合気体中の希ガスはヘリウムであり、前記混合気体中に占める酸化性気体の割合は１％以上６％以下であることを特徴とする薄膜半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記半導体膜が多結晶膜であることを特徴とする薄膜半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法において、
前記第二工程中の基板温度が４２５℃以下であることを特徴とする薄膜半導体装置の製造方法。 - 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
前記酸化性気体の前記混合気体中に占める割合が１．５％以上４．５％以下であることを特徴とする薄膜半導体装置の製造方法。 - 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
前記酸化性気体の前記混合気体中に占める割合が２％以上４％以下であることを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26213098A JP3837935B2 (ja) | 1998-09-16 | 1998-09-16 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26213098A JP3837935B2 (ja) | 1998-09-16 | 1998-09-16 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091590A JP2000091590A (ja) | 2000-03-31 |
| JP3837935B2 true JP3837935B2 (ja) | 2006-10-25 |
Family
ID=17371479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26213098A Expired - Fee Related JP3837935B2 (ja) | 1998-09-16 | 1998-09-16 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3837935B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190029791A (ko) * | 2009-12-25 | 2019-03-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4377139B2 (ja) | 2003-02-19 | 2009-12-02 | 株式会社 日立ディスプレイズ | 表示装置 |
| JP4554378B2 (ja) * | 2005-01-21 | 2010-09-29 | 富士通セミコンダクター株式会社 | 窒化膜の形成方法、半導体装置の製造方法及びキャパシタの製造方法 |
| JP2007165731A (ja) * | 2005-12-15 | 2007-06-28 | Toshiba Corp | 絶縁膜の製造方法、薄膜トランジスタの製造方法及び液晶表示デバイスの製造方法 |
| JP2008028252A (ja) * | 2006-07-24 | 2008-02-07 | Toshiba Matsushita Display Technology Co Ltd | 半導体層の処理方法、半導体層の処理装置、薄膜トランジスタの製造方法及び薄膜トランジスタの製造装置 |
-
1998
- 1998-09-16 JP JP26213098A patent/JP3837935B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190029791A (ko) * | 2009-12-25 | 2019-03-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작 방법 |
| KR102111309B1 (ko) * | 2009-12-25 | 2020-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091590A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004079826A1 (ja) | 薄膜トランジスタの製造方法、及び表示装置と電子機器 | |
| JPH06232158A (ja) | 薄膜トランジスタ及びその作製方法 | |
| WO2004107431A1 (ja) | 絶縁膜の改質方法 | |
| WO2003056622A1 (fr) | Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs | |
| JPH04165679A (ja) | 絶縁ゲイト型半導体装置 | |
| US6777354B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3837935B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3837938B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3837934B2 (ja) | 半導体装置の製造方法 | |
| JP3359794B2 (ja) | 半導体装置の作製方法 | |
| JP2000269133A (ja) | 薄膜半導体装置の製造方法 | |
| JP3837937B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3941316B2 (ja) | 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器 | |
| JP2001210828A (ja) | 薄膜半導体装置の製造方法 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JP3707287B2 (ja) | 半導体装置の製造方法 | |
| JP3603611B2 (ja) | 半導体装置の製造方法 | |
| JP4214989B2 (ja) | 半導体装置の製造方法 | |
| JP3874815B2 (ja) | 半導体装置の作製方法 | |
| Higashi et al. | Development of high-performance polycrystalline silicon thin-film transistors (TFTs) using defect control process technologies | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JP4281753B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3648998B2 (ja) | 半導体装置の製造方法 | |
| JP2004241784A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060724 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |