KR102111309B1 - 반도체 장치 제작 방법 - Google Patents

반도체 장치 제작 방법 Download PDF

Info

Publication number
KR102111309B1
KR102111309B1 KR1020197007447A KR20197007447A KR102111309B1 KR 102111309 B1 KR102111309 B1 KR 102111309B1 KR 1020197007447 A KR1020197007447 A KR 1020197007447A KR 20197007447 A KR20197007447 A KR 20197007447A KR 102111309 B1 KR102111309 B1 KR 102111309B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
insulating layer
transistor
drain electrode
Prior art date
Application number
KR1020197007447A
Other languages
English (en)
Other versions
KR20190029791A (ko
Inventor
순페이 야마자키
히로미치 고도
다이스케 가와에
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20190029791A publication Critical patent/KR20190029791A/ko
Application granted granted Critical
Publication of KR102111309B1 publication Critical patent/KR102111309B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

산화물 반도체층, 상기 산화물 반도체층에 전기적으로 접속된 소스 전극 및 드레인 전극, 상기 산화물 반도체층, 상기 소스 전극 및 상기 드레인 전극을 덮는 게이트 절연층, 및 상기 게이트 절연층 위의 게이트 전극을 포함하는 반도체 장치가 제공된다. 상기 산화물 반도체층의 두께는 1nm 이상 10nm 이하이다. 상기 게이트 절연층은 상기 게이트 절연층에 이용된 재료의 비유전율이 εr이고 상기 게이트 절연층의 두께가 d일 때,εr/d가 0.08(nm-1) 이상 7.9(nm-1) 이하인 관계를 만족한다. 상기 소스 전극과 상기 드레인 전극 사이의 간격이 10nm 이상 1㎛ 이하이다.

Description

반도체 장치 제작 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명의 기술 분야는 반도체 장치 및 상기 반도체 장치를 제작하기 위한 방법에 관한 것이다. 본 명세서의 반도체 장치들은 반도체 특성들을 활용하여 기능하는 일반적인 소자들 및 장치들을 나타냄을 유념한다.
다양한 응용들에 이용되는 매우 다양한 금속 산화물들이 존재한다. 인듐 산화물이 잘 알려진 재료이고, 액정 표시 장치들 등에 요구되는 투명 전극들에 대한 재료로서 이용된다.
일부 금속 산화물들은 반도체 특성들을 가진다. 반도체 특성들을 가진 이러한 금속 산화물들의 예들은 산화 텅스텐, 산화 주석, 산화 인듐, 산화 아연 등을 포함한다. 채널 형성 영역이 이러한 금속 산화물을 이용하여 형성되는 박막 트랜지스터는 이미 알려져 있다(예를 들면, 특허 문헌들 1 내지 4와 비특허 문헌 1 등을 참조).
단원계 산화물뿐만 아니라 다원계 산화물들이 금속 산화물들로서 알려져 있다. 예를 들면, 동족열을 가진 InGaO3(ZnO)m(m은 자연수)이 In, Ga 및 Zn을 포함하는 다원계 산화물 반도체로서 알려져 있다(예를 들면, 비특허 문헌들 2 내지 4 등을 참조).
그 외에도, 이러한 In-Ga-Zn계 산화물을 포함하는 산화물 반도체도 또한 박막 트랜지스터의 채널 형성 영역에 적용될 수 있음이 판명되었다(예를 들면, 특허 문헌 5, 비특허 문헌들 5 및 6 등 참조).
[참조]
[특허 문헌]
[특허 문헌 1] 일본 공개 특허 출원 제S60-198861호
[특허 문헌 2] 일본 공개 특허 출원 제H8-264794호
[특허 문헌 3] PCT 국제 출원의 일본 번역문 제H11-505377호
[특허 문헌 4] 일본 공개 특허 출원 제2000-150900호
[특허 문헌 5] 일본 공개 특허 출원 제2004-103957호
[비특허 문헌]
[비특허 문헌 1] 1996년 6월 17일, Appl. Phys. Lett.,의 제68권 3650쪽 내지 3652쪽에서, M. W. Prins, K. O. Grosse-Holz, G Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, 및 R. M. Wolf에 의한 "A ferroelectric transparent thin-film transistor"
[비특허 문헌 2] 1991년, J. Solid State Chem.,의 제93권 298쪽 내지 315쪽에서, M. Nakamura, N. Kimizuka 및 T. Mohri에 의한 "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃"
[비특허 문헌 3] 1995년, J. Solid State Chem.,의 제116권 170쪽 내지 178쪽에서, N. Kimizuka, M. Isobe 및 M. Nakamura에 의한 "Syntheses and Single-Crystal Data of Homologous Compounds, In203(ZnO)m (m = 3, 4, and 5), InGa03(ZnO)3, and Ga203(ZnO)m (m = 7, 8, 9, and 16) in the In203-ZnGa204-ZnO System"
[비특허 문헌 4] 1993년, KOTAI BUTSURI (SOLID STATE PHYSICS)의 제28권 317쪽 내지 327쪽에서, M. Nakamura, N. Kimizuka, T. Mohri 및 M. Isobe에 의한 "Syntheses and crystal structures of new homologous compounds, indium iron zinc oxides (InFe03(ZnO)m) (m: natural number) and related compounds"
[비특허 문헌 5] 2003년, SCIENCE의 제300권 1269쪽 내지 1272쪽에서, K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano 및 H. Hosono에 의한 "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"
[비특허 문헌 6] 2004년, NATURE의 제432권 488쪽 내지 492쪽에서, K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano 및 H. Hosono에 의한 "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"
트랜지스터의 고속 동작, 저전력 소비, 비용 감소 등을 달성하기 위해, 트랜지스터를 소형화하는 것이 필요하다.
트랜지스터가 소형화되는 경우에, 쇼트-채널 효과가 중요한 문제가 된다. 여기서, 상기 쇼트-채널 효과는 트랜지스터의 소형화로 분명해지는 전기 특성들의 열화(채널 길이(L)의 감소)를 나타낸다. 상기 쇼트-채널 효과는 소스에 대한 드레인의 전계의 효과로부터 유발된다. 상기 쇼트-채널 효과의 특정 예들은 임계 전압의 감소, 부임계 스윙(S 값)의 증가, 누설 전류의 증가 등이다.
산화물 반도체가 낮은 캐리어 밀도를 가지고, 임계 전압의 감소와 같은 쇼트-채널 효과가 유발될 가능성이 있다. 따라서, 실리콘과 같은 재료를 포함하는 트랜지스터의 경우에 지금까지 유발되지 않았던 문제가 발생할 것이다.
이러한 관점에서, 개시된 발명의 일 실시예의 목적은, 양호한 특성들을 유지하고, 소형화를 달성하고, 산화물 반도체를 포함하는 반도체 장치를 제공하는 것이다.
예를 들면, 개시된 발명의 일 실시예는, 산화물 반도체층; 상기 산화물 반도체층에 전기적으로 접속된 소스 전극 및 드레인 전극; 상기 산화물 반도체층, 상기 소스 전극, 및 상기 드레인 전극을 덮는 게이트 절연층; 및 상기 게이트 절연층 위의 게이트 전극을 포함하는 반도체 장치이다. 상기 산화물 반도체층의 두께는 1nm 이상 10nm 이하이다. 상기 게이트 절연층은 상기 게이트 절연층에 이용된 재료의 비유전율이 εr이고 상기 게이트 절연층의 두께가 d일 때,εr/d가 0.08(nm-1) 이상 7.9(nm-1) 이하인 관계식을 만족한다. 상기 소스 전극과 상기 드레인 전극 사이의 간격이 10nm 이상 1㎛ 이하이다.
상기 구조에서, 상기 소스 전극 및 상기 드레인 전극 각각은 상기 소스 전극 및 상기 드레인 전극의 측면들을 산화하여 형성되는 산화물 영역을 가지는 것이 바람직하다. 상기 구조에서, 상기 소스 전극 및 상기 드레인 전극의 상기 산화물 영역들은 300MHz 이상 300GHz 이하의 고주파수 전력 및 산소와 아르곤의 혼합 가스로 플라즈마 처리에 의해 형성되는 것이 바람직하다.
상기 구조에서, 상기 산화물 반도체층에는 상기 플라즈마 처리에 의해 산소가 공급되는 것이 바람직하다.
상기 구조에서, 상기 소스 전극 및 상기 드레인 전극과 실질적으로 동일한 평면 형상을 가지는 절연층이 상기 소스 전극 및 상기 드레인 전극 위에 형성되는 것이 또한 바람직하다. 여기서, 표현 "실질적으로 동일한(substantially the same)"은 반드시 엄밀한 의미로 정확히 동일한 것을 의미하지 않는다. 예를 들면, 단일 에칭 공정에 의해 이루어질 때와 같은 차이가 수용 가능하다.
상기 구조에서, 오프 전류 밀도는 100zA/㎛ 이하가 바람직하다. 여기서, 용어 "오프 전류 밀도(off current density)"는 오프 전류가 트랜지스터의 채널 폭으로 나누어지는 방식으로 획득된 값을 의미한다.
상기 구조에서, 상기 반도체 장치는 1nm 이하의 산술 평균 편차를 가진 표면 상에 형성되는 것이 바람직하다.
개시된 발명의 다른 실시예는, 기판 위에 산화물 반도체층을 형성하는 단계; 상기 산화물 반도체층에 전기적으로 접속된 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 상기 드레인 전극의 측면들을 산화시킨 후 상기 산화물 반도체층, 상기 소스 전극 및 상기 드레인 전극을 덮는 게이트 절연층을 형성하는 단계; 및 상기 게이트 절연층 위에 게이트 전극을 형성하는 단계를 포함하는 반도체 장치 제작 방법이다.
상기 구조에서, 상기 소스 전극 및 상기 드레인 전극의 상기 측면들은 300MHz 이상 300GHz 이하의 고주파수 전력 및 산소와 아르곤의 혼합 가스로 플라즈마 처리에 의해 산화되는 것이 바람직하다.
상기 구조에서, 상기 산화물 반도체층에는 상기 플라즈마 처리에 의해 산소가 공급되는 것이 바람직하다. 상기 구조에서, 상기 산화물 반도체층에서 수소를 저감하기 위한 공정이 상기 플라즈마 처리 전에 수행되는 것이 바람직하다.
상기 구조에서, 상기 산화물 반도체층의 두께가 1nm 이상 10nm 이하이고, 상기 게이트 절연층은 상기 게이트 절연층에 이용된 재료의 비유전율이 εr이고, 상기 게이트 절연층의 두께가 d일 때,εr/d가 0.08(nm-1) 이상 7.9(nm-1) 이하인 관계식을 만족하고, 상기 소스 전극과 상기 드레인 전극 사이의 간격이 10nm 이상 1㎛ 이하인 것이 바람직하다.
상기 구조에서, 상기 소스 전극 및 상기 드레인 전극과 실질적으로 동일한 평면 형상을 가지는 절연층이 상기 소스 전극 및 상기 드레인 전극 위에 형성되는 것이 또한 바람직하다.
상기 구조에서, 표면이 1nm 이하의 산술 평균 편차를 가지는 기판이 상기 반도체 장치의 상기 기판에 이용되는 것이 바람직하다.
이 명세서 등에서, "위(over)" 또는 "아래(below)"와 같은 용어는 구성요소가 다른 구성요소 "직상(directly on)" "직하(directly under)"에 반드시 배치되는 것을 의미하지 않음을 유념한다. 예를 들면, 표현 "게이트 절연층 위의 게이트 전극(a gate electrode over a gate insulating layer)"은 상기 게이트 절연층과 상기 게이트 전극층 사이에 구성요소가 배치되는 경우를 배제하지 않는다. 또한, 용어 "위" 및 "아래"는 설명들의 편의를 위해 이용될 뿐이며 이들이 다르게 지정되지 않는 한 구성요소들의 위치들이 반대로 될 수 있는 경우를 포함할 수 있다.
그 외에도, 이 명세서 등에서, 용어 "전극(electrode)" 또는 "배선(wiring)"은 구성요소들의 기능을 제한하지 않는다. 예를 들면, "전극"은 "배선"의 일부로서 이용될 수 있고, "배선"은 "전극"의 일부로서 이용될 수 있다. 또한, 용어 "전극" 또는 "배선"은 복수의 "전극들"과 "배선들"이 집적 방식으로 형성될 수 있는 경우를 포함할 수 있다.
"소스(source)" 및 "드레인(drain)"의 기능들은 때때로, 예를 들면 반대 극성을 가진 트랜지스터가 이용되거나 전류 흐름의 방향이 회로 동작에서 변경될 때 서로 교체될 수 있다. 따라서, 용어들 "소스" 및 "드레인"은 이 명세서에서 각각 상기 드레인 및 상기 소스를 표시할 때 이용될 수 있다.
이 명세서 등에서, 용어 "전기적으로 접속(electrically connected)"은 구성요소들이 "임의의 전기적 기능을 가진 대상(an object having any electrical function)"을 통해 접속되는 경우를 포함함을 유념한다. 전기 신호들이 상기 대상을 통해 접속된 구성요소들 사이에서 송신 및 수신될 수 있는 한 "임의의 전기적 기능을 가진 대상"에 관한 특정 제약은 존재하지 않는다.
"임의의 전기적 기능을 가진 대상"의 예들은 전극 및 배선뿐만 아니라, 트랜지스터, 레지스터, 인덕터, 커패시터, 및 여러 기능들을 가진 소자들과 같은 스위칭 소자이다.
개시된 발명의 일 실시예에 따라, 상기 산화물 반도체층 및 상기 게이트 절연층의 상기 두께들, 상기 소스 전극과 상기 드레인 전극의 상기 간격 등은 그들 각각의 미리 결정된 범위들에 있고, 그에 의해 양호한 특성들을 유지하고 소형화를 달성하는 반도체 장치가 제공될 수 있다.
산소가 산화물 반도체층에 공급되고 소스 전극 및 드레인 전극의 측면들이 산화되는 경우에, 상기 게이트 절연층의 두께 또는 그것으로의 결함 있는 커버리지의 감소에 의해 유발될 수 있는 게이트 전극과 상기 소스 또는 드레인 전극 사이의 쇼트 회로를 방지하는 것이 가능하다.
절연층이 상기 소스 전극 및 상기 드레인 전극 위에 제공되는 경우에, 상기 게이트 전극과 사이 소스 전극 사이 및 상기 게이트 전극과 상기 드레인 전극 사이에 형성되는 커패시턴스가 감소되고, 그에 의해 상기 반도체 장치가 더욱 고속으로 동작할 수 있다.
이러한 방식으로, 개시된 발명의 일 실시예에 따라, 양호한 특성들을 유지하고 소형화를 달성하는 반도체 장치가 제공될 수 있다.
도 1a 내지 도 1d는 반도체 장치들의 단면도들.
도 2a 내지 도 2e는 반도체 장치의 제작 단계들을 도시한 단면도들.
도 3a 내지 도 3e는 반도체 장치의 제작 단계들을 도시한 단면도들.
도 4a 내지 도 4e는 반도체 장치의 제작 단계들을 도시한 단면도들.
도 5a 및 도 5b는 반도체 장치들의 회로도들.
도 6a 및 도 6b는 반도체 장치들의 회로도들.
도 7a1, 도 7a2 및 도 7b는 반도체 장치들의 회로도들.
도 8a 및 도 8b는 반도체 장치들의 회로도들.
도 9a 내지 도 9f는 반도체 장치를 포함하는 전자 장치를 각각 도시한 도면들.
도 10a 내지 도 10c는 계산 결과들을 도시한 도면들.
도 11은 채널 길이 L(nm)의 요구된 하한을 도시한 도면.
도 12는 트랜지스터의 스위칭 속도와 그 채널 길이 L 사이의 관계를 도시한 도면.
이후, 본 발명의 실시예들은 도면들을 참조하여 기술될 것이다. 본 발명은 다음의 기술에 제한되지 않고 본 기술분야의 통상의 기술자들은 본 발명의 사상 및 범위를 벗어나지 않고 모드들 및 상세들이 다양한 방식들로 변형될 수 있다는 것을 쉽게 알 것임을 유념한다. 따라서, 본 발명은 하기의 실시예들의 기술에 제한되는 것으로서 해석되어서는 안 된다.
용이한 이해를 위해, 도면들 등에 도시된 각각의 구성요소의 위치, 크기, 범위 등은 일부 경우들에서 정확하게 표현되지 않음을 유념한다. 따라서, 개시된 발명은 도면들 등에 개시된 위치, 크기 및 범위 등에 반드시 제한될 필요가 없다.
이 명세서 등에서, "제 1(first)", "제 2(second)" 및 "제 3(third)"과 같은 서수들은 구성요소들 사이의 혼동을 회피하기 위해 이용되고, 상기 용어들은 구성요소들을 수적으로 제한하는 것이 아니다.
[실시예 1]
이 실시예에서, 개시된 발명의 일 실시예에 따른 반도체 장치의 구조가 도 1a 내지 도 1d를 참조하여 기술될 것이다. 탑-게이트형 트랜지스터가 예로서 기술되지만, 트랜지스터의 구조는 탑-게이트형 구조에 제한되지 않음을 유념한다.
도 1a는 반도체 장치의 구조예를 도시한다. 트랜지스터(250)는 기판(200) 위에 제공된 산화물 반도체층(206a); 상기 산화물 반도체층(206a)에 전기적으로 접속된 소스 또는 드레인 전극(208a) 및 소스 또는 드레인 전극(208b); 상기 산화물 반도체층(206a), 상기 소스 또는 드레인 전극(208a), 및 상기 소스 또는 드레인 전극(208b)을 덮도록 제공된 게이트 절연층(212); 및 상기 산화물 반도체층(206a)과 중첩하도록 상기 게이트 절연층(212) 위에 제공된 게이트 전극(214)을 포함한다. 층간 절연층(216) 및 층간 절연층(218)이 상기 트랜지스터(250)를 덮도록 제공된다. 하지(base)의 역할을 하는 절연층(202)이 상기 기판(200)과 상기 산화물 반도체층(206a) 사이에 제공될 수 있음을 유념한다.
상기 트랜지스터(250)에서, 상기 산화물 반도체층(206a)은 비정질 구조를 가진다. 상기 트랜지스터(250)의 채널 길이(L)는 10nm 이상 1000nm 이하, 바람직하게, 10nm 이상 70nm 이하로 설정된다. 이것은 상기 트랜지스터의 상기 채널 길이가 짧아질 때 고속 동작 및 저전력 소비와 같은 유리한 효과들이 얻어질 수 있기 때문이다. 상기 산화물 반도체층(206a)의 두께(tos)는 1nm 이상 50nm 이하, 바람직하게 1nm 이상 30nm 이하, 더욱 바람직하게 1nm 이상 10nm 이하(예를 들면, 3nm 이상 10nm 이하)로 설정된다. 이것은, 이러한 두께를 가진 상기 산화물 반도체층(206a)이 이용될 때 소형화로 인한 쇼트-채널 효과가 억제될 수 있기 때문이다.
상기 게이트 절연층(212)의 두께(tox)는, 상기 게이트 절연층(212)에 이용된 재료의 비유전율이 εr이고 상기 게이트 절연층(212)의 상기 두께가 d일 때,εr/d가 0.08(nm-1) 이상 7.9(nm-1) 이하, 바람직하게 0.26(nm-1) 이상 7.9(nm-1) 이하, 더욱 바람직하게 1.3(nm-1) 이상 7.9(nm-1) 이하인 관계식을 만족하는 두께로 설정될 수 있다. 상기 관계식이 만족될 때, 상기 트랜지스터의 동작은 충분히 보장될 수 있다. 예를 들면, 상기 게이트 절연층(212)이 산화 실리콘(상기 비유전율은 약 3.9인 것으로 가정)을 이용하여 형성되는 경우에, 상기 게이트 절연층(212)의 상기 두께는 0.5nm 이상 50nm 이하, 바람직하게, 0.5nm 이상 15nm 이하, 더욱 바람직하게 0.5nm 이상 3nm 이하로 설정될 수 있다.
상기 게이트 절연층(212)에 대한 재료로서, 산화 하프늄 또는 산화 탄탈과 같은 고유전 상수(고-k 재료)를 가진 재료가 이용되는 것이 바람직함을 유념한다. 이러한 재료를 이용하여, 상기 게이트 절연층(212)의 상기 두께가 충분히 보장될 때에도 상기 관계식이 만족될 수 있고, 상기 트랜지스터의 동작을 희생하지 않고 게이트 누설이 억제될 수 있다.
도 1b는 도 1a의 상기 반도체 장치의 변형예를 도시한다. 트랜지스터(350)는 기판(300) 위에 제공된 제 1 산화물 반도체층(304a) 및 제 2 산화물 반도체층(306a); 상기 제 1 산화물 반도체층(304a) 및 상기 제 2 산화물 반도체층(306a)에 전기적으로 접속된 소스 또는 드레인 전극(308a) 및 소스 또는 드레인 전극(308b); 상기 제 2 산화물 반도체층(306a), 상기 소스 또는 드레인 전극(308a), 및 상기 소스 또는 드레인 전극(308b)을 덮도록 제공된 게이트 절연층(312); 및 상기 제 2 산화물 반도체층(306a)과 중첩하도록 상기 게이트 절연층(312) 위에 제공된 게이트 전극(314)을 포함한다. 층간 절연층(316) 및 층간 절연층(318)이 상기 트랜지스터(350)를 덮도록 제공된다. 하지의 역할을 하는 절연층(302)이 상기 기판(300)과 상기 제 1 산화물 반도체층(304a) 사이에 제공될 수 있음을 유념한다.
도 1b에 도시된 구조 및 도 1a에 도시된 구조는 상기 산화물 반도체층의 결정도가 서로 상이하다. 도 1a의 상기 산화물 반도체층(206a)의 상기 결정도는 비정질인 반면, 도 1b의 상기 제 1 산화물 반도체층(304a) 및 상기 제 2 산화물 반도체층(306a) 각각은 결정 영역이 제공되는 구조를 가진다. 상기 결정 영역은, 상기 산화물 반도체층의 표면에 실질적으로 평행한 ab 면을 가지고, 일부 경우들에서 상기 표면에 실질적으로 수직인 방향으로 c축 배향되는 결정을 포함한다. 여기서, "실질적으로 평행한 방향(substantially parallel direction)"은 평행 방향에서 ±10° 내의 방향을 의미하고, "실질적으로 수직인 방향(substantially perpendicular direction)"은 수직 방향에서 ±10°내의 방향을 의미한다.
도 1b에 도시된 바와 같이, 상기 트랜지스터의 결정을 가진 상기 산화물 반도체층을 이용하여, 전계-효과 이동도 μ > 100cm2/V·s가 달성될 수 있다. 따라서, 도 1b에 도시된 상기 반도체 장치는 고속 동작이 요구되는 논리 회로에 적합하다.
상기 트랜지스터의 상기 채널 길이, 상기 산화물 반도체층의 상기 두께, 및 상기 게이트 절연층의 상기 두께와 같은 조건들은 도 1a와 동일하다.
상기 산화물 반도체층이 2층 구조를 가지는 경우가 도 1b에 도시되었지만, 개시된 발명의 일 실시예는 이 구조에 제한되지 않음을 유념한다. 필요한 두께가 상기 제 1 산화물 반도체층(304a)에 의해서만 보장될 수 있는 경우에, 상기 제 2 산화물 반도체층(306a)은 불필요하다. 즉, 상기 산화물 반도체층은 결정 영역을 가진 산화물 반도체층의 단층 구조를 가질 수 있다.
도 1c는 도 1a의 상기 반도체 장치의 변형예를 도시한다. 트랜지스터(450)는 기판(400) 위에 제공된 산화물 반도체층(406a); 상기 산화물 반도체층(406a)에 전기적으로 접속된 소스 또는 드레인 전극(408a) 및 소스 또는 드레인 전극(408b); 상기 소스 또는 드레인 전극(408a) 및 상기 소스 또는 드레인 전극(408b)의 상부들을 덮도록 제공된 절연층(410a) 및 절연층(410b); 상기 산화물 반도체층(406a), 상기 소스 또는 드레인 전극(408a), 상기 소스 또는 드레인 전극(408b) 등을 덮도록 제공된 게이트 절연층(412); 및 상기 산화물 반도체층(406a)과 중첩하도록 상기 게이트 절연층(412) 위에 제공된 게이트 전극(414)을 포함한다. 층간 절연층(416) 및 층간 절연층(418)이 상기 트랜지스터(450)를 덮도록 제공된다. 하지의 역할을 하는 절연층(402)이 상기 기판(400)과 상기 산화물 반도체층(406a) 사이에 제공될 수 있음을 유념한다.
도 1c에 도시된 구조는 상기 절연층(410a) 및 상기 절연층(410b)의 존재에서 도 1a에 도시된 구조와 상이하다. 상기 절연층(410a) 및 상기 절연층(410b)이 제공될 때, 상기 게이트 전극(414)과 상기 소스 또는 드레인 전극(408a) 사이 및 상기 게이트 전극(414)과 상기 소스 또는 드레인 전극(408b) 사이에 형성되는 커패시턴스가 감소될 수 있다.
상기 소스 또는 드레인 전극(408a) 및 상기 소스 또는 드레인 전극(408b)은 각각 산화물 영역(411a) 및 산화물 영역(411b)을 가지며, 그 부분들에서 상기 소스 또는 드레인 전극(408a) 및 상기 소스 또는 드레인 전극(408b)은 상기 게이트 절연층(412)과 접촉한다. 상기 산화물 영역들로, 상기 게이트 절연층의 두께 및 그것으로의 결함 있는 피복성의 감소에 의해 유발될 수 있는 상기 게이트 전극(414)과 상기 소스 또는 드레인 전극(408a) 사이 및 상기 게이트 전극(414)과 상기 소스 또는 드레인 전극(408b) 사이의 단락 회로를 방지하는 것이 가능하다. 또한, 상기 산화물 반도체층(406a)과 상기 소스 또는 드레인 전극(408a) 사이의 계면과 상기 산화물 반도체층(406a)과 상기 소스 또는 드레인 전극(408b) 사이의 계면의 전계를 감소시키는 것이 가능하다.
상기 트랜지스터의 상기 채널 길이, 상기 산화물 반도체층의 상기 두께 및 상기 게이트 절연층의 상기 두께와 같은 조건들은 도 1a와 동일하다.
도 1d는 도 1b의 상기 반도체 장치의 변형예를 도시한다. 대안적으로, 도 1d는 도 1c의 상기 반도체 장치의 변형예를 도시한다. 트랜지스터(550)는 기판(500) 위에 제공된 제 1 산화물 반도체층(504a) 및 제 2 산화물 반도체층(506a); 상기 제 1 산화물 반도체층(504a) 및 상기 제 2 산화물 반도체층(506a)에 전기적으로 접속된 소스 또는 드레인 전극(508a), 및 소스 또는 드레인 전극(508b); 상기 소스 또는 드레인 전극(508a) 및 상기 소스 또는 드레인 전극(508b)의 상부들을 덮도록 제공된 절연층(510a) 및 절연층(510b); 상기 제 2 산화물 반도체층(506a), 상기 소스 또는 드레인 전극(508a), 상기 소스 또는 드레인 전극(508b) 등을 덮도록 제공된 게이트 절연층(512); 및 상기 제 2 산화물 반도체층(506a)과 중첩하도록 상기 게이트 절연층(512) 위에 제공된 게이트 전극(514)을 포함한다. 층간 절연층(516) 및 층간 절연층(518)이 상기 트랜지스터(550)를 덮도록 제공된다. 하지의 역할을 하는 절연층(502)이 상기 기판(500)과 상기 제 2 산화물 반도체층(506a) 사이에 제공될 수 있음을 유념한다.
도 1d에 도시된 구조는 상기 절연층(510a) 및 상기 절연층(510b)의 존재에서 도 1b에 도시된 구조와 상이하다. 상기 절연층(510a) 및 상기 절연층(510b)이 제공될 때, 상기 게이트 전극(514)과 상기 소스 또는 드레인 전극(508a) 사이 및 상기 게이트 전극(514)과 상기 소스 또는 드레인 전극(508b) 사이에 형성되는 커패시턴스가 감소될 수 있다.
상기 소스 또는 드레인 전극(508a) 및 상기 소스 또는 드레인 전극(508b)은 각각 상기 소스 또는 드레인 전극(508a) 및 상기 소스 또는 드레인 전극(508b)은 상기 게이트 절연층(512)과 접하는 부분들에서 산화물 영역(511a) 및 산화물 영역(511b)을 가진다. 상기 산화물 영역들로, 상기 게이트 절연층의 두께 및 그것으로의 결함 있는 피복성의 감소에 의해 유발될 수 있는 상기 게이트 전극과 상기 소스 전극 사이 및 상기 게이트 전극과 상기 드레인 전극 사이의 단락 회로를 방지하는 것이 가능하다.
도 1d에 도시된 상기 구조 및 상기 도 1c에 도시된 상기 구조는 상기 산화물 반도체층의 결정도가 서로 상이하다. 도 1d의 상기 제 1 산화물 반도체층(504a) 및 상기 제 2 산화물 반도체층(506a) 각각은 결정 영역이 제공되는 구조를 가진다. 상기 결정 영역은, 상기 산화물 반도체층의 표면에 실질적으로 평행한 ab 면을 가지고, 일부 경우들에서 상기 표면에 실질적으로 수직인 방향으로 c축 배향되는 결정을 포함한다. 여기서, "실질적으로 평행한 방향"은 평행 방향에서 ±10° 내의 방향을 의미하고, "실질적으로 수직인 방향"은 수직 방향에서 ±10° 내의 방향을 의미한다.
도 1d에 도시된 바와 같이, 상기 트랜지스터의 결정 영역을 가진 상기 산화물 반도체층을 이용하여, 전계-효과 이동도 μ > 100cm2/V·s가 달성될 수 있다. 따라서, 도 1d에 도시된 상기 반도체 장치는 고속 동작이 요구되는 논리 회로에 적합하다.
상기 트랜지스터의 상기 채널 길이, 상기 산화물 반도체층의 상기 두께 및 상기 게이트 절연층의 상기 두께와 같은 조건들은 도 1a와 동일하다.
상기 산화물 반도체층이 2층 구조를 가지는 경우가 도 1d에 도시되었지만, 개시된 발명의 일 실시예는 이 구조에 제한되지 않음을 유념한다. 필요한 두께는 상기 제 1 산화물 반도체층(504a)에 의해서만 보장될 수 있는 경우에, 상기 제 2 산화물 반도체층(506a)은 불필요하다. 즉, 상기 산화물 반도체층은 결정 영역을 가진 산화물 반도체층의 단층 구조를 가질 수 있다.
이 실시예에 기술된 상기 구조는 소형화에 적합하다. 이 구조를 이용하여, 산화물 반도체를 포함하는 반도체 장치는 양호한 특성들을 유지할 수 있고 소형화를 달성할 수 있다.
이 실시예에 기술된 구조들, 방법들 등은 다른 실시예들에 기술된 구조들, 방법들 등 중 어느 것과 적합하게 조합될 수 있다.
[실시예 2]
이 실시예에서, 산화물 반도체(특히, 비정질 구조)를 포함하는 반도체 장치를 제작하기 위한 방법이 기술될 것이다. 특히, 도 1a의 상기 반도체 장치를 제작하기 위한 방법이 도 2a 내지 도 2e를 참조하여 기술될 것이다. 탑-게이트형 트랜지스터가 예로서 기술되지만, 트랜지스터의 구조는 탑-게이트형 구조에 제한되지 않음을 유념한다.
먼저, 상기 절연층(202)이 상기 기판(200) 위에 형성된다. 그 후에, 산화물 반도체층(206)이 상기 절연층(202) 위에 형성된다(도 2a 참조).
상기 기판(200)으로서, 예를 들면, 유리 기판이 이용될 수 있다. 상기 기판(200)으로서, 유리 기판뿐만 아니라, 세라믹 기판, 석영 기판 또는 사파이어 기판과 같은 절연체를 이용하여 형성된 절연 기판, 실리콘과 같은 반도체 재료를 이용하고 그 표면이 절연 재료로 덮이는 반도체 기판, 금속 또는 스테인리스 스틸과 같은 도전체를 이용하여 형성되고 그 표면이 절연 재료로 피복된 도전 기판, 등이 이용될 수 있다. 플라스틱 등을 이용하여 형성된 기판은 일반적으로 낮은 상한 온도를 가지려는 경향이 있지만, 상기 기판이 나중에 수행되는 제작 공정에서의 공정 온도를 견딜 수 있는 한, 상기 기판(200)으로서 이용될 수 있다.
상기 기판(200)은 1nm 이하의 산술 평균 편차(Ra)를 가지는 것이 바람직함을 유념한다. 더욱 바람직하게, 상기 기판(200)은 0.5nm 이하의 산술 평균 편차를 가진다. 이러한 이유는 다음과 같다: 패터닝을 위해 이용되는 마스크의 노광 조건에 대한 수요들이 반도체 장치의 소형화에 따라 증가되고, 노광 조건에 대한 상기 수요들이 높은 경우에도, 이들은 높은 평탄성을 가진 이러한 기판을 이용하여 쉽게 충족될 수 있다. 상기 산술 평균 편차에 대해, 예를 들면, 10㎛ × 10㎛의 영역에 대해 수행된 측정에 의해 획득된 값이 이용될 수 있음을 유념한다.
상기 절연층(202)은 하지로서 기능하고 PVD법, CVD법 등에 의해 형성될 수 있다. 상기 절연층(202)은 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄 또는 산화 탄탈과 같은 무기 절연 재료를 함유한 재료를 이용하여 형성될 수 있다. 상기 절연층(202)이 수소 또는 수분을 가능한 적게 함유하도록 형성하는 것이 바람직함을 유념한다. 상기 절연층(202)이 제공되지 않는 구조도 또한 가능하다.
상기 산화물 반도체층(206)으로서, 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체; 3원계 금속 산화물들인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체 또는 Sn-Al-Zn-O계 산화물 반도체; 2원계 금속 산화물들인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체 또는 In-Mg-O계 산화물 반도체; 또는 In-O계 산화물 반도체, Sn-O계 산화물 반도체 또는 Zn-O계 산화물 반도체가 이용될 수 있다.
특히, In-Ga-Zn-O계 산화물 반도체 재료는 전계가 존재하지 않고 따라서 오프 전류가 충분히 감소될 수 있을 때 충분히 높은 저항을 가진다. 또한, 높은 전계 이동도를 가져서, 상기 In-Ga-Zn-O계 산화물 반도체 재료는 반도체 장치에 이용되는 반도체 재료에 적합하다.
상기 In-Ga-Zn-O계 산화물 반도체 재료의 전형적인 예로서, InGaO3(ZnO)m(m > 0)에 의해 표현되는 산화물 반도체 재료가 존재한다. 또한, M이 Ga 대신 이용될 때, InMO3(ZnO)m(m > 0)에 의해 표현되는 산화물 반도체 재료가 존재한다. 여기서, M은 갈륨(Ga), 알루미늄(Al), 철(Fe), 니켈(Ni), 망간(Mn), 코발트(Co) 등으로부터 선택된 하나 이상의 금속 원소들을 표시한다. 예를 들면, M은 Ga, Ga 및 Al, Ga 및 Fe, Ga 및 Ni, Ga 및 Mn, Ga 및 Co 등일 수 있다. 상술된 조성비들은 상기 산화물 반도체 재료가 가질 수 있는 결정 구조들로부터 도출되고 단지 예들일 뿐이라는 것을 유념한다.
스퍼터링 방법에 의해 상기 산화물 반도체층(206)을 형성하기 위한 타겟으로서, In : Ga : Zn = 1 : x : y (x는 0 이상이고, y는 0.5 이상 5 이하임)의 조성비를 가진 타겟이 바람직하다. 예를 들면, In : Ga : Zn = 1 : 1 : 1[원자수비] (x = 1, y = 1)(즉, In2O3 : Ga2O3 : ZnO = 1 : 1 : 2[몰수비])의 조성비를 가진 타겟이 이용될 수 있다. 대안적으로, In : Ga : Zn = 1 : 1 : 0.5[원자수비] (x = 1, y = 0.5)(즉, In2O3 : Ga2O3 : ZnO = 1 : 1 : 1[몰수비])의 조성비를 가진 타겟; In : Ga : Zn = 1 : 1 : 2(x = 1, y = 2)[원자수비](즉, In2O3 : Ga2O3 : ZnO = 1 : 1 : 4[몰수비])의 조성비를 가진 타겟; 또는 In : Ga : Zn = 1 : 0 : 1[원자수비] (x = 0, y = 1)(즉, In2O3 : ZnO = 1 : 2[몰수비])의 조성비를 가진 타겟이 이용될 수 있다.
이 실시예에서, 비정질 구조를 가진 상기 산화물 반도체층(206)은 In-Ga-Zn-O계 금속 산화물 타겟을 이용하여 스퍼터링 방법에 의해 형성된다.
상기 금속 산화물 타겟의 금속 산화물의 상대 밀도는 80% 이상, 바람직하게 95% 이상, 더욱 바람직하게 99.9% 이상이다. 높은 상대 밀도를 가진 금속 산화물 타겟의 이용은 조밀한 구조를 가진 상기 금속 산화물 반도체층(206)을 형성하는 것을 가능하게 한다.
상기 산화물 반도체층(206)이 형성되는 분위기는 희가스 분위기(통상적으로, 아르곤) 분위기, 산소 분위기, 또는 희가스(통상적으로, 아르곤)와 산소의 혼합 분위기가 바람직하다. 특히, 그 농도가 1ppm 이하(바람직하게 10ppb 이하)로 감소되도록, 수소, 수분, 수산기, 및 수소화물과 같은 불순물들이 제거된 고순도 가스 분위기를 이용하는 것이 바람직하다.
상기 산화물 반도체층(206)을 형성할 때, 예를 들면, 상기 기판은 감압 상태에서 유지되는 처리 챔버에서 유지되고, 상기 기판은 100℃ 이상 550℃ 이하, 바람직하게, 200℃ 이상 400℃ 이하의 온도로 가열된다. 대안적으로, 상기 산화물 반도체층(206)을 형성할 때의 기판 온도는 실내 온도일 수 있다. 그 후에, 상기 처리 챔버의 습기가 제거되는 동안, 수소, 수분 등이 제거된 스퍼터링 가스가 상기 처리 챔버에 도입되고, 그에 의해, 상기 산화물 반도체층(206)은 상술된 타겟을 이용하여 형성된다. 상기 산화물 반도체층(206)은 상기 기판이 가열되는 동안에 형성되어, 상기 산화물 반도체층(206)에 함유된 불순물들이 감소될 수 있다. 또한, 상기 스퍼터링으로 인한 손상이 감소될 수 있다. 상기 처리 챔버에서 습기를 제거하기 위해, 흡착형 진공 펌프가 이용되는 것이 바람직하다. 예를 들면, 크라이오펌프, 이온 펌프, 티타늄 서블리메이션 펌프 등이 이용될 수 있다. 대안적으로, 냉각 트랩이 구비된 터보 펌프가 이용될 수 있다. 크라이오펌프 등을 이용하여, 수소, 수분 등이 상기 처리 챔버에서 제거될 수 있다; 따라서, 상기 산화물 반도체층(206)에서의 상기 불순물 농도가 감소될 수 있다.
예를 들면, 상기 산화물 반도체층(206)을 형성하기 위한 조건들은 다음과 같이 설정될 수 있다: 상기 기판과 상기 타겟 사이의 간격은 170mm이고, 압력은 0.4Pa이고, 직류(DC) 전력은 0.5kW이고, 온도는 산소(100% 산소) 분위기, 아르곤(100% 아르곤) 분위기, 또는 산소와 아르곤의 혼합 분위기이다. 먼지(상기 막 형성시에 형성되는 가루 물질들)가 감소될 수 있고 상기 막 두께가 균일해질 수 있기 때문에 펄스식 직류(DC) 전원이 이용되는 것이 바람직함을 유념한다. 상기 산화물 반도체층(206)의 상기 두께는 1nm 이상 50nm 이하, 바람직하게 1nm 이상 30nm 이하, 더욱 바람직하게 1nm 이상 10nm 이하(예를 들면, 3nm 이상 10nm 이하)이다. 이러한 두께를 가진 상기 산화물 반도체층(206)을 사용하여, 최소화로 인한 쇼트-채널 효과가 억제될 수 있다. 상기 산화물 반도체에 대한 상기 재료, 상기 반도체 장치의 사용 등에 의존하여 적합한 두께가 변경될 수 있고, 따라서, 상기 두께는 상기 재료, 상기 사용 등에 의존하여 적합하게 선택될 수 있음을 유념한다.
상기 산화물 반도체층(206)이 스퍼터링 방법에 의해 형성되기 전에, 플라즈마가 도입된 아르곤 가스로 생성되는 역 스퍼터링이 바람직하게 수행되어, 상기 산화물 반도체층(206)이 형성되는 표면(예를 들면, 상기 절연층(202)의 표면)에 부착된 먼지가 제거된다. 여기서, 상기 역 스퍼터링은 상기 표면이 변형되도록 이온들이 가공될 표면과 충돌하는 방법이며, 이것은 이온들이 스퍼터링 타겟과 충돌하는 보통의 스퍼터링과 대조된다. 이온들이 가공될 표면과 충돌하게 하기 위한 방법의 예는, 플라즈마가 기판 근처에서 생성되도록 고주파수 전압이 아르곤 분위기에서 상기 표면에 인가되는 방법이다. 질소, 헬륨, 산소 등의 분위기는 아르곤 분위기 대신에 이용될 수 있음을 유념한다.
다음에, 상기 산화물 반도체층(206)은 마스크를 이용한 에칭과 같은 방법에 의해 가공된다; 따라서, 섬형 산화물 반도체층(206a)이 형성된다.
상기 산화물 반도체층(206)을 에칭하기 위한 방법으로서, 건식 에칭 또는 습식 에칭이 이용될 수 있다. 건식 에칭 및 습식 에칭은 조합하여 이용될 수 있음은 말할 필요도 없다. 에칭 조건들(예를 들면, 에칭 가스 또는 에천트, 에칭 시간, 및 온도)은 상기 산화물 반도체층이 원하는 형상으로 에칭될 수 있도록 상기 재료에 의존하여 적합하게 설정된다.
건식 에칭에 이용되는 에칭 가스의 예는 염소를 함유한 가스(염소(Cl2), 3염화 붕소(BCl3), 4염화 실리콘(SiCl4), 또는 4염화 탄소(CCl4)와 같은 염소계 가스)이다. 또한, 플루오르를 함유한 가스(4플루오르화 탄소(CF4), 6플루오르화 황(SF6), 3플루오르화 질소(NF3), 또는 3플루오로메탄(CHF3)과 같은 플루오르계 가스), 브롬화 수소(HBr), 산소(O2), 헬륨(He) 또는 아르곤(Ar)과 같은 희가스가 첨가되는 이들 가스들 중 어느 하나 등이 이용될 수 있다.
상기 건식 에칭 방법으로서, 평행평판형 RIE(reactive ion etching) 방법 또는 ICP(inductively coupled plasma) 에칭 방법이 이용될 수 있다. 상기 산화물 반도체층을 원하는 형상으로 에칭하기 위해, 에칭 조건들(예를 들면, 코일형 전극에 인가된 전력량, 기판측 상의 전극에 인가된 전력량, 및 상기 기판측 상의 전극 온도)이 적합하게 설정된다.
상기 습식 에칭에 이용된 에천트로서, 인산, 아세트산 및 질산을 혼합하여 얻어진 용액, 암모니아 과산화 혼합(31wt%의 과산화수소수 : 28wt%의 암모니아수 : 물 = 5 : 2 : 2) 등이 이용될 수 있다. ITO-07N(KANTO CHEMICAL CO., INC.에 의해 생산됨)과 같은 에천트도 또한 이용될 수 있다.
에칭은 상기 산화물 반도체층(206a)의 단부가 테이퍼 형상을 가지도록 수행되는 것이 바람직하다. 여기서, 테이퍼 각은 예를 들면 30° 이상 60°가 바람직하다. 상기 "테이퍼 각(tapered angle)"은 단면에 수직인 방향(기판의 표면에 수직인 평면)으로 관찰될 때 테이퍼 형상을 가진 층(예를 들면, 상기 산화물 반도체층(206a))의 측면 및 저면에 의해 형성된 입사각을 의미한다. 상기 산화물 반도체층(206a)의 상기 단부가 테이퍼 형상을 가지도록 상기 에칭이 수행되고, 그에 의해 나중에 형성되는 상기 소스 또는 드레인 전극(208a) 및 상기 소스 또는 드레인 전극(208b)이 개선되고, 접속해제가 방지될 수 있다.
그 후, 열 처리(제 1 열 처리)가 상기 산화물 반도체층(206a)에 대해 수행되는 것이 바람직하다. 상기 제 1 열 처리를 통해, 상기 산화물 반도체층(206a)에서의 과잉 산소(물 또는 수산기를 포함)가 제거되고, 상기 산화물 반도체층(206a)의 구조가 개선되고, 에너지 갭의 결함 준위가 감소될 수 있다. 상기 제 1 열 처리의 온도는 300℃ 이상 550℃ 이하, 또는 400℃ 이상 500℃ 이하로 설정된다. 여기에 기술된 바와 같이, 상기 에칭 후에 상기 열 처리(제 1 열 처리)가 수행되는 경우에, 상기 에칭은 습식 에칭이 이용될 때에도 높은 에칭율로 수행될 수 있고, 따라서 상기 에칭에 요구되는 시간이 단축될 수 있는 이점이 있음을 유념한다.
예를 들면, 상기 기판(200)이 저항 발열체 등을 포함하는 전기로에 도입된 후에, 상기 열 처리는 450℃로 1 시간 동안 질소 분위기에서 수행될 수 있다. 상기 산화물 반도체층(206a)은 수분 또는 수소의 혼입이 방지될 수 있도록 상기 열 처리 동안 대기에 노출되지 않는다.
상기 열 처리 장치는 반드시 상기 전기로에 제한될 필요가 없고 가열된 가스와 같은 매체로부터 열 복사 또는 열 전도에 의해 가공될 대상을 가열하기 위한 장치일 수 있다. 예를 들면, 램프 급속 열 어닐(LRTA) 장치 또는 가스 급속 열 어닐(GRTA) 장치와 같은 급속 열 어닐(RTA) 장치가 이용될 수 있다. LRTA 장치는 할로겐 램프, 금속 할라이드 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출된 광의 복사(전자파)에 의해 가공될 대상을 가열하기 위한 장치이다. GRTA 장치는 고온 가스를 이용하여 열 처리를 수행하기 위한 장치이다. 상기 가스로서, 질소 또는 아르곤과 같은 희가스와 같이, 열 처리에 의해 가공될 대상과 반응하지 않는 불활성 가스가 이용된다.
예를 들면, 상기 제 1 열 처리로서, GRTA가 다음과 같이 수행될 수 있다. 상기 기판이 가열된 불활성 가스 분위기에 배치되고, 수 분 동안 가열되고, 상기 가열된 불활성 가스 분위기로부터 꺼내어진다. GRTA는 단기간 동안의 고온 가열 처리를 가능하게 한다. 또한, 이러한 열 처리는 단시간만 취하기 때문에 온도가 상기 기판의 온도 상한을 초과할 때에도 적용 가능하다. 상기 불활성 가스는 상기 공정 동안 산소를 함유한 가스로 변경될 수 있음을 유념한다. 이것은 산소 결핍으로 인한 에너지 갭의 결함 정도가 산소를 함유한 분위기에서 상기 제 1 열 처리에 의해 감소될 수 있기 때문이다.
상기 불활성 가스 분위기로서, 질소 또는 희가스(예를 들면, 헬륨, 네온 또는 아르곤)를 주성분으로 함유하고 수분, 수소 등을 함유하지 않는 분위기가 이용되는 것이 바람직함을 유념한다. 예를 들면, 상기 가열 처리 장치에 도입된 질소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스의 순도는 6N(99.9999%) 이상이고, 바람직하게는 7N(99.99999%) 이상이다(즉, 불순물들의 농도는 1ppm 이하, 바람직하게는 0.1ppm 이하이다).
어떤 경우든, 상기 불순물들은 상기 제 1 열 처리에 의해 감소되어, i-형 반도체층(진성 반도체층) 또는 실질적으로 i-형 반도체층인 상기 산화물 반도체층(206a)이 형성된다. 따라서, 극히 우수한 특성들을 가진 트랜지스터들이 실현될 수 있다.
상기 제 1 열 처리는 아직 상기 섬형 산화물 반도체층(206a)으로 가공되지 않은 상기 산화물 반도체층(206)에 대해 수행될 수 있음을 유념한다. 그 경우, 상기 제 1 열 처리 후에, 상기 기판(200)은 상기 가열 장치로부터 꺼내어지고 포토리소그래피 단계가 수행된다.
상기 열 처리(상기 제 1 열 처리)는, 수소 또는 수분을 제거하는 효과가 있기 때문에 또한 탈수화 처리, 탈수소화 처리 등이라고 칭해질 수 있다. 상기 탈수화 처리 또는 탈수소화 처리는 또한 상기 산화물 반도체층(206a)이 형성된 후, 또는 상기 소스 전극 및 상기 드레인 전극이 상기 산화물 반도체층(206a) 위에 적층된 후에 수행될 수 있다. 이러한 탈수화 처리 또는 탈수소화 처리는 1회보다 많이 수행될 수 있다.
다음에, 도전층이 상기 산화물 반도체층(206a)과 접촉하여 형성된다. 그 후에, 상기 도전층은 상기 소스 또는 드레인 전극(208a) 및 상기 소스 또는 드레인 전극(208b)을 형성하도록 선택적으로 에칭된다(도 2b 참조).
상기 도전층은 스퍼터링법과 같은 PVD법 또는 플라즈마 CVD법과 같은 CVD법에 의해 형성될 수 있다. 상기 도전층의 재료로서, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴 및 텅스텐으로부터 선택된 원소, 상기 원소들 중 어느 것을 구성성분으로 함유한 합금 등이 이용될 수 있다. 대안적으로, 망간, 마그네슘, 지르코늄 및 베릴륨으로부터 선택된 하나 이상의 재료들이 이용될 수 있다. 또한, 대안적으로, 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 및 스칸듐으로부터 선택된 하나 이상의 원소들과 조합된 알루미늄이 이용될 수 있다.
상기 도전층은 단층 구조 또는 둘 이상 층들의 적층 구조를 가질 수 있다. 예를 들면, 티타늄막 또는 질화 티타늄막의 단층 구조, 실리콘을 함유한 알루미늄막의 단층 구조, 티타늄막이 알루미늄막 위에 적층된 2층 구조, 티타늄막이 티타늄 질화막 위에 적층된 2층 구조, 티타늄막, 알루미늄막 및 티타늄막이 이 순서로 적층된 3층 구조 등이 주어질 수 있다. 상기 도전층은 티타늄막 또는 질화 티타늄막의 단층 구조를 가지는 경우에, 상기 도전층은 각각이 테이퍼 형상을 가진 상기 소스 또는 드레인 전극(208a) 및 상기 소스 또는 드레인 전극(208b)으로 용이하게 가공될 수 있다는 이점이 있음을 유념한다.
상기 도전층은 또한, 도전성 금속 산화물을 이용하여 형성될 수 있다. 상기 도전성 금속 산화물로서, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐-산화 주석 합금(In2O3-SnO2, 이것은 일부 경우들에서 ITO로 축약됨), 산화 인듐-산화 아연 합금(In2O3-ZnO), 또는 실리콘 또는 산화 실리콘이 함유된 이들 금속 산화물 재료들 중 어느 것이 이용될 수 있다.
상기 도전층은 형성될 상기 소스 또는 드레인 전극(208a) 및 상기 소스 또는 드레인 전극(208b)의 단부들이 테이퍼 형상을 가지도록 에칭되는 것이 바람직하다. 여기서, 테이퍼 각은 예를 들면 30°이상 60°이하가 바람직하다. 상기 소스 또는 드레인 전극(208a) 및 상기 소스 또는 드레인 전극(208b)의 상기 단부들이 테이퍼 형상을 가지도록 상기 에칭이 수행되고, 그에 의해 나중에 형성되는 상기 게이트 절연층(212)으로의 피복성이 개선되고, 접속해제가 방지될 수 있다.
상기 트랜지스터의 상기 채널 길이(L)는 상기 소스 또는 드레인 전극(208a)의 하부 에지부와 상기 소스 또는 드레인 전극(208b)의 하부 에지부 사이의 간격에 의해 결정된다. 상기 채널 길이(L)가 25nm 미만인 경우의 노광에 대해, 마스크를 형성하기 위한 노광이 파장이 짧은 수 나노미터들 내지 수십 나노미터들인 초자외선으로 수행되는 것이 바람직함을 유념한다. 초자외선으로의 노광은 고해상도 및 큰 초점 깊이를 유발한다. 따라서, 나중에 형성될 상기 트랜지스터의 상기 채널 길이(L)는 10nm 이상 1000nm(1㎛) 이하, 예를 들면 10nm 이상 70nm 이하일 수 있고, 따라서, 회로의 동작 속도가 증가될 수 있다. 또한, 상기 반도체 장치의 전력 소비가 소형화로 인해 감소될 수 있다.
상기 소스 또는 드레인 전극(208a) 및 상기 소스 또는 드레인 전극(208b) 위에 절연층이 형성될 수 있음을 유념한다. 상기 절연층이 제공될 때, 나중에 형성될 상기 게이트 전극과 상기 소스 또는 드레인 전극(208a) 사이 및 상기 게이트 전극과 상기 소스 또는 드레인 전극(208b) 사이의 기생 용량이 감소될 수 있다.
다음에, 상기 게이트 절연층(212)은 상기 산화물 반도체층(206a)의 일부와 접촉하여 형성된다(도 2c 참조). 상기 게이트 절연층(212)은 CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 상기 게이트 절연층(212)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화 탄탈, 산화 하프늄, 산화 이트륨, 하프늄 실리케이트(HfSixOy(x > 0, y > 0)), 질소가 첨가된 하프늄 실리케이트(HfSixOy(x > 0, y > 0)), 질소가 첨가된 하프늄 알루미네이트(HfAlxOy(x > 0, y > 0)) 등을 함유하도록 형성되는 것이 바람직하다. 상기 게이트 절연층(212)은 단층 구조 또는 적층 구조를 가질 수 있다. 상기 반도체 장치가 소형화되는 경우, 상기 게이트 절연층(212)은 상기 트랜지스터의 동작을 보장하기 위해 얇은 것이 바람직하다. 예를 들면, 산화 실리콘이 이용되는 경우에, 그 두께는 0.5nm 이상 50nm 이하, 바람직하게 0.5nm 이상 15nm 이하, 더욱 바람직하게 0.5nm 이상 3nm 이하일 수 있다.
상기 게이트 절연막이 상술된 바와 같이 얇게 형성될 때, 터널 효과 등으로 인한 게이트 누설이 문제가 된다. 게이트 누설의 문제를 해결하기 위해, 상기 게이트 절연층(212)은 산화 하프늄, 산화 탄탈, 산화 이트륨, 하프늄 실리케이트(HfSixOy(x > 0, y > 0)), 질소가 첨가된 하프늄 실리케이트(HfSixOy(x > 0, y > 0))또는 질소가 첨가된 하프늄 알루미네이트(HfAlxOy(x > 0, y > 0))과 같은 고 유전 상수(고-k 재료)를 가진 재료를 이용하여 형성되는 것이 바람직하다. 상기 게이트 절연층(212)에 대해 고 유전 상수(고-k 재료)를 가진 재료를 이용하여, 상기 게이트 절연층(212)의 두께는 전기 특성들을 보장하고 게이트 누설을 방지하도록 클 수 있다. 상기 게이트 절연층(212)은 고 유전 상수(고-k 재료)를 가진 재료를 함유한 막과, 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄 등을 함유하는 막의 적층 구조를 가질 수 있음을 유념한다.
상기 게이트 절연층(212)의 두께는, 상기 게이트 절연층(212)에 이용된 재료의 비유전율이 εr이고 상기 게이트 절연층(212)의 두께가 d일 때,εr/d가 0.08(nm-1) 이상 7.9(nm-1) 이하, 바람직하게 0.26(nm-1) 이상 7.9(nm-1) 이하, 더욱 바람직하게 1.3(nm-1) 이상 7.9(nm-1) 이하인 관계식을 만족하는 두께로 설정될 수 있다. 상기 조건은 산화 실리콘(상기 비유전율은 약 3.9인 것으로 가정)이 이용되는 경우에, 상기 게이트 절연층(212)의 상기 두께는 0.5nm 이상 50nm 이하, 바람직하게, 0.5nm 이상 15nm 이하, 더욱 바람직하게 0.5nm 이상 3nm 이하인 조건에 실질적으로 대응함을 유념한다.
상기 게이트 절연층(212)이 형성된 후에, 제 2 열 처리가 불활성 가스 분위기 또는 산소 분위기에서 수행되는 것이 바람직하다. 상기 제 2 열 처리의 온도는 200℃ 이상 450℃ 이하, 바람직하게 250℃ 이상 350℃ 이하이다. 예를 들면, 상기 제 2 열 처리는 250℃로 1시간 동안 질소 분위기에서 수행될 수 있다. 상기 제 2 열 처리는 상기 트랜지스터의 전기 특성들의 변동을 감소시킬 수 있다. 상기 게이트 절연층(212)이 산소를 함유하는 경우에, i-형 산화물 반도체층(진성 반도체층) 또는 실질적으로 i-형 반도체층인 상기 산화물 반도체층(206a)이 형성될 수 있도록, 상기 산화물 반도체층(206a)에 산소를 공급하고 상기 산화물 반도체층(206a)에서 산소 결손을 보상하는 것이 가능하다.
상기 제 2 열 처리는 이 실시예에서 상기 게이트 절연층(212)이 형성된 후에 수행되지만, 상기 제 2 열 처리의 타이밍은 이에 특별히 제한되지 않는다. 예를 들면, 상기 제 2 열 처리는 상기 게이트 전극(214)이 형성된 후에 수행될 수 있다.
다음에, 상기 게이트 전극(214)이 상기 산화물 반도체층(206a)과 중첩하는 영역에서 상기 게이트 절연층(212) 위에 형성된다(도 2d 참조). 상기 게이트 전극(214)은 도전층이 상기 게이트 절연층(212) 위에 형성된 다음 선택적으로 패터닝되는 방식으로 형성될 수 있다. 상기 게이트 전극(214)이 될 상기 도전층은 스퍼터링법과 같은 PVD법 또는 플라즈마 CVD법과 같은 CVD법에 의해 형성될 수 있다. 상세들은 상기 소스 또는 드레인 전극(208a), 상기 소스 또는 드레인 전극(208b) 등을 형성하기 위한 상세들과 유사하고, 그 기술이 참조될 수 있다.
다음에, 상기 층간 절연층(216) 및 상기 층간 절연층(218)이 상기 게이트 절연층(212) 및 상기 게이트 전극(214) 위에 형성된다(도 2e 참조). 상기 층간 절연층들(216 및 218)은 PVD법, CVD법 등에 의해 형성될 수 있다. 상기 층간 절연층들(216 및 218)은 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄 또는 산화 탄탈과 같은 무기 절연 재료를 함유한 재료를 이용하여 형성될 수 있다. 이 실시예에서, 상기 층간 절연층들(216 및 218)이 적층되지만, 개시된 발명의 일 실시예는 이 예에 제한되지 않음을 유념한다. 단층 구조 또는 3개 이상의 층들의 적층 구조도 또한 이용될 수 있다. 대안적으로, 상기 층간 절연층은 생략될 수 있다.
상기 층간 절연층(218)은 평탄화된 표면을 가지도록 형성되는 것이 바람직함을 유념한다. 이것은, 예를 들면 상기 반도체 장치가 소형화되는 경우에도 상기 층간 절연층(218) 위에 전극, 배선 등이 양호하게 형성될 수 있기 때문이다. 상기 층간 절연층(218)은 화학 기계적 연마(CMP)와 같은 방법을 이용하여 평탄화될 수 있다.
상기 단계들을 통해, 고순도화된 산화물 반도체층(206a)을 포함하는 상기 트랜지스터(250)가 완성된다(도 2e 참조).
도 2e에 도시된 상기 트랜지스터(250)는 상기 절연층(202)을 사이에 구비하여 상기 기판(200) 위에 제공된 상기 산화물 반도체층(206a); 상기 산화물 반도체층(206a)에 전기적으로 접속된 상기 소스 또는 드레인 전극(208a) 및 상기 소스 또는 드레인 전극(208b); 상기 산화물 반도체층(206a), 상기 소스 또는 드레인 전극(208a), 및 상기 소스 또는 드레인 전극(208b)을 덮도록 제공된 상기 게이트 절연층(212); 상기 게이트 절연층(212) 위의 상기 게이트 전극(214); 상기 게이트 절연층(212) 및 상기 게이트 전극(214) 위의 상기 층간 절연층(216); 및 상기 층간 절연층(216) 위의 상기 층간 절연층(218)을 포함한다.
이 실시예에 기술된 상기 트랜지스터(250)에서, 상기 산화물 반도체층(206a)은 고순도화되고, 상기 산화물 반도체층(206a)의 수소 농도는 5 × 1019/cm3 이하, 바람직하게 5 × 1018/cm3 이하, 더욱 바람직하게 5 × 1017/cm3 이하이다. 상기 산화물 반도체층(206a)은 대략 1 × 1014/cm3의 캐리어 밀도를 가진 일반 실리콘 웨이퍼에 비해, 충분히 낮은 캐리어 밀도(예를 들면, 1 × 1012/cm3 미만, 더욱 바람직하게 1.45 × 1010/cm3 미만)를 가지는 것이 바람직하다. 따라서, 오프 전류가 충분히 감소된다. 예를 들면, 실내 온도에서의 상기 트랜지스터(250)의 오프 전류 밀도(상기 오프 전류가 상기 트랜지스터의 채널 폭으로 나누어지는 방식으로 얻어진 값)는 약 1 × 10-20 A/㎛(10zA/㎛) 내지 1 × 10-19 A/㎛(100zA/㎛)이다.
상기 고순도화되고 진성인 산화물 반도체층(206a)의 이용으로, 상기 트랜지스터의 상기 오프 전류가 충분히 감소될 수 있다.
이 실시예에 기술된 바와 같이, 상기 산화물 반도체층 및 상기 게이트 절연층의 두께, 상기 소스 전극과 상기 드레인 전극 사이의 간격 등이 각각의 미리 결정된 범위들에 있고, 그에 의해 양호한 특성들이 유지될 수 있고 소형화가 달성될 수 있다.
이 실시예에 기술된 구조들, 방법들 등은 다른 실시예들에 기술된 구조들, 방법들 등 중 어느 것과 적합하게 조합될 수 있다.
[실시예 3]
이 실시예에서, 산화물 반도체를 포함하는 반도체 장치를 제작하기 위한 방법이 도 3a 내지 도 3e를 참조하여 기술될 것이다. 이 실시예에서, 결정 영역을 가진 제 1 산화물 반도체층 및 상기 제 1 산화물 반도체층의 상기 결정 영역으로부터의 결정 성장에 의해 형성되는 제 2 산화물 반도체층이 산화물 반도체층으로서 이용되는 반도체 장치를 제작하기 위한 방법, 즉, 도 1b에 도시된 상기 반도체 장치를 제작하기 위한 방법이 상세히 기술될 것이다. 요구된 두께가 상기 제 1 산화물 반도체층에 의해서만 보장될 수 있는 경우에, 상기 제 2 산화물 반도체층은 불필요하다. 탑-게이트형 트랜지스터가 예로서 기술되었지만, 트랜지스터의 구조는 탑-게이트형 구조에 제한되지 않음을 유념한다.
먼저, 상기 절연층(302)은 상기 기판(300) 위에 형성된다. 그 후에, 제 1 산화물 반도체층이 상기 절연층(302) 위에 형성되고, 상기 제 1 산화물 반도체층의 적어도 표면을 포함하는 영역을 결정화하기 위해 제 1 열 처리가 수행되고, 그에 의해 제 1 산화물 반도체층(304)이 형성된다(도 3a 참조).
상기 실시예에서의 상기 기판(200)과 유사한 기판이 상기 기판(300)으로서 이용될 수 있음을 유념한다. 상술된 실시예는 그 상세한 기술에 대해 참조될 수 있다.
상기 절연층(302)은 하지의 역할을 하고, 상기 실시예에 기술된 상기 절연층(202)의 방식과 유사한 방식으로 형성될 수 있다. 상술된 실시예는 그 상세한 기술에 대해 참조될 수 있다. 수소 또는 수분을 가능한 적게 함유하도록 상기 절연층(302)을 형성하는 것이 바람직함을 유념한다. 상기 절연층(302)이 제공되지 않는 구조도 또한 이용될 수 있다.
상기 제 1 산화물 반도체층은 상기 실시예에 기술된 상기 산화물 반도체층(206)의 방식과 유사한 방식으로 형성될 수 있다. 상술된 실시예는 상기 제 1 산화물 반도체층 및 그 형성 방법의 상세들에 대해 참조될 수 있다. 상기 제 1 산화물 반도체층이 이 실시예에서 상기 제 1 열 처리에 의해 의도적으로 결정화되기 때문에, 상기 제 1 산화물 반도체층은 쉽게 결정화되는 산화물 반도체를 이용하여 형성되는 것이 바람직함을 유념한다. 이러한 산화물 반도체로서, 예를 들면 ZnO가 주어질 수 있다. In-Ga-Zn-O계 산화물 반도체의 경우에서도, 예를 들면, 높은 Zn 농도를 가진 것이 쉽게 결정화된다; 금속 원소들(In, Ga 및 Zn) 중에서 Zn의 비율이 60atoms% 이상인 것이 이 목적을 위해 바람직하다. 상기 제 1 산화물 반도체층의 두께는 바람직하게는 1nm 이상 10nm 이하이다. 이 실시예에서, 상기 제 1 산화물 반도체층은 예로서 3nm의 두께를 가진다. 상기 산화물 반도체의 상기 재료, 상기 반도체 장치의 사용 등에 의존하여 적절한 두께가 변하고, 따라서 상기 두께는 상기 재료, 상기 사용 등에 의존하여 적합하게 선택될 수 있음을 유념한다.
상기 제 1 열 처리의 온도는 550℃ 이상 850℃ 이하, 바람직하게 600℃ 이상 750℃ 이하이다. 상기 열 처리의 시간은 1분 이상 24시간 이하가 바람직하다. 상기 열 처리의 상기 온도 및 상기 열 처리의 상기 시간은 산화물 반도체의 종류 등에 의존하여 변함을 유념한다.
상기 제 1 열 처리가 수행되는 분위기는 수소, 수분 등을 함유하지 않는 것이 바람직하다. 예를 들면, 수분이 충분히 제거된 질소 분위기, 산소 분위기 또는 희가스(헬륨, 네온 또는 아르곤과 같이) 분위기가 이용될 수 있다.
상기 열 처리 장치는 반드시 상기 전기로에 제한될 필요가 없고 가열된 가스와 같은 매체로부터 열 복사 또는 열 전도에 의해 가공될 대상을 가열하기 위한 장치일 수 있다. 예를 들면, 램프 급속 열 어닐(LRTA) 장치 또는 가스 급속 열 어닐(GRTA) 장치와 같은 급속 열 어닐(RTA) 장치가 이용될 수 있다. LRTA 장치는 할로겐 램프, 금속 할라이드 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출된 광의 복사(전자파)에 의해 가공될 대상을 가열하기 위한 장치이다. GRTA 장치는 고온 가스를 이용하여 열 처리를 수행하기 위한 장치이다. 상기 가스로서, 질소 또는 아르곤과 같은 희가스와 같이, 열 처리에 의해 가공될 대상과 반응하지 않는 불활성 가스가 이용된다.
상기 제 1 열 처리를 통해, 상기 제 1 산화물 반도체층의 적어도 상기 표면을 포함하는 상기 영역이 결정화된다. 상기 결정 영역은 상기 제 1 산화물 반도체층의 상기 표면에서 상기 제 1 산화물 반도체층의 내부쪽으로의 결정 성장에 의해 형성된다. 상기 결정 영역은 일부 경우들에서 1nm 이상 10nm 이하의 평균 두께를 가진 판상 결정을 포함함을 유념한다. 또한, 상기 결정 영역은 상기 제 1 산화물 반도체층의 상기 표면에 실질적으로 평행한 ab 면을 가지고, 일부 경우들에서 상기 표면에 실질적으로 수직인 방향으로 c축 배향된 결정을 포함한다. 여기서, "실질적으로 평행한 방향"은 평행 방향에서 ±10° 내의 방향을 의미하고, "실질적으로 수직인 방향"은 수직 방향에서 ±10° 내의 방향을 의미한다.
상기 제 1 열 처리를 통해, 상기 결정 영역이 형성되고, 또한, 상기 제 1 산화물 반도체층에서 수소(수분 및 수산기를 포함)가 제거되는 것이 바람직하다. 수소 등이 제거되는 경우에, 상기 제 1 열 처리는 6N(99.9999%) 이상(즉, 불순물들의 농도는 1ppm 이하임)의 순도를 가진, 질소 분위기, 산소 분위기, 또는 희가스(헬륨, 네온 또는 아르곤과 같이) 분위기에서 수행되는 것이 바람직하다. 7N(99.99999%) 이상(즉, 불순물들의 농도는 0.1ppm 이하임)의 순도를 가진 분위기가 더욱 바람직하다. 상기 제 1 산화물 반도체층은 20ppm 이하의 H2O 농도를 가진 초건조 공기, 바람직하게 1ppm 이하의 H2O 농도를 가진 초건조 공기에서 수행될 수 있다.
상기 제 1 열 처리를 통해, 상기 결정 영역이 형성되고, 또한, 산소가 상기 제 1 산화물 반도체층에 공급되는 것이 바람직하다. 예를 들면, 상기 열 처리가 수행되는 분위기는 산소 분위기로 설정되고, 그에 의해 산소가 상기 제 1 산화물 반도체층에 공급될 수 있다.
이 실시예에서, 상기 제 1 열 처리로서, 수소 등이 상기 산화물 반도체층에서 제거되도록 700℃로 1시간 동안 질소 분위기에서 열 처리가 수행된 다음, 상기 질소 분위기는 산소 분위기로 변경된다; 따라서 산소가 상기 제 1 산화물 반도체층에 공급된다. 상기 제 1 열 처리는 결정 영역을 형성하기 위해 주로 수행되어, 수소를 제거하기 위한 처리 또는 산소를 공급하기 위한 처리도 또한 별도로 수행될 수 있다는 것을 유념한다. 예를 들면, 수소를 제거하기 위한 처리 또는 산소를 공급하기 위한 처리가 수행된 후에 결정화를 위한 열 처리를 수행하는 것이 바람직하다.
이러한 제 1 열 처리를 통해, 상기 결정 영역을 포함하고 수소(수분 및 수산기를 포함) 등이 제거되고 산소가 공급된 상기 제 1 산화물 반도체층(304)이 획득된다.
다음에, 상기 제 2 산화물 반도체층(305)은, 적어도 표면을 포함하는 상기 영역에 상기 결정 영역을 포함하는 상기 제 1 산화물 반도체층(304) 위에 형성된다(도 3b 참조). 요구된 두께가 상기 제 1 산화물 반도체층(304)에 의해서만 보장될 수 있는 경우에, 상기 제 2 산화물 반도체층(305)은 불필요하다. 이 경우, 상기 제 2 산화물 반도체층(305)을 위한 단계들은 생략될 수 있다.
상기 제 2 산화물 반도체층(305)은 상기 실시예에 기술된 상기 산화물 반도체층(206)의 방식과 유사한 방식으로 형성될 수 있다. 상술된 실시예는 상기 제 2 산화물 반도체층(305) 및 그 형성 방법의 상세들에 대해 참조될 수 있다. 상기 제 2 산화물 반도체층(305)의 두께는 상기 제 1 산화물 반도체층(304)의 두께보다 큰 것이 바람직함을 유념한다. 상기 제 2 산화물 반도체층(305)은 상기 제 1 산화물 반도체층(304)과 상기 제 2 산화물 반도체층(305)의 두께들의 합이 1nm 이상 50nm 이하, 바람직하게 1nm 이상 10nm 이하가 되도록 형성되는 것이 바람직하다. 이 실시예에서, 상기 제 2 산화물 반도체층(305)은 예를 들면 7nm의 두께를 가진다. 상기 산화물 반도체의 재료, 상기 반도체 장치의 사용 등에 의존하여 적합한 두께가 변하고, 따라서 상기 두께는 상기 재료, 상기 사용 등에 의존하여 적합하게 선택될 수 있음을 유념한다.
상기 제 2 산화물 반도체층(305)은 상기 제 1 산화물 반도체층(304)과 동일한 주성분을 함유하고 결정화 후의 격자 상수가 상기 제 1 산화물 반도체층(304)의 격자 상수에 가까운(1% 이하의 미스매치) 재료를 이용하여 형성되는 것이 바람직하다. 이것은 상기 제 1 산화물 반도체층(304)의 상기 결정 영역을 종결정으로 이용한 결정 성장이 상기 제 2 산화물 반도체층(305)의 결정화시 쉽게 진행하기 때문이다. 또한, 상기 제 1 산화물 반도체층(304)과 동일한 주성분을 함유한 상기 재료가 이용되는 경우에, 양호한 계면 특성들 또는 양호한 전기 특성들이 획득될 수 있다.
원하는 막 품질이 상기 결정화에 의해 획득되는 경우에, 상기 제 2 산화물 반도체층(305)은 주성분이 상기 제 1 산화물 반도체층(304)의 주성분과 상이한 재료를 이용하여 형성될 수 있음을 유념한다.
다음에, 제 2 열 처리는 종(seed)으로서 상기 제 1 산화물 반도체층(304)의 상기 결정 영역을 이용한 결정 성장이 진행하도록 상기 제 2 산화물 반도체층(305)에 대해 수행된다. 이와 같이, 상기 제 2 산화물 반도체층(305)이 형성된다(도 3c 참조). 상기 제 2 산화물 반도체층(305)이 형성되지 않는 경우, 이 구조는 생략될 수 있다.
상기 제 2 열 처리의 상기 온도는 550℃ 이상 850℃ 이하, 바람직하게 600℃ 이상 750℃ 이하이다. 상기 제 2 열 처리에 대한 시간은 1분 이상 100시간 이하, 바람직하게 5시간 이상 20시간 이하, 통상적으로 10시간이다. 상기 제 2 열 처리가 수행되는 분위기가 수소, 수분 등을 함유하지 않는 것이 바람직함을 유념한다.
상기 열 처리의 분위기 및 효과의 상세들은 상기 제 1 열 처리와 동일하다. 이용될 수 있는 상기 열 처리 장치는 또한 상기 제 1 열 처리의 경우에서와 동일하다. 예를 들면, 상기 제 2 열 처리에서, 전기로의 내부는 상기 온도가 증가될 때 질소 분위기로 설정되는 반면, 상기 전기로의 내부는 냉각이 수행될 때 산소 분위기로 설정된다; 따라서, 질소 분위기가 이용되는 경우에 수소 등이 제거될 수 있고 산소 분위기가 이용되는 경우에 산소가 공급될 수 있다.
상기 제 2 열 처리는 상기 방식으로 수행되고, 그에 의해 상기 제 1 산화물 반도체층(304)에서 형성된 상기 결정 영역으로부터 상기 제 2 산화물 반도체층(305)의 전체 부분으로 결정 성장이 진행한다; 이와 같이, 상기 제 2 산화물 반도체층(306)이 형성될 수 있다. 수소(수분 및 수산기를 포함) 등이 제거되고 산소가 공급되는 상기 제 2 산화물 반도체층(306)이 형성될 수 있다. 또한, 상기 제 2 열 처리를 통해, 상기 제 1 산화물 반도체층(304)의 상기 결정 영역의 배향을 개선하는 것이 또한 바람직하다.
예를 들면, In-Ga-Zn-O계 산화물 반도체 재료가 상기 제 2 산화물 반도체층(306)에 이용되는 경우에, 상기 제 2 산화물 반도체층(306)은 InGaO3(ZnO)m(m : 정수)에 의해 표현되는 결정, In2Ga2ZnO7(In: Ga: Zn: 0 = 2 : 2 : 1 : 7)에 의해 표현되는 결정 등을 포함할 수 있다. 상기 제 2 열 처리로 인해, 결정과 같은 c-축이 상기 제 2 산화물 반도체층(306)의 표면에 실질적으로 수직인 방향으로 배향된다.
여기서, 상술된 결정은 In, Ga 및 Zn 중 어느 것을 포함하고, a-축 및 b-축과 평행한 층들의 적층 구조를 가지도록 고려될 수 있다. 특히, 상술된 결정은 In을 함유한 층 및 In을 함유하지 않은 층(Ga 또는 Zn을 함유한 층)이 c-축 방향으로 적층되는 구조를 가진다.
In-Ga-Zn-O계 산화물 반도체 결정에서, 평면 방향, 즉, a-축 및 b-축과 평행한 방향으로 In을 함유한 층의 도전성이 양호하다. 전기 도전성이 주로 상기 In-Ga-Zn-O계 산화물 반도체 결정에서 In에 의해 제어된다는 사실; In 원자 중 하나의 5s 오비탈이 인접한 In 원자의 5s 오비탈과 중첩하는 사실 등으로 인해서, 캐리어 경로가 형성되는 등이다.
상기 제 1 산화물 반도체층(304)이 상기 절연층(302)과의 계면에서의 비정질 영역을 포함하는 경우에, 상기 제 2 열 처리가 상기 제 1 산화물 반도체층(304)의 상기 표면 상에 형성된 상기 결정 영역에서 상기 제 1 산화물 반도체층의 하부 표면쪽으로의 결정 성장을 촉진할 수 있고, 일부 경우들에서 상기 비정질 영역을 결정화할 수 있다. 상기 절연층(302)을 형성하기 위한 상기 재료 또는 열 처리 조건들에 의존하여 상기 비정질 영역이 남아있을 수 있음을 유념한다.
상기 제 1 산화물 반도체층(304) 및 상기 제 2 산화물 반도체층(305)이 동일한 주성분을 함유하는 산화물 반도체 재료들을 이용하여 형성되는 경우에, 상기 제 1 산화물 반도체층(304) 및 상기 제 2 산화물 반도체층(306)은 일부 경우들에서 도 3c에 도시된 바와 같이 동일한 결정 구조를 가진다. 따라서, 상기 제 1 산화물 반도체층(304)과 상기 제 2 산화물 반도체층(306) 사이의 경계가 도 3c에 점선에 의해 표시되지만, 이것은 때때로 식별될 수 없고, 상기 제 1 산화물 반도체층(304) 및 상기 제 2 산화물 반도체층(306)이 때때로 하나의 층으로서 간주될 수 있다.
다음에, 상기 제 1 산화물 반도체층(304) 및 상기 제 2 산화물 반도체층(306)은 마스크를 이용한 에칭과 같은 방법에 의해 가공된다; 따라서, 섬형 제 1 산화물 반도체층(304a) 및 섬형 제 2 산화물 반도체층(306a)에 형성된다(도 3d 참조). 여기서, 상기 산화물 반도체층들은 상기 제 2 열 처리 후에 상기 섬형 산화물 반도체층들로 가공되지만, 상기 산화물 반도체층들은 상기 제 2 열 처리 전에 상기 섬형 산화물 반도체층들로 가공될 수 있음을 유념한다. 이 경우, 상기 에칭은 습식 에칭이 이용되는 경우에도 높은 에칭율로 수행될 수 있다; 따라서, 상기 에칭에 요구된 시간이 단축될 수 있다는 이점이 존재한다.
상기 제 1 산화물 반도체층(304) 및 상기 제 2 산화물 반도체층(306)을 에칭하기 위한 방법으로서, 건식 에칭 또는 습식 에칭이 이용될 수 있다. 건식 에칭 및 습식 에칭은 조합하여 이용될 수 있음은 말할 필요도 없다. 에칭 조건들(예를 들면, 에칭 가스 또는 에천트, 에칭 시간, 및 온도)은 상기 산화물 반도체층이 원하는 형상으로 에칭될 수 있도록 상기 재료에 의존하여 적합하게 설정된다. 상기 제 1 산화물 반도체층(304) 및 상기 제 2 산화물 반도체층(306)은 상기 실시예에 기술된 상기 산화물 반도체의 방식과 유사한 방식으로 에칭될 수 있다. 상술된 실시예는 그 상세한 기술에 대해 참조될 수 있다.
상기 산화물 반도체층에서 채널 형성 영역의 역할을 하는 영역이 평탄화된 표면을 가지는 것이 바람직함을 유념한다. 예를 들면, 상기 제 2 산화물 반도체층(306)의 상기 표면의 피크-투-밸리 간격(P-V)이 상기 게이트 전극(314)(상기 채널 형성 영역)과 중첩하는 영역에서 1nm 이하(바람직하게 0.5nm 이하)가 바람직하다. 상기 피크-투-밸리 간격에 대해, 예를 들면, 10㎛ × 10㎛의 영역에 대해 수행된 측정에 의해 획득된 값이 이용될 수 있음을 유념한다.
다음에, 도전층이 상기 제 2 산화물 반도체층(306a)과 접촉하여 형성된다. 다음에, 상기 도전층은 상기 소스 또는 드레인 전극(308a) 및 상기 소스 또는 드레인 전극(308b)을 형성하기 위해 선택적으로 에칭된다(도 3d 참조). 상기 소스 또는 드레인 전극(308a) 및 상기 소스 또는 드레인 전극(308b)은 상기 실시예에 기술된 상기 소스 또는 드레인 전극(208a) 및 상기 소스 또는 드레인 전극(208b)의 방식과 유사한 방식으로 형성될 수 있다. 상술된 실시예는 그 상세한 기술에 대해 참조될 수 있다.
도 3d의 단계에서, 상기 소스 또는 드레인 전극(308a) 및 상기 소스 또는 드레인 전극(308b)과 접촉한 결정층이 일부 경우들에서 상기 제 1 산화물 반도체층(304a) 또는 상기 제 2 산화물 반도체층(306a)에서 비정질 상태에 있음을 유념한다. 따라서, 상기 제 1 산화물 반도체층(304a) 또는 상기 제 2 산화물 반도체층(306a)의 전체 영역은 반드시 결정 구조를 가질 필요가 없다.
다음에, 상기 게이트 절연층(312)은 상기 제 2 산화물 반도체층(306a)의 일부와 접촉하여 형성된다. 상기 게이트 절연층(312)은 상기 실시예에서 상기 게이트 절연층(212)의 방식과 유사한 방식으로 형성될 수 있다. 상술된 실시예는 그 상세한 기술에 대해 참조될 수 있다. 그 후에, 상기 게이트 전극(314)은 상기 게이트 절연층(312) 위에 상기 제 1 산화물 반도체층(304a) 및 상기 제 2 산화물 반도체층(306a)과 중첩하는 영역에서 형성된다. 그 후에, 상기 게이트 절연층(312) 및 상기 게이트 전극(314) 위에 상기 층간 절연층(316) 및 상기 층간 절연층(318)이 형성된다(도 3e 참조). 상기 게이트 전극(314), 상기 층간 절연층(316), 및 상기 층간 절연층(318)은 상기 실시예에 각각 기술된 상기 게이트 전극(214), 상기 층간 절연층(216), 및 상기 층간 절연층(218)의 방식과 유사한 방식으로 형성될 수 있다. 상술된 실시예는 그 상세한 기술에 대해 참조될 수 있다.
상기 게이트 전극(314)이 형성된 후에, 제 3 열 처리가 불활성 가스 분위기 또는 산소 분위기에서 수행되는 것이 바람직하다. 상기 제 3 열 처리의 온도는 200℃ 이상 450℃ 이하, 바람직하게 250℃ 이상 350℃ 이하이다. 예를 들면, 상기 제 3 열 처리는 250℃로 1시간 동안 산소를 함유한 분위기에서 수행될 수 있다. 상기 제 3 열 처리는 상기 트랜지스터의 전기 특성들의 변동을 감소시킬 수 있다. 상기 게이트 절연층(312)이 산소를 함유한 절연층인 경우에, 산소는 상기 제 2 산화물 절연층(306a)에 공급될 수 있다.
상기 제 3 열 처리가 이 실시예에서 상기 게이트 절연층(312)의 형성 후에 수행되지만, 상기 제 3 열 처리의 시간은 이에 제한되지 않음을 유념한다. 상기 제 2 열 처리와 같은 다른 처리에 의해 상기 제 2 산화물 반도체층(306a)에 산소가 공급되는 경우에, 상기 제 3 열 처리가 생략될 수 있다.
상기 단계들을 통해, 상기 제 1 산화물 반도체층(304a) 및 상기 제 2 산화물 반도체층(306a)을 포함하는 상기 트랜지스터(350)가 완성된다(도 3e 참조).
도 3e에 도시된 상기 트랜지스터(350)는 상기 절연층(302)을 사이에 구비하여 상기 기판(300) 위에 제공된 상기 제 1 산화물 반도체층(304a); 상기 제 1 산화물 반도체층(304a) 위에 제공된 상기 제 2 산화물 반도체층(306a); 상기 제 2 산화물 반도체층(306a)에 전기적으로 접속된 상기 소스 또는 드레인 전극(308a) 및 상기 소스 또는 드레인 전극(308b); 상기 제 2 산화물 반도체층(306a), 상기 소스 또는 드레인 전극(308a), 및 상기 소스 또는 드레인 전극(308b)을 덮도록 제공된 상기 게이트 절연층(312); 상기 게이트 절연층(312) 위의 상기 게이트 전극(314); 상기 게이트 절연층(312) 및 상기 게이트 전극(314) 위의 상기 층간 절연층(316); 및 상기 층간 절연층(316) 위의 상기 층간 절연층(318)을 포함한다.
이 실시예에서 기술된 상기 트랜지스터(350)에서, 상기 제 1 산화물 반도체층(304a) 및 상기 제 2 산화물 반도체층(306a)이 고순도화되고, 상기 제 1 산화물 반도체층(304a) 및 상기 제 2 산화물 반도체층(306a)의 수소 농도는 5 × 1019/cm3 이하, 바람직하게 5 × 1018/cm3 이하, 더욱 바람직하게 5 × 1017/cm3 이하이다. 상기 제 1 산화물 반도체층(304a) 및 상기 제 2 산화물 반도체층(306a)은 대략 1 × 1014/cm3의 캐리어 밀도를 가진 일반 실리콘 웨이퍼에 비해, 충분히 낮은 캐리어 밀도(예를 들면, 1 × 1012/cm3 미만, 더욱 바람직하게 1.45 × 1010/cm3 미만)를 가진다. 따라서, 오프 전류가 충분히 감소된다. 예를 들면, 실내 온도에서의 상기 트랜지스터(350)의 오프 전류 밀도(상기 오프 전류가 상기 트랜지스터의 채널 폭으로 나누어지는 방식으로 얻어진 값)는 약 1 × 10-20 A/㎛(10zA/㎛) 내지 1 × 10-19 A/㎛(100zA/㎛)이다.
상기 고순도화되고 진성 산화물 반도체들인 상기 제 1 산화물 반도체층(304a) 및 상기 제 2 산화물 반도체층(306a)의 이용으로, 상기 트랜지스터의 상기 오프 전류가 충분히 감소될 수 있다.
또한, 이 실시예에서, 상기 결정 영역을 포함하는 상기 제 1 산화물 반도체층(304a) 및 상기 제 1 산화물 반도체층(304a)의 상기 결정 영역으로부터의 결정 성장에 의해 형성되는 상기 제 2 산화물 반도체층(306a)이 상기 산화물 반도체층으로서 이용된다; 따라서, 전계 효과 이동도가 개선되고, 양호한 전기 특성들을 가진 트랜지스터가 실현될 수 있다. 예를 들면, 상기 전계 효과 이동도 μ는 100cm2/V·sec보다 높을 수 있다.
이 실시예에 기술된 바와 같이, 상기 산화물 반도체층 및 상기 게이트 절연층의 두께, 상기 소스 전극과 상기 드레인 전극의 간격 등이 각각의 미리 결정된 범위들에 있고, 그에 의해 양호한 특성들이 유지될 수 있고 소형화가 달성될 수 있다.
이 실시예에 기술된 구조들, 방법들 등은 다른 실시예들에 기술된 구조들, 방법들 등 중 어느 것과 적합하게 조합될 수 있다.
[실시예 4]
이 실시예에서, 산화물 반도체를 포함하는 반도체 장치를 제작하기 위한 방법이 기술될 것이다. 특히, 도 1c의 상기 반도체 장치를 제작하기 위한 방법이 도 4a 내지 도 4e를 참조하여 기술될 것이다. 이 실시예에 따른 반도체 장치를 제작하기 위한 방법은 상기 실시예들 중 어느 것(특히, 실시예 2)에 기술된 반도체 장치를 제작하기 위한 방법과 공통점을 많이 가짐을 유념한다. 따라서, 상이한 점들이 주로 기술될 것이다. 이 실시예의 제작 방법과 상기 실시예들 중 어느 것(예를 들면, 실시예 3)의 일부와의 조합에 의해 도 1d에 도시된 상기 반도체 장치를 제작하는 것이 가능함을 유념한다.
먼저, 상기 절연층(402)은 상기 기판(400) 위에 형성된다. 이후, 산화물 반도체층(406)은 상기 절연층(402) 위에 형성된다(도 4a 참조). 상술된 실시예는 그 상세한 기술에 대해 참조될 수 있다.
다음에, 상기 산화물 반도체층(406)은 상기 섬형 산화물 반도체층(406a)을 형성하기 위해 마스크를 이용한 에칭과 같은 방법에 의해 가공된다. 도전층(408) 및 절연층(410)이 상기 산화물 반도체층(406a)을 덮도록 형성된다(도 4b 참조). 상기 절연층(410)은 필수적인 구성요소가 아니라 나중에 형성될 상기 소스 전극 및 상기 드레인 전극의 측면들을 선택적으로 산화하는데 효과적임을 유념한다. 또한, 상기 절연층(410)은 상기 게이트 전극과 상기 소스 또는 드레인 전극 사이의 커패시턴스를 감소하는데 또한 효과적이다.
상술된 실시예는 상기 섬형 산화물 반도체층(406a)의 형성 및 열 처리의 상세한 기술에 대해 참조될 수 있다. 그 외에도, 상술된 실시예는 상기 도전층(408)의 상세한 기술에 대해 참조될 수 있다.
상기 절연층(410)은 CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 상기 절연층(410)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈 등을 함유하도록 형성되는 것이 바람직하다. 상기 절연층(410)은 단층 구조 또는 적층 구조를 가질 수 있음을 유념한다. 상기 절연층(410)의 두께에 대한 특정 제약은 존재하지 않는다; 상기 절연층(410)은 예를 들면 10nm 이상 200nm 이하의 두께를 가질 수 있다.
다음에, 상기 도전층(408) 및 상기 절연층(410)은 선택적으로 에칭된다; 따라서, 상기 소스 또는 드레인 전극(408a), 상기 소스 또는 드레인 전극(408b), 상기 절연층(410a), 및 상기 절연층(410b)이 형성된다(도 4c 참조). 상세들은 상기 실시예에서의 상기 소스 및 드레인 전극들을 형성하는 공정의 상세들과 유사하다. 알루미늄, 티타늄, 몰리브덴 또는 구리와 같은 재료가 나중에 수행되는 플라즈마 산화 처리에 적합하고, 상기 소스 또는 드레인 전극(408a) 및 상기 소스 또는 드레인 전극(408b)에 대한 재료로서 이용되는 것이 바람직함을 유념한다.
그 후에, 상기 산화물 반도체층(406a)에 산소를 공급하기 위해 산화 처리가 수행된다. 상기 산화 처리에 의해, 상기 산화물 영역(411a)이 상기 소스 또는 드레인 전극(408a)의 일부에 형성되고, 상기 산화물 영역(411b)이 상기 소스 또는 드레인 전극(408b)의 일부에 형성된다(도 4d 참조). 상기 산화 처리에 의해, 산화물 영역은 또한 상기 소스 또는 드레인 전극(408a) 및 상기 소스 또는 드레인 전극(408b)의 주변부 상에 형성된다.
상기 산화 처리는 마이크로파(300MHz 내지 300GHz)로 여기된 산소 플라즈마를 이용하여 수행되는 것이 바람직하고, 이것은 플라즈마 산화 처리라고 칭해진다. 그 이유는 고밀도 플라즈마가 마이크로파로 플라즈마 여기에 의해 실현되고 상기 산화물 반도체층(406a)에 대한 손상이 충분히 감소될 수 있다는 점이다.
특히, 상기 처리는 예를 들면 산소와 아르곤의 혼합 가스를 이용하여 200℃ 내지 400℃(통상적으로, 300℃)의 기판 온도에서 50Pa 내지 5000Pa(통상적으로 500Pa)의 압력 하에서 300MHz 내지 300GHz(통상적으로, 2.45GHz)의 주파수로 수행될 수 있다.
상기 산화 처리에 의해, 상기 산화물 반도체층(406a)에 산소가 공급된다. 따라서, 상기 산화물 반도체층(406a)에 대한 손상이 충분히 감소될 수 있고, 또한, 산소 결핍으로 인한 에너지 갭의 결함 정도가 감소될 수 있다. 달리 말하면, 상기 산화물 반도체층(406a)의 특성들이 더욱 개선될 수 있다.
마이크로파로의 상기 플라즈마 산화 처리에 대한 제약 없이, 상기 산화물 반도체층(406a)에 대한 손상의 충분한 감소 및 상기 산화물 반도체층(406a)으로의 산소의 공급을 가능하게 하는 임의의 다른 방법이 이용될 수 있음을 유념한다. 예를 들면, 산소를 함유한 분위기에서 열 처리와 같은 방법이 이용될 수 있다.
상기 산화 처리와 조합하여, 상기 산화물 반도체층(406a)으로부터 수분, 수소 등의 제거를 위한 처리가 수행될 수 있다. 이 경우, 예를 들면, 질소 또는 아르곤과 같은 가스를 이용한 플라즈마 처리가 수행될 수 있다.
상기 산화 처리에 의해, 상기 산화물 영역(411a) 및 상기 산화물 영역(411b)이 상기 소스 또는 드레인 전극(408a)의 일부 및 상기 소스 또는 드레인 전극(408b)의 일부(특히, 그 측면들에 대응하는 부분들)에 각각 형성됨을 유념한다. 상기 산화물 영역들은 특히 상기 트랜지스터(450)가 소형화될 때(예를 들면, 상기 채널 길이가 1000nm 미만, 특히 70nm 이하일 때) 효과적이다. 상기 트랜지스터의 소형화로, 상기 게이트 절연층(412)이 더 작은 두께를 가져야 한다. 상기 산화물 영역들이 제공되는 이유는 상기 게이트 절연층(412)의 두께의 감소 또는 그것으로의 결함 있는 피복성에 의해 유발될 수 있는 상기 게이트 전극(414)과 상기 소스 또는 드레인 전극(408a) 사이 및 상기 게이트 전극(414)과 상기 소스 또는 드레인 전극(408b) 사이의 단락 회로를 방지할 수 있다는 점이다. 상기 산화물 영역들은 5nm 이상의 두께(특히, 10nm 이상)를 가질 때 충분히 효과적임을 유념한다.
상기 산화 처리는 상기 절연층(402)의 노출된 부분의 막 품질의 개선의 관점들에서도 또한 효과적이다.
상기 절연층(410a) 및 상기 절연층(410b)은, 이들 절연층들이 상기 소스 또는 드레인 전극(408a) 및 상기 소스 또는 드레인 전극(408b)의 상부들의 산화를 방지하는 기능을 한다는 점에서 중요하다는 것을 유념한다. 이것은 에칭에 이용된 마스크가 남아있을 때 상기 플라즈마 처리를 수행하는 것이 상당히 어렵기 때문이다.
다음에, 상기 게이트 절연층(412)은 대기에 노출되지 않고 상기 산화물 반도체층(406a)의 일부와 접촉하여 형성된다. 그 후에, 상기 게이트 전극(414)은 상기 산화물 반도체층(406a)과 중첩하는 영역에서 상기 게이트 절연층(412) 위에 형성되고, 상기 층간 절연층(416) 및 상기 층간 절연층(418)이 상기 게이트 절연층(412) 및 상기 게이트 절연층(414) 위에 형성된다(도 4e 참조). 상술된 실시예는 그 상세한 기술에 대해 참조될 수 있다.
상기 단계들을 통해, 산화물 반도체를 포함하는 상기 트랜지스터(450)가 완성된다.
이 실시예에서, 산소 플라즈마 처리는 상기 산화물 반도체층(406a)에 산소를 공급하기 위해 상기 산화물 반도체층(406a)에 대해 수행된다. 따라서, 상기 트랜지스터(450)는 더 양호한 특성들을 가진다. 또한, 상기 소스 또는 드레인 전극의 측면에 대응하는 영역이 산화된다; 따라서, 상기 게이트 절연층의 두께의 감소에 의해 유발될 수 있는 상기 게이트 전극과 상기 소스 전극(또는 상기 드레인 전극) 사이의 단락 회로가 방지될 수 있다.
또한, 상기 절연층은 상기 소스 및 드레인 전극들 위에 제공될 때, 상기 게이트 전극과 상기 소스 전극 사이 및 상기 게이트 전극과 상기 드레인 전극 사이에 형성된 커패시턴스가 감소될 수 있다; 따라서, 상기 반도체 장치는 더 고속으로 동작할 수 있다.
이 실시예에 기술된 구조들, 방법들 등은 다른 실시예들에 기술된 구조들, 방법들 등 중 어느 것과 적합하게 조합될 수 있다.
[실시예 5]
이 실시예에서, 상기 실시예에 기술된 상기 트랜지스터를 포함하는 반도체 장치의 예가 도 5a 및 도 5b, 도 6a 및 도 6b, 도 7a1, 도 7a2 및 도 7b, 및 도 8a 및 도 8b를 참조하여 기술될 것이다.
<반도체 장치의 구조예>
도 5a는 상기 실시예에 기술된 상기 트랜지스터가 다이오드로서 이용되는 경우의 회로 구성을 도시한다. 다이오드-접속된 트랜지스터(110)에서, 제 1 단자 및 게이트 단자측은 양극이고 제 2 단자쪽은 음극임을 유념한다.
도 5b는 n-채널 트랜지스터 및 p-채널 트랜지스터가 상보적으로 조합되는 CMOS 회로의 예를 도시한다. 여기서, 가장 간단한 CMOS 회로인 CMOS 인버터 회로가 기술된다. 상기 CMOS 인버터 회로에서, 제 1 트랜지스터(112)의 게이트 전극이 제 2 트랜지스터(114)의 게이트 전극에 전기적으로 접속되고; 상기 제 1 트랜지스터(112)의 소스 전극은 일 단자 VL에 전기적으로 접속되고; 상기 제 1 트랜지스터(112)의 드레인 전극은 상기 제 2 트랜지스터(114)의 소스 전극에 전기적으로 접속되고; 상기 제 2 트랜지스터(114)의 드레인 전극은 다른 단자 VH에 전기적으로 접속된다.
상기 제 1 트랜지스터(112)는 n-채널 트랜지스터이고, 상기 실시예에 기술된 상기 트랜지스터가 이용될 수 있다. 상기 제 2 트랜지스터(114)는 p-채널 트랜지스터이고, 상기 제 2 트랜지스터(114)는 산화물 반도체 또는 다른 재료들(예를 들면, 실리콘)을 이용하여 형성될 수 있다.
도 6a는 그 구조가 소위 DRAM(dynamic random access memory)에 대응하는 반도체 장치의 예를 도시한다. 도 6a에 도시된 메모리 셀 어레이(120)는 복수의 메모리 셀들(130)은 매트릭스로 배열되는 구조를 가진다. 상기 메모리 셀 어레이(120)는 복수의 제 1 배선들 및 복수의 제 2 배선들을 포함한다.
상기 메모리 셀(130)은 트랜지스터(131) 및 커패시터(132)를 포함한다. 상기 트랜지스터(131)의 게이트 전극은 상기 제 1 배선에 전기적으로 접속된다. 상기 트랜지스터(131)의 소스 전극 및 드레인 전극 중 하나는 상기 제 2 배선에 전기적으로 접속되고, 상기 트랜지스터(131)의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 커패시터의 일 전극에 전기적으로 접속된다. 상기 커패시터의 다른 전극에는 미리 결정된 전위가 공급된다. 상기 실시예들 중 어느 것에 기술된 상기 트랜지스터는 상기 트랜지스터(131)에 적용된다.
상기 실시예들 중 어느 것에 기술된 상기 트랜지스터는 극히 낮은 오프 전류를 가진다. 따라서, 상기 트랜지스터가 소위 DRAM으로서 인식되는 도 6a에 기술된 상기 반도체 장치에 적용되는 경우에, 실질적으로 비휘발성 메모리가 획득될 수 있다.
도 6b는 그 구조가 소위 SRAM(static random access memory)에 대응하는 반도체 장치의 예를 도시한다. 도 6b에 도시된 메모리 셀 어레이(140)가 복수의 메모리 셀들(150)이 매트릭스로 배열되는 구조를 가진다. 상기 메모리 셀 어레이(140)는 복수의 제 1 배선들, 복수의 제 2 배선들, 복수의 제 3 배선들, 및 복수의 제 4 배선들을 포함한다.
상기 메모리 셀(150)은 제 1 트랜지스터(151), 제 2 트랜지스터(152), 제 3 트랜지스터(153), 제 4 트랜지스터(154), 제 5 트랜지스터(155), 및 제 6 트랜지스터(156)를 포함한다. 상기 제 1 트랜지스터(151) 및 상기 제 2 트랜지스터(152) 각각은 선택 트랜지스터로서 기능한다. 상기 제 3 트랜지스터(153) 및 상기 제 4 트랜지스터(154) 중 하나는 n-채널 트랜지스터이고(여기서, 상기 제 4 트랜지스터(154)가 n-채널 트랜지스터이고), 상기 제 3 트랜지스터(153) 및 상기 제 4 트랜지스터(154) 중 다른 하나는 p-채널 트랜지스터이다(여기서, 상기 제 3 트랜지스터(153)가 p-채널 트랜지스터이다). 달리 말하면, 상기 제 3 트랜지스터(153) 및 상기 제 4 트랜지스터(154)는 CMOS 회로를 형성한다. 유사하게, 상기 제 5 트랜지스터(155) 및 상기 제 6 트랜지스터(156)는 CMOS 회로를 형성한다.
상기 제 1 트랜지스터(151), 상기 제 2 트랜지스터(152), 상기 제 4 트랜지스터(154) 및 상기 제 6 트랜지스터(156)는 n-채널 트랜지스터들이고, 상기 실시예들 중 어느 것에 기술된 상기 트랜지스터는 이에 적용될 수 있다. 상기 제 3 트랜지스터(153) 및 상기 제 5 트랜지스터(155)는 p-채널 트랜지스터들이고, 이들은 산화물 반도체 또는 다른 재료들(예를 들면, 실리콘)을 이용하여 형성될 수 있다.
<비휘발성 메모리 장치의 구조예>
다음에, 상기 실시예들 중 어느 것에 따른 상기 트랜지스터를 포함하는 비휘발성 메모리 장치의 구조예가 도 7a1, 도 7a2 및 도 7b 및 도 8a 및 도 8b를 참조하여 기술될 것이다.
도 7a1에 도시된 반도체 장치에서, 제 1 배선(제 1 선, 또한 소스선이라고도 칭해짐) 및 트랜지스터(160)의 소스 전극이 서로 전기적으로 접속되고, 제 2 배선(제 2 선, 또한 비트선이라고도 칭해짐) 및 상기 트랜지스터(160)의 드레인 전극이 서로 전기적으로 접속된다. 제 3 배선(제 3 선, 또한 제 1 신호선이라고도 칭해짐) 및 트랜지스터(162)의 소스 전극 및 드레인 전극 중 하나가 서로 전기적으로 접속된다. 제 4 배선(제 4 선, 또한 제 2 신호선이라고도 칭해짐) 및 트랜지스터(162)의 게이트 전극이 서로 전기적으로 접속된다. 상기 트랜지스터(160)의 게이트 전극 및 상기 트랜지스터(162)의 상기 소스 전극 및 상기 드레인 전극이 상기 커패시터(164)의 일 전극에 전기적으로 접속되고, 제 5 배선(제 5 선, 또한 워드선이라고도 칭해짐) 및 상기 커패시터(164)의 다른 전극이 서로 전기적으로 접속된다.
여기서, 상기 실시예들 중 어느 것에 기술된 산화물 반도체를 포함하는 상기 트랜지스터가 적어도 상기 트랜지스터(162)에 적용된다. 상기 실시예들 중 어느 것에 기술된 산화물 반도체를 포함하는 상기 트랜지스터가 극히 낮은 오프 전류를 가진다. 이러한 이유로, 상기 트랜지스터(160)의 상기 게이트 전극의 전위는 상기 트랜지스터(162)를 턴 오프함으로써 극히 장시간 동안 유지될 수 있다. 상기 커패시터(164)가 제공되고, 이것은 상기 트랜지스터(160)의 상기 게이트 전극에 주어진 전하의 유지 및 저장된 데이터의 판독을 용이하게 한다. 산화물 반도체를 포함하는 상기 트랜지스터(162)는 10nm 이상 1000nm 이하, 예를 들면 10nm 이상 70nm 이하의 채널 길이(L)를 가진다; 따라서, 이것은 저전력 소비 및 고속 동작의 특성들을 가진다. 상기 트랜지스터(160)는 산화물 반도체 또는 다른 재료들을 포함할 수 있다.
도 7a1에 도시된 상기 반도체 장치는 상기 트랜지스터(160)의 상기 게이트 전극의 전위가 유지되고, 그에 의해 데이터의 기록, 유지, 및 판독이 하기에 기술된 바와 같이 수행될 수 있는 이점을 활용한다.
먼저, 데이터의 기록 및 유지에 관한 기술이 이루어진다. 먼저, 상기 제 4 배선의 전위는 상기 트랜지스터(162)가 턴 온되는 전위로 설정되어, 상기 트랜지스터(162)가 턴 온된다. 따라서, 상기 제 3 배선의 전위는 상기 트랜지스터(160)의 상기 게이트 전극 및 상기 커패시터(164)에 공급된다. 즉, 미리 결정된 전하가 상기 트랜지스터(160)의 상기 게이트 전극에 주어진다(기록). 여기서, 2개의 상이한 전위들(이후, 로우-레벨 전하 및 하이-레벨 전하라고 칭해짐)의 공급을 위한 전하들 중 하나가 상기 트랜지스터(160)의 상기 게이트 전극에 주어진다. 그 후, 상기 제 4 배선의 상기 전위는 상기 트랜지스터(162)가 턴 오프되는 전위로 설정되어, 상기 트랜지스터(162)는 턴 오프된다. 따라서, 상기 트랜지스터(160)의 상기 게이트 전극에 주어진 전하가 유지된다(홀딩).
상기 트랜지스터(162)의 상기 오프 전류가 상당히 작기 때문에, 상기 트랜지스터(160)의 상기 게이트 전극의 전하가 장시간 동안 유지된다.
다음에, 데이터의 판독에 관한 기술이 이루어진다. 미리 결정된 전위(정전위)가 상기 제 1 배선에 공급되는 동안 상기 제 5 배선에 적합한 전위(판독 전위)를 공급함으로써, 상기 제 2 배선의 상기 전위는 상기 트랜지스터(160)의 상기 게이트 전극에 유지된 전하량에 의존하여 변한다. 이것은 일반적으로, 상기 트랜지스터(160)가 n-채널 트랜지스터일 때, 하이-레벨 전하가 상기 트랜지스터(160)의 상기 게이트 전극에 주어지는 경우의 피상 임계 전압 Vth_H는 로우-레벨 전하가 상기 트랜지스터(160)의 상기 게이트 전극에 주어지는 경우의 피상 임계 전압 Vth_L보다 낮기 때문이다. 여기서, 피상 임계 전압은 상기 제 5 배선의 상기 전위를 나타내며, 이것은 상기 트랜지스터(160)를 턴 온하는데 필요하다. 따라서, 상기 제 5 배선의 상기 전위는 Vth_H와 Vth_L 사이의 중간 전위 V0으로 설정되고, 그에 의해 상기 트랜지스터(160)의 상기 게이트 전극에 주어진 전하가 결정될 수 있다. 예를 들면, 하이-레벨 전하가 기록에 주어지는 경우에, 상기 제 5 배선의 상기 전위가 V0(> Vth_H)으로 설정될 때, 상기 트랜지스터(160)가 턴 온된다. 로우-레벨 전하가 기록에 주어지는 경우에, 상기 제 5 배선의 상기 전위가 V0(< Vth_L)으로 설정될 때에도, 상기 트랜지스터(160)는 오프 상태에 남아있다. 따라서, 저장된 데이터는 상기 제 2 배선의 상기 전위에 의해 판독될 수 있다.
데이터가 판독되지 않는 경우에, 상기 트랜지스터(160)가 상기 게이트 전극의 상태에 상관 없이 턴 오프되도록 허용하는 전위, 즉 Vth_H보다 낮은 전위가 상기 제 5 배선에 적용될 수 있다. 대안적으로, 상기 트랜지스터(160)가 상기 게이트 전극의 상태에 상관 없이 턴 온되도록 허용하는 전위, 즉 Vth_L보다 높은 전위가 상기 제 5 배선에 적용될 수 있다.
그 후에, 데이터의 재기록에 관한 기술이 이루어진다. 데이터의 재기록은 데이터의 기록 및 유지의 방식과 유사한 방식으로 수행된다. 즉, 상기 제 4 배선의 상기 전위는 상기 트랜지스터(162)를 턴 온하도록 허용하는 전위로 설정되고, 그에 의해 상기 트랜지스터(162)가 턴 온 된다. 따라서, 상기 제 3 배선의 전위(새로운 데이터에 관련된 전위)가 상기 트랜지스터(160)의 상기 게이트 전극 및 상기 커패시터(164)에 공급된다. 그 후에, 상기 제 4 배선의 상기 전위는 상기 트랜지스터(162)가 턴 오프되도록 허용하는 전위로 설정되고, 그에 의해 상기 트랜지스터(162)가 턴 오프된다. 따라서, 새로운 데이터에 관련된 전하가 상기 트랜지스터(160)의 상기 게이트 전극에 주어진다.
개시된 발명에 따른 상기 반도체 장치에서, 상술된 바와 같이 데이터의 다른 기록에 의해 데이터가 직접 재기록될 수 있다. 그러한 이유로, 플래시 메모리 등에 필요한 소거 동작은 요구되지 않으므로, 상기 소거 동작에 의해 유발되는 동작 속도의 감소가 방지될 수 있다. 달리 말하면, 상기 반도체 장치의 고속 동작이 실현될 수 있다.
상기 트랜지스터(162)의 상기 소스 전극 또는 상기 드레인 전극은 상기 트랜지스터(160)의 상기 게이트 전극에 전기적으로 접속되고, 그에 의해 비휘발성 메모리 소자에 이용되는 플로팅 게이트 트랜지스터의 플로팅 게이트의 효과와 유사한 효과를 가짐을 유념한다. 따라서, 상기 트랜지스터(162)의 상기 소스 전극 또는 상기 드레인 전극이 상기 트랜지스터(160)의 상기 게이트 전극에 전기적으로 접속되는 도면에서의 부분은 일부 경우들에서 플로팅 게이트부 FG라고 칭해진다. 상기 트랜지스터(162)가 오프될 때, 상기 플로팅 게이트부 FG는 절연체에 임베딩되는 것으로 간주될 수 있고 따라서 전하가 상기 플로팅 게이트부 FG에 유지된다. 산화물 반도체를 포함하는 상기 트랜지스터(162)의 오프 전류량은 실리콘 반도체 등을 포함하는 트랜지스터의 오프 전류량 이하 내지 이의 십만 분의 일 이하이다; 따라서, 상기 트랜지스터(162)의 누설 전류로 인한 상기 플로팅 게이트부 FG에 축적된 전하의 손실은 무시할 수 있다. 즉, 산화물 반도체를 포함하는 상기 트랜지스터(162)로, 비휘발성 메모리 장치가 실현될 수 있다.
도 7a1에 도시된 상기 반도체 장치는, 도 7a1에서의 상기 반도체 장치의 트랜지스터와 같은 구성요소들이 저항 및 커패시터를 포함한다고 가정한 도 7a2에 도시된 회로 구조를 가질 수 있다. 즉, 도 7a2에서, 상기 트랜지스터(160) 및 상기 커패시터(164)는 저항 및 커패시터를 포함하는 것으로 각각 간주된다. R1 및 C1은 상기 커패시터(164)의 저항값 및 커패시턴스 값을 각각 표시한다. 상기 저항값 R1은 상기 커패시터(164)에 포함된 절연층에 의존하는 저항값에 대응한다. R2 및 C2는 상기 커패시터(160)의 저항값 및 커패시턴스 값을 각각 표시한다. 상기 저항값 R2는 상기 커패시터(160)가 온일 때의 게이트 절연층에 의존하는 저항값에 대응한다. 상기 커패시턴스 값 C2는 소위 게이트 커패시턴스(상기 게이트 전극과 상기 소스 전극 또는 상기 드레인 전극 사이에 형성된 커패시턴스)의 커패시턴스 값에 대응한다. 상기 저항값 R2는 상기 트랜지스터(160)의 상기 게이트 전극과 그 채널 형성 영역 사이의 저항값을 도시할 뿐이고, 접속 부분은 이 부분을 명확하게 보여주기 위해 점선으로 도시됨을 유념한다.
상기 트랜지스터(162)가 오프 상태에 있는 경우에 상기 소스 전극과 상기 드레인 전극 사이의 상기 저항값(또한 유효 저항이라고도 칭해짐)이 ROS일 때 및 ROS가 R1 이하이거나 ROS가 R2 이하일 때, 전하 유지 기간(또한 데이터 유지 기간이라고도 칭해짐)은 상기 트랜지스터(162)의 오프 전류에 의해 주로 결정된다.
한편, 상기 조건들이 충족되지 않을 때, 상기 트랜지스터(162)의 상기 오프 전류가 충분히 작을 때에도 상기 유지 기간을 충분히 보장하기가 어렵다. 이것은, 상기 트랜지스터(162) 이외의 부분에서 유발되는 누설이 크기 때문이다. 따라서, 이 실시예에 개시된 상기 반도체 장치가 상기 관계식을 만족하는 것이 바람직하다고 말할 수 있다.
C1 ≥ C2가 만족되는 것이 바람직하다. C1이 큰 경우, 상기 제 5 배선의 상기 전위는 상기 플로팅 게이트부 FG의 상기 전위가 상기 제 5 배선에 의해 제어될 때(예를 들면, 판독시) 낮게 유지될 수 있다.
상기 관계식이 만족될 때, 더욱 바람직한 반도체 장치가 실현될 수 있다. R1 및 R2는 상기 트랜지스터(160)의 상기 게이트 절연층 및 상기 트랜지스터(162)의 게이트 절연층에 의해 제어됨을 유념한다. 동일한 관계식이 C1 및 C2에 적용된다. 따라서, 상기 게이트 절연층의 재료, 두께 등이 상기 관계식을 만족하기 위해 적합하게 설정되는 것이 바람직하다.
상기 반도체 장치와 상이한 구조를 가진 반도체 장치가 도 7b에 도시된다. 도 7b에 도시된 상기 반도체 장치에서, 상기 트랜지스터(160)의 상기 게이트 전극, 상기 트랜지스터(162)의 상기 소스 전극 및 상기 드레인 전극 중 하나, 및 상기 커패시터(164)의 일 전극이 서로 전기적으로 접속된다. 상기 트랜지스터(160)의 상기 소스 전극 및 상기 제 1 배선이 서로 전기적으로 접속된다. 상기 트랜지스터(160)의 상기 드레인 전극 및 상기 제 2 배선이 서로 전기적으로 접속된다. 상기 트랜지스터(162)의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나와 상기 제 3 배선이 서로 전기적으로 접속된다. 상기 트랜지스터(162)의 제 1 게이트 전극과 상기 제 4 배선이 서로 전기적으로 접속된다. 상기 커패시터(164)의 다른 전극 및 상기 제 5 배선이 서로 전기적으로 접속된다. 상기 트랜지스터(162)의 제 2 게이트 전극 및 상기 제 6 배선이 서로 전기적으로 접속된다. 상기 제 4 배선에 인가된 것과 동일한 전위가 상기 제 6 배선에 인가될 수 있다. 대안적으로, 상기 제 6 배선이 상기 제 4 배선과 무관하게 제어되도록, 상기 제 4 배선에 인가된 것과 상이한 전위가 상기 제 6 배선에 인가될 수 있다.
즉, 도 7b에서의 상기 반도체 장치에서, 도 7a1의 상기 반도체 장치의 상기 트랜지스터(162)는 상기 제 2 게이트 전극을 가진 상기 트랜지스터(162)와 대체된다. 따라서, 도 7b의 상기 반도체 장치는 도 7a1의 상기 반도체 장치에서 획득된 효과들 외에도, 상기 트랜지스터(162)의 전기 특성들(예를 들면, 상기 임계 전압)을 쉽게 조정하는 효과를 획득할 수 있다. 예를 들면, 상기 제 6 배선에 음의 전위의 인가에 의해, 상기 트랜지스터(162)는 용이하게 정상-오프될 수 있다.
전자들이 다수 캐리어들인 n-채널 트랜지스터가 상기 기술에 이용되고; 정공들이 다수 캐리어들인 p-채널 트랜지스터가 상기 n-채널 트랜지스터 대신에 이용될 수 있음은 말할 필요가 없음을 유념한다.
다음에, 도 7a1, 도 7a2 및 도 7b에 도시된 상기 반도체 장치들의 응용예들이 도 8a 및 도 8b를 참조하여 기술된다. 도 8a 및 도 8b는 도 7a1에 도시된 복수의 반도체 장치들(이후, 또한 메모리 셀들(190)이라고도 칭해짐)을 각각 포함하는 반도체 장치들의 회로도들의 예들이다. 도 8a는 상기 메모리 셀들(190)이 직렬로 접속된 소위 NAND 반도체 장치의 회로도이고, 도 8b는 상기 메모리 셀들(190)이 병렬로 접속되는 소위 NOR 반도체 장치의 회로도이다.
도 8a의 상기 반도체 장치는 소스선 SL, 비트선 BL, 제 1 신호선 S1, 복수의 제 2 신호선들 S2, 복수의 워드선들 WL, 및 상기 복수의 메모리 셀들(190)을 포함한다. 도 8a에서, 하나의 소스선 SL 및 하나의 비트선 BL이 상기 반도체 장치에 제공된다; 그러나, 개시된 발명의 일 실시예는 이에 제한되지 않는다. 복수의 소스선들 SL 및 복수의 비트선들 BL이 제공될 수 있다.
상기 메모리 셀들(190)의 각각에서, 상기 트랜지스터(160)의 상기 게이트 전극, 상기 트랜지스터(162)의 상기 소스 전극 및 상기 드레인 전극 중 하나, 및 상기 커패시터(164)의 일 전극이 서로 전기적으로 접속된다. 상기 제 1 신호선 S1 및 상기 트랜지스터(162)의 상기 소스 전극과 상기 드레인 전극 중 다른 하나가 서로 전기적으로 접속되고, 상기 제 2 신호선 S2와 상기 트랜지스터(162)의 상기 게이트 전극이 서로 전기적으로 접속된다. 상기 워드선 WL 및 상기 커패시터(164)의 다른 전극이 서로 전기적으로 접속된다.
또한, 상기 메모리 셀(190)에 포함된 상기 트랜지스터(160)의 상기 소스 전극은 인접한 메모리 셀(190)에서의 상기 트랜지스터(160)의 상기 드레인 전극에 전기적으로 접속된다. 상기 메모리 셀(190)에 포함된 상기 트랜지스터(160)의 상기 드레인 전극은 상기 인접한 메모리 셀(190)에서의 상기 트랜지스터(160)의 상기 소스 전극에 전기적으로 접속된다. 단부들 중 하나에 제공되는 직렬로 접속된 상기 복수의 메모리 셀들의 상기 메모리 셀(190)에 포함된 상기 트랜지스터(160)의 상기 드레인 전극은 상기 비트선에 전기적으로 접속됨을 유념한다. 다른 단부에 제공되는 직렬로 접속된 상기 복수의 메모리 셀들의 상기 메모리 셀(190)에 포함된 상기 트랜지스터(160)의 상기 소스 전극은 상기 소스선에 전기적으로 접속된다.
도 8a에서의 상기 반도체 장치에서, 기록 동작 및 판독 동작이 각각의 로우에서 수행된다. 상기 기록 동작은 다음과 같이 수행된다. 상기 트랜지스터(162)가 턴 온되는 전위가 기록이 수행되는 로우의 상기 제 2 신호선 S2에 공급되어, 기록이 수행되는 상기 로우의 상기 트랜지스터(162)가 턴 온된다. 따라서, 상기 제 1 신호선 S1의 전위는 특정 로우의 상기 트랜지스터(160)의 상기 게이트 전극에 공급되어, 미리 결정된 전하가 상기 게이트 전극에 주어진다. 따라서, 데이터가 상기 특정 로우의 상기 메모리 셀에 기록될 수 있다.
또한, 판독 동작이 다음과 같이 수행된다. 먼저, 상기 트랜지스터(160)가 그 게이트 전극의 전하에 상관 없이 턴 온되는 전위가 판독이 수행되는 로우 이외의 로우들의 상기 워드선들 WL에 공급되어, 판독이 수행되는 상기 로우 이외의 로우들의 상기 트랜지스터들(160)이 턴 온된다. 그 후에, 상기 트랜지스터(160)의 온 상태 또는 오프 상태가 상기 트랜지스터(160)의 상기 게이트 전극의 전하에 의존하여 결정되는 전위(판독 전위)가 판독이 수행되는 상기 로우의 상기 워드선 WL에 공급된다. 그 후에, 상기 비트선 BL에 접속된 판독 회로(도시되지 않음)가 동작되도록 정전위가 상기 소스선 SL에 공급된다. 여기서, 상기 소스선 SL과 상기 비트선 BL 사이의 상기 복수의 트랜지스터들(160)은 판독이 수행되는 상기 로우의 상기 트랜지스터들(160)에 제외된다; 따라서, 상기 소스선 SL과 상기 비트선 BL 사이의 컨덕턴스는 판독이 수행되는 상기 로우의 상기 트랜지스터들(160)의 상태에 의해 결정된다. 즉, 판독 회로에 의해 판독되는 상기 비트선 BL의 전위는 판독이 수행되는 상기 로우의 상기 트랜지스터들(160)의 상기 게이트 전극의 전하에 의존한다. 이러한 방식으로, 데이터가 특정 메모리 셀로부터 판독될 수 있다.
도 8b의 상기 반도체 장치는 복수의 소스선들 SL, 복수의 비트선들 BL, 복수의 제 1 신호선들 S1, 복수의 제 2 신호선들 S2, 복수의 워드선들 SL 및 복수의 상기 메모리 셀들(190)을 포함한다. 상기 트랜지스터(160)의 상기 게이트 전극, 상기 트랜지스터(162)의 상기 소스 전극 및 상기 드레인 전극 중 하나, 및 상기 커패시터(164)의 일 전극이 서로 전기적으로 접속된다. 상기 소스선 SL 및 상기 트랜지스터(160)의 상기 소스 전극이 서로 전기적으로 접속된다. 상기 비트선 BL 및 상기 트랜지스터(160)의 상기 드레인 전극이 서로 전기적으로 접속된다. 상기 제 1 신호선 S1 및 상기 트랜지스터(162)의 상기 소스 전극과 상기 드레인 전극 중 다른 하나가 서로 전기적으로 접속되고, 상기 제 2 신호선 S2와 상기 트랜지스터(162)의 상기 게이트 전극이 서로 전기적으로 접속된다. 상기 워드선 WL 및 상기 커패시터(164)의 다른 전극이 서로 전기적으로 접속된다.
도 8b의 상기 반도체 장치에서, 기록 동작 및 판독 동작이 각각의 로우에서 수행된다. 상기 기록 동작은 도 8a의 상기 반도체 장치의 방식과 유사한 방식으로 수행된다. 상기 판독 동작은 다음과 같이 수행된다. 먼저, 상기 트랜지스터(160)가 그 게이트 전극의 전하에 상관 없이 턴 오프되는 전위가 판독이 수행되는 로우 이외의 로우들의 상기 워드선들 WL에 공급되어, 판독이 수행되는 상기 로우 이외의 로우들의 상기 트랜지스터들(160)이 턴 오프된다. 그 후에, 상기 트랜지스터(160)의 온 상태 또는 오프 상태가 상기 트랜지스터(160)의 상기 게이트 전극의 전하에 의존하여 결정되는 전위(판독 전위)가 판독이 수행되는 상기 로우의 상기 워드선 WL에 공급된다. 그 후에, 상기 비트선 BL에 접속된 판독 회로(도시되지 않음)가 동작되도록 정전위가 상기 소스선 SL에 공급된다. 여기서, 상기 소스선 SL과 상기 비트선 BL 사이의 컨덕턴스는 판독이 수행되는 상기 로우의 상기 트랜지스터들(160)의 상태에 의해 결정된다. 즉, 판독 회로에 의해 판독되는 상기 비트선 BL의 전위는 판독이 수행되는 상기 로우의 상기 트랜지스터들(160)의 상기 게이트 전극의 전하에 의존한다. 이러한 방식으로, 데이터가 특정 메모리 셀로부터 판독될 수 있다.
이 실시예에 기술된 구조들, 방법들 등은 다른 실시예들에 기술된 구조들, 방법들 등 중 어느 것과 적합하게 조합될 수 있다.
[실시예 6]
이 실시예에서, 상기 실시예들 중 어느 것에 기술된 상기 반도체 장치가 전자 장치에 적용되는 경우는 도 9a 내지 도 9f를 참조하여 기술될 것이다. 이 실시예에서, 상기 반도체 장치가 컴퓨터, 모바일 폰 핸드세트(또한 모바일 폰 또는 모바일 폰 장치라고도 칭해짐), 개인 휴대 정보 단말(휴대용 게임기, 오디오 재생 장치 등을 포함), 디지털 카메라 또는 디지털 비디오 카메라와 같은 카메라, 전자 페이퍼 및 텔레비전 장치(또한 텔레비전 또는 텔레비전 수신기라고도 칭해짐)와 같은 전자 장치들에 적용되는 경우가 기술된다.
도 9a는 하우징(601), 하우징(602), 표시부(603), 키보드(604) 등을 포함하는 노트북 개인용 컴퓨터를 도시한다. 상기 하우징(601) 및 상기 하우징(602)에서, 상기 실시예들 중 어느 것에 기술된 상기 반도체 장치가 제공된다. 따라서, 소형, 고속 동작, 및 저전력 소비의 특성들을 가진 노트북 개인용 컴퓨터가 실현될 수 있다.
도 9b는 표시부(613)가 구비된 본체(611), 외부 인터페이스(615), 조작 버튼들(614) 등을 포함하는 개인 휴대 정보 단말(PDA)을 도시한다. 또한, 상기 개인 휴대 정보 단말 등을 제어하는 스타일러스(612)가 제공된다. 상기 본체(611)에는, 상기 실시예들 중 어느 것에 기술된 상기 반도체 장치가 제공된다. 따라서, 소형, 고속 동작, 및 저전력 소비의 특성들을 가진 개인 휴대 정보 단말이 실현될 수 있다.
도 9c는 전자 페이퍼가 장착되고 2개의 하우징들, 하우징(621) 및 하우징(623)을 포함하는 전자 서적(620)을 도시한다. 상기 하우징(621) 및 상기 하우징(623)에는 각각 표시부(625) 및 표시부(627)가 구비된다. 상기 하우징(621)은 축부(637)에 의해 상기 하우징(623)과 결합되어, 상기 전자 서적(620)은 축으로서 상기 축부(637)를 이용하여 개폐될 수 있다. 상기 하우징(621)에는 전력 버튼(631), 조작 키들(633), 스피커(635) 등이 구비된다. 상기 하우징(621) 및 상기 하우징(623) 중 적어도 하나에서, 상기 실시예들 중 어느 것에 기술된 상기 반도체 장치가 제공된다. 따라서, 소형, 고속 동작, 및 저전력 소비의 특성들을 가진 전자 서적이 실현될 수 있다.
도 9d는 2개의 하우징들, 하우징(640) 및 하우징(641)을 포함하는 모바일 폰을 도시한다. 또한, 도 9d에 도시된 바와 같이 개발된 상태에서 상기 하우징들(640 및 641)은 하나가 다른 하나와 겹쳐지도록 슬라이딩될 수 있다. 따라서, 상기 모바일 폰의 크기가 감소될 수 있고, 이것은 상기 모바일 폰을 주변에서 휴대하기 적합하게 한다. 상기 하우징(641)은 표시 패널(642), 스피커(643), 마이크로폰(644), 포인팅 디바이스(646), 카메라 렌즈(647), 외부 접속 단자(648) 등을 포함한다. 상기 하우징(640)은 상기 모바일 폰을 충전하기 위한 태양 전지(649), 외부 메모리 슬롯(650) 등을 포함한다. 그 외에도, 안테나가 상기 하우징(641)에 일체화된다. 상기 하우징들(640 및 641) 중 적어도 하나에서, 상기 실시예들 중 어느 것에 기술된 상기 반도체 장치가 제공된다. 따라서, 소형, 고속 동작, 및 저전력 소비의 특성들을 가진 모바일 폰이 실현될 수 있다.
도 9e는 본체(661), 표시부(667), 접안부(663), 조작 스위칭(664), 표시부(665), 배터리(666) 등을 포함하는 디지털 카메라를 도시한다. 상기 본체(661)에는, 상기 실시예들 중 어느 것에 기술된 상기 반도체 장치가 제공된다. 따라서, 소형, 고속 동작, 및 저전력 소비의 특성들을 가진 디지털 카메라가 실현될 수 있다.
도 9f는 하우징(671), 표시부(673), 스탠드(675) 등을 포함하는 텔레비전 장치(670)를 도시한다. 상기 텔레비전 장치(670)는 하우징(671)의 조작 스위치 또는 원격 제어기(680)로 조작될 수 있다. 상기 하우징(671) 및 상기 원격 제어기(680)에는 상기 실시예들 중 어느 것에 기술된 상기 반도체 장치가 장착된다. 따라서, 고속 동작 및 저전력 소비의 특성들을 가진 텔레비전 장치가 실현될 수 있다.
상술된 바와 같이, 이 실시예에 기술된 상기 전자 장치들은 상기 실시예들 중 어느 것에 따른 상기 반도체 장치가 각각 장착된다. 따라서, 소형, 고속 동작, 및 저전력 소비의 특성들을 가진 전자 장치가 실현될 수 있다.
개시된 발명에 따른 트랜지스터를 이용하여, 쇼트-채널 효과가 충분히 억제된 반도체 장치가 실현될 수 있다. 컴퓨터 시뮬레이션에 의해 효과를 확인한 결과들이 도 10a 내지 도 10c, 도 11, 및 도 12를 참조하여 기술될 것이다.
이 예의 컴퓨터 시뮬레이션에서, 그 구조가 도 1a의 구조에 대응하는 트랜지스터가 모델로서 이용되었다. 산화물 반도체층에서, 대역 갭은 3.15eV이었고, 비유전율이 15이었고, 전자 이동도가 10cm2/V·s이었음이 가정되었다. 소스 또는 드레인 전극의 전자 친화력 및 상기 산화물 반도체층의 전자 친화력은 서로 동일하다고(4.3eV) 가정되었다. 게이트 전극은 텅스텐층으로 가정되었고, 그 일함수는 4.6eV라고 가정되었다. Silvaco Data Systems Inc.에 의해 제작된 장치 시뮬레이터 "Atlas"가 계산에 이용되었다.
상기 계산에 따른 파라미터들로서, 상기 산화물 반도체층의 두께(tos), 게이트 절연층의 두께(d), 상기 트랜지스터의 임계 전압(Vth), 상기 트랜지스터의 채널 길이(L) 등이 이용되었다. 도 10a 내지 도 10c는 계산 결과들을 도시한다. 도 10a 내지 도 10c에서, 수평축은 상기 채널 길이 L(nm)을 표현하고, 수직 축은 상기 임계 전압 Vth을 표현한다. 도 10a 내지 도 10c에서, 상기 게이트 절연층들의 4개의 상이한 두께들에 대한 상기 채널 길이 L과 상기 임계 전압 Vth 사이의 관계가 도시된다.
도 11에 상기 도시된 결과들로부터, 정상-오프 트랜지스터를 실현할 필요가 있는 상기 채널 길이 L(nm)의 하한이 계산될 수 있다. 도 11에서, 상기 산화물 반도체층의 상기 두께(tos)와 상기 게이트 절연층의 상기 두께(d) 사이의 관계에서, 정상-오프 트랜지스터를 실현할 필요가 있는 상기 채널 길이 L(nm)의 하한이 도시된다. 도 11에서, 상기 수평축은 비유전율 εr이 상기 게이트 절연층의 상기 두께(d)로 나누어지는 방식으로 얻어진 값(nm-1)을 표현하고, 상기 수직축은 상기 채널 길이의 허용 가능한 하한 Lmin(nm)을 표현한다. 정상-오프 트랜지스터를 실현하기 위한 조건으로서, Vth > 0이 이용되었음을 유념한다. 즉, 도 11은 상기 산화물 반도체층의 상기 두께(tos)와 상기 게이트 절연층의 상기 두께(d) 사이의 상기 관계를 고려하여 도 10a 내지 도 10c에서 Vth > 0을 만족하는 상기 채널 길이 L의 상기 하한의 플롯을 도시한다. 도면에서 곡선들은 근사선들임을 유념한다.
도 11로부터, tos가 30nm인 경우에, 상기 채널 길이 L은 εr/d가 1.3(nm-1) 이상 7.9(nm-1) 이하에 있을 때 20(nm) 이상 70(nm) 이하의 범위에 있음을 알았다. tos가 10nm인 경우에, 상기 채널 길이 L은 εr/d가 1.3(nm-1) 이상 7.9(nm-1) 이하에 있을 때 15(nm) 이상 40(nm) 이하의 범위에 있다. tos가 3nm인 경우에, 상기 채널 길이 L은 εr/d가 1.3(nm-1) 이상 7.9(nm-1) 이하에 있을 때 10(nm) 이상 30(nm) 이하의 범위에 있다.
이것은 tos가 3(nm) 이상 30(nm) 이하이고, εr/d가 1.3(nm-1) 이상 7.9(nm-1) 이하에 있을 경우, 상기 채널 길이 L이 10(nm) 이상 70(nm) 이하임을 보여준다.
도 12는 개시된 발명에 따른 트랜지스터의 스위칭 속도(스위칭 주파수)와 그 채널 길이 L 사이의 관계를 도시한다. 도 12에서, 상기 수평축은 상기 채널 길이 L(nm)을 표현하고, 상기 수직축은 상기 스위칭 속도(GHz)를 표현한다. 여기서, 상기 스위칭 속도는 상기 스위칭에 요구된 시간의 역수 τ이다.
예를 들면, 상기 채널 길이 L이 10(nm) 이상 70(nm) 이하일 때, 1/τ가 1(GHz) 이상 20(GHz) 이하인 고속 동작이 실현될 수 있음을 이해한다.
이 출원은 2009년 12월 25일 일본 특허청에 출원된 일본 특허 출원 일련번호 제2009-294738호에 기초하며, 그 전체 내용들은 본 명세서에 참조로서 포함된다.
110 : 트랜지스터 112 : 트랜지스터
114 : 트랜지스터 120 : 메모리 셀 어레이
130 : 메모리 셀 131 : 트랜지스터
132 : 커패시터 140 : 메모리 셀 어레이
150 : 메모리 셀
151, 152, 153, 154, 155, 156, 160, 162 : 트랜지스터
164 : 커패시터 190 : 메모리 셀
200 : 기판 202 : 절연층
206 : 산화물 반도체층 206a : 산화물 반도체층
208a : 소스 또는 드레인 전극 208b : 소스 또는 드레인 전극
212 : 게이트 절연층 214 : 게이트 전극
216, 218 : 층간 절연층 218 : 층간 절연층
250 : 트랜지스터 300 : 기판
302 : 절연층 304 : 산화물 반도체층
304a : 산화물 반도체층 305 : 산화물 반도체층
306 : 산화물 반도체층 306a : 산화물 반도체층
308a : 소스 또는 드레인 전극 308b : 소스 또는 드레인 전극
312 : 게이트 절연층 314 : 게이트 전극
316 : 층간 절연층 318 : 층간 절연층
350 : 트랜지스터 400 : 기판
402 : 절연층 406 : 산화물 반도체층
406a : 산화물 반도체층 408 : 도전층
408a : 소스 또는 드레인 전극 408b : 소스 또는 드레인 전극
410 : 절연층 410a : 절연층
410b : 절연층 411a : 산화물 영역
411b : 산화물 영역 412 : 게이트 절연층
414 : 게이트 전극 416 : 층간 절연층
418 : 층간 절연층 450 : 트랜지스터
500 : 기판 502 : 절연층
504a : 산화물 반도체층 506a : 산화물 반도체층
508a : 소스 또는 드레인 전극 508b : 소스 또는 드레인 전극
510a : 절연층 510b : 절연층
511a : 산화물 영역 511b : 산화물 영역
512 : 게이트 절연층 514 : 게이트 전극
516 : 층간 절연층 518 : 층간 절연층
550 : 트랜지스터 601 : 하우징
602 : 하우징 603 : 표시부
604 : 키보드 611 : 본체
612 : 스타일러스 613 : 표시부
614 : 조작 버튼 615 : 외부 인터페이스
620 : 전자 서적 621 : 하우징
623 : 하우징 625 : 표시부
627 : 표시부 631 : 전력 버튼
633 : 조작 키 635 : 스피커
637 : 축부 640 : 하우징
641 : 하우징 642 : 표시 패널
643 : 스피커 644 : 마이크로폰
646 : 포인팅 디바이스 647 : 카메라 렌즈
648 : 외부 접속 단자 649 : 태양 전지 셀
650 : 외부 메모리 슬롯 661 : 본체
663 : 접안부 664 : 조작 스위치
665 : 표시부 666 : 배터리
667 : 표시부 670 : 텔레비전 장치
671 : 하우징 673 : 표시부
675 : 스탠드 680 : 원격 제어기

Claims (12)

  1. 반도체 장치 제작 방법에 있어서:
    기판 위에 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층에 전기적으로 접속된 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 위에 제 1 절연층을 형성하고, 상기 드레인 전극 위에 제 2 절연층을 형성하는 단계;
    상기 제 1 절연층을 형성한 후 상기 소스 전극 및 상기 드레인 전극의 측면들을 산화하여 제 1 산화물 영역 및 제 2 산화물 영역을 형성하는 단계;
    상기 산화물 반도체층, 상기 소스 전극, 및 상기 드레인 전극을 덮는 게이트 절연층을 형성하는 단계; 및
    상기 게이트 절연층 위에 게이트 전극을 형성하는 단계를 포함하고,
    상기 게이트 절연층은 상기 제 1 절연층과 상기 제 2 절연층 사이에서 상기 산화물 반도체층과 접하고,
    상기 제 1 산화물 영역 및 상기 제 2 산화물 영역이 형성되면서 상기 산화물 반도체층에는 산소가 공급되는, 반도체 장치 제작 방법.
  2. 반도체 장치 제작 방법에 있어서:
    기판 위에 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층에 전기적으로 접속된 소스 전극 및 드레인 전극을 형성하는 단계;
    산소를 포함하는 분위기에서 상기 소스 전극 및 상기 드레인 전극의 측면들을 산화시키는 단계;
    상기 산화물 반도체층, 상기 소스 전극, 및 상기 드레인 전극을 덮는 게이트 절연층을 형성하는 단계; 및
    상기 게이트 절연층 위에 게이트 전극을 형성하는 단계를 포함하고,
    상기 소스 전극 및 상기 드레인 전극의 상기 측면들이 산화되면서 상기 산화물 반도체층에는 산소가 공급되는, 반도체 장치 제작 방법.
  3. 반도체 장치 제작 방법에 있어서:
    기판 위에 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층에 전기적으로 접속된 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 위에 제 1 절연층을 형성하고, 상기 드레인 전극 위에 제 2 절연층을 형성하는 단계;
    산소를 포함하는 분위기에서 상기 소스 전극 및 상기 드레인 전극의 측면들을 산화시키는 단계;
    상기 산화물 반도체층, 상기 소스 전극, 및 상기 드레인 전극을 덮는 게이트 절연층을 형성하는 단계; 및
    상기 게이트 절연층 위에 게이트 전극을 형성하는 단계를 포함하고,
    상기 소스 전극 및 상기 드레인 전극의 상기 측면들이 산화되면서 상기 산화물 반도체층에는 산소가 공급되는, 반도체 장치 제작 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    산소를 포함하는 상기 분위기는 아르곤과 산소의 혼합 가스의 분위기인, 반도체 장치 제작 방법.
  5. 제 1 항에 있어서,
    상기 제 1 산화물 영역 및 상기 제 2 산화물 영역의 두께는 10nm 이상인, 반도체 장치 제작 방법.
  6. 제 1 항에 있어서,
    상기 제 1 산화물 영역 및 상기 제 2 산화물 영역은 상기 게이트 절연층으로 덮이는, 반도체 장치 제작 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 소스 전극의 채널측의 하부 에지부와 상기 드레인 전극의 채널측의 하부 에지부 사이의 간격은 10nm 이상 70nm 이하인, 반도체 장치 제작 방법.
  8. 제 1 항에 있어서,
    상기 제 1 산화물 영역은 상기 소스 전극에 포함된 금속 원소 및 산소를 포함하고,
    상기 제 2 산화물 영역은 상기 드레인 전극에 포함된 금속 원소 및 산소를 포함하는, 반도체 장치 제작 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산화물 반도체층의 두께는 1nm 이상 10nm 이하이고,
    상기 게이트 절연층은 상기 게이트 절연층에 이용된 재료의 비유전율이 εr이고 상기 게이트 절연층의 두께가 d일 때 εr/d가 0.08nm-1 이상 7.9nm-1 이하인 관계를 만족하고,
    상기 소스 전극과 상기 드레인 전극 사이의 간격은 10nm 이상 1㎛ 이하인, 반도체 장치 제작 방법.
  10. 제 9 항에 있어서,
    상기 소스 전극과 상기 드레인 전극 사이의 간격은 10nm 이상 70nm 이하인, 반도체 장치 제작 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 각각은 티타늄, 몰리브덴 및 구리 중 어느 하나를 포함하는, 반도체 장치 제작 방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 각각은 구리를 포함하는, 반도체 장치 제작 방법.

KR1020197007447A 2009-12-25 2010-12-03 반도체 장치 제작 방법 KR102111309B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009294738 2009-12-25
JPJP-P-2009-294738 2009-12-25
PCT/JP2010/072185 WO2011077966A1 (en) 2009-12-25 2010-12-03 Semiconductor device and method for manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177036007A Division KR20170142998A (ko) 2009-12-25 2010-12-03 반도체 장치 제작 방법

Publications (2)

Publication Number Publication Date
KR20190029791A KR20190029791A (ko) 2019-03-20
KR102111309B1 true KR102111309B1 (ko) 2020-05-15

Family

ID=44186319

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020177036007A KR20170142998A (ko) 2009-12-25 2010-12-03 반도체 장치 제작 방법
KR1020127019545A KR101811203B1 (ko) 2009-12-25 2010-12-03 반도체 장치 및 이를 제작하기 위한 방법
KR1020197007447A KR102111309B1 (ko) 2009-12-25 2010-12-03 반도체 장치 제작 방법
KR1020137012009A KR101301463B1 (ko) 2009-12-25 2010-12-03 반도체 장치 및 이를 제작하기 위한 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020177036007A KR20170142998A (ko) 2009-12-25 2010-12-03 반도체 장치 제작 방법
KR1020127019545A KR101811203B1 (ko) 2009-12-25 2010-12-03 반도체 장치 및 이를 제작하기 위한 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137012009A KR101301463B1 (ko) 2009-12-25 2010-12-03 반도체 장치 및 이를 제작하기 위한 방법

Country Status (5)

Country Link
US (3) US8664652B2 (ko)
JP (4) JP5079076B2 (ko)
KR (4) KR20170142998A (ko)
TW (3) TWI608622B (ko)
WO (1) WO2011077966A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805378B1 (ko) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101995682B1 (ko) 2011-03-18 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102014876B1 (ko) 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20140074384A (ko) * 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI483344B (zh) * 2011-11-28 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
TWI621185B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
EP2786404A4 (en) 2011-12-02 2015-07-15 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2013094547A1 (en) 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101308809B1 (ko) 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
TWI463670B (zh) * 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
JP6224931B2 (ja) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9569992B2 (en) * 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6376788B2 (ja) * 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
KR102376226B1 (ko) * 2013-05-20 2022-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR102400212B1 (ko) 2014-03-28 2022-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
EP2927934B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
WO2015151337A1 (ja) * 2014-03-31 2015-10-08 株式会社 東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法
US10090388B2 (en) 2014-03-31 2018-10-02 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US9780226B2 (en) * 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6674269B2 (ja) 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP6887243B2 (ja) 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
US9905657B2 (en) 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9852801B1 (en) * 2016-12-01 2017-12-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for determining a leakage current through an inter-gate dielectric structure of a flash memory cell
JP2018170325A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP2018170324A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP2019129281A (ja) 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102553773B1 (ko) * 2019-01-09 2023-07-11 어플라이드 머티어리얼스, 인코포레이티드 반도체 디바이스에 구조를 형성하는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3837935B2 (ja) * 1998-09-16 2006-10-25 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03101556A (ja) 1989-09-14 1991-04-26 Fujitsu Ltd Ｉｓｄｎプロトコル試験方式
JPH03101556U (ko) * 1990-02-05 1991-10-23
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3181692B2 (ja) * 1992-06-26 2001-07-03 富士通株式会社 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3591061B2 (ja) * 1995-06-13 2004-11-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100377509B1 (ko) * 2000-08-17 2003-03-26 한국과학기술연구원 아연산화물 반도체의 금속배선 형성방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US6891227B2 (en) 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
GB0409439D0 (en) 2004-04-28 2004-06-02 Koninkl Philips Electronics Nv Thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR20070076149A (ko) * 2006-01-18 2007-07-24 삼성전자주식회사 박막트랜지스터 기판 및 그 제조 방법
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
WO2007089046A1 (ja) 2006-02-02 2007-08-09 Chuichi Mizoguchi 石炭・バイオマス複合燃料
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5117711B2 (ja) * 2006-12-15 2013-01-16 三菱電機株式会社 表示装置とその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2009031742A (ja) * 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
JP2009065012A (ja) * 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR101094902B1 (ko) 2008-06-05 2011-12-15 주식회사 하이닉스반도체 멀티 비트 상변화 메모리 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5575451B2 (ja) 2009-10-08 2014-08-20 三菱電機株式会社 薄膜トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3837935B2 (ja) * 1998-09-16 2006-10-25 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法

Also Published As

Publication number Publication date
JP2015092638A (ja) 2015-05-14
TWI503977B (zh) 2015-10-11
TW201719899A (zh) 2017-06-01
US20110156022A1 (en) 2011-06-30
JP5079076B2 (ja) 2012-11-21
JP2011151394A (ja) 2011-08-04
WO2011077966A1 (en) 2011-06-30
KR20190029791A (ko) 2019-03-20
TWI553872B (zh) 2016-10-11
JP6109372B2 (ja) 2017-04-05
TW201138117A (en) 2011-11-01
JP5917737B2 (ja) 2016-05-18
KR101301463B1 (ko) 2013-08-29
KR20170142998A (ko) 2017-12-28
KR101811203B1 (ko) 2017-12-22
US20140127874A1 (en) 2014-05-08
JP2013030783A (ja) 2013-02-07
KR20120106874A (ko) 2012-09-26
JP2016129265A (ja) 2016-07-14
TW201539766A (zh) 2015-10-16
US8664652B2 (en) 2014-03-04
KR20130054469A (ko) 2013-05-24
US9006025B2 (en) 2015-04-14
US9543445B2 (en) 2017-01-10
US20150194535A1 (en) 2015-07-09
TWI608622B (zh) 2017-12-11

Similar Documents

Publication Publication Date Title
KR102111309B1 (ko) 반도체 장치 제작 방법
JP6201007B2 (ja) 半導体装置
US8546811B2 (en) Semiconductor device
JP2023171599A (ja) 半導体装置
JP6013685B2 (ja) 半導体装置
US8436403B2 (en) Semiconductor device including transistor provided with sidewall and electronic appliance
US9391209B2 (en) Semiconductor device
JP5567886B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant