JP2018170325A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2018170325A
JP2018170325A JP2017064920A JP2017064920A JP2018170325A JP 2018170325 A JP2018170325 A JP 2018170325A JP 2017064920 A JP2017064920 A JP 2017064920A JP 2017064920 A JP2017064920 A JP 2017064920A JP 2018170325 A JP2018170325 A JP 2018170325A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
insulating film
display device
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017064920A
Other languages
English (en)
Inventor
陽平 山口
Yohei Yamaguchi
陽平 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017064920A priority Critical patent/JP2018170325A/ja
Priority to US15/895,139 priority patent/US10373984B2/en
Publication of JP2018170325A publication Critical patent/JP2018170325A/ja
Priority to US16/446,481 priority patent/US10804297B2/en
Priority to US17/015,385 priority patent/US11355520B2/en
Priority to US17/831,747 priority patent/US11855102B2/en
Priority to US18/508,490 priority patent/US20240088161A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

【課題】酸化物半導体を用いたＴＦＴの信頼性を向上させる。
【解決手段】複数の画素が形成された表示領域を有する基板１０を含む表示装置であって、前記画素は第１の酸化物半導体１３を用いた第１のＴＦＴを含み、前記第１の酸化物半導体１３の下には第１のゲート絶縁膜１２が形成され、前記第１のゲート絶縁膜１２の下には第１のゲート電極１１が形成され、前記第１の酸化物半導体１３の上には層間絶縁膜１６が形成され、前記層間絶縁膜１６の上には前記第１の酸化物半導体と接続するドレイン配線１７及び前記第１の酸化物半導体と接続するソース配線１８が形成され、前記ドレイン配線１７または前記ソース配線１８は第２の酸化物半導体１７１、１８１と第１の金属層１７２、１８２の積層構造となっており、前記第２の酸化物半導体１７１、１８１は前記第１の金属層１７２、１８２の下層となっていることを特徴とする表示装置。
【選択図】図４

Description

本発明は表示装置に係り、特に酸化物半導体を用いたＴＦＴを有する表示装置に関する。
液晶表示装置や有機ＥＬ表示装置では各画素のスイッチング素子や駆動回路に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いている。ＴＦＴには、非晶質シリコン（ａ-Ｓｉ）、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）、あるいは酸化物半導体等が用いられている。
ａ-Ｓｉは移動度が小さいので、これを用いたＴＦＴを周辺駆動回路に使用することには問題がある。Ｐｏｌｙ−Ｓｉは移動度が大きく、これを用いたＴＦＴを周辺駆動回路に使用することが出来るが、画素のスイッチング素子として用いる場合は、リーク電流が大きいという問題がある。酸化物半導体は移動度がａ-Ｓｉよりも大きく、また、リーク電流も小さいが、膜欠陥の制御に関連する信頼性に課題がある。
特許文献１には、ゲート電極を含み酸化物半導体で形成されたＴＦＴ全体を無機絶縁膜、例えば酸化アルミニウム膜、酸化チタン膜、または酸化インジウム膜で覆う構成が記載されている。
特許文献２には、酸化物半導体を用いたＴＦＴの性能を向上させるためにゲート絶縁膜を薄くする場合のトンネル効果によるゲートリークを抑える構成が記載されている。ゲート絶縁膜として、誘電率の高い酸化ハフニウム、酸化タンタル等の高誘電率材料を用いるが、これと積層して、酸化シリコン、窒化シリコン、酸化アルミニウムなどを含む膜を積層することが記載されている。
特許文献３には、酸化物半導体を用いたＴＦＴの特性を安定化するために、酸化物半導体をチャネル部において、無機絶縁膜でサンドイッチする構成が記載されている。この場合の無機絶縁膜として、酸化アルミニウム、酸化チタン、酸化インジウム等が例示されている。
特開２０１２−１５４３６号公報 特開２０１５−９２６３８号公報 ＷＯ２０１０/０４１６８６号公報
酸化物半導体としては、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。これらの酸化物半導体は透明であることから、ＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ばれることもある。なお、例えばＩＧＺＯ等はＩｎ：Ｇａ：Ｚｎ＝１：１：１の場合が多いが、本明細書ではこの割合からずれた場合も含まれるものとする。
また、酸化物半導体を用いたＴＦＴは酸化物半導体中の酸素量、あるいは、酸化物半導体と接触する絶縁膜中の酸素量で初期特性を調整することができるが、信頼性の制御が難しい。特に、絶縁膜の酸素量を増やすと絶縁膜中の欠陥が増加する。したがって、初期特性と信頼性がトレードオフの関係になっていた。
初期において酸化物半導体中の酸素の量を制御しても、この酸素が動作寿命中に徐々に抜けていき、ＴＦＴの特性の変動をきたすという問題が生じていた。
本発明の課題は、酸化物半導体を用いたＴＦＴの初期特性と動作寿命中の信頼性の両方を確保し、初期特性と、信頼性の優れた表示装置を実現することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
（１）複数の画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は第１の酸化物半導体を用いた第１のＴＦＴを含み、前記第１の酸化物半導体の下には第１のゲート絶縁膜が形成され、前記第１のゲート絶縁膜の下には第１のゲート電極が形成され、前記第１の酸化物半導体の上には層間絶縁膜が形成され、前記層間絶縁膜の上には前記第１の酸化物半導体と接続するドレイン配線及び前記第１の酸化物半導体と接続するソース配線が形成され、前記ドレイン配線または前記ソース配線は第２の酸化物半導体と第１の金属層の積層構造となっており、前記第２の酸化物半導体は前記第１の金属層の下層となっていることを特徴とする表示装置。
（２）複数の画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は第１の酸化物半導体を用いた第１のＴＦＴを含み、前記第１の酸化物半導体の上には第１のゲート絶縁膜が形成され、前記第１のゲート絶縁膜の上には第１のゲート電極が形成され、前記第１のゲート電極の上には層間絶縁膜が形成され、前記層間絶縁膜の上には前記第１の酸化物半導体と接続するドレイン配線及び前記第１の酸化物半導体と接続するソース配線が形成され、前記ドレイン配線または前記ソース配線は第２の酸化物半導体と第１の金属層の積層構造となっており、前記第２の酸化物半導体は前記第１の金属層の下層となっていることを特徴とする表示装置。
液晶表示装置の平面図である。 図１のＡ−Ａ断面図である。 実施例１の液晶表示装置の表示領域の断面図である。 実施例１を示す断面図である。 実施例１の第２の態様を示す断面図である。 実施例１の第３の態様を示す断面図である。 実施例１の第４の態様を示す断面図である。 実施例１の第５の態様を示す断面図である。 実施例２を示す断面図である。 実施例３の液晶表示装置の表示領域の断面図である。 実施例３を示す断面図である。 実施例３の第２の態様を示す断面図である。 実施例３の第３の態様を示す断面図である。 実施例３の第４の態様を示す断面図である。 実施例３の第５の態様を示す断面図である。 実施例３の第６の態様を示す断面図である。 実施例４を示す断面図である。 実施例４の他の態様を示す断面図である。 有機ＥＬ表示装置の表示領域の断面図である。
以下、実施例によって本発明の内容を詳細に説明する。
図１は、本発明が適用される一例としての携帯電話等に使用される液晶表示装置の平面図である。図１において、複数の画素９３が形成されたＴＦＴ基板１０と対向基板４０とがシール材８０によって接着している。ＴＦＴ基板１０と対向基板４０の間に液晶が挟持されている。シール材８０の内側が表示領域９０となっている。表示領域９０において、走査線９１が横方向に延在し、縦方向に配列している。また、映像信号線９２が縦方向に延在し、横方向に配列している。
走査線９１と映像信号線９２とに囲まれた領域に画素９３が形成されている。各画素９３には画素電極や、画素電極に供給される信号を制御するＴＦＴが形成されている。ＴＦＴ基板１０は対向基板４０よりも大きく形成され、ＴＦＴ基板１０が対向基板４０と重なっていない部分が端子領域となっている。端子領域には、信号を制御するドライバＩＣ９５が搭載されている。また、端子領域には、液晶表示装置に信号や電源を供給するためのフレキシブル配線基板９６が接続している。
図２は図１のＡ−Ａ断面図である。図２において、ＴＦＴ基板１０と対向基板４０が積層されている。液晶層はＴＦＴ基板１０や対向基板４０の厚さに比べてはるかに小さいので、図２では省略されている。ＴＦＴ基板１０が対向基板４０と重なっていない部分が端子領域となっており、この部分にドライバＩＣ９５が搭載され、フレキシブル配線基板９６が接続している。
液晶は、自らは発光しないので、ＴＦＴ基板１０の背面にバックライト１０００が配置している。バックライト１０００からの光を画素毎に制御することによって画像を形成している。液晶は偏光光のみを制御できるので、ＴＦＴ基板１０の下側に下偏光板５１０、対向基板４０の上側に上偏光板５２０が貼り付けられている。
図３は、液晶表示装置の表示領域の断面図である。図３において、ＴＦＴ基板１０はガラスあるいは樹脂で形成されている。ＴＦＴ基板１０の上にゲート電極１１が形成されている。ゲート電極１１は例えばＭｏ、Ｗあるいはこれらの合金で形成される。ゲート電極１１を覆ってゲート絶縁膜１２が形成されている。ゲート絶縁膜１２はシリコン酸化膜（以後ＳｉＯともいう）あるいはシリコン酸化膜とシリコン窒化膜（以後ＳｉＮともいう）の積層膜で形成されている。ＳｉＯとＳＩＮの積層膜の場合、ＳｉＯを第１酸化物半導体１３と接するように配置する。
ゲート絶縁膜１２の上に例えばＩＧＺＯによる第１酸化物半導体１３が形成されている。酸化物半導体１３の片側にはドレイン電極１４が形成され、対向する側にはソース電極１５が形成されている。ドレイン電極１４及びソース電極１５はゲート電極１１と同じ材料で形成してもよいし映像信号線９２と同じ材料で形成してもよい。ドレイン電極１４およびソース電極１５が酸化物半導体３と接した部分では、ドレイン電極１４およびソース電極１５が酸化物半導体１３から酸素を吸収するので、酸化物半導体１３には導電性が付与される。
第１酸化物半導体１３、ドレイン電極１４、ソース電極１５を覆って層間絶縁膜１６が形成されている。層間絶縁膜１６はシリコン酸化膜、あるいは、シリコン酸化膜とシリコン窒化膜の積層膜、シリコン酸化膜とアルミニウム酸化膜（以後ＡｌＯともいう）の積層膜等で形成される。積層膜とする場合は、第１酸化物半導体１３に近い側にＳｉＯを配置する。
層間絶縁膜１６にスルーホールを形成し、このスルーホールを介してドレイン電極１４とドレイン配線１７を接続し、また、ソース電極１５とソース配線１８を接続する。後で説明するように、本発明の特徴は、ドレイン配線１７およびソース配線１８を２層構成とし、下層に第２の酸化物半導体を配置し、上層に金属を配置することである。これによって酸素を、ＴＦＴを構成する第１酸化物半導体１３に供給しやすくしている。
層間絶縁膜１６、ドレイン配線１７、ソース配線１８を覆って有機パッシベーション膜１９を形成する。有機パッシベーション膜１９は平坦化膜を兼ねているので、２乃至４μｍというように厚く形成される。画素電極２２とＴＦＴのソース配線１８を接続するために、有機パッシベーション膜１９にスルーホール２４を形成する。
有機パッシベーション膜１９の上に、平面状にコモン電極２０を形成する。コモン電極２０を覆ってＳｉＮによって容量絶縁膜２１が形成され、容量絶縁膜２１の上に画素電極２２が形成される。コモン電極２０を覆う絶縁膜は画素電極２２との間に画素容量を形成するので容量絶縁膜２１と呼ばれる。画素電極２２を覆って、液晶を初期配向させるための配向膜２３が形成されている。画素電極２２は平面で視てストライプ状あるいは櫛歯状に形成され、画素電極２２に電圧が印加されると、図３の矢印で示すような電気力線が発生し、これによって液晶分子３０１が回転し、画素におけるバックライトからの光の透過率が制御される。
図３において、液晶層３００を挟んで対向基板４０が配置されている。対向基板４０において、画素電極に対応してカラーフィルタ４１が形成され、カラー画像を形成可能としている。また、カラーフィルタ４１とカラーフィルタ４１の間にブラックマトリクス４２が形成され、画像のコントラストを向上させる。カラーフィルタ４１およびブラックマトリクス４２を覆ってオーバーコート膜４３が形成されている。オーバーコート膜４３は、カラーフィルタ４１を構成する色素が液晶層３００中に溶け出すのを防止する。オーバーコート膜４３を覆って配向膜４４が形成されている。
図４は、本発明の実施例１を示す断面図である。図４において、ＴＦＴ基板１０の上に金属によるゲート電極１１が形成され、ゲート電極１１を覆ってゲート絶縁膜１２が形成されている。ゲート絶縁膜１２はＳｉＯ、あるいは、ＳｉＯとＳｉＮの積層膜で形成されている。ゲート絶縁膜１２の上にＴＦＴを構成する第１酸化物半導体１３が例えばＩＧＺＯによって形成されている。第１酸化物半導体１３の厚さは１０ｎｍ乃至７０ｎｍである。
第１酸化物半導体１３の一方にはドレイン電極１４が配置し、他方にはソース電極１５が配置している。第１酸化物半導体１３がドレイン電極１４またはソース電極１５と接触した部分では、第１酸化物半導体１３から酸素が抜かれるので、酸化物半導体１３には導電性が付与される。
第１酸化物半導体１３、ドレイン電極１４、ソース電極１５を覆って層間絶縁膜１６が形成されている。層間絶縁膜１６はＳｉＯ、あるいはＳｉＯと他の絶縁膜の積層構造となっている。層間絶縁膜１６にスルーホールを形成し、ドレイン電極１４とドレイン配線１７、ソース電極１５とソース配線１８を接続する。本発明の特徴は、ドレイン配線１７およびソース配線１８を２層配線とし、下層に第２の酸化物半導体１７１、１８１を配置し、上層を金属１７２、１７３で形成することである。金属１７２、１８２は例えば、映像信号線と同じＴｉ/Ａｌ合金/Ｔｉの積層構造にとすることが出来る。第２酸化物半導体１７１、１８１の厚さは例えば、１乃至３０ｎｍである。
ＴＦＴの特性を安定化させるためには、ＴＦＴを構成する第１酸化物半導体１３内に必要な酸素が維持されている必要がある。この酸素を、層間絶縁膜１６を構成するＳｉＯから供給しようとすると、ＳｉＯの欠陥を多くする必要がある。しかし、ＳｉＯに欠陥を多く形成すると、欠陥中にプロセスで発生するガスが吸収される。このガスが動作寿命中に放出されて酸化物半導体１３に吸収されると、ＴＦＴの特性が不安定になる。
本発明では図４に示すように、ソース配線１７およびドレイン配線１８が第１酸化物半導体１３を含むＴＦＴを覆っている。この構成によって、第２酸化物半導体１７１，１８１から層間絶縁膜１６を通して第１酸化物半導体１３に酸素を供給しやすくしている。また、第２酸化物半導体１７１、１８１の存在によって、酸素を層間絶縁膜１６あるいはその下層の領域に閉じ込めやすくしている。したがって、層間絶縁膜１６の欠陥密度を大きくしなくとも、ＴＦＴを構成する第１酸化物半導体１３中の酸素の量を安定して維持することが出来る。なお、図４の例では、ドレイン配線１７およびソース配線１８の両方を２層構成としているが、いずれか１方、例えば、ドレイン配線１７あるいはソース配線１８のうちでＴＦＴを構成する第１酸化物半導体１３をより多く覆う方を２層構成としてもよい。
図５は層間絶縁膜１６をシリコン酸化膜１６１とアルミニウム酸化膜１６２の積層構造とした例である。この構成によれば、アルミニウム酸化膜１６２も酸素の供給源となるとともに、第１酸化物半導体１３側に酸素を閉じ込める役割も有する。また、アルミニウム酸化膜はブロック性能に優れているので、水分等が第１酸化物半導体１３に侵入することを防止することが出来る。
図６は層間絶縁膜１６をシリコン酸化膜１６１とシリコン窒化膜１６３によって構成した例である。この場合、シリコン酸化膜１６１は第１酸化物半導体１３と接触し、シリコン窒化膜１６３は第２酸化物半導体１７１，１８１と接触している。シリコン窒化膜１７３は水分に対するブロック性に優れている。したがって、シリコン酸化膜１６１とシリコン窒化膜１６２の積層膜とすることによって不純物に対する優れたブロック性を確保することが出来る。また、シリコン酸化膜１６１とシリコン窒化膜１６３は連続してＣＶＤによって形成できるというプロセス上のメリットを有する。
しかし、シリコン窒化膜１６３は水素を放出するので、ＴＦＴを構成する第１酸化物半導体１３に対して悪影響を及ぼす。図６の構成によれば、シリコン窒化膜１６３からの水素はドレイン配線１７、あるいはソース配線１８の下層に形成される第２酸化物半導体１７１、１８１側に吸収されることになるので、ＴＦＴを構成する第１酸化物半導体１３に対する影響を小さくすることが出来、ＴＦＴの性能を安定させることが出来る。
図７は実施例１のさらに他の態様を示す断面図である。図７が図４と異なる点は、ゲート絶縁膜を下層１２１と上層１２２の２層構成としている点である。下層１２１はＡｌＯで構成している。上層１２２はＳｉＯあるいはＳｉＯとＳＩＮの積層膜である。この場合も第１酸化物半導体１３と接触するのはＳｉＯである。
図７の構成によれば、ゲート絶縁膜１２の下層１２１であるＡｌＯによって第１酸化物半導体１３に酸素を供給することが出来る。同時に、ＡｌＯによって、金属で形成されたゲート電極１１がゲート絶縁膜１２を通して第１酸化物半導体１３から酸素を吸い取ることを防止することが出来る。したがって、ゲート絶縁膜１２におけるＳｉＯに対して欠陥を多く形成しなくとも、第１酸化物半導体１３において十分な酸素を維持することが出来る。
図８は実施例１のさらに他の態様を示す断面図である。図８が図４と異なる点は、ゲート電極１１を上層１１２と下層１１１の２層構造としている点である。図８において、上層１１２は第３の酸化物半導体で形成されている。第３の酸化物半導体１１２の厚さは１ｎｍ乃至３０ｎｍである。第３酸化物半導体１１２の存在によって、ゲート電極１１が第１酸化物半導体１３から酸素を吸い取ることを防止することが出来るとともに、第３酸化物半導体１１２から第１酸化物半導体１３に酸素を供給することが出来る。したがって、ゲート絶縁膜１２におけるＳｉＯに対して欠陥を多く形成しなくとも、第１酸化物半導体１３において十分な酸素を維持することが出来る。
図７および図８の構成は併用することが出来る。また、図４乃至図８の構成は任意に組み合わせることが出来る。これによって、さらに本発明の効果を上げることが出来る。
Ｐｏｌｙ−Ｓｉはキャリアの移動度が高いので、ＴＦＴを高速動作させることが出来る。一方、酸化物半導体はリーク電流が小さいので、これを用いたＴＦＴはスイッチング素子として好適である。したがって、Ｐｏｌｙ−ＳｉＴＦＴと酸化物半導体ＴＦＴを併用することによって、性能の高い表示装置を実現することが出来る。例えば、Ｐｏｌｙ−ＳｉＴＦＴを駆動回路に用い、酸化物半導体ＴＦＴを画素におけるスイッチングＴＦＴとして用いることが出来る。
図９は、Ｐｏｌｙ−Ｓｉ７１によるＴＦＴと酸化物半導体１３によるＴＦＴが併存している、本発明の実施例２を示す断面図である。このような構成をハイブリッド構成と呼ぶ。図９に示す酸化物半導体ＴＦＴは図４で説明した構成と同じである。但し、ゲート電極１２はＰｏｌｙ−ＳｉＴＦＴのゲート絶縁膜として機能するＴＥＯＳを原料としたシリコン酸化膜７２の上に形成されている。
図９において、ＴＦＴ基板１０の上に下地膜７０が形成されている。下地膜７０の構成は例えば、ＳｉＯ/ＳｉＮの積層構成である。下地膜はＴＦＴ基板を構成するガラスあるいは樹脂からの不純物がＰｏｌｙ−Ｓｉ７１を汚染することを防止する。ＳｉＯは基板１０との接着性に優れ、ＳｉＮは水分等に対するブロック性に優れている。
図９において、下地膜７０の上に、Ｐｏｌｙ−Ｓｉ７１が形成される。Ｐｏｌｙ−Ｓｉ７１は、まず、ａ−Ｓｉ膜を形成し、これにエキシマレーザを照射してＰｏｌｙ−Ｓｉに変換し、パターニングしたものである。Ｐｏｌｙ−Ｓｉ７１を覆ってゲート絶縁膜７２が形成される。ゲート絶縁膜７２は、例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）を材料としてＣＶＤで形成することが出来る。
ゲート絶縁膜７２の上にＰｏｌｙ−Ｓｉを用いたＴＦＴの、ゲート電極７３を形成する。同時に酸化物半導体１３を用いたＴＦＴのゲート電極１１も形成する。ゲート電極１１、７３を覆ってゲート絶縁膜１２を形成する。その後の工程は、図４で説明した酸化物半導体を有するＴＦＴの形成プロセスと同じである。酸化物半導体１３によるＴＦＴとＰｏｌｙ−Ｓｉ７１によるＴＦＴについて、ドレイン配線１７、ソース配線１８およびそのためのスルーホールは同時に形成する。つまり、Ｐｏｌｙ−Ｓｉ７１によるＴＦＴ側においても、ソース配線１７、ドレイン配線１８は第２酸化物半導体１７１，１８１と金属１７２，１８２の２層構成となっている。ただし、Ｐｏｌｙ−ＳｉＴＦＴ側では第２酸化物半導体１７１、１８１は省略してもよい。
図９の構成によって、信頼性の高い酸化物半導体を用いたＴＦＴとＰｏｌｙ−Ｓｉを用いたハイブリッド型の表示装置を安定して形成することが出来る。
実施例１および実施例２は、本発明をボトムゲート型の酸化物半導体ＴＦＴに適用した例であるが、本発明は、トップゲート型の酸化物半導体ＴＦＴにも適用することが出来る。図１０は、トップゲート型のＴＦＴを用いた場合の液晶表示装置の表示領域の断面図である。図１０において、ＴＦＴ基板１０はガラスあるいは樹脂で形成されている。ＴＦＴ基板１０の上には、ガラスあるいは樹脂からの不純物が半導体層を汚染することを防止するために下地膜７０が形成されている。
下地膜７０は、図９において説明したとおりであるが、本実施例においては、ＳｉＯ、ＳｉＮの積層膜に加えてＡｌＯ膜が積層される場合もある。ＡｌＯが積層されれば、第１酸化物半導体１３の酸素の量をより安定して維持することが出来る。
図１０において、下地膜７０の上に例えばＩＧＺＯによる酸化物半導体１３が形成される。酸化物半導体１３を覆ってゲート絶縁膜２５が形成される。本発明では、後で説明するように、ゲート絶縁膜２５はＳｉＯで形成されているが、さらにＳｉＯの上にＡｌＯが積層される場合もある。ゲート絶縁膜２５の上にゲート電極２６が形成される。本発明の１実施態様では、後で説明するように、ゲート電極２６が第３の酸化物半導体と金属膜の積層構造となっている場合もある。
図１０において、ゲート電極２６を形成後、ゲート電極２６をマスクにしてイオンを打ち込むことによって、酸化物半導体１３に欠陥を形成して導電性を付与し、酸化物半導体１３にドレイン領域１３１、ソース領域１３２を形成する。ゲート電極２６及びゲート絶縁膜２５を覆って層間絶縁膜１６が形成されている。層間絶縁膜１６は、実施例１で説明したのと同様、ＳｉＯ、ＳｉＮ、あるいは、ＡｌＯの積層膜で形成される。
層間絶縁膜１６およびゲート絶縁膜２５にスルーホールを形成し、ドレイン配線１７あるいはソース配線１８を形成する。ドレイン配線１７は映像信号線９２と接続し、ソース配線１８はスルーホール２４を介して画素電極２２と接続する。後で説明するように、ドレイン配線１７およびソース配線１８は金属と第２酸化物半導体の２層構成となっている。
ドレイン配線１７、ソース配線１８、層間絶縁膜１６を覆って有機パッシベーション膜１９を形成する。有機パッシベーション膜１９より上の構成は図３で説明したのと同様なので説明は省略する。
図１１は実施例２の特徴を示す断面図である。図１１において、ドレイン配線１７およびソース配線１８は、第２酸化物半導体１７１，１８１と金属１７２，１８２の積層構造になっている。第２酸化物半導体１７１，１８１の厚さは１乃至３０ｎｍである。第２酸化物半導体１７１，１８１の存在によって、酸素が層間絶縁膜１６以下の層にとじ込められ、また、第２酸化物半導体１７１，１８１から層間絶縁膜１６を通して第１酸化物半導体１３に酸素が供給される。したがって、ＴＦＴの特性変動を抑制することが出来る。
図１２は実施例２の他の態様を示す断面図である。図１２が図１１と異なる点は、層間絶縁膜１６が下層１６１のＳｉＯと上層１６２のＡｌＯの２層構造となっている点である。ＡｌＯの厚さは１乃至５０ｎｍである。ＡｌＯは酸素等に対するブロック作用が高いので、酸素をより効率的にＴＦＴ側に閉じ込めることが出来る。また、ＡｌＯからＴＦＴの第１酸化物半導体１３に酸素を供給することが出来る。
図１３は本実施例のさらに他の実施態様を示す断面図である。図１３が図１１と異なる点は、下地膜７０がＳｉＯ又はＳｉＯ/ＳｉＮの積層膜で形成された下層７０１とＡｌＯで形成された上層７０２の２層構成となっている点である。ＡｌＯがＴＦＴを構成する第１酸化物半導体１３と接触している。ＡｌＯの厚さは１乃至３０ｎｍである。図１３の構成では、図１１の効果に加え、ＡｌＯが酸化物半導体１３と直接接しているので、ＡｌＯから酸化物半導体１３に効率的に酸素を供給することが出来る。
図１４は本実施例のさらに他の実施態様を示す断面図である。図１４が図１１と異なる点は、ゲート絶縁膜２５がＳｉＯで形成される下層２５１とＡｌＯで形成される上層２５２の積層構造となっている点である。下層２５１のＳｉＯが第１酸化物半導体１３と接触し、上層２５２のＡｌＯがゲート電極２６と接触する。
上層２５２であるＡｌＯ層が第１酸化物半導体１３に対する酸素の供給源になる。したがって、下層２５１のＳｉＯの欠陥密度を大きくしなくとも、第１酸化物半導体１３に十分な酸素を供給することが出来る。さらに、ＡｌＯは酸素に対するブロック効果が大きいので、酸素を効率的に第１酸化物半導体１３内に閉じ込めておくことが出来る。このように、図１４では、図１１の効果に加えて、以上で説明したような効果があるので、酸化物半導体１３を用いたＴＦＴの信頼性をより高めることが出来る。
図１５は本実施例のさらに他の実施態様を示す断面図である。図１５が図１１と異なる点は、ゲート電極２６が第３の酸化物半導体で形成された下層２６１と金属で形成された上層２６２の積層膜で形成されている点である。第３の酸化物半導体２６１は例えばＩＧＺＯで形成することが出来る。第３の酸化物半導体２６１はＴＦＴを構成する第１の酸化物半導体１３と異なる材料でもよいが、第１の酸化物半導体１３と同じ材料であればプロセスが容易になる。
図１５において、第３の酸化物半導体２６１がゲート絶縁膜２５と接触している。第３の酸化物半導体２６１からＴＦＴを構成する第１の酸化物半導体１３のチャネル部に酸素を供給することが出来るので、ＴＦＴの特性変化を抑制することが出来る。このように、図１５では、図１１の効果に加えて、以上で説明したような効果があるので、酸化物半導体１３を用いたＴＦＴの信頼性をより高めることが出来る。
図１６は、本実施例のさらに他の実施形態を示す断面図である。図１６が図１１と異なる点は、酸化物半導体１３がドレイン配線１７およびソース配線１８と接続する部分において、金属で形成された保護層５０が形成されていることである。ドレイン配線１７およびソース配線１８は層間絶縁膜１６およびゲート絶縁膜２５に形成されたスルーホールに形成されている。スルーホールの形成はドライエッチング等で行われる。酸化物半導体１３の厚さは１０ｎｍ乃至７０ｎｍというように、非常に薄いので、層間絶縁膜１６やゲート絶縁膜２５をエッチングしたときに、同時に除去されてしまう危険がある。
図１６では、酸化物半導体１３がドレイン配線１７あるいはソース配線１８と導通する部分に金属で形成された保護層５０を形成し、酸化物半導体１３がエッチングによって除去されることを防止している。保護層５０を構成する金属は、映像信号線９２を形成する金属と同じ構成でよい。例えば、Ａｌ合金をＴｉ等でサンドイッチした構成である。図１６のような構成とすることによって、信頼性の高い、酸化物半導体１３を用いたＴＦＴを製造することが出来る。
図１１乃至図１６に示す実施態様は併用して用いることが出来る。併用して用いることによって、酸化物半導体１３を用いたＴＦＴの信頼性をより向上させることが出来る。
図１７は実施例４を示す断面図である。図１７はデュアルゲート方式の酸化物半導体ＴＦＴとＰｏｌｙ−ＳｉＴＦＴを用いたハイブリッドタイプの例である。まず、左側のデュアルゲート方式の酸化物半導体ＴＦＴについて説明する。
酸化物半導体を用いたＴＦＴのＯＮ電流は、ａ−Ｓｉを用いたＴＦＴのＯＮ電流の１０倍程度とすることが出来る。しかし、Ｐｏｌｙ−Ｓｉを用いたＴＦＴのＯＮ電流には及ばない。酸化物半導体１２を用いたＴＦＴのＯＮ電流を増やす方法としてデュアルゲート方式を用いることが出来る。
図１７の左側に示す図はデュアルゲート方式ＴＦＴの構成を示す断面図である。図１７の左側のＴＦＴにおいて、ＴＦＴ基板１０の上に形成された下地膜７０およびＰｏｌｙ−ＳｉＴＦＴのゲート絶縁膜となる第３ゲート絶縁膜７２の上にゲート電極１１が形成され、ゲート電極１１を覆ってゲート絶縁膜１２が形成されている。ゲート絶縁膜１２の上にＴＦＴを構成する第１の酸化物半導体１３が形成されている。
第１の酸化物半導体の上に第２ゲート絶縁膜６０が形成され、第２のゲート絶縁膜６０の上に第２のゲート電極６１が形成されている。第２のゲート電極６１、第２のゲート絶縁膜６０を覆って層間絶縁膜１６を形成する。層間絶縁膜１６および第２のゲート絶縁膜６０にスルーホールを形成し、この部分にドレイン配線１７およびソース配線１８を形成する。
ドレイン配線１７およびソース配線１８は第２の酸化物半導体１７１，１８１および金属１７２，１８２の積層膜となっている。このドレイン配線１７とソース配線１８の構成および作用効果は実施例１の図４、実施例３の図１１等で説明したとおりである。本発明によるデュアルゲート方式の酸化物半導体ＴＦＴによれば、ＯＮ電流が大きく、かつ、信頼性の優れたＴＦＴを実現することが出来る。
図１７の右側はＰｏｌｙ−Ｓｉ７１によるＴＦＴの構成を示す断面図である。図１７におけるＰｏｌｙ−Ｓｉ７１の構成は、図９におけるＰｏｌｙ−Ｓｉ７１の構成と同じである。したがって、Ｐｏｌｙ−ＳｉＴＦＴの説明は省略する。図１７の構成によって、信頼性の高い、酸化物半導体１３を用いたＴＦＴと、Ｐｏｌｙ−Ｓｉ７１を用いたハイブリッド型の表示装置を安定して形成することが出来る。
図１８は本実施例の他の実施態様を示す断面図である。図１８が図１７と異なる点は、酸化物半導体１３のドレイン領域とドレイン配線１７の間、および、ソース領域とソース配線１８の間に金属による保護層５０が形成されていることである。
図１７、図１８に示すように、Ｐｏｌｙ−ＳｉＴＦＴ側ではスルーホールは５層の絶縁膜に対して形成されるのに対して、酸化物半導体ＴＦＴ側ではスルーホールは３層の絶縁膜に対して形成される。したがって、酸化物半導体ＴＦＴ側においては、酸化物半導体１３がエッチング液にさらされる時間が長くなるので、酸化物半導体１３が消失しやすい。
加えて、Ｐｏｌｙ−ＳｉＴＦＴ側においては、スルーホールを形成した後、弗酸ＨＦで洗浄する必要がある。この時、酸化物半導体１３も弗酸ＨＦ洗浄液にさらされる。酸化物半導体１３は弗酸ＨＦにさらされると容易に消失する。
図１８は、この問題を対策したハイブリッド方式のＴＦＴである。図１８の構成では、金属で形成された保護層５０が酸化物半導体１３の上に形成されているので、酸化物半導体１３がエッチングされることを防止することが出来る。図１８によれば、信頼性の高いデュアルゲート方式の酸化物半導体ＴＦＴとＰｏｌｙ−ＳｉＴＦＴのハイブリッド構成のＴＦＴを安定して形成することが出来る。
実施例１乃至４では図１乃至３に示すような液晶表示装置について説明した。しかし、本発明は、液晶表示装置に限らず、有機ＥＬ表示装置についても同様に適用することが出来る。図１９は、有機ＥＬ表示装置の表示領域の断面図である。図１９において、ＴＦＴ基板１０の上にＴＦＴが形成され、その上に有機パッシベーション膜１９が形成され、有機パッシベーション膜１９にスルーホールが形成されるまでは液晶表示装置における図１０と同様である。
したがって、実施例１乃至４において説明した酸化物半導体ＴＦＴの構成はそのまま有機ＥＬ表示装置について適用することが出来る。
図１９において、有機パッシベーション膜１９の上に反射電極３０が形成され、その上にアノード３１となるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等による酸化物導電膜が形成されている。アノード３１や有機パッシベーション膜１９を覆ってアクリル等の有機材料によるバンク３２が形成されている。バンク３２のホール部分において、アノード３１の上に発光層としての有機ＥＬ層３２が形成されている、有機ＥＬ層３２は複数の層から形成されているが、全部合わせても数百ｎｍであり、非常に薄い。バンク３２は有機ＥＬ層３３がアノード３１や反射電極３０によって段切れを生ずることを防止する。
図１９において、有機ＥＬ層３３を覆ってカソード３４となる上部電極がＩＴＯやＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の酸化物導電膜あるいは薄い金属膜によって形成される。有機ＥＬ層３３は水分によって分解するので、主に、水分の侵入を防止するために、ＳｉＮ等によって保護膜３５が形成される。
有機ＥＬ表示装置は反射電極３０を用いているので、外光が反射電極３０によって反射する。そうすると、画面が見づらくなる。これを防止するために、円偏光板３７を表示面に接着材３６等によって貼り付けている。
このように、有機ＥＬ表示装置であっても、酸化物半導体１２のドレイン配線１７およびソース配線１８を形成するまでは液晶表示装置の場合と同じ構成とすることが出来るので、実施例１乃至４で説明した構成をそのまま適用することが出来る。
１０…ＴＦＴ基板、 １１…ゲート電極、 １２…ゲート絶縁膜、 １３…酸化物半導体、 １４…ドレイン電極、 １５…ソース電極、 １６…層間絶縁膜、 １７…ドレイン配線、 １８…ソース配線、 １９…有機パッシベーション膜、 ２０…コモン電極、 ２１…容量絶縁膜、 ２２…画素電極、 ２３…配向膜、 ２４…スルーホール、 ３０…反射電極、 ３１…アノード、 ３２…バンク、 ３３…有機ＥＬ層、 ３４…カソード、 ３５…保護膜、 ３６…接着材、 ３７…円偏光板、 ４０…対向基板、 ４１…カラーフィルタ、 ４２…ブラックマトリクス、 ４３…オーバーコート膜、 ４４…配向膜、 ５０…保護層、 ６０…ゲート絶縁膜、 ６１…ゲート電極、 ７０…下地膜、 ７１…Ｐｏｌｙ−Ｓｉ、 ７２…ゲート絶縁膜、 ７３…ゲート電極、 ８０…シール材、 ７１…第３ゲート絶縁膜、 ７２…第３ゲート電極、 ９０…表示領域、 ９１…走査線 、９２…映像信号線、 ９３…画素、 ９５…ドライバＩＣ、 ９６…フレキシブル配線基板、 １１１…金属層、 １１２…第３酸化物半導体、 １２１…アルミニウム酸化膜、 １２２…シリコン酸化膜、 １６１…シリコン酸化膜、 １６２…アルミニウム酸化膜、 １６３…シリコン窒化膜、 １７１…第２酸化物半導体、 １７２…金属層、 １８１…第２酸化物半導体、 １８２…金属層、 ３００…液晶層、 ３０１…液晶、 ２５１…シリコン酸化膜、 １６２…アルミニウム酸化膜、 ２６１…第３酸化物半導体、 ２６２…金属層、 ５１０…下偏光板、 ５２０…上偏光板、 ６０１…第３酸化物半導体、 ６０２…金属層、 ７０１…シリコン酸化膜、 ７０２…アルミニウム酸化膜、 １０００…バックライト

Claims (20)

  1. 複数の画素が形成された表示領域を有する基板を含む表示装置であって、
    前記画素は第１の酸化物半導体を用いた第１のＴＦＴを含み、
    前記第１の酸化物半導体の下には第１のゲート絶縁膜が形成され、
    前記第１のゲート絶縁膜の下には第１のゲート電極が形成され、
    前記第１の酸化物半導体の上には層間絶縁膜が形成され、
    前記層間絶縁膜の上には前記第１の酸化物半導体と接続するドレイン配線及び前記第１の酸化物半導体と接続するソース配線が形成され、
    前記ドレイン配線または前記ソース配線は第２の酸化物半導体と第１の金属層の積層構造となっており、前記第２の酸化物半導体は前記第１の金属層の下層となっていることを特徴とする表示装置。
  2. 前記層間絶縁膜は第１のシリコン酸化膜と第１のアルミニウム酸化膜の積層構造となっており、前記第１のシリコン酸化膜は前記第１のアルミニウム酸化膜より下層に形成されていることを特徴とする請求項１に記載の表示装置。
  3. 前記層間絶縁膜は第１のシリコン酸化膜と第１のシリコン窒化膜の積層構造となっており、前記第１のシリコン酸化膜は前記第１のシリコン窒化膜より下層に形成されていることを特徴とする請求項１に記載の表示装置。
  4. 前記第１のゲート絶縁膜は第２のアルミニウム酸化膜と第２のシリコン酸化膜の積層構造となっており、前記第２のシリコン酸化膜は前記アルミニウム酸化膜よりも上層に形成されていることを特徴とする請求項１に記載の表示装置。
  5. 前記第１のゲート電極は第２の金属層と第３の酸化物半導体の積層構造となっており、前記第２の金属層が前記第３の酸化物半導体の下層となっていることを特徴とする請求項１に記載の表示装置。
  6. 前記基板Ｐｏｌｙ−Ｓｉを用いた第２のＴＦＴを含み、
    前記Ｐｏｌｙ−Ｓｉと前記基板の距離は、前記第１の酸化物半導体と前記基板の距離よりも小さいことを特徴とする請求項１に記載の表示装置。
  7. 複数の画素が形成された表示領域を有する基板を含む表示装置であって、
    前記画素は第１の酸化物半導体を用いた第１のＴＦＴを含み、
    前記第１の酸化物半導体の上には第１のゲート絶縁膜が形成され、
    前記第１のゲート絶縁膜の上には第１のゲート電極が形成され、
    前記第１のゲート電極の上には層間絶縁膜が形成され、
    前記層間絶縁膜の上には前記第１の酸化物半導体と接続するドレイン配線及び前記第１の酸化物半導体と接続するソース配線が形成され、
    前記ドレイン配線または前記ソース配線は第２の酸化物半導体と第１の金属層の積層構造となっており、前記第２の酸化物半導体は前記第１の金属層の下層となっていることを特徴とする表示装置。
  8. 前記第１の酸化物半導体と前記ドレイン配線の間および前記第１の酸化物半導体と前記ソース配線の間には保護層が形成されていることを特徴とする請求項７に記載の表示装置。
  9. 前記層間絶縁膜は第１のシリコン酸化膜と第１のアルミニウム酸化膜の積層構造となっており、前記第１のシリコン酸化膜は前記第１のアルミニウム酸化膜より下層に形成されていることを特徴とする請求項７に記載の表示装置。
  10. 前記層間絶縁膜は第１のシリコン酸化膜と第１のシリコン窒化膜の積層構造となっており、前記第１のシリコン酸化膜は前記第１のシリコン窒化膜より下層に形成されていることを特徴とする請求項１に記載の表示装置。
  11. 前記第１のゲート絶縁膜は第２のアルミニウム酸化膜と第２のシリコン酸化膜の積層構造となっており、前記第２のシリコン酸化膜は前記アルミニウム酸化膜よりも下層に形成されていることを特徴とする請求項７に記載の表示装置。
  12. 前記第１のゲート電極は第２の金属層と第３の酸化物半導体の積層構造となっており、前記第２の金属層が前記第３の酸化物半導体の上層となっていることを特徴とする請求項７に記載の表示装置。
  13. 前記基板は、Ｐｏｌｙ−Ｓｉを用いた第２のＴＦＴを有し、前記Ｐｏｌｙ−Ｓｉと前記基板の距離は、前記第１の酸化物半導体と前記基板の距離よりも小さいことを特徴とする請求項７に記載の表示装置。
  14. 前記基板は、Ｐｏｌｙ−Ｓｉを用いた第２のＴＦＴを有し、前記Ｐｏｌｙ−Ｓｉと前記基板の距離は、前記第１の酸化物半導体と前記基板の距離よりも小さいことを特徴とする請求項８に記載の表示装置。
  15. 前記第１の酸化物半導体の下には、第３のシリコン酸化膜を含む第２のゲート絶縁膜が形成され、前記第２のゲート絶縁膜の下には第２のゲート電極が形成され、
    前記第１の酸化物半導体は前記第３のシリコン酸化膜の上に形成されていることを特徴とする請求項７に記載の表示装置。
  16. 前記第２のゲート絶縁膜は第３のシリコン酸化膜と第３のアルミニウム酸化膜の積層膜で形成され、前記第２のゲート電極は前記第３のアルミニウム酸化膜と接していることを特徴とする請求項１５に記載の表示装置。
  17. 前記第２のゲート電極は第２の金属層と第３の酸化物半導体の積層膜で形成され、前記第３の酸化物半導体は第２の金属層の上層となっていることを特徴とする請求項１５に記載の表示装置。
  18. 前記第１の酸化物半導体の下には、第３のシリコン酸化膜を含む第２のゲート絶縁膜が形成され、前記第２のゲート絶縁膜の下には第２のゲート電極が形成され、
    前記第１の酸化物半導体は前記第３のシリコン酸化膜の上に形成されていることを特徴とする請求項８に記載の表示装置。
  19. 前記基板は、Ｐｏｌｙ−Ｓｉを用いた第２のＴＦＴを有し、前記Ｐｏｌｙ−Ｓｉと前記基板の距離は、前記第２のゲート電極と前記基板の距離よりも小さいことを特徴とする請求項１５に記載の表示装置。
  20. 前記基板は、Ｐｏｌｙ−Ｓｉを用いた第２のＴＦＴを有し、前記Ｐｏｌｙ−Ｓｉと前記基板の距離は、前記第２のゲート電極と前記基板の距離よりも小さいことを特徴とする請求項１８に記載の表示装置。
JP2017064920A 2017-03-29 2017-03-29 表示装置 Pending JP2018170325A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017064920A JP2018170325A (ja) 2017-03-29 2017-03-29 表示装置
US15/895,139 US10373984B2 (en) 2017-03-29 2018-02-13 Display device
US16/446,481 US10804297B2 (en) 2017-03-29 2019-06-19 Display device
US17/015,385 US11355520B2 (en) 2017-03-29 2020-09-09 Display device
US17/831,747 US11855102B2 (en) 2017-03-29 2022-06-03 Display device
US18/508,490 US20240088161A1 (en) 2017-03-29 2023-11-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017064920A JP2018170325A (ja) 2017-03-29 2017-03-29 表示装置

Publications (1)

Publication Number Publication Date
JP2018170325A true JP2018170325A (ja) 2018-11-01

Family

ID=63671076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017064920A Pending JP2018170325A (ja) 2017-03-29 2017-03-29 表示装置

Country Status (2)

Country Link
US (5) US10373984B2 (ja)
JP (1) JP2018170325A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113628A (ja) * 2019-01-10 2020-07-27 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2020134674A (ja) * 2019-02-19 2020-08-31 株式会社ジャパンディスプレイ 表示装置及び半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170325A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP7220084B2 (ja) * 2019-01-25 2023-02-09 株式会社ジャパンディスプレイ 表示装置
CN109920845A (zh) * 2019-03-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110349974A (zh) * 2019-06-25 2019-10-18 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
US11121263B2 (en) * 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN113299668B (zh) * 2021-05-24 2023-09-26 厦门天马微电子有限公司 显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
KR20170142998A (ko) 2009-12-25 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JPWO2015059850A1 (ja) * 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
WO2016056204A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
JP2018170325A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113628A (ja) * 2019-01-10 2020-07-27 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP7327940B2 (ja) 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2020134674A (ja) * 2019-02-19 2020-08-31 株式会社ジャパンディスプレイ 表示装置及び半導体装置
US11550195B2 (en) 2019-02-19 2023-01-10 Japan Display Inc. Display device and semiconductor device
JP7250558B2 (ja) 2019-02-19 2023-04-03 株式会社ジャパンディスプレイ 表示装置及び半導体装置

Also Published As

Publication number Publication date
US10804297B2 (en) 2020-10-13
US20220375967A1 (en) 2022-11-24
US20200403010A1 (en) 2020-12-24
US20180286889A1 (en) 2018-10-04
US20240088161A1 (en) 2024-03-14
US11855102B2 (en) 2023-12-26
US20190305009A1 (en) 2019-10-03
US11355520B2 (en) 2022-06-07
US10373984B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
CN108695362B (zh) 显示装置
JP6725317B2 (ja) 表示装置
JP2018170325A (ja) 表示装置
JP2018074076A (ja) 表示装置
US20170256569A1 (en) Semiconductor device and display device and manufacturing method thereof
JP6692645B2 (ja) 半導体装置
JP6832656B2 (ja) 半導体装置の製造方法
JP2018170326A (ja) 表示装置
JP7350903B2 (ja) Ｔｆｔ回路基板
WO2019146264A1 (ja) 表示装置及びその製造方法
JP2018049919A (ja) 表示装置
US20150206932A1 (en) Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
US20220262825A1 (en) Display device and manufacturing method thereof
CN111512356B (zh) 显示装置
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
JP2018133398A (ja) 半導体装置
JP2018133404A (ja) 半導体装置
JP7446076B2 (ja) 半導体装置
US20200044090A1 (en) Thin film transistor substrate and method for manufacturing same
KR101960390B1 (ko) 박막 트랜지스터를 포함하는 디스플레이 장치