JP6725317B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6725317B2
JP6725317B2 JP2016100493A JP2016100493A JP6725317B2 JP 6725317 B2 JP6725317 B2 JP 6725317B2 JP 2016100493 A JP2016100493 A JP 2016100493A JP 2016100493 A JP2016100493 A JP 2016100493A JP 6725317 B2 JP6725317 B2 JP 6725317B2
Authority
JP
Japan
Prior art keywords
tft
display device
taos
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016100493A
Other languages
English (en)
Other versions
JP2017208473A (ja
Inventor
功 鈴村
功 鈴村
一史 渡部
一史 渡部
石井　良典
良典 石井
秀和 三宅
秀和 三宅
陽平 山口
陽平 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016100493A priority Critical patent/JP6725317B2/ja
Priority to CN201710266582.1A priority patent/CN107403806B/zh
Priority to US15/585,401 priority patent/US10026754B2/en
Publication of JP2017208473A publication Critical patent/JP2017208473A/ja
Priority to US16/011,725 priority patent/US10573666B2/en
Priority to US16/743,080 priority patent/US11049882B2/en
Application granted granted Critical
Publication of JP6725317B2 publication Critical patent/JP6725317B2/ja
Priority to US17/336,620 priority patent/US11521990B2/en
Priority to US17/983,481 priority patent/US11810921B2/en
Priority to US18/480,552 priority patent/US12100709B2/en
Priority to US18/814,858 priority patent/US20240421159A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は表示装置に係り、Ｐｏｌｙ−Ｓｉを用いたＴＦＴと酸化物半導体を用いたＴＦＴの両者による、ハイブリッド構造を用いた表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。一方、有機ＥＬ表示装置は、各画素に自発光する有機ＥＬ層とＴＦＴを配置することによってカラー画像を形成する。有機ＥＬ表示装置はバックライトを必要としないので、薄型化には有利である。
ＬＴＰＳ（Lｏｗ Ｔｅｍｐｅａｒｔｕｒｅ Ｐｏｌｙ−Ｓｉ）は移動度が高いので、駆動回路用ＴＦＴとして適している。一方、酸化物半導体はＯＦＦ抵抗が高く、これをＴＦＴに用いるとＯＦＦ電流を小さくすることが出来る。
酸化物半導体を用いたＴＦＴを記載したものとして、特許文献１および特許文献２が挙げられる。特許文献１には、チャネルを構成する酸化物半導体の上に金属酸化物を形成して、これをゲート絶縁膜として用いる構成が記載されている。特許文献２には、酸化物半導体を用いたボトム型ＴＦＴにおいて、チャネルエッチングの犠牲層として金属酸化物あるいは半導体層を用いることが記載されている。
特開２０１３−１７５７１８号公報 特開２０１１−５４８１２号公報
画素のスイッチングとして用いられるＴＦＴは、リーク電流が小さいことが必要である。酸化物半導体によるＴＦＴは、リーク電流を小さくすることが出来る。以後酸化物半導体のうち光学的に透明でかつ結晶質でないものをＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。しかしＴＡＯＳはキャリアの移動度が小さいので、表示装置内に内蔵する駆動回路を、ＴＡＯＳを用いたＴＦＴで形成することは難しい場合がある。以後ＴＡＯＳは、ＴＡＯＳを用いたＴＦＴの意味でも使用する。
一方、ＬＴＰＳで形成したＴＦＴは移動度が大きいので、駆動回路をＬＴＰＳを用いたＴＦＴで形成することが出来る。以後ＬＴＰＳは、ＬＴＰＳを用いたＴＦＴの意味でも使用する。しかし、ＬＴＰＳを画素におけるスイッチングＴＦＴとして使用する場合には、ＬＴＰＳはリーク電流が大きいので、通常は、２個のＬＴＰＳを直列にして使用する。
そこで、表示領域における画素のスイッチング素子としてＴＡＯＳを用い、周辺駆動回路のＴＦＴにＬＴＰＳを用いれば、合理的である。しかし、ＬＴＰＳとＴＡＯＳでは、材料の性質が異なるために、同一基板に形成するには課題がある。すなわち、ＬＴＰＳにソース電極とドレイン電極を形成する場合、表面酸化物を除去するためにＬＴＰＳを佛酸（ＨＦ）洗浄する必要があるが、ＴＡＯＳは佛酸（ＨＦ）によって溶解してしまうので、同じプロセスを用いることが出来ない。
本発明の課題は、このような問題を解決することによって、ＬＴＰＳによるＴＦＴをＴＡＯＳによるＴＦＴを同じ基板に形成することを可能にすることである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
（１） 画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は酸化物半導体を用いた第１のＴＦＴを含み、前記酸化物半導体の上には絶縁物である酸化膜が形成され、前記酸化膜の上にゲート電極が形成され、前記第１のＴＦＴのドレインには、前記酸化膜に形成された第１のスルーホールを介して第１の電極が接続し、前記第１のＴＦＴのソースには、前記酸化膜に形成された第２のスルーホールを介して第２の電極が接続していることを特徴とする表示装置。
（２）前記酸化膜に形成された前記スルーホールの壁は、前記酸化物半導体とは逆の側に第１のテーパθ１を持ち、前記酸化物半導体側に第２のテーパθ２を持ち、θ１＞θ２であることを特徴とする（１）に記載の表示装置。
（３）前記酸化膜はＡｌＯｘであることを特徴とする（１）に記載の表示装置。
液晶表示装置の平面図である。 図１のＡ−Ａ断面図である。 本発明の第１の製造工程を示す断面図である。 本発明の第２の製造工程を示す断面図である。 本発明の第３の製造工程を示す断面図である。 本発明の第４の製造工程を示す断面図である。 本発明の第５の製造工程を示す断面図である。 本発明の特徴を示す断面図である。 犠牲層の平面図である。 犠牲層のスルーホールの形状を示す断面図である。 犠牲層のスルーホールの詳細形状を示す断面図である。 ２段階エッチングのプロセスを示す断面図である。 佛酸のみでエッチングした場合の問題点を示す断面図である。 ＡｌＯｘのサンプルの仕様を示す表である。 Ａｌ原子の結合ネエルギーを示す図である。 酸素原子の結合ネエルギーを示す図である。 実施例２のＴＦＴの構成を示す断面図である。 実施例２における犠牲層の平面図である。 実施例３のＴＦＴの構成を示す断面図である。 液晶表示装置の断面図である。 有機ＥＬ表示装置の平面図である。 図１９のＢ−Ｂ断面図である。 有機ＥＬ表示装置の断面図である。
以下、実施例によって本発明の内容を詳細に説明する。
図１は、本発明が適用される液晶表示装置の平面図である。図２は、図１のＡ−Ａ断面図である。図１および図２において、ＴＦＴ基板１００と対向基板２００が対向して形成され、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。ＴＦＴ基板１００の下には下偏光板１３０が貼り付けられ、対向基板２００の上側には上偏光板２３０が貼り付けられている。ＴＦＴ基板１００、対向基板２００、下偏光板１３０、上偏光板２３０の組み合わせを液晶表示パネル５００と呼ぶ。
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が１枚になっている部分が端子部１５０となっており、液晶表示装置に外部から信号や電力を供給するためのフレキシブル配線基板１６０が接続される。液晶表示パネル５００は自身では発光しないので、背面にバックライト４００が配置している。
液晶表示装置は図１に示すように、表示領域１０と周辺領域２０に分けることが出来る。表示領域には多数の画素がマトリクス状に形成され、各画素はスイッチングＴＦＴを有している。周辺領域には、走査線、映像信号線等を駆動するための、駆動回路が形成されている。
画素に使用されるＴＦＴは、リーク電流が小さいことが必要なので、ＴＡＯＳを用い、周辺駆動回路に使用されるＴＦＴは移動度が大きい必要があるので、ＬＴＰＳを使用することが合理的である。ＬＴＰＳ工程において、ＬＴＰＳとドレイン電極あるいはソース電極を接続する場合は、ＬＴＰＳを覆っている絶縁膜にスルーホールを形成し、かつ、スルーホールにおけるＬＴＰＳの表面酸化物を除去するために佛酸（ＨＦ）洗浄する必要がある。
しかし、同じプロセスを、ＴＡＯＳを用いたＴＦＴに適用するとＴＡＯＳが佛酸（ＨＦ）に溶けてしまい、ＴＦＴを形成することが出来ない。したがって、同一基板にＬＴＰＳによるＴＦＴとＴＡＯＳによるＴＦＴを形成するためには、この問題を解決しなければならない。図８はこの問題を解決する本発明の構成を示すものであり、図３乃至図７は図８の構成を実現するプロセスである。
図３は、ガラスで形成されたＴＦＴ基板１００に、第１下地膜１０１と第２下地膜１０２を形成し、その上にａ−Ｓｉ（非晶質Ｓｉ）１０３１を形成したものである。第１下地膜１０１は例えばシリコン窒化物ＳｉＮｘで形成され、第２下地膜１０２はシリコン酸化物ＳｉＯｘ形成されている。第１下地膜１０１と第２下地膜１０２は、ガラスに含まれる不純物が半導体層を汚染することを防止する。ａ−Ｓｉ１０３１は第２下地膜１０２の上に厚さ５０ｎｍ程度に形成される。第１下地膜１０１、第２下地膜１０２、ａ−Ｓｉ１０３１はＣＶＤによって連続して形成される。
その後、ａ−Ｓｉ１０３１にエキシマレーザを照射して、ａ−ＳｉをＰｏｌｙ−Ｓｉ１０３に変換する。図４は、Ｐｏｌｙ−Ｓｉ１０３に変換された半導体層１０３をパターニングした状態を示す断面図である。以後このＰｏｌｙ−ＳｉをＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉ）１０３と呼ぶ。
ＬＴＰＳ１０３を覆って、ゲート絶縁膜１０４を形成する。ゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）を原料にしてＣＶＤによって形成したＳｉＯｘである。ゲート絶縁膜１０４の上にゲート電極１０５を形成する。ゲート電極１０５は、Ａｌ合金、Ｍｏ、Ｗあるいはこれらの積層膜等で形成される。
図５乃至図８において、ＴＡＯＳを用いたＴＦＴは各図の右側に記載されるが、ＴＡＯＳＴＦＴが形成される領域には、ゲート電極１０５と同時に遮光膜１０６が形成される。ＴＡＯＳは表示領域に形成されることを予定しているが、表示領域では、バックライトからの光に晒されるので、ＴＡＯＳに光電流が流れることを防止する必要があるからである。なお、ＬＴＰＳ ＴＦＴを表示領域に使用する場合は、第１下地膜１０１の下に遮光膜を形成することが望ましい。ゲート電極１０５および遮光膜１０６を構成する金属はスパッタリングによって形成され、その後、フォトリソグラフィによって、パターニングする。
その後、図６に示すように、ゲート電極１０５および遮光膜１０６を覆って第１層間絶縁膜１０７がＳｉＮｘで形成され、その上に第２層間絶縁膜１０８がＳｉＯｘによって形成される。この第１層間絶縁膜１０７と第２層間絶縁膜１０８はＴＡＯＳ層１０９とゲート電極１０５あるいは遮光膜１０６との絶縁のためであるが、ＴＡＯＳ層１０９に対する、下地膜としての作用もある。
第２層間絶縁膜１０８の上にＴＡＯＳ層１０９を形成し、その上に犠牲層１１０を例えばアルミニウム酸化物ＡｌＯｘで形成する。その後、図７に示すように、ＴＡＯＳ層１０９および犠牲層１１０をパターニングする。ＴＡＯＳ１０９は例えば、ＩＧＺＯ、ＩＴＺＯ、ＩＧＯ等、あるいはこれらの合金によって形成される。ＴＡＯＳ１０９の厚さは例えば、１０ｎｍ乃至１００ｎｍである。
犠牲層１１０は酸化物、特にＡｌＯｘが好適であり、厚さは５ｎｍ乃至５０ｎｍが望ましい。犠牲層１１０の膜厚が小さすぎると連続した膜でなくなり、佛酸がＴＡＯＳ１０９に浸透してしまう可能性がある。一方、犠牲層１１０の膜厚が厚いと、犠牲層１１０の形成に時間がかかる。また、ＴＦＴがディプリートし易くなる。
一方、犠牲層１１０として使用されるＡｌＯｘは、膜質によってエッチングレートが大きく異なる。したがって、犠牲層１１０の適当な膜厚を決めるには、エッチングレートとの関係で決める必要がある。佛酸によるＬＴＰＳ１０３の洗浄は３０秒以下であるので、３０秒を目安に必要な犠牲層の膜厚を表示したものが表１である。
Figure 0006725317
表１は、ＬＴＰＳ１０３のスルーホール１１３の洗浄に使用される０．５％の希釈佛酸のエッチングレートを評価したものである。表１に示すように、犠牲層１１０は５ｎｍ乃至５０ｎｍ程度の膜厚が、犠牲層の成膜速度、エッチング液に対する耐性等を考慮すると適当である。なお、犠牲層１１０は、何層かに分割して形成してもよい。多層膜とすることによって、異物による膜欠陥を抑制することが出来る。
犠牲層１１０とＴＡＯＳ１０９のパターニングは、Ｃｌ系のドライエッチングか、シュウ酸、現像液等を用いたウェットエッチングによって行う。犠牲層１１０とＴＡＯＳ１０９は同時にパターニングを行うので、ＴＡＯＳ１０９のみを極端に早いエッチングレートを持つようなエッチング液は避けたほうが良い。
その後、図８に示すように、犠牲層１１０の上にＴＡＯＳ ＴＦＴのためのゲート電極１１１を形成する。ゲート電極１１１は、ゲート電極１０５と同様な製法で形成する。すなわち、ゲート電極１１１となる金属をスパッタリングで成膜し、その後パターニングする。図８の構成においては、ＡｌＯｘによる犠牲層１１０がゲート絶縁膜を構成している。
ＴＡＯＳ１０９および犠牲層１１０およびゲート電極１１１を覆って無機パッシベーション膜１１２を形成する。その後、図８に示すように、ＬＴＰＳ１０３によるＴＦＴにドレイン電極とソース電極を形成するためのスルーホール１１３を、無機パッシベーション膜１１２、第２層間絶縁膜１０８、第１層間絶縁膜１０７、ゲート絶縁膜１０４を貫通して形成する。また、ＴＡＯＳ１０９によるＴＦＴにドレイン電極とソース電極を形成するためのスルーホール１１４を無機パッシベーション膜１１２および犠牲層に形成する。スルーホール１１３およびスルーホール１１４の形成は、ドライエッチングによって同時に行われる。
ドライエッチングはＣＦ系（ＣＦ４）、あるいは、ＣＨＦ系（ＣＨＦ３）のガスを用いて行われる。ドライエッチングのエッチング速度は、例えば、ＳｉＯｘは７０ｎｍ／ｍｉｎ、ＡｌＯｘは６ｎｍ／ｍｉｎであり、ＡｌＯｘのほうがＳｉＯｘよりも極端に小さい。したがって、ＬＴＰＳ側のスルーホール１１３は４層のドライエッチングを行うのに対して、ＴＡＯＳ側のスルーホール１１４は２層のエッチングを行うのみであるが、スルーホール１１４側にＡｌＯｘが残存し、犠牲層１１０としての役割を維持することが出来る。
図８において、ＬＴＰＳ１０３側のスルーホール１１３を佛酸洗浄するが、同時にＴＡＯＳ１０９側のスルーホール１１４も佛酸洗浄される。本発明では、ＴＡＯＳ１０９側のスルーホール１１４には、ＡｌＯｘが存在しているので、佛酸はＴＡＯＳ１０９に接触しないため、ＴＡＯＳ１０９側のＴＦＴが破壊することは免れる。
５％佛酸によるエッチングレートは、ＡｌＯｘ：４〜１４ｎｍ／ｍｉｎ、ＩＧＺＯ：６０００ｎｍ以上／ｍｉｎ、ＩＴＺＯ：４８０ｎｍ／ｍｉｎ、Ｐｏｌｙ−ＩＧＯ：０ｎｍ／ｍｉｎである。Ｐｏｌｙ−ＩＧＯはほとんどエッチングされないが、これはバルク結晶の場合の値である、薄膜の状態では、粒界から佛酸がしみ込んでＴＡＯＳ１０９を破壊する危険がある。
図９は犠牲層１１０の平面図である。犠牲層１１０の両側にスルーホール１１４が形成され、それぞれに、ドレイン電極１１５とソース電極１１６が形成されている。ドレイン電極１１５及びソース電極１１６を形成するためのスルーホール１１４は、犠牲層１１０の端部よりもΔｘ、およびΔｙだけ内側に形成されている。佛酸でエッチングする際、犠牲層１１０の周りから佛酸が入り込んで、ＴＡＯＳ層１０９を溶解することを防止するためである。
図８のＡで示した領域、すなわち、犠牲層１１０に形成されるスルーホール１１２の断面形状は重要である。図１０は、図８の領域Ａに対応する、犠牲層１１０のスルーホール１１４の断面図である。図１０に示すように、スルーホール１１４のテーパは２段階になっている。犠牲層１１０のスルーホール１１４のテーパ角は、犠牲層１１０の表面側のほうが、ＴＡＯＳ１０９側よりも大きい。図１１は、図１０のＢ部の拡大図であり、テーパ角の定義を示す断面図である。図１１において、スルーホールの、犠牲層１１０の表面側のテーパ角度θ１のほうが、ＴＡＯＳ１０９側のテーパ角θ２よりも大きい。
これは、スルーホール１１２を２段階でエッチングを行った結果である。この様子を図１２に示す。図１２において、左側の図は、佛酸洗浄を行った後の状態である。これが第１段階エッチングに相当する。その後、図１２の右側の図に示すように、ＴＭＡＨ（テトラメチルアンモニウム）の水溶液によって、第２段階のエッチングを行う。
ＴＭＡＨは、一般には現像液として使用されている。ＴＭＡＨによるＡｌＯｘのエッチングレートは７ｎｍ／ｍｉｎと小さい。また、オーバーエッチングの時間が多少長くなっても、ＴＡＯＳ１０９の減少は非常に小さく抑えることが出来る。ＡｌＯｘの犠牲層１１０の厚さを適切に設定することによって、２段階エッチングを可能にすることが出来る。なお、第２段階のエッチング液は、ＴＭＡＨのみでなく、ＡｌＯｘに対して、佛酸よりもエッチング速度の遅いエッチング液であればよい。
一方、佛酸のみで犠牲層１１０をエッチングした場合、犠牲層１１０とＴＡＯＳ１０９のエッチングレートの差が大きいので、図１３に示すように、スルーホールで、犠牲層１１０の庇が出来てしまう。このような形状になると、ドレインあるいはソースにおけるコンタクト不良が生じたり、ＴＡＯＳ ＴＦＴの信頼性が低下したりする。
図１４は、犠牲層１１０として使用されるＡｌＯｘの膜質と各特性を示した表である。サンプルＡ、Ｂ、ＣはＡｌＯｘの組成比、すなわち、Ｏ／Ａｌが異なっている。そして、この３種類のＡｌＯｘについて、ＡｌとＯの化学結合状態、屈折率、膜応力の評価を表にしたものである。サンプルＡおよびＢは、ＡｌＯｘ中の水分がサンプルＣよりも若干多い。
図１４において、ＡｌＯｘに特徴的な点は、組成比がわずかに変わっただけで、ＡｌＯｘの膜応力が圧縮応力から引っ張り応力に代わることである。一方、膜の緻密度が高いほど屈折率は大きい。したがって、サンプルＣは緻密な膜であるといえる。
膜の緻密度には水分が影響する。図１５および図１６は各サンプルについてのＸＰＳ（Ｘ‐ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定結果である。図１５および図１６において、横軸は結合エネルギー、縦軸は、各エネルギーにおいて放出される電子の数である。
図１５は、Ａｌ原子の酸素との結合エネルギーをＡｌ原子の２ｐ軌道の電子について測定したものである。これについては、図１５に示すように、３個のサンプルについて、殆ど同じ特性を示している。
図１６は、Ｏにおける１ｓ軌道の電子について測定したものである。Ｏ−Ａｌ結合、Ｏ−Ｈ結合は３個のサンプルについてもほとんど同じであるが、Ｏ−吸着水で示す水分由来の結合エネルギーの強度は、サンプルＣにおいて、サンプルＡおよびＢよりも小さい。これは、ＡｌＯｘ中に水分が少ないことを示している。
実験結果から、水分の少ない、また、屈折率の大きい、サンプルＣが犠牲層１１０としての安定した特性を示すことがわかった。これに対応して、犠牲層１１０として使用されるＡｌＯｘの屈折率は、１．５８乃至１．６５が好ましい。なお、図１４に示すように、ＡｌＯｘの膜応力は、ＡｌとＯのわずかな組成比の差、あるいは水分量によって大きく変化する。この特性を膜応力の調整に使用することも可能である。
表２は、ＴＡＯＳ１０９と犠牲層１１０の組み合わせの例である。ＴＡＯＳ１０９は、単層のみでなく、複数の層で形成することが出来る。また、犠牲層１１０は、ＡｌＯｘを使用しているが、このＡｌＯｘも複数の層で形成することによって、異物による膜欠陥を低減することができる。
Figure 0006725317
表２において、配向性とは結晶性と同義であるが、ＴＡＯＳ１０９、犠牲層１１０とも薄膜であるため、膜厚方向には結晶が成長せず、面方向にのみ結晶が成長する。これを表現するために、配向性という言葉を使用している。
以上のように、本発明を使用すれば、ＬＴＰＳ１０３側のスルーホール１１３を佛酸洗浄した場合であっても、ＴＡＯＳ１０９側のスルーホール１１４においてＴＦＴが破壊されることは無いので、ＬＴＰＳ１０３によるＴＦＴとＴＡＯＳ１０９によるＴＦＴを同じ基板に形成することが出来る。したがって、高画質で、かつ、信頼性の高い表示装置を実現することが出来る。
図１７は、本発明の実施例２を示す断面図である。図１７が実施例１の図８と異なる点は、犠牲層１１０がＴＡＯＳ１０９の側面も覆っていることである。これによって、仮に、佛酸がＴＡＯＳ１０９の側面方向に侵入することがあっても、ＴＡＯＳ１０９の側面は犠牲層１１０で保護されているので、ＴＡＯＳ１０９への影響は回避できる。
この結果、図１８に示すように、ドレイン電極１１５およびソース電極１１６が形成されるスルーホール１１４の径を犠牲層の径ｙｙよりも大きくすることが出来る。つまり、ＴＦＴのチャネル幅を大きくすることが出来、ＯＮ電流を大きくすることが出来る。
なお、ＴＡＯＳ１０９および犠牲層１１０について図１７のような構成をとることによって、工程数は増えるが、プロセスの自由度を上げることが出来る。あるいは、プロセスの裕度を大きくすることが出来る。また、チャネル幅を大きくすることが出来るので、その分ＴＦＴのサイズを小さくすることが出来、画素密度も大きくすることが出来る。
図１９は、本発明の実施例３を示す断面図である。図１９が実施例１の図８と異なる点は、ＴＡＯＳ１０９によるＴＦＴのゲート絶縁膜として、犠牲層１１０に加え、ＳｉＯｘによるゲート絶縁膜１１７が加わっていることである。ＳｉＯｘによるゲート絶縁膜１１７を加えることによって、ＡｌＯｘで形成される犠牲層１１０の膜厚の自由度を上げることが出来る。すなわち、犠牲層１１０の膜厚や膜質を、絶縁特性ではなく、ＴＡＯＳ ＴＦＴのスレッショルドおよび犠牲層としてのエッチング特性のみに着目して決めることが出来る。
図２０は、実施例１乃至３で説明した、ＴＡＯＳによるＴＦＴを表示領域に適用した場合を示す断面図である。図２０において、ＴＦＴ基板１００の上にＴＦＴアレイ層１２０が形成されている。ＴＦＴアレイ層１２０は図８あるいは図１９等で示すＴＡＯＳ ＴＦＴの層構造を有しており、その上に有機パッシベーション膜が形成されている。
図２０はＩＰＳ方式の液晶表示装置の場合であり、ＴＦＴアレイ層１２０の上にコモン電極１２１が平面状に形成されている。コモン電極１２１を覆って容量絶縁膜１２２が形成され、その上に画素電極１２３が形成されている。画素電極１２３は、櫛歯状あるいはストライプ状である。画素電極１２３を覆って液晶分子３０１を初期配向させるための配向膜１２４が形成されている。
画素電極１２３とコモン電極１２１の間に映像信号が印加されると、矢印で示すように電気力線が発生し、液晶分子３０１を回転させて液晶層３００の透過率を制御することによって、画像を形成する。
図２０において液晶層３００を挟んで対向基板２００が配置されている。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１とブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、その上に液晶分子３０１を初期配向させるための配向膜２０４が形成されている。
液晶表示装置において、画素電極１２３に映像信号が書き込まれると、画素電極１２３とコモン電極１２１と容量絶縁膜１２２によって形成される保持容量によって、１フレームの間、電圧が保持される。この時ＴＦＴのリーク電流が大きいと、画素電極１２３の電圧が変化し、フリッカ等が発生して、良好な画像を形成できなくなる。本発明のＴＡＯＳ ＴＦＴを用いることによって、リーク電流が小さい、良好な画像を有する液晶表示装置を実現することが出来る。
実施例１乃至３で説明したＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの組み合わせは、有機ＥＬ表示装置にも適用することが出来る。図２１は、有機ＥＬ表示装置２の平面図である。図２１において、表示領域１０と周辺回路領域２０が形成されている。表示領域１０には、有機ＥＬ駆動ＴＦＴやスイッチングＴＦＴが形成されている。スッチングＴＦＴには、リーク電流の小さいＴＡＯＳ ＴＦＴが好適である。周辺駆動回路はＴＦＴによって形成されるが、主に、ＬＴＰＳ ＴＦＴが用いられる。
図２１において、表示領域１０を覆って反射防止用偏光板２２０が貼り付けられている。有機ＥＬ表示装置には反射電極が形成されているので、外光反射を抑えるために偏光板２２０が使用されている。表示領域２０以外の部分に端子部１５０が形成され、端子部１５０には有機ＥＬ表示装置に電源や信号を供給するためのフレキシブル配線基板１６０が接続している。
図２２は図２１のＢ−Ｂ断面図である。図２２において、ＴＦＴ基板１００に有機ＥＬ層を含む表示素子層２１０が形成されている。表示素子層２１０は図２２の表示領域１０に対応して形成されている。有機ＥＬ材料は水分によって分解するので、外部からの水分の侵入を防止するために、表示素子層２１０を覆って保護層２１５がＳｉＮｘ等によって形成されている。保護層２１５の上に偏光板２２０が貼り付けられている。また、表示素子層２１５以外の部分には端子部１５０が形成され、端子部１５０にフレキシブル配線基板１６０が接続している。
図２３は有機ＥＬ表示装置の表示領域の断面図である。図２３において、ＴＦＴ基板１００の上にＴＦＴアレイ層１２０が形成されている。ＴＦＴアレイ層１２０は図８あるいは図１９等で示すＴＡＯＳ ＴＦＴの層構造を含むものであり、その上に有機パッシベーション膜が形成されている。
図２３において、ＴＦＴアレイ層１２０の上に反射電極２１１がＡｌ合金等によって形成され、その上にカソードとしての下部電極２１２がＩＴＯ等によって形成されている。下部電極２１２の上には、有機ＥＬ層２１３が形成されている。有機ＥＬ層２１３は、例えば電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層等で形成される。有機ＥＬ層２１３の上には、アノードとしての上部電極２１４が形成される。上部電極２１４は、透明導電膜であるＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等によって形成されるほか、銀等の金属の薄膜で形成される場合もある。上部電極２１４を覆って保護膜２１５がＳｉＮｘ等によって形成され、保護膜２１５には反射を防止するための偏光板２２０が粘着材２１６によって接着している。
ＴＦＴアレイ層には、駆動ＴＦＴ、スイッチングＴＦＴ等の種々のＴＦＴが形成されるが、本発明を用いることによって、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴを共通のプロセスで形成できるので、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの種々の組み合わせを用いることが出来るため、画像品質の優れた、かつ、消費電力を小さくすることができる有機ＥＬ表示装置を実現することが出来る。
以上の説明では、ＴＡＯＳ ＴＦＴを表示領域に使用し、ＬＴＰＳ ＴＦＴを周辺駆動回路に使用するとして説明したが、製品仕様に応じて、周辺回路にＴＡＯＳ ＴＦＴを加えても良いし、表示領域にＬＴＰＳ ＴＦＴを加えても良い。
１…液晶表示装置、 ２…有機ＥＬ表示装置、 １０…表示領域、 ２０…周辺回路領域、 １００…ＴＦＴ基板、 １０１…第１下地膜、 １０１…第２下地膜、 １０３…ＬＴＰＳ半導体層、 １０４…ゲート絶縁膜、 １０５…ゲート電極、 １０６…遮光膜、 １０７…第１層間絶縁膜、 １０８…第２層間絶縁膜、 １０９…ＴＡＯＳ層、 １１０…犠牲層、 １１１…ゲート電極、 １１２…無機パッシベーション膜、 １１３…スルーホール、 １１４…スルーホール、 １１５…ドレイン電極、 １１６…ソース電極、 １１７…ゲート絶縁膜、 １２０…ＴＦＴアレイ層、 １２１…コモン電極、 １２２…容量絶縁膜、 １２３…画素電極、 １２４…配向膜、 １３０…下偏光板、 １４０…スルーホール、 １５０…端子部、 １６０…フレキシブル配線基板、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２１０…表示素子層、 ２１１…反射電極、 ２１２…下部電極、 ２１３…有機ＥＬ層、 ２１４…上部電極、 ２１５…保護層、 ２１６…粘着材、 ２２０…反射防止用偏光板、 ２３０…上偏光板、 ３００…液晶層、 ３０１…液晶分子、 ４００…バックライト、 ５００…液晶表示パネル、 １０３１…ａ−Ｓｉ

Claims (13)

  1. 画素が形成された表示領域を有する基板を含む表示装置であって、
    前記画素は酸化物半導体を用いた第１のＴＦＴを含み、
    前記酸化物半導体の上には絶縁物である酸化膜が形成され、前記酸化膜の上にゲート電極が形成され、
    前記第１のＴＦＴのドレインには、前記酸化膜に形成された第１のスルーホールを介して第１の電極が接続し、
    前記第１のＴＦＴのソースには、前記酸化膜に形成された第２のスルーホールを介して第２の電極が接続しており、
    前記基板は、ＬＴＰＳによる第２のＴＦＴを備え、
    前記基板は、前記表示領域の外側に駆動回路を含み、前記駆動回路は前記ＬＴＰＳによる第２のＴＦＴを含み、
    前記第２のＴＦＴのゲート電極と同層で、同じ材料によって、前記第１のＴＦＴの遮光膜が形成されていることを特徴とする表示装置。
  2. 前記第１のＴＦＴと前記第２のＴＦＴはいずれもトップゲートのＴＦＴであることを特徴とする請求項１に記載の表示装置。
  3. 前記表示領域は、さらに、前記ＬＴＰＳによる第２のＴＦＴを含むことを特徴とする請求項１に記載の表示装置。
  4. 前記駆動回路は、さらに前記酸化物半導体によるＴＦＴを含むことを特徴とする請求項１に記載の表示装置。
  5. 前記第１のスルーホールと前記第２のスルーホールは、平面で視て、前記酸化膜内に形成されていることを特徴とする請求項１に記載の表示装置。
  6. 前記酸化膜に形成された前記第１のスルーホールの壁又は前記第２のスルーホールの壁は、前記酸化物半導体とは逆の側に第１のテーパθ１を持ち、前記酸化物半導体側に第２のテーパθ２を持ち、θ１＞θ２であることを特徴とする請求項１乃至５に記載の表示装置。
  7. 前記酸化膜はＡｌＯｘであることを特徴とする請求項１乃至６のいずれか1項に記載の表示装置。
  8. 前記ＡｌＯｘの屈折率は、１．５８乃至１．６５であることを特徴とする請求項７に記載の表示装置。
  9. 前記酸化膜は複数のＡｌＯｘの層からなることを特徴とする請求項１乃至７のいずれか1項に記載の表示装置。
  10. 前記酸化物半導体は、ＩＧＺＯ、ＩＴＺＯ、ＩＧＯまたはこれらの組み合わせであることを特徴とする請求項１乃至９のいずれか1項に記載の表示装置。
  11. 前記ゲート電極と前記酸化膜の間には絶縁膜が形成されていることを特徴とする請求項１乃至１０のいずれか１項に記載の表示装置。
  12. 前記表示装置は液晶表示装置であることを特徴とする請求項１乃至１１のいずれか１項に記載の表示装置。
  13. 前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項１乃至１１のいずれか１項に記載の表示装置。
JP2016100493A 2016-05-19 2016-05-19 表示装置 Active JP6725317B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2016100493A JP6725317B2 (ja) 2016-05-19 2016-05-19 表示装置
CN201710266582.1A CN107403806B (zh) 2016-05-19 2017-04-21 显示装置
US15/585,401 US10026754B2 (en) 2016-05-19 2017-05-03 Display device
US16/011,725 US10573666B2 (en) 2016-05-19 2018-06-19 Display device
US16/743,080 US11049882B2 (en) 2016-05-19 2020-01-15 Display device
US17/336,620 US11521990B2 (en) 2016-05-19 2021-06-02 Display device
US17/983,481 US11810921B2 (en) 2016-05-19 2022-11-09 Display device
US18/480,552 US12100709B2 (en) 2016-05-19 2023-10-04 Display device
US18/814,858 US20240421159A1 (en) 2016-05-19 2024-08-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016100493A JP6725317B2 (ja) 2016-05-19 2016-05-19 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020109373A Division JP2020181985A (ja) 2020-06-25 2020-06-25 表示装置

Publications (2)

Publication Number Publication Date
JP2017208473A JP2017208473A (ja) 2017-11-24
JP6725317B2 true JP6725317B2 (ja) 2020-07-15

Family

ID=60330459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016100493A Active JP6725317B2 (ja) 2016-05-19 2016-05-19 表示装置

Country Status (3)

Country Link
US (7) US10026754B2 (ja)
JP (1) JP6725317B2 (ja)
CN (1) CN107403806B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018179121A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 半導体装置および半導体装置の製造方法
CN107026178B (zh) * 2017-04-28 2019-03-15 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
KR102480458B1 (ko) * 2017-06-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
KR102448095B1 (ko) * 2017-09-08 2022-09-29 삼성디스플레이 주식회사 표시 장치, 표시 장치 제조 방법, 및 전극 형성 방법
KR102795676B1 (ko) 2018-01-11 2025-04-11 어플라이드 머티어리얼스, 인코포레이티드 금속 산화물 스위치를 갖는 작은 저장 커패시터를 갖는 박막 트랜지스터
JP7085352B2 (ja) * 2018-01-15 2022-06-16 株式会社ジャパンディスプレイ 表示装置
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
US10818697B2 (en) * 2018-08-06 2020-10-27 Sharp Kabushiki Kaisha Semiconductor device, display device, and method of producing semiconductor device
CN109244082B (zh) * 2018-08-30 2020-10-27 天马微电子股份有限公司 显示面板及其制备方法、显示装置
KR20200039867A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
US20200111815A1 (en) * 2018-10-09 2020-04-09 Innolux Corporation Display device
KR102746592B1 (ko) * 2018-11-22 2024-12-24 엘지디스플레이 주식회사 표시 장치
CN109742113B (zh) * 2019-01-08 2020-12-25 京东方科技集团股份有限公司 一种阵列基板、其制备方法及相关装置
JP2020126200A (ja) * 2019-02-06 2020-08-20 株式会社ジャパンディスプレイ 表示装置
KR102782858B1 (ko) 2019-02-08 2025-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
JP7250558B2 (ja) 2019-02-19 2023-04-03 株式会社ジャパンディスプレイ 表示装置及び半導体装置
JP7370375B2 (ja) 2019-03-11 2023-10-27 株式会社ジャパンディスプレイ 表示装置及び半導体装置
CN109887936B (zh) 2019-03-25 2021-01-29 合肥京东方光电科技有限公司 阵列基板及其制作方法
US11302760B2 (en) 2019-04-19 2022-04-12 Boe Technology Group Co., Ltd. Array substrate and fabrication method thereof, and display device
CN110112144B (zh) * 2019-04-29 2024-04-16 福建华佳彩有限公司 一种高分辨率显示的tft结构及其制备方法
CN110148600A (zh) * 2019-05-05 2019-08-20 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法
CN110828477A (zh) * 2019-10-28 2020-02-21 武汉华星光电技术有限公司 一种阵列基板、其制备方法及其显示面板
KR102780196B1 (ko) 2020-02-26 2025-03-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111524957B (zh) * 2020-05-09 2024-02-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111584577A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
KR20210142055A (ko) * 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치
CN111584526B (zh) * 2020-05-28 2022-06-24 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US20220336676A1 (en) * 2020-09-18 2022-10-20 Chengdu Boe Optoelectronics Technology Co.,Ltd. Display substrate, display panel and display device
CN112382859A (zh) * 2020-10-31 2021-02-19 华南理工大学 一种双电容太赫兹超材料电调控器件结构
JP7681959B2 (ja) 2020-11-11 2025-05-23 武漢天馬微電子有限公司 酸化物半導体薄膜トランジスタ
JP7681958B2 (ja) 2020-11-11 2025-05-23 武漢天馬微電子有限公司 薄膜トランジスタ回路
CN113053914B (zh) 2021-03-08 2023-05-02 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
JP7671625B2 (ja) * 2021-05-19 2025-05-02 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
CN113325625B (zh) * 2021-06-24 2022-07-29 业成科技（成都）有限公司 显示面板的制备方法
US20240373708A1 (en) * 2022-04-29 2024-11-07 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, and display device
WO2024252839A1 (ja) * 2023-06-09 2024-12-12 ソニーセミコンダクタソリューションズ株式会社 電気光学装置および空間光変調器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057186A (en) * 1989-07-28 1991-10-15 At&T Bell Laboratories Method of taper-etching with photoresist adhesion layer
JP2506211B2 (ja) * 1989-12-15 1996-06-12 三星電子株式会社 薄膜トランジスタ
JPH05271993A (ja) 1992-03-30 1993-10-19 Sanyo Electric Co Ltd 絶縁膜の製造方法
KR0126801B1 (ko) * 1993-12-22 1998-04-02 김광호 반도체 장치의 배선 형성방법
KR20050112031A (ko) * 2004-05-24 2005-11-29 삼성에스디아이 주식회사 반도체 소자 및 그 형성 방법
JP4872196B2 (ja) 2004-08-25 2012-02-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2011054812A (ja) 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
WO2011074506A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102543860B (zh) * 2010-12-29 2014-12-03 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6142331B2 (ja) 2013-04-19 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
US9564478B2 (en) * 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN105612608B (zh) * 2013-10-09 2019-12-20 夏普株式会社 半导体装置及其制造方法
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
WO2015189731A1 (en) 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
CN105390504B (zh) * 2014-08-29 2019-02-01 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN104681491B (zh) * 2015-03-09 2017-11-10 京东方科技集团股份有限公司 Cmos电路结构、其制作方法、显示基板及显示装置
CN106558593B (zh) * 2015-09-18 2019-12-17 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Also Published As

Publication number Publication date
US20210288078A1 (en) 2021-09-16
US10026754B2 (en) 2018-07-17
CN107403806B (zh) 2021-03-16
JP2017208473A (ja) 2017-11-24
US20170338249A1 (en) 2017-11-23
US20230081420A1 (en) 2023-03-16
US20240421159A1 (en) 2024-12-19
CN107403806A (zh) 2017-11-28
US11049882B2 (en) 2021-06-29
US11810921B2 (en) 2023-11-07
US12100709B2 (en) 2024-09-24
US10573666B2 (en) 2020-02-25
US20200152668A1 (en) 2020-05-14
US20240030226A1 (en) 2024-01-25
US11521990B2 (en) 2022-12-06
US20180308869A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
JP6725317B2 (ja) 表示装置
US20190250443A1 (en) Display device
US12356722B2 (en) Manufacturing method of an oxide semiconductor device
US10439010B2 (en) Display device
US10211235B2 (en) Display device and manufacturing method thereof
JP2018170324A (ja) 表示装置
JP6668160B2 (ja) 表示装置の製造方法
WO2019146264A1 (ja) 表示装置及びその製造方法
US12237335B2 (en) Display device and manufacturing method thereof
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
US9741804B2 (en) Thin film transistor substrate and display panel having film layer with different thicknesses
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
JP2020181985A (ja) 表示装置
WO2018185967A1 (ja) 薄膜トランジスタ基板及びその製造方法
JP2009158871A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200625

R150 Certificate of patent or registration of utility model

Ref document number: 6725317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350