CN109244082B - 显示面板及其制备方法、显示装置 - Google Patents
显示面板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN109244082B CN109244082B CN201811006377.2A CN201811006377A CN109244082B CN 109244082 B CN109244082 B CN 109244082B CN 201811006377 A CN201811006377 A CN 201811006377A CN 109244082 B CN109244082 B CN 109244082B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- semiconductor pattern
- insulating layer
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000010409 thin film Substances 0.000 claims abstract description 224
- 239000004065 semiconductor Substances 0.000 claims abstract description 197
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000010410 layer Substances 0.000 claims description 207
- 239000000758 substrate Substances 0.000 claims description 57
- 239000011229 interlayer Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000004140 cleaning Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000002346 layers by function Substances 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 34
- 230000000694 effects Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供了一种显示面板及其制备方法、显示装置，通过先形成的第一薄膜晶体管的第一过孔，以露出部分第一半导体图案，并对第一过孔内的第一半导体图案处理后分别覆盖搭接源极和搭接漏极；再形成第二薄膜晶体管的第二过孔，以露出部分第二半导体图案，能够在降低第一薄膜晶体管的有源层与其源极和漏极之间接触阻抗的前提下，防止第一薄膜晶体管中第一半导体图案处理的过程，对第二薄膜晶体管的第二半导体图案造成破坏，使得第二半导体图案中形成不受控的载流子，进而影响第二薄膜晶体管的导通特性，进而提高显示面板中薄膜晶体管的性能，进而提高显示装置的显示效果。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其制备方法、显示装置。
背景技术
现有的显示装置中有源驱动的显示装置包括液晶显示装置、有机发光显示装置和电泳显示装置等。显示装置通常包括显示区和非显示区，在非显示区中可设置走线、检测点、以及驱动电路等，而显示区中包括多个像素单元以及相应的像素电路。无论是有源驱动显示装置中非显示区的驱动电路，还是显示区像素电路中都设置有对应的薄膜晶体管，以使显示装置能够进行文字、图像等信息的显示。
当前，显示装置中使用的薄膜晶体管主要为氧化物半导体的薄膜晶体管和多晶硅薄膜晶体管。在显示装置中可根据薄膜晶体管所起作用不同，而采用不同类型的薄膜晶体管。例如显示装置中可同时包括低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管和氧化物半导体薄膜晶体管两种类型的薄膜晶体管。其中，LTPS薄膜晶体管的有源层采用低温多晶硅材料制作，氧化物半导体薄膜晶体管的有源层采用氧化物半导体材料制作。在显示装置的制程中，通常为节省制备工艺，而同时形成各薄膜晶体管的过孔，以使各薄膜晶体管的源极和漏极能够通过各自的过孔与各薄膜晶体管的有源层连接。
但是，在制作同时具有LTPS薄膜晶体管和氧化物半导体薄膜晶体管的显示装置时，源极和漏极成膜前需要使用氢氟酸(HF)清洗，去除LTPS薄膜晶体管中有源层表面的氧化层以便降低有源层与源漏极的接触阻抗，此清洗过程会对氧化物半导体薄膜晶体管有源层上暴露在外面用于与其源极和漏极接触的部分造成破坏，在氧化物半导体薄膜晶体管的有源层里面形成不受控的载流子，使氧化物半导体薄膜晶体管不受其栅极控制。
发明内容
本发明实施例提供一种显示面板及其制备方法、显示装置，以免氧化物半导体薄膜晶体管受到破坏，同时不增加低温多晶硅薄膜晶体管中有源层和其源漏极的接触阻抗。
第一方面，本发明实施例提供了一种显示面板，包括：衬底、第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管和所述第二薄膜晶体管形成于所述衬底的上方；所述第一薄膜晶体管包括第一半导体图案、搭接源极、搭接漏极、第一源极、第一漏极和第一绝缘层；所述第二薄膜晶体管包括第二半导体图案、第二源极、第二漏极和第二绝缘层；
所述第一绝缘层具有至少两个第一过孔，所述搭接源极和所述搭接漏极分别位于所述第一过孔内，且所述第一源极通过所述搭接源极与所述第一半导体图案连接，所述第一漏极通过所述搭接漏极与所述第一半导体图案连接；
所述第二绝缘层具有至少两个第二过孔，所述第二源极通过所述第二过孔与所述第二半导体图案连接，所述第二漏极通过所述第二过孔与所述第二半导体图案连接；
所述第一源极、第一漏极、第二源极和第二漏极同层设置，且材料相同。
第二方面，本发明实施例提供了一种用于制备上述显示面板的制备方法，包括：
提供一衬底；
在所述衬底上形成第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管包括第一半导体图案、搭接源极、搭接漏极、第一源极、第一漏极和第一绝缘层；所述第二薄膜晶体管包括第二半导体图案、第二源极、第二漏极和第二绝缘层；
其中，在所述衬底上形成第一薄膜晶体管和第二薄膜晶体管包括：
在所述第一绝缘层上形成至少两个第一过孔，所述第一过孔露出部分所述第一薄膜晶体管的第一半导体图案；
对所述第一过孔露出的部分所述第一半导体图案进行清洗；
在所述第一过孔内分别形成与所述第一半导体图案连接的所述搭接源极和所述搭接漏极；
在所述第二绝缘层上形成至少两个第二过孔，所述第二过孔露出部分所述第二薄膜晶体管的第二半导体图案；
同时形成第一源极、第一漏极、第二源极和第二漏极；所述第一源极通过所述搭接源极与所述第一半导体图案连接；所述第一漏极通过所述搭接漏极与所述第一半导体图案连接；所述第二源极和所述第二漏极分别通过所述第二过孔与所述第二半导体图案连接。
第三方面，本发明实施例还提供了一种显示装置，包括上述显示面板。
本发明实施例提供的显示面板及其制备方法、显示装置，通过在衬底上形成第一薄膜晶体管和第二薄膜晶体管过程中，先在第一薄膜晶体管的第一绝缘层上形成露出部分第一半导体图案的至少两个第一过孔，对该第一过孔内露出的部分第一半导体图案进行清洗，并对清洗后的第一半导体图案覆盖搭接源极和搭接漏极；再在第二薄膜晶体管的第二绝缘层上形成露出部分第二半导体图案的至少两个第二过孔；然后同时形成通过搭接源极和搭接漏极分别与第一半导体图案连接的第一源极和第一漏极，以及分别通过第二过孔与第二半导体图案连接的第二源极和第二漏极。以解决现有技术清洗显示面板中低温多晶硅薄膜晶体管的有源层表面的氧化层时，会对暴露的氧化物半导体薄膜晶体管的有源层造成破坏的问题，从而提高两种类型的薄膜晶体管的性能可靠性，提高显示装置的显示效果。
附图说明
图1～图7是本发明实施例提供的一种显示面板的结构示意图；
图8是本发明实施例提供的一种显示面板制备方法的流程图；
图9是本发明实施例提供的一种显示面板中薄膜晶体管的制备方法的流程图；
图10～图12是本发明提供的一种显示面板中薄膜晶体管的制备流程的结构示意图；
图13是本发明实施例提供的一种显示面板中薄膜晶体管有源层的制备方法的流程图；
图14～图16是是本发明实施例提供的一种显示面板中薄膜晶体管有源层的制备流程的结构示意图；
图17是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种显示面板的结构示意图。如图1所示，显示面板100包括衬底30，该衬底30用于为显示面板100中其它功能层提供支撑和保护；显示面板100中还设置有位于衬底30上方的两种类型的薄膜晶体管，即第一薄膜晶体管10和第二薄膜晶体管20。其中，第一薄膜晶体管10包括第一半导体图案11、搭接源极12、搭接漏极13、第一源极14、第一漏极15和第一绝缘层16；第二薄膜晶体管20包括第二半导体图案21、第二源极22、第二漏极23和第二绝缘层24。
第一薄膜晶体管10的第一绝缘层16具有至少两个第一过孔(图中未示出)，搭接源极12和搭接漏极13分别位于第一过孔内，且第一源极14通过搭接源极12与第一半导体图案11连接，第一漏极15通过搭接漏极13与第一半导体图案11连接；第二薄膜晶体管20的第二绝缘层24具有至少两个第二过孔(图中未示出)，第二源极22通过第二过孔与第二半导体图案21连接，第二漏极23通过第二过孔与第二半导体图案21连接；其中，第一源极14、第一漏极15、第二源极22和第二漏极23同层设置，且材料相同。
参考图1所示，显示面板100的第一薄膜晶体管10的第一绝缘层16上具有至少两个第一过孔(图中未示出)，该第一过孔能够露出第一薄膜晶体管10的部分第一半导体图案11，以使第一薄膜晶体管10的源极和漏极分别与第一半导体图案11连接。而通过第一过孔暴露的部分第一半导体图案11可能具有一层氧化层，该氧化层的存在将增加第一薄膜晶体管10的源极和漏极与第一半导体图案11的接触阻抗，进而影响第一薄膜晶体管10的导通特性。因此，在形成露出部分第一半导体图案11的第一过孔后，对第一过孔内的第一半导体图案11进行清洗，以消除第一半导体图案11上的氧化层。
显示面板100的第二薄膜晶体管20的第二绝缘层24上具有至少两个第二过孔(图中未示出)，该第二过孔能够露出第二薄膜晶体管20的部分第二半导体图案21，以使第二薄膜晶体管20的源极和漏极分别与第二半导体图案21连接。当第一薄膜晶体管10的第一半导体图案11的材料与第二薄膜晶体管20的第二半导体图案21的材料不同时，第一半导体图案11上可能存在氧化层，需进行氧化层的清洗，而第二半导体图案21上无需氧化层的清洗。
为节省显示面板100的制备工艺，以及实现显示面板100的轻薄化，将显示面板100中第一薄膜晶体管10的源极和漏极与第二薄膜晶体管20的源极和漏极采用同种材料同层设置，即同时形成第一源极14、第一漏极15、第二源极22和第二漏极23。
若第一过孔和第二过孔同时形成，则在对第一半导体图案11进行清洗时，将腐蚀第二半导体图案21，以使第二半导体图案21中存在不受控的载流子，影响第二薄膜晶体管20的开关特性。由此，显示面板100的第一薄膜晶体管10的第一过孔与第二薄膜晶体管20的第二过孔可以分步形成，即先形成第一薄膜晶体管10中第一绝缘层16上的第一过孔，并对第一过孔内露出的部分第一半导体图案11进行清洗。为防止在形成第一薄膜晶体管10的源极和漏极之前，第一半导体图案11被再次氧化，对第一半导体图案11清洗后，在第一过孔内分别设置覆盖第一半导体图案11的搭接源极12和搭接漏极13。其中，搭接源极12和搭接漏极13可与显示面板100中像素电路和/或驱动电路的走线采用同种材料同时形成，以节省显示面板的制备工艺。
在现有技术中，在制备同时具有LTPS薄膜晶体管和氧化物薄膜晶体管的显示面板的制程中，LTPS薄膜晶体管和氧化物半导体薄膜晶体管的源极和漏极成膜前，需要使用氢氟酸(HF)清洗，去除LTPS薄膜晶体管中有源层表面的氧化层以便降低有源层与源漏极的接触阻抗，此清洗过程会对氧化物半导体薄膜晶体管有源层上暴露在外面用于与其源极和漏极接触的部分造成破坏，在氧化物半导体薄膜晶体管的有源层里面形成不受控的载流子，使氧化物半导体薄膜晶体管不受其栅极控制。
在本发明实施例中，可以先形成第一薄膜晶体管的两个第一过孔，以露出部分第一半导体图案，并对第一过孔内的第一半导体图案处理后分别覆盖搭接源极和搭接漏极；再形成第二薄膜晶体管的第二过孔，以露出部分第二半导体图案；然后同时形成第一源极、第一漏极、第二源极和第二漏极。通过设置搭接源极和搭接漏极，一方面，可以在形成第一过孔，并对第一过孔处暴露的第一半导体图案部分进行清洗处理后，及时形成与第一半导体图案接触的部分，防止第一过孔处暴露的第一半导体图案部分再次氧化，同时，也可以防止对第一半导体图案部分的清洗处理过程对第二半导体图案产生影响，即避免第二半导体图案中形成不受控的载流子，影响第二薄膜晶体管的导通特性，另一方面，可以防止在形成第二薄膜晶体管的第二过孔时对第一半导体图案产生影响，第三方面，在确保不增加第一薄膜晶体管的有源层与其源极和漏极之间的接触电阻的前提下，可以在同一工艺制程中制作形成第一源极、第一漏极、第二源极和第二漏极，既能够简化工艺制程，又提高了第一薄膜晶体管和第二薄膜晶体管各自的特性，提高显示装置的显示效果。
可选的，将搭接源极12和搭接漏极13的材料与第一源极14和第一漏极15的材料相同，由此能够降低搭接源极12与第一源极14、以及搭接漏极13与第一漏极15之间的接触阻抗，且在工艺制程中更加节省原料。
可选的，继续参考图1所示，本实施例提供的显示面板100包括第一薄膜晶体管10和第二薄膜晶体管20。其中，第一薄膜晶体管10可选为驱动晶体管，第二薄膜晶体管20可选为开关晶体管。在其它实施例中第一薄膜晶体管10亦可选为开关晶体管，第二薄膜晶体管20亦可选为驱动晶体管，能够实现显示面板100的显示功能即可。
当显示面板100的第一薄膜晶体管10作为驱动晶体管时，可采用低温多晶硅材料作为第一薄膜晶体管10的有源层材料，即第一半导体图案11的材料包括多晶硅材料；显示面板100的第二薄膜晶体管20作为开关晶体管时，可采用氧化物半导体的材料作为第二薄膜晶体管20的有源层，即第二半导体图案21的材料包括氧化物材料。由此能够区别第一薄膜晶体管10和第二薄膜晶体管20的开关特性，满足显示面板100的显示需求。
显示面板100的第一薄膜晶体管10的第一半导体图案11的材料为多晶硅材料时，可以通过先形成非晶硅半导体图案，再由激光退火等工艺将非晶硅半导体图案晶化为多晶硅材料的第一半导体图案11；第一半导体图案11的制备方式还可以先形成包括非晶硅材料的膜层，再对包括非晶硅材料的膜层进行退火等工艺，以将包括非晶硅材料的膜层晶化为多晶硅材料的膜层，最后对多晶硅材料的膜层进行重掺杂和图案化等工艺，以获得多晶硅材料的第一半导体图案11。
当第一半导体图案11与第二半导体图案21同层设置时，第一半导体图案的晶化过程的退火工艺等会影响第二半导体图案21的特性。由此可通过分步形成第一半导体图案11与第二半导体图案21，以使第一半导体图案11的形成过程与第二半导体图案21的形成过程互不干扰。如图2所示，在第一半导体图案11所在膜层与第二半导体图案21所在膜层之间设置至少一层层间绝缘层51，且第一半导体图案11所在膜层位于第二半导体图案21所在膜层靠近衬底30的一侧。其中，层间绝缘层51包括第一层间绝缘层部分161和第二层间绝缘层部分(图中未示出)，第一绝缘层16包括第一层间绝缘层部分161，第二半导体图案21在衬底30所在平面的投影位于第二层间绝缘层部分在衬底30所在平面的投影内。同时，第一绝缘层16还包括与第二绝缘层24同层设置的绝缘层162。
此外，第一半导体图案11形成过程中所采用的热处理工艺还会对衬底30产生影响，以及衬底30上的金属扩散同样对第一半导体图案11和/或第二半导体图案21产生影响，继续参考图2所示，显示面板100还可以包括缓冲层40。其中，缓冲层40覆盖显示面板100的衬底30，第一薄膜晶体管10的第一半导体图案11和第二薄膜晶体管20的第二半导体图案21均设置在缓冲层40上。该缓冲层40用于防止衬底30上的金属等物质扩散至显示面板100中第一薄膜晶体管10的第一半导体图案11和/或第二薄膜晶体管20的第二半导体图案21上，以影响显示面板100的第一薄膜晶体管10和/或第二薄膜晶体管20的开关特性。其中，可将缓冲层40优选为包括氮化硅膜层和氧化硅膜层交替叠置的多个膜层。如图3所示，缓冲层40可以包括位于衬底上的氧化硅层41、位于氧化硅层41上的氮化硅层42、以及位于氮化硅层42上的氧化硅层43。
可选的，如图4所示，第一薄膜晶体管10还包括第一栅极17，第二薄膜晶体管20还包括第二栅极25。其中，第一栅极17与第二栅极25可同层设置。在显示面板100的工艺制程中将第一栅极17与第二栅极25同层设置时，能够节省显示面板100的第一薄膜晶体管10和第二薄膜晶体管20的制备工艺。此时，第一栅极17和第二栅极25与第二半导体图案21之间还设置有一层隔离绝缘层52，该隔离绝缘层包括第一隔离绝缘层部分163和第二隔离绝缘层部分(图中未示出)，第一绝缘层16包括第一隔离绝缘层部分163，第二半导体图案21在衬底30所在平面的投影位于第二隔离绝缘层部分在衬底30所在平面的投影内。以使得第一薄膜晶体管10的第一栅极17和第二薄膜晶体管20的第二栅极25，分别与第一半导体图案11和第二半导体图案21形成绝缘。
可选的，如图5所示，第一薄膜晶体管10的第一栅极17和第二薄膜晶体管20的第二栅极17亦可不同层设置。此时，显示面板100还包括第一金属图案和第二金属图案。该第一金属图案包括第一薄膜晶体管10的第一栅极17，该第二金属图案包括第二薄膜晶体管20的第二栅极25，且第一金属图案所在膜层与第二金属图案所在膜层之间设置有至少一层栅绝缘层53。其中，栅绝缘层53包括第一栅绝缘层部分164和第二栅绝缘层部分(图中未示出)，第一绝缘层16包括第一栅绝缘层部分164，第二栅极25在衬底30所在平面的投影位于第二栅绝缘层部分在衬底30所在平面的投影内。
继续参考图5所示，第一金属图案还可以包括金属电极，该金属电极例如可以包括显示面板100中存储电容的第一电极61；相应的，第二金属图案也可以包括金属电极，该金属电极例如可以包括显示面板100中存储电容的第二电极62。由此能够使得第一薄膜晶体管10的第一栅极17与存储电容的第一电极61采用同种工艺同时制备，第二薄膜晶体管20的第二栅极25与存储电容的第二电极采用同种工艺同时制备。
本发明实施例提供的显示面板可选为液晶显示面板或有机发光显示面板。当显示面板为液晶显示面板时，第一薄膜晶体管可选为液晶显示面板外围驱动电路中的驱动晶体管，第二薄膜晶体管可选为液晶显示面板像素区的开关晶体管；而当显示面板为有机发光显示面板时，第一薄膜晶体管可选为有机发光显示面板像素电路中根据数据信号驱动有机发光二极管的驱动晶体管，第二薄膜晶体管可选为有机发光显示面板像素电路中传输数据信号的开关晶体管。
可选的，如图6所示，显示面板100可选为有机发光显示面板。该显示面板100还包括阳极图案70、像素限定层80、发光功能层90、以及阴极110。其中，阳极图案70位于第一薄膜晶体管10和第二薄膜晶体管20远离衬底30一侧，且该阳极图案70与第二源极22或第二漏极21连接；像素限定层80位于阳极图案70远离衬底30的一侧，且该像素限定层80设置有多个开口结构，该开口结构露出部分阳极图案70；发光功能层90位于阳极图案70上且位于开口结构内；阴极110位于发光功能层90以及像素限定层80上。
具体的，有机发光显示面板的工作原理为有机发光显示器件的阳极和阴极在一定电压的驱动下，其中的电子和空穴分别从阴极和阳极注入到电子和空穴传输层，电子和空穴相遇形成激子，使发光分子激发而发出可见光。有机发光显示面板可分为顶发光和底发光两种发光显示形式。其中，当有机发光显示面板为底发光时，阳极图案70应具备透光性，可选为ITO透明电极或可透光的金属电极，阴极110可选为金属电极，以使发光功能层90发出的光能够透过阳极图案70，由显示面板100的底部进行发光显示；当有机发光显示面板为顶发光时，阴极110应具备透光性，可选为ITO透明电极或可透光的金属电极，以使发光功能层90发出的光能够透过阴极110，由显示面板100的顶部发光。相应的，发光功能层90能够实现电子和空穴的产生和传输，像素限定层80用于限定显示面板的像素区域。
由于显示面板100中作为开关晶体管的第二薄膜晶体管20能够响应扫描脉冲，并将数据电压充电到存储电容中，作为驱动晶体管的第一薄膜晶体管10根据充电在存储电容中的数据电压控制有机发光二极管中的电流量来调整有机发光二极管的发光量。如图6所示，显示面板100的阳极图案70与第二薄膜晶体管20的第二漏极23连接，以接收由第二薄膜晶体管20传输的电压信号。此时，阳极图案70配合阴极110产生电子和空穴对，并在发光功能层的发光材料中复合成激子，并将能量转移至发光材料的发光分子上，使得发光分子上的电子被激发到激发态，激发的过程中将产生可见光，以实现显示面板100中图像、文字等信息的显示。
此外，继续参考图6所示，在显示面板100的第一源极14、第一漏极15、第二源极22和第二漏极23与阳极图案之间设置有钝化层54和平坦化层55。钝化层54可以包括氧化硅层和氮化硅层的叠层，而平坦化层55可以为有机材料制成的膜层，该有机材料例如可以为聚酰亚胺。
可选的，如图7所示，显示面板100可选为液晶显示面板。该显示面板100还包括液晶层120、像素电极130和公共电极140。其中，液晶层120位于第一薄膜晶体管10和第二薄膜晶体管20远离衬底30的一侧，且液晶层120中的液晶分子121在像素电极130和公共电极140形成的电场的作用下转动。
此外，继续参考图7所示，显示面板100还包括配向膜层150、色阻160、黑矩阵170、以及与衬底30相对设置的基板180。由此显示面板100能够在作为外围驱动电路中驱动晶体管的第一薄膜晶体管10和作为显示区中开关晶体管的第二薄膜晶体管20的共同作用下，实现显示面板100的发光显示功能。
本发明实施例还提供了一种用于本发明实施例提供的显示面板的制备方法。图8是本发明实施例提供的一种显示面板的制备方法的流程图。如图8所示，本实施例提供的显示面板的制备方法包括：
S910、提供一衬底；
S920、在所述衬底上形成第一薄膜晶体管和第二薄膜晶体管；
具体的，显示面板的各功能层采用多种制备工艺分步形成。在形成显示面板的各功能层时，通过衬底为各功能层提供支撑和保护作用。相应的，显示面板的第一薄膜晶体管和第二薄膜晶体管形成于显示面板的衬底上。其中，显示面板的第一薄膜晶体管包括第一半导体图案、搭接源极、搭接漏极、第一源极、第一漏极和第一绝缘层；显示面板的第二薄膜晶体管包括第二半导体图案、第二源极、第二漏极和第二绝缘层。
显示面板的第一薄膜晶体管和第二薄膜晶体管的各个膜层的形成方法与其电学性能相关。如图9所示，本实施例提供的显示面板的制备方法中，在所述衬底上形成第一薄膜晶体管和第二薄膜晶体管具体包括：
S921、在所述第一绝缘层上形成至少两个第一过孔，所述第一过孔露出部分所述第一薄膜晶体管的第一半导体图案。
具体的，参考图10所示，第一薄膜晶体管10的第一绝缘层16形成于第一半导体图案11上。由于显示面板100中薄膜晶体管的源极和漏极与其有源层连接，以实现电信号的传输。第一薄膜晶体管10的第一半导体图案11即为第一薄膜晶体管10的有源层。在第一半导体图案11上方的第一绝缘层16上方形成至少两个第一过孔18，该第一过孔18能够使部分第一半导体图案11露出。
S922、对所述第一过孔露出的部分所述第一半导体图案进行清洗。
具体的，继续参考图10所示，在工艺制程中，第一过孔18露出的部分第一半导体上图案11会因腐蚀或污染等，而易产生氧化层，该氧化层的存在将增加第一半导体图案11与第一薄膜晶体管10源极和漏极的接触阻抗，进而影响第一薄膜晶体管10的导通性能。通过对第一过孔露出的部分第一半导体图案11进行清洗，清除其氧化层。此时，由于第二薄膜晶体管20中第二半导体图案21上方的第二绝缘层24上还未形成相应的过孔，即第二半导体图案21还未暴露，因此通过第一过孔18对露出的部分第一半导体图案11进行清除氧化层的过程，不会破坏第二半导体图案21的导通性能。
可选的，继续参考图10所示，对第一过孔18露出的部分第一半导体图案11进行清洗具体可以为：采用氢氟酸对第一过孔18露出的部分第一半导体图案11进行清洗，以使露出的部分第一半导体图案11被氢化。该氢氟酸的浓度可选为0.5％。
S923、在所述第一过孔内分别形成与所述第一半导体图案连接的所述搭接源极和所述搭接漏极。
具体的，如图11所示，对第一过孔18内露出的第一半导体图案11清洗后，若不及时形成第一薄膜晶体管10的源极和漏极，将会使第一半导体图案11暴露的部分被再次氧化。通过对第一半导体图案11暴露的部分进行清洗后，在第一过孔18内分别形成覆盖第一半导体图案11的搭接源极12和搭接漏极13。该搭接源极12和搭接漏极13可分别作为第一薄膜晶体管10中源极和漏极的一部分。同时，搭接源极12和搭接漏极13可与显示面板100中的走线，例如扫描线和/或数据线采用同种工艺，同时形成，以节省显示面板100的制备工艺。
S924、在所述第二绝缘层上形成至少两个第二过孔，所述第二过孔露出部分所述第二薄膜晶体管的第二半导体图案。
具体的，参考图12所示，第二薄膜晶体管20的第二绝缘层24形成于第二半导体图案21上。第二半导体图案21作为第二薄膜晶体管20的有源层。通过在第二绝缘层24上方形成至少两个第二过孔26，并露出部分第二薄膜晶体管20的第二半导体图案21，以使第二薄膜晶体管20的源极和漏极通过该第二过孔与第二半导体图案21连接。
可选的，继续参考图12所示，第一薄膜晶体管10的第一半导体图案11包括多晶硅材料，而第二薄膜晶体管20的第二半导体图案21包括氧化物材料。即第一薄膜晶体管10可以为低温多晶硅薄膜晶体管，而第二薄膜晶体管20可以为氧化物半导体薄膜晶体管。由此，第一薄膜晶体管10通过第一过孔18露出的部分第一半导体图案11上的氧化层需要清除，而第二薄膜晶体管20通过第二过孔26露出的部分第二半导体图案21本身为氧化物，因而无需清洗。
S925、同时形成第一源极、第一漏极、第二源极和第二漏极；
具体的，如图1所示，第一薄膜晶体管10的第一源极14和第一漏极15，以及第二薄膜晶体管20的第二源极22和第二漏极23同时形成，以节省显示面板100的制备工艺，以及显示面板100的薄型化。结合图1和图13所示，第一源极14通过搭接源极12与第一半导体图案11连接；第一漏极15通过搭接漏极13与第一半导体图案11连接；第二源极22和第二漏极23分别通过第二过孔26与第二半导体图案21连接。
可选的，第一薄膜晶体管的第一半导体图案制程中，热处理的工艺产生大量的氢会影响第二半导体图案的性能。在衬底上形成第一薄膜晶体管和第二薄膜晶体管的过程中，通过在第一半导体图案所在膜层和第二半导体图案所在膜层之间形成一层间绝缘层，以抑制氢的转移。如图13所示，在所述第一绝缘层上形成至少两个第一过孔，所述第一过孔露出部分所述第一薄膜晶体管的第一半导体图案前，显示面板的制备方法包括：
S9201、在所述衬底上形成第一薄膜晶体管的第一半导体图案。
具体的，如图14所示，衬底30作为显示面板100的支撑和保护层，在衬底30上形成显示面板100的第一薄膜晶体管10和第二薄膜晶体管20的过程中，在衬底30上先形成第一薄膜晶体管10的第一半导体图案11作为第一薄膜晶体管10的有源层。
S9202、形成覆盖所述第一半导体图案和所述衬底的至少一层层间绝缘层。
具体的，如图15所示，第一薄膜晶体管10的第一半导体图案11的形成过程包括热处理的工艺，这将会对后续的功能层造成一定的影响。在形成第一半导体图案11后，形成覆盖第一半导体图案11和衬底30的至少一层层间绝缘层51，以使第一半导体图案11与其它功能层隔离。该层间绝缘层51可选为氧化物和氮化物的叠层。
S9203、在所述至少一层层间绝缘层上形成所述第二薄膜晶体管的第二半导体图案。
具体的，如图16所示，在至少一层层间绝缘层51上形成第二薄膜晶体管20的第二半导体图案21，以使第一半导体图案11通过层间绝缘层51与第二半导体图案21隔离。其中，该至少一层层间绝缘层51包括第一层间绝缘层部分161和第二层间绝缘层部分(图中未示出)。第一绝缘层16包括第一层间绝缘层部分161，第二半导体图案21在衬底30所在平面的投影位于第二层间绝缘层部分在衬底30所在平面的投影内。
本发明实施例提供的显示面板及其制备方法，在衬底上设置第一薄膜晶体管和第二薄膜晶体管两种类型的薄膜晶体管能够发挥各自的优势，以使显示面板低功耗。在工艺制程中，通过先形成的第一薄膜晶体管的至少两个第一过孔，以露出部分第一半导体图案，并对第一过孔内的第一半导体图案处理后分别覆盖搭接源极和搭接漏极；再形成第一薄膜晶体管的第二过孔，以露出部分第二半导体图案，从而通过将第一薄膜晶体管的第一过孔与第二薄膜晶体管的第二过孔，能够在降低第一薄膜晶体管的有源层与其源极和漏极之间接触阻抗的前提下，防止第一薄膜晶体管中第一半导体图案处理的过程，对第二薄膜晶体管的第二半导体图案造成破坏，使得第二半导体图案中形成不受控的载流子，进而影响第二薄膜晶体管的导通特性，进而提高显示面板中薄膜晶体管的性能，进而提高显示装置的显示效果。
本发明实施例还提供了一种显示装置，该显示装置例如可以为具有显示功能的终端等。图17是本发明实施例提供的一种显示装置的结构示意图。如图17所示，本发明实施例提供的显示装置200包括本发明实施例提供的显示面板100。本发明实施例提供的显示装置200可以包括移动终端、个人数字助理、电视等，但不限于此。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (11)
1.一种显示面板的制备方法，其特征在于，包括；
提供一衬底；
在所述衬底上形成第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管包括第一半导体图案、搭接源极、搭接漏极、第一源极、第一漏极和第一绝缘层；所述第二薄膜晶体管包括第二半导体图案、第二源极、第二漏极和第二绝缘层；
其中，在所述衬底上形成第一薄膜晶体管和第二薄膜晶体管包括：
在所述第一绝缘层上形成至少两个第一过孔，所述第一过孔露出部分所述第一薄膜晶体管的第一半导体图案；
对所述第一过孔露出的部分所述第一半导体图案进行清洗；
在所述第一过孔内分别形成与所述第一半导体图案连接的所述搭接源极和所述搭接漏极；
在所述第二绝缘层上形成至少两个第二过孔，所述第二过孔露出部分所述第二薄膜晶体管的第二半导体图案；
同时形成第一源极、第一漏极、第二源极和第二漏极；所述第一源极通过所述搭接源极与所述第一半导体图案连接；所述第一漏极通过所述搭接漏极与所述第一半导体图案连接；所述第二源极和所述第二漏极分别通过所述第二过孔与所述第二半导体图案连接。
2.根据权利要求1所述的方法，其特征在于，在所述第一绝缘层上形成至少两个第一过孔，所述第一过孔露出部分所述第一薄膜晶体管的第一半导体图案前，还包括：
在所述衬底上形成第一薄膜晶体管的第一半导体图案；
形成覆盖所述第一半导体图案和所述衬底的至少一层层间绝缘层；
在所述至少一层层间绝缘层上形成所述第二薄膜晶体管的第二半导体图案；
其中，所述至少一层层间绝缘层包括第一层间绝缘层部分和第二层间绝缘层部分，所述第一绝缘层包括所述第一层间绝缘层部分，所述第二半导体图案在所述衬底所在平面的投影位于所述第二层间绝缘层部分在所述衬底所在平面的投影内。
3.根据权利要求1所述的方法，其特征在于，对所述第一过孔露出的部分所述第一半导体图案进行清洗，包括：采用氢氟酸对所述第一过孔露出的部分所述第一半导体图案进行清洗。
4.一种显示面板，采用权利要求1-3任一项所述的显示面板的制备方法制备而成，其特征在于，包括：衬底、第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管和所述第二薄膜晶体管形成于所述衬底的上方；所述第一薄膜晶体管包括第一半导体图案、搭接源极、搭接漏极、第一源极、第一漏极和第一绝缘层；所述第二薄膜晶体管包括第二半导体图案、第二源极、第二漏极和第二绝缘层；
所述第一绝缘层具有至少两个第一过孔，所述搭接源极和所述搭接漏极分别位于所述第一过孔内，且所述第一源极通过所述搭接源极与所述第一半导体图案连接，所述第一漏极通过所述搭接漏极与所述第一半导体图案连接；
所述第二绝缘层具有至少两个第二过孔，所述第二源极通过所述第二过孔与所述第二半导体图案连接，所述第二漏极通过所述第二过孔与所述第二半导体图案连接；
所述第一源极、第一漏极、第二源极和第二漏极同层设置，且材料相同。
5.根据权利要求4所述的显示面板，其特征在于，所述第一半导体图案的材料包括多晶硅材料；所述第二半导体图案的材料包括氧化物材料。
6.根据权利要求4所述的显示面板，其特征在于，所述第一半导体图案所在膜层位于所述第二半导体图案所在膜层靠近所述衬底一侧，所述第一半导体图案所在膜层与所述第二半导体图案所在膜层之间包括至少一层层间绝缘层；
所述层间绝缘层包括第一层间绝缘层部分和第二层间绝缘层部分，所述第一绝缘层包括所述第一层间绝缘层部分，所述第二半导体图案在所述衬底所在平面的投影位于所述第二层间绝缘层部分在所述衬底所在平面的投影内。
7.根据权利要求4所述的显示面板，其特征在于，还包括：第一金属图案和第二金属图案；
所述第一金属图案包括所述第一薄膜晶体管的第一栅极；
所述第二金属图案包括所述第二薄膜晶体管的第二栅极；
所述第一金属图案所在膜层与所述第二金属图案所在膜层之间设置有至少一层栅绝缘层；
所述栅绝缘层包括第一栅绝缘层部分和第二栅绝缘层部分，所述第一绝缘层包括所述第一栅绝缘层部分，所述第二栅极在所述衬底所在平面的投影位于所述第二栅绝缘层部分在所述衬底所在平面的投影内。
8.根据权利要求4所述的显示面板，其特征在于，所述第一源极和所述第一漏极的材料与所述搭接源极和所述搭接漏极的材料相同。
9.根据权利要求4所述的显示面板，其特征在于，还包括：
位于所述第一薄膜晶体管和所述第二薄膜晶体管远离所述衬底一侧的阳极图案；所述阳极图案与所述第二源极或所述第二漏极连接；
位于所述阳极图案远离所述衬底一侧的像素限定层；所述像素限定层设置有多个开口结构，所述开口结构露出部分所述阳极图案；
位于所述阳极图案上且位于所述开口结构内的发光功能层；
位于所述发光功能层以及所述像素限定层上的阴极。
10.根据权利要求4所述的显示面板，其特征在于，还包括：液晶层、像素电极和公共电极；
所述液晶层位于所述第一薄膜晶体管和所述第二薄膜晶体管远离所述衬底的一侧，且所述液晶层中的液晶分子在所述像素电极和所述公共电极形成的电场的作用下转动。
11.一种显示装置，其特征在于，包括权利要求4～10任一项所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811006377.2A CN109244082B (zh) | 2018-08-30 | 2018-08-30 | 显示面板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811006377.2A CN109244082B (zh) | 2018-08-30 | 2018-08-30 | 显示面板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109244082A CN109244082A (zh) | 2019-01-18 |
| CN109244082B true CN109244082B (zh) | 2020-10-27 |
Family
ID=65067951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811006377.2A Active CN109244082B (zh) | 2018-08-30 | 2018-08-30 | 显示面板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244082B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109841632A (zh) * | 2019-01-31 | 2019-06-04 | 合肥京东方光电科技有限公司 | 显示基板、显示面板和显示基板的制作方法 |
| CN110211974B (zh) | 2019-06-12 | 2022-05-24 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
| CN110299322B (zh) | 2019-07-03 | 2022-03-08 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN112530978B (zh) * | 2020-12-01 | 2024-02-13 | 京东方科技集团股份有限公司 | 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6725317B2 (ja) * | 2016-05-19 | 2020-07-15 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10141229B2 (en) * | 2016-09-29 | 2018-11-27 | Globalfoundries Inc. | Process for forming semiconductor layers of different thickness in FDSOI technologies |
| CN106449653B (zh) * | 2016-09-30 | 2018-12-21 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板、显示装置 |
| CN107248393B (zh) * | 2017-07-24 | 2019-04-26 | 上海交通大学 | 像素驱动单元及其形成方法、显示背板、像素驱动电路 |
| CN107910302A (zh) * | 2017-12-15 | 2018-04-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN110164868B (zh) * | 2018-02-28 | 2022-02-11 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及制作方法 |
-
2018
- 2018-08-30 CN CN201811006377.2A patent/CN109244082B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109244082A (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109216374B (zh) | 显示装置及其制造方法 | |
| US10916185B1 (en) | Array substrate, display panel, display device and array-substrate manufacturing method | |
| CN109244082B (zh) | 显示面板及其制备方法、显示装置 | |
| JP5266188B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| US7264981B2 (en) | Flat panel display device and method of manufacturing the same | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| KR100491141B1 (ko) | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 | |
| JP2011082487A (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 | |
| US20120305910A1 (en) | Hybrid thin film transistor, manufacturing method thereof and display panel having the same | |
| US8227808B2 (en) | Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same | |
| US20080191279A1 (en) | Thin film transistor, electronic device having the same, and method for manufacturing the same | |
| US8158986B2 (en) | System for display images and fabrication method thereof | |
| KR20090105561A (ko) | 반도체 장치 및 그를 구비하는 평판 표시 장치 | |
| US7129524B2 (en) | Organic electroluminescent device and method for fabricating the same | |
| TWI375282B (en) | Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same | |
| US20020149054A1 (en) | Flat panel display device and method of manufacturing the same | |
| JP4232675B2 (ja) | 半導体装置の製造方法 | |
| KR20020071660A (ko) | 유기 전계 발광 표시장치의 제조방법 | |
| JP2018010231A (ja) | 表示装置 | |
| CN112820743B (zh) | 显示面板及其制作方法、显示装置 | |
| WO2023231004A9 (zh) | 显示面板及其制造方法、显示装置 | |
| CN114361234A (zh) | 显示模组、显示模组制作方法及电子设备 | |
| CN103681349A (zh) | 形成多晶硅膜的方法、薄膜晶体管和显示装置 | |
| JP2004327977A (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP2017187526A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |