CN110164868B - 阵列基板、显示面板、显示装置及制作方法 - Google Patents
阵列基板、显示面板、显示装置及制作方法 Download PDFInfo
- Publication number
- CN110164868B CN110164868B CN201810168185.5A CN201810168185A CN110164868B CN 110164868 B CN110164868 B CN 110164868B CN 201810168185 A CN201810168185 A CN 201810168185A CN 110164868 B CN110164868 B CN 110164868B
- Authority
- CN
- China
- Prior art keywords
- electrode
- transition
- gate
- layer
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- 230000007704 transition Effects 0.000 claims abstract description 152
- 239000010409 thin film Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 274
- 238000000034 method Methods 0.000 claims description 47
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 28
- 239000011229 interlayer Substances 0.000 description 21
- 238000000059 patterning Methods 0.000 description 19
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 16
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910017107 AlOx Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 1
- YKPFGWFAWMFCOO-UHFFFAOYSA-N [O-2].[Zn+2].[In+3].[Mg+2] Chemical compound [O-2].[Zn+2].[In+3].[Mg+2] YKPFGWFAWMFCOO-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、显示面板、显示装置及制作方法，属于显示设备领域。该阵列基板包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及第一有源层，第一源极和第一漏极分别通过过渡源极和过渡漏极与第一有源层连接；第二薄膜晶体管包括第二栅极、第二源极、第二漏极以及第二有源层，由于第二有源层位于过渡源极和过渡漏极所在层和第二栅极所在层之上，因此过渡源极和过渡漏极在第二有源层之前进行制作，在制作过渡源极和过渡漏极时就可以制作出用于连接第一有源层和过渡源极、过渡漏极的过孔，采用HF通过过孔对第一有源层进行清洗，从而避免了第二有源层受到腐蚀，有利于提高产品的良率。
Description
技术领域
本发明涉及显示设备领域，特别涉及一种阵列基板、显示面板、显示装置及制作方法。
背景技术
TFT(Thin Film Transistor，薄膜晶体管)由于具有体积小、功耗低、制造成本低等优点，因此广泛应用于各种显示器件的像素驱动电路中。
现有的有源OLED显示面板的每个子像素的驱动电路包括一个驱动TFT和一个开关TFT，驱动TFT通常为低温多晶硅薄膜晶体管(Low Temperature Poly-Silicon Thin FilmTransistor，简称LTPS TFT)，而开关TFT通常为金属氧化物薄膜晶体管(Oxide TFT)。
为了减少制作过程中的刻蚀次数，通常将LTPS TFT设计为顶栅结构，并且将LTPSTFT的栅极和Oxide TFT的栅极同层设置，再在LTPS TFT的栅极和Oxide TFT的栅极上形成公共的层间绝缘层，然后在层间绝缘层上形成Oxide TFT的有源层，最后再将LTPS TFT的源漏极和Oxide TFT的源漏极同层设置在层间绝缘层上。
为了提高LTPS TFT的源漏极与LTPS TFT的有源层之间的欧姆接触，在制作LTPSTFT的源漏极前需要采用氢氟酸(HF)清洗LTPS TFT的有源层，然而，由于HF具有强腐蚀性，在清洗过程中，HF会对Oxide TFT的有源层产生腐蚀，最终容易导致Oxide TFT无法正常工作。
发明内容
为了解决采用HF清洗LTPS TFT的有源层时会腐蚀Oxide TFT的有源层的问题，本发明实施例提供了一种阵列基板、显示面板、显示装置及制作方法。所述技术方案如下：
一方面，本发明实施例提供了一种阵列基板，包括第一薄膜晶体管和第二薄膜晶体管，
所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及采用低温多晶硅制成的第一有源层，所述第一源极和所述第一漏极分别通过过渡源极和过渡漏极与所述第一有源层连接，所述过渡源极、所述过渡漏极以及所述第一栅极同层设置，且所述第一栅极位于所述过渡源极和所述过渡漏极之间；
所述第二薄膜晶体管包括第二栅极、第二源极、第二漏极以及采用金属氧化物制成的第二有源层，所述第二有源层位于所述过渡源极和所述过渡漏极所在层和所述第二栅极所在层之上，所述第二源极、所述第二漏极、所述第一源极和所述第一漏极同层设置。
可选地，所述第一薄膜晶体管还包括第三栅极，所述第三栅极位于所述第一栅极之上或者位于所述第一栅极和所述第一有源层之间，所述第二栅极与所述第一栅极或所述第三栅极同层设置。
可选地，所述第二源极和所述第二漏极分别通过过孔与所述第二有源层连接，或者所述第二源极和所述第二漏极设置在所述第二有源层的远离衬底基板的表面上。
可选地，所述阵列基板还包括像素定义层和与所述第一源极或所述第一漏极连接的阳极，所述像素定义层位于所述阳极上，所述像素定义层上对应所述阳极设置有像素开口。
可选地，所述第一栅极、所述过渡源极和所述过渡漏极的厚度均不超过5000埃。
可选地，所述第一源极和所述第一漏极、所述第二源极和第二漏极的厚度均为5000～8000埃。
另一方面，本发明实施例还提供了一种显示面板，所述显示面板包括任一种如前所述的阵列基板。
又一方面，本发明实施例还提供了一种显示装置，所述显示装置包括前述显示面板。
再一方面，本发明实施例还提供了一种阵列基板的制作方法，所述制作方法包括：
在衬底基板上形成第一有源层；
在所述第一有源层上形成第一栅极、过渡源极、过渡漏极和第二栅极，所述第一栅极、所述过渡源极和所述过渡漏极同层设置，且所述第一栅极位于所述过渡源极和所述过渡漏极之间；
在所述第二栅极上形成第二有源层；
在所述第二有源层上形成第一源极、第一漏极、第二源极和第二漏极，所述第一源极和所述第二漏极分别通过所述过渡源极和所述过渡漏极与所述第一有源层连接。
可选地，在制作所述过渡源极和过渡漏极之前，所述制作方法还包括：
采用氢氟酸清洗所述第一有源层。
可选地，所述制作方法还包括：
制作第三栅极，所述第三栅极位于所述第一栅极之上或者位于所述第一栅极和所述第一有源层之间，所述第二栅极与所述第一栅极或所述第三栅极同层设置。
可选的，所述制作方法还包括：
在所述第二有源层上形成保护层；
在所述保护层上形成过孔；
所述在所述第二有源层上形成第一源极、第一漏极、第二源极和第二漏极，包括：
在所述保护层上形成所述第一源极、所述第一漏极、所述第二源极和所述第二漏极，使得所述第二源极和第二漏极分别通过所述过孔与所述第二有源层连接。
本发明实施例提供的技术方案带来的有益效果是：由于第二有源层位于过渡源极和过渡漏极所在层和第二栅极所在层之上，因此过渡源极和过渡漏极在第二有源层之前进行制作，在制作过渡源极和过渡漏极时就可以制作出用于连接第一有源层和过渡源极、过渡漏极的过孔，采用HF通过过孔对第一有源层进行清洗，从而避免了第二有源层受到腐蚀，有利于提高产品的良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的局部结构示意图；
图2是本发明实施例提供的另一种阵列基板的局部结构示意图；
图3是本发明实施例提供的另一种阵列基板的局部结构示意图；
图4是本发明实施例提供的另一种阵列基板的局部结构示意图；
图5是本发明实施例提供的另一种阵列基板的局部结构示意图；
图6是本发明实施例提供的一种阵列基板的制作方法流程图；
图7是本发明实施例提供的另一种阵列基板的制作方法流程图；
图8～图11是本发明实施例提供的一种阵列基板的制作过程示意图；
图12是本发明实施例提供的另一种阵列基板的制作方法流程图；
图13～图14是本发明实施例提供的一种阵列基板的制作过程示意图；
图15是本发明实施例提供的另一种阵列基板的制作方法流程图；
图16～图18是本发明实施例提供的一种阵列基板的制作过程示意图；
图19～图22是本发明实施例提供的另一种阵列基板的制作过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种阵列基板的局部结构示意图，如图1所示，该阵列基板包括第一薄膜晶体管和第二薄膜晶体管。
第一薄膜晶体管包括第一栅极151、第一源极161、第一漏极162以及采用低温多晶硅制成的第一有源层121，第一源极161和第一漏极162分别通过过渡源极141和过渡漏极142与第一有源层121连接，过渡源极141、过渡漏极142以及第一栅极151同层设置，且第一栅极151位于过渡源极141和过渡漏极142之间。
第二薄膜晶体管包括第二栅极152、第二源极171、第二漏极172以及采用金属氧化物制成的第二有源层122，第二有源层122位于过渡源极141和过渡漏极142所在层和第二栅极152所在层之上，第二源极171、第二漏极172、第一源极161和第一漏极162同层设置。
由于第二有源层位于过渡源极和过渡漏极所在层和第二栅极所在层之上，因此过渡源极和过渡漏极在第二有源层之前进行制作，在制作过渡源极和过渡漏极时就可以制作出用于连接第一有源层和过渡源极、过渡漏极的过孔，采用HF通过过孔对第一有源层进行清洗，从而避免了第二有源层受到腐蚀，有利于提高产品的良率。
需要说明的是，在本发明实施例中，A与B同层设置是指A与B经由同一膜层采用构图工艺制成。另外，本发明实施例中所提及的“A位于B之上”可以是A直接设置在B上，也可以是A间接设置在B上，例如，A与B之间还设置有其他层结构。
如图1所示，在具体设置时，第一有源层121可以设置在衬底基板111(例如塑料基板、玻璃基板)上，在第一有源层121上设置有第一栅极绝缘层112，第一栅极绝缘层112上形成有过孔(如图1中的过孔131和过孔132)，过渡源极141、过渡漏极142、第一栅极151均可以设置在第一栅极绝缘层112上，过渡源极141、过渡漏极142分别通过过孔与第一有源层121连接。在过渡源极141、过渡漏极142和第一栅极151所在层上还设置有层间绝缘层114，第二有源层122设置在层间绝缘层114上，在第二有源层122所在的层上设置有保护层115，保护层115上设置有过孔(如图1中的过孔133、过孔134、过孔135和过孔136)，第一源极161、第一漏极162、第二源极171和第二漏极172均设置在保护层115上，且第一源极161和第一漏极162分别通过过孔与过渡源极141和过渡漏极142连接，第二源极171和第二漏极172分别通过过孔与第二有源层122连接。
第一栅极151和第二栅极152可以同层设置在第一栅极绝缘层112上，从而可以通过一次构图工艺同时形成第一栅极151和第二栅极152，便于制作。
示例性地，金属氧化物可以包括铟镓锌氧化物、氧化锌中的一种。铟镓锌氧化物或氧化锌制作第二有源层时，形成的漏电流较小。在其他实施例中，金属氧化物也可以是铟锡锌氧化物、镁铟锌氧化物、铟锌氧化物等，以上各材料仅为举例，并不用以限制本发明。
第二有源层122在第二栅极152所在层上的正投影位于第二栅极152内，使得第二栅极152可以对第二有源层122进行遮挡，避免光线从衬底基板111一侧直射第二有源层。
可选地，第一薄膜晶体管还可以包括第三栅极，第三栅极位于第一栅极之上或者位于第一栅极和第一有源层之间，第二栅极可以与第一栅极或第三栅极同层设置。具体参见图2和图3所示实施例。
图2是本发明实施例提供的另一种阵列基板的局部结构示意图，如图2所示，该阵列基板与图1所示的阵列基板的结构基本相同，不同之处在于，在图2所示的阵列基板中，第一薄膜晶体管还包括第三栅极253，第三栅极253位于第一栅极251之上，第二栅极252与第三栅极253同层设置。第一栅极251和第三栅极253在衬底基板211上的正投影重合。设置第一栅极251和第三栅极253，第一栅极251和第三栅极253可以构成储能电容。
在图2所示的阵列基板中，衬底基板211、第一有源层221、第一栅极绝缘层212、过渡源极241、过渡漏极242和第一栅极251的设置均与图1所示的阵列基板相同，在过渡源极241、过渡漏极242和第一栅极251所在的层上设置有第二栅极绝缘层213，第三栅极253设置在第二栅极绝缘层213上，层间绝缘层214设置在第三栅极253所在层上，第二有源层222、保护层215、第一源极261、第一漏极262、第二源极271和第二漏极272均设置在层间绝缘层214上，且设置的方式与图1中的阵列基板相同。
此外，如图2所示，第二栅极252和第三栅极253均设置在第二栅极绝缘层213上，将第二栅极252和第三栅极253同层设置则可以通过一次构图工艺同时形成第二栅极252和第三栅极253，便于制作。
图3是本发明实施例提供的另一种阵列基板的局部结构示意图，如图3所示，该阵列基板与图1所示的阵列基板的结构基本相同，不同之处在于，在图3所示的阵列基板中，第一薄膜晶体管还包括第三栅极353，第三栅极353位于第一栅极351和第一有源层321之间，第二栅极352与第一栅极351同层设置。实际应用中，第一栅极351和第三栅极353在衬底基板311上的正投影可以重合。
在图3所示的阵列基板中，衬底基板311、第一有源层321、第一栅极绝缘层312的设置均与图1所示的阵列基板相同，第三栅极353设置在第一栅极绝缘层312上，在第三栅极353所在的层上设置有第二栅极绝缘层313，过渡源极341、过渡漏极342和第一栅极351均设置在第二栅极绝缘层313上，层间绝缘层314设置在过渡源极341、过渡漏极342和第一栅极351所在的层上，第二有源层322、保护层315、第一源极361、第一漏极362、第二源极371和第二漏极372均设置在层间绝缘层314上，且设置的方式与图1中的阵列基板相同。
如图3所示，第二栅极352与第一栅极351同层设置。将第二栅极352和第一栅极351设置在同一层，这样在进行制作时，可以同时制作出第一栅极351、第二栅极352、过渡源极341和过渡漏极342，简化了制作工艺。
在图1～3所示的阵列基板中，第二源极和第二漏极均通过过孔与第二有源层连接。这样不需要对第二薄膜晶体管进行背沟道刻蚀。本发明实施例还提供了另一种阵列基板，如图4所示，在该阵列基板中，第二源极471和第二漏极472均设置在第二有源层422的远离衬底基板的表面上。采用图4所示的结构，可以减少过孔的制作。
图5是本发明实施例提供的另一种阵列基板的局部结构示意图，该阵列基板可以在图1所示的阵列基板的基础上制成，如图5所示，该阵列基板还包括像素定义层582和与第一漏极562连接的阳极583，像素定义层582位于阳极583上，像素定义层582上对应阳极设置有像素开口583a，以便于制作有源OLED显示面板。在其他实施例中，也可以设置成阳极583与第一源极561连接。
在具体制作时，第一源极561、第一漏极562、第二源极571和第二漏极572所在的层上可以设置有平坦化层581，平坦化层581上对应第一漏极562的位置设置有开口，阳极583设置在平坦化层581上，并通过开口与第一漏极562连接，像素定义层582可以设置在平坦化层581上。此外，像素定义层582上还可以间隔设置有多个PS584(Photo Spacer，隔垫物)，PS584可以在显示面板中起到支撑的作用，避免OLED受到挤压。
容易想到的是，在图2和图3所示的阵列基板中同样也可以制作出平坦化层、阳极、像素定义层、PS，以便于制作成有源OLED显示面板。
可选地，第一栅极、过渡源极和过渡漏极的厚度可以均不超过5000埃。设置在该厚度范围以内可以避免由于第一栅极的厚度过大导致的第一栅极上的绝缘介质在制作时出现断裂，其中该绝缘介质可以是前述的第二栅极绝缘层或层间绝缘层。
相应地，第二栅极的厚度同样可以设置在5000埃以内。
第一源极和第一漏极、第二源极和第二漏极的厚度可以均为5000～8000埃，若厚度过大会增加工艺难度，若厚度过薄，则会使得电阻过大。
可选地，第一栅极、过渡源极和过渡漏极均可以采用Mo制成，或者采用TiAlTi制成。
第一源极和第一漏极、第二源极和第二漏极均可以采用TiAlTi制成。
可选地，第一栅极绝缘层和第二栅极绝缘层均可以采用SiOx、SiNx、HfOx、SiON或AlOx制成，以提供良好的绝缘性。
层间绝缘层可以是SiOx层、SiNx层或是SiOx层和SiNx层构成的复合膜层。保护层可以采用SiNx制成。平坦化层可以采用树脂材料制成，例如硅基树脂材料。像素定义层可以采用聚酰亚胺制成。聚酰亚胺为绝缘性较高的透明材料，能够有效绝缘，同时减少对光线的吸收。
需要说明的是，第一栅极、第一源极、第一漏极、过渡源极、过渡漏极、第二栅极、第二源极、第二漏极、第三栅极、第一栅极绝缘层、第二栅极绝缘层、层间绝缘层、保护层、平坦化层、像素定义层也可以采用现有技术中的材料，本发明并不以此为限。
示例性地，前述的第一薄膜晶体管可以作为有源OLED显示面板的驱动电路中的驱动TFT，第二薄膜晶体管可以作为有源OLED显示面板的驱动电路中的开关TFT，在具体应用时同样也可以作为其他TFT。
图6是本发明实施例提供的一种阵列基板的制作方法流程图，该方法用于制作如图1所示的阵列基板。如图6所示，该制作方法包括：
S11：在衬底基板上形成第一有源层。
S12：在第一有源层上形成第一栅极、过渡源极、过渡漏极和第二栅极。
其中，第一栅极、过渡源极和过渡漏极同层设置，且第一栅极位于过渡源极和过渡漏极之间。
S13：在第二栅极上形成第二有源层。
S14：在第二有源层上形成第一源极、第一漏极、第二源极和第二漏极。
其中，第一源极和第二漏极分别通过过渡源极和过渡漏极与第一有源层连接。
由于第二有源层位于过渡源极和过渡漏极所在层和第二栅极所在层之上，因此过渡源极和过渡漏极在第二有源层之前进行制作，在制作过渡源极和过渡漏极时就可以制作出用于连接第一有源层和过渡源极、过渡漏极的过孔，采用HF通过过孔对第一有源层进行清洗，从而避免了第二有源层受到腐蚀，有利于提高产品的良率。
图7是本发明实施例提供的另一种阵列基板的制作方法流程图，该方法用于制作如图1所示的阵列基板。如图7所示，该制作方法包括：
S21：提供一衬底基板。
示例性地，该衬底基板可以为塑料基板、玻璃基板。
S22：在衬底基板上形成第一有源层。
第一有源层的材料为多晶硅。第一有源层的制作方法可以采用现有技术中的制作方法，示例性地，可以在衬底基板上先形成非晶硅薄膜，然后对非晶硅薄膜进行激光退火以使非晶硅结晶转化成多晶硅，进而形成多晶硅薄膜，再通过构图工艺处理多晶硅薄膜以形成第一有源层。
S23：形成第一栅极绝缘层，并在第一栅极绝缘层上制作过孔。
具体地，栅极绝缘层可以采用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积法)制作。
第一栅极绝缘层可以采用SiOx、SiNx、HfOx、SiON或AlOx制成。
如图8所示，在第一栅极绝缘层112上形成有过孔131和过孔132。通过在第一栅极绝缘层112上制作过孔，以便于后续步骤中制作的过渡源极和过渡漏极能够与第一有源层121连接。
S24：采用氢氟酸清洗第一有源层。
采用氢氟酸通过过孔对第一有源层进行清洗，可以去除第一有源层表面的Si-O键，有利于后续步骤中制作的过渡源极和过渡漏极与第一有源层之间的欧姆接触。
S25：在第一栅极绝缘层上形成第一栅极、过渡源极、过渡漏极和第二栅极。
具体可以采用溅射工艺在第一栅极绝缘层上形成栅极金属薄膜，再通过构图工艺制作出第一栅极、过渡源极、过渡漏极和第二栅极。
栅极金属薄膜可以是单层的膜层，例如Mo薄膜，或者是多层层叠的复合层薄膜，例如TiAlTi薄膜。
如图9所示，在平行于衬底基板111的方向上，过渡源极141、第一栅极151、过渡漏极142和第二栅极152依次间隔分布，第一栅极151位于第一有源层121的正上方，过渡源极141和过渡漏极142分别通过过孔与第一有源层121连接。
S26：形成层间绝缘层。
如图10所示，在第一栅极151、过渡源极141、过渡漏极142和第二栅极152所在的层上形成有层间绝缘层114。
层间绝缘层可以采用PECVD制作。
具体地，层间绝缘层可以采用SiOx或SiNx制成。
S27：形成第二有源层。
具体可以采用PECVD制作第二有源层。通过PECVD在层间绝缘层上沉积金属氧化物薄膜，再通过构图工艺对氧化物薄膜进行处理，以在第二栅极的正上方形成第二有源层。
示例性地，金属氧化物可以包括铟镓锌氧化物、氧化锌中的一种。铟镓锌氧化物或氧化锌制作第二有源层时，形成的漏电流较小。
S28：在第二有源层上形成保护层，并在保护层上形成过孔。
保护层可以采用PECVD制作，示例性地，保护层可以采用SiNx制成。
如图11所示，可以通过刻蚀在保护层115上制作出过孔133、过孔134、过孔135和过孔136。其中，过孔133和过孔134分别与过渡源极141和过渡漏极142连通，过孔135和过孔136分别与第二有源层122连通。
具体可以设置半透掩膜对保护层进行刻蚀。由于过孔133和过孔134需要连通过渡源极141和过渡漏极142，深度比过孔135和过孔136大，因此通过半透掩膜进行刻蚀，可以避免在刻蚀过程中第二有源层122受到损伤，有利于提高产品良率。
S29：在保护层上制作第一源极、第一漏极、第二源极和第二漏极。
具体可以采用溅射工艺在保护层上形成源漏金属薄膜，再通过构图工艺制作出第一源极、第一漏极、第二源极和第二漏极。
源漏金属薄膜可以是多层层叠的复合层薄膜，例如TiAlTi薄膜。
其结构可以参照图1所示，第一源极161和第一漏极162分别通过过孔与过渡源极141和过渡漏极142连接，第二源极171和第二漏极172分别通过过孔与第二有源层122连接。
图12是本发明实施例提供的另一种阵列基板的制作方法流程图，该方法用于制作如图2所示的阵列基板。如图12所示，该制作方法包括：
S31：提供一衬底基板。
示例性地，该衬底基板可以为塑料基板、玻璃基板。
S32：在衬底基板上形成第一有源层。
步骤S32与步骤S22相同，此处不赘述。
S33：形成第一栅极绝缘层，并在第一栅极绝缘层上制作过孔。
步骤S33与步骤S23相同，此处不赘述。
S34：采用氢氟酸清洗第一有源层。
步骤S34与步骤S24相同，此处不赘述。
S35：在第一栅极绝缘层上形成第一栅极、过渡源极、过渡漏极。
其结构如图13所示，具体制作过程可以参见前述的步骤S25，步骤S35与步骤S25的不同之处在于，步骤S35中未制作出第二栅极。
S36：形成第二栅极绝缘层。
具体地，第二栅极绝缘层可以采用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积法)制作。第二栅极绝缘层的材料可以与第一栅极绝缘层的材料相同。
S37：在第二栅极绝缘层上形成第二栅极和第三栅极。
如图14所示，第三栅极253位于第一栅极251之上，第二栅极252和第三栅极253同层设置，在第二栅极绝缘层213上形成有相互间隔的第二栅极252和第三栅极253，其中，第三栅极253和第一栅极251在衬底基板211上的正投影重合。
具体可以采用溅射工艺在第二栅极绝缘层213上形成栅极金属薄膜，再通过构图工艺制作出第二栅极252和第三栅极253。
栅极金属薄膜可以是单层的膜层，例如Mo薄膜，或者是多层层叠的复合层薄膜，例如TiAlTi薄膜。
S38：形成层间绝缘层、第二有源层、保护层、第一源极、第一漏极、第二源极和第二漏极。
具体地，层间绝缘层、第二有源层、保护层、第一源极、第一漏极、第二源极和第二漏极的制作过程可以参照步骤S26～S29，此处不详述。
图15是本发明实施例提供的另一种阵列基板的制作方法流程图，该方法用于制作如图3所示的阵列基板。如图15所示，该制作方法包括：
S41：提供一衬底基板。
示例性地，该衬底基板可以为塑料基板、玻璃基板。
S42：在衬底基板上形成第一有源层。
步骤S42与步骤S32相同，此处不赘述。
S43：形成第一栅极绝缘层。
步骤S43中第一栅极绝缘层的形成可以参照步骤S33，区别在于，步骤S43中没有在第一栅极绝缘层上制作过孔，具体结构如图16所示。
S44：在第一栅极绝缘层上形成第三栅极。
具体可以采用溅射工艺在第一栅极绝缘层上形成栅极金属薄膜，再通过构图工艺在第一有源层的正上方制作出第三栅极。
栅极金属薄膜可以是单层的膜层，例如Mo薄膜，或者是多层层叠的复合层薄膜，例如TiAlTi薄膜。
S45：形成第二栅极绝缘层，并在第二栅极绝缘层上形成过孔。
如图17所示，第二栅极绝缘层213上形成有连通第一有源层321的过孔(如图17中的过孔331和过孔332)，以便于后续步骤中制作的过渡源极和过渡漏极能够与第一有源层321连接。
S46：采用氢氟酸清洗第一有源层。
步骤S46与步骤S34相同，此处不赘述。
S47：在第二栅极绝缘层上形成第一栅极、过渡源极、过渡漏极和第二栅极。
具体可以采用溅射工艺在第二栅极绝缘层上形成栅极金属薄膜，再通过构图工艺制作出第一栅极、过渡源极、过渡漏极和第二栅极。
栅极金属薄膜可以是单层的膜层，例如Mo薄膜，或者是多层层叠的复合层薄膜，例如TiAlTi薄膜。
如图18所示，在平行于衬底基板311的方向上，过渡源极341、第一栅极351、过渡漏极342和第二栅极352依次间隔分布，过渡源极341和过渡漏极342分别通过过孔与第一有源层321连接。第三栅极353和第一栅极351在衬底基板311上的正投影重合，且第三栅极353位于第一栅极351和第一有源层321之间，第二栅极352与第一栅极351同层设置。
S48：形成层间绝缘层、第二有源层、保护层、第一源极、第一漏极、第二源极和第二漏极。
具体地，层间绝缘层、第二有源层、保护层、第一源极、第一漏极、第二源极和第二漏极的制作过程可以参照步骤S26～S29，此处不详述。
采用图12和图15所示的制作方法均只需要进行7次构图工艺，相比现有技术，减少了构图工艺的次数，有利于提高生产效率。
可选地，采用如图7、图12或图15所示的制作方法制作阵列基板，在完成第一源极、第一漏极、第二源极和第二漏极的制作后，该制作方法均还可以包括：
步骤一、形成平坦化层，并在平坦化层上制作开口。
平坦化层可以采用树脂材料制成，例如硅基树脂材料。
如图19所示，在第一源极561、第一漏极562、第二源极571和第二漏极572所在层上形成有平坦化层581，且平坦化层581上对应第一漏极562的位置设置有开口581a，以便于后续步骤中阳极的制作。该开口581a可以通过构图工艺制作。
步骤二、在平坦化层上形成阳极。
如图20所示，平坦化层581上形成有阳极583，阳极583通过开口581a与第一漏极562相连。阳极583可以通过构图工艺形成。
步骤三、在阳极所在层上形成像素定义层。
如图21所示，像素定义层582上还形成有用于露出部分阳极583的像素开口582a，该像素开口582a可以通过构图工艺形成。
步骤四、在像素定义层上形成PS。
如图22所示，像素定义层582的表面上形成有多个PS584，PS584也可以通过构图工艺形成。
步骤一～步骤四中的具体制作过程可以与现有技术中的制作过程相同。
在完成步骤一～步骤四后，可以制成如图5所示的阵列基板。步骤一～步骤四中共有4次构图工艺，结合前述的7次构图工艺，一共只需要11次构图工艺即可制作出如图5所示的阵列基板。
此外，在图5所示的阵列基板上还可以继续进行OLED发光单元(未示出)的制作，具体可以包括第一电极、第二电极、夹设在第一电极和第二电极之间的有机发光结构，有机发光结构包括但不限于依次叠加的空穴传输层、发光层和电子传输层。
本发明实施例还提供了一种显示面板，该显示面板包括如图1～图6所示的阵列基板。
由于第二有源层位于第一栅极所在层和第二栅极所在层之上，因此过渡源极和过渡漏极在第二有源层之前进行制作，在制作过渡源极和过渡漏极时就可以制作出用于连接第一有源层和过渡源极、过渡漏极的过孔，采用HF通过过孔对第一有源层进行清洗，从而避免了第二有源层受到腐蚀，有利于提高产品的良率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种阵列基板，其特征在于，包括第一薄膜晶体管和第二薄膜晶体管，
所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及采用低温多晶硅制成的第一有源层，所述第一源极和所述第一漏极分别通过过渡源极和过渡漏极与所述第一有源层连接，所述过渡源极、所述过渡漏极以及所述第一栅极同层设置，且所述第一栅极位于所述过渡源极和所述过渡漏极之间；
所述第二薄膜晶体管包括第二栅极、第二源极、第二漏极以及采用金属氧化物制成的第二有源层，所述第二有源层位于所述过渡源极和所述过渡漏极所在层和所述第二栅极所在层之上，所述第二源极、所述第二漏极、所述第一源极和所述第一漏极同层设置；
所述第一薄膜晶体管还包括第三栅极，所述第三栅极位于所述第一栅极之上或者位于所述第一栅极和所述第一有源层之间，所述第二栅极与所述第一栅极或所述第三栅极同层设置；
所述第一栅极和所述第三栅极在所述阵列基板表面上的正投影重合；
所述第一栅极、所述过渡源极和所述过渡漏极的厚度均不超过5000埃，所述第一源极和所述第一漏极、所述第二源极和第二漏极的厚度均为5000～8000埃。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二源极和所述第二漏极分别通过过孔与所述第二有源层连接，或者所述第二源极和所述第二漏极设置在所述第二有源层的远离衬底基板的表面上。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括像素定义层和与所述第一源极或所述第一漏极连接的阳极，所述像素定义层位于所述阳极上，所述像素定义层上对应所述阳极设置有像素开口。
4.一种显示面板，其特征在于，所述显示面板包括如权利要求1～3任一项所述的阵列基板。
5.一种显示装置，其特征在于，所述显示装置包括如权利要求4所述的显示面板。
6.一种如权利要求1所述的阵列基板的制作方法，其特征在于，所述制作方法包括：
在衬底基板上形成第一有源层；
在所述第一有源层上形成第一栅极、过渡源极、过渡漏极和第二栅极，所述第一栅极、所述过渡源极和所述过渡漏极同层设置，且所述第一栅极位于所述过渡源极和所述过渡漏极之间；
在所述第二栅极上形成第二有源层；
在所述第二有源层上形成第一源极、第一漏极、第二源极和第二漏极，所述第一源极和所述第二漏极分别通过所述过渡源极和所述过渡漏极与所述第一有源层连接，所述第一栅极、所述过渡源极和所述过渡漏极的厚度均不超过5000埃，所述第一源极和所述第一漏极、所述第二源极和第二漏极的厚度均为5000～8000埃；
所述方法还包括：
制作第三栅极，所述第三栅极位于所述第一栅极之上或者位于所述第一栅极和所述第一有源层之间，所述第二栅极与所述第一栅极或所述第三栅极同层设置，所述第一栅极和所述第三栅极在所述阵列基板表面上的正投影重合。
7.根据权利要求6所述的制作方法，其特征在于，在制作所述过渡源极和过渡漏极之前，所述制作方法还包括：
采用氢氟酸清洗所述第一有源层。
8.根据权利要求6或7所述的制作方法，其特征在于，所述制作方法还包括：
在所述第二有源层上形成保护层；
在所述保护层上形成过孔；
所述在所述第二有源层上形成第一源极、第一漏极、第二源极和第二漏极，包括：
在所述保护层上形成所述第一源极、所述第一漏极、所述第二源极和所述第二漏极，使得所述第二源极和第二漏极分别通过所述过孔与所述第二有源层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810168185.5A CN110164868B (zh) | 2018-02-28 | 2018-02-28 | 阵列基板、显示面板、显示装置及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810168185.5A CN110164868B (zh) | 2018-02-28 | 2018-02-28 | 阵列基板、显示面板、显示装置及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110164868A CN110164868A (zh) | 2019-08-23 |
| CN110164868B true CN110164868B (zh) | 2022-02-11 |
Family
ID=67635830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810168185.5A Active CN110164868B (zh) | 2018-02-28 | 2018-02-28 | 阵列基板、显示面板、显示装置及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110164868B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109244082B (zh) * | 2018-08-30 | 2020-10-27 | 天马微电子股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN109659357B (zh) * | 2018-12-18 | 2020-11-24 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管和显示面板 |
| CN110534531A (zh) * | 2019-08-30 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种驱动背板及其制备方法、显示面板 |
| CN110556386A (zh) * | 2019-09-05 | 2019-12-10 | 京东方科技集团股份有限公司 | 驱动背板及其制备方法、显示面板 |
| CN110649043B (zh) * | 2019-09-30 | 2021-11-19 | 厦门天马微电子有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| CN110797356B (zh) * | 2019-11-28 | 2022-04-01 | 厦门天马微电子有限公司 | 一种阵列基板及显示装置 |
| CN111129091A (zh) * | 2019-12-18 | 2020-05-08 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制备方法、oled触控显示装置 |
| CN111063698B (zh) * | 2019-12-18 | 2022-11-08 | 京东方科技集团股份有限公司 | 有机发光二极管阵列基板及制作方法、显示面板和装置 |
| CN111668239B (zh) * | 2020-06-19 | 2022-11-08 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及制备方法 |
| CN112310122B (zh) * | 2020-10-23 | 2024-01-30 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN113053914B (zh) * | 2021-03-08 | 2023-05-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187417A (zh) * | 2011-12-30 | 2013-07-03 | 财团法人工业技术研究院 | 半导体元件及其制造方法 |
| CN106920801A (zh) * | 2015-12-24 | 2017-07-04 | 群创光电股份有限公司 | 显示装置 |
| CN106991944A (zh) * | 2015-09-30 | 2017-07-28 | 乐金显示有限公司 | 显示装置以及驱动该显示装置的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101048965B1 (ko) * | 2009-01-22 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 |
| CN107731858B (zh) * | 2017-10-27 | 2020-05-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示面板 |
-
2018
- 2018-02-28 CN CN201810168185.5A patent/CN110164868B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187417A (zh) * | 2011-12-30 | 2013-07-03 | 财团法人工业技术研究院 | 半导体元件及其制造方法 |
| CN106991944A (zh) * | 2015-09-30 | 2017-07-28 | 乐金显示有限公司 | 显示装置以及驱动该显示装置的方法 |
| CN106920801A (zh) * | 2015-12-24 | 2017-07-04 | 群创光电股份有限公司 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110164868A (zh) | 2019-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110164868B (zh) | 阵列基板、显示面板、显示装置及制作方法 | |
| CN102280445B (zh) | 显示装置及其制造方法 | |
| US9478562B2 (en) | Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof | |
| US9748280B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| US11011552B2 (en) | Method for manufacturing a display substrate comprising interconnected first and second wirings | |
| CN104218041B (zh) | 阵列基板及制备方法和显示装置 | |
| EP2985784B1 (en) | Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus | |
| KR101280827B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101891841B1 (ko) | 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치 | |
| WO2015180310A1 (zh) | 阵列基板及其制作方法、显示装置、薄膜晶体管及其制作方法 | |
| CN103943628B (zh) | Tft阵列基板、制造方法及其显示面板 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| US20070252207A1 (en) | Thin film transistor and method of fabricating the same | |
| WO2016000342A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102931198B (zh) | 薄膜晶体管阵列衬底和包括其的有机发光显示器及其制造方法 | |
| KR20110121419A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| CN106847837B (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| WO2013170574A1 (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US8916877B2 (en) | Thin film transistor, fabrication method thereof, and organic light emitting diode display having the same | |
| KR20150065246A (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
| TWI553846B (zh) | 有機發光顯示裝置和製造其之方法 | |
| WO2016078297A1 (zh) | 像素结构及其制备方法、阵列基板、显示装置 | |
| CN113284910B (zh) | 显示背板、制作方法以及显示装置 | |
| CN109411531B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| KR20110075518A (ko) | 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |