CN110797356B - 一种阵列基板及显示装置 - Google Patents
一种阵列基板及显示装置 Download PDFInfo
- Publication number
- CN110797356B CN110797356B CN201911189439.2A CN201911189439A CN110797356B CN 110797356 B CN110797356 B CN 110797356B CN 201911189439 A CN201911189439 A CN 201911189439A CN 110797356 B CN110797356 B CN 110797356B
- Authority
- CN
- China
- Prior art keywords
- projection
- active layer
- transistor
- array substrate
- grid electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 239000002210 silicon-based material Substances 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 14
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000009194 climbing Effects 0.000 description 9
- 230000002411 adverse Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板及显示装置，由于第一栅极与第二栅极在衬底基板上的正投影交叠，且第一栅极与第二栅极均位于第一有源层与第二有源层之间，使得第一晶体管和第二晶体管在衬底基板上的正投影存在交叠，而并不是像现有技术那样两种晶体管在衬底基板上的正投影无交叠，如此，可以提高空间的利用率，有利于提高显示分辨率、以及实现高屏占比和窄边框的设计，从而提高显示效果。并且，通过上述设置，使得在第一栅极与第二栅极之间产生屏蔽作用，即第一栅极可以屏蔽第二栅极上的信号对第一有源层的干扰，第二栅极可以屏蔽第一栅极上的信号对第二有源层的干扰，进而使得两种晶体管均可以正常有效地工作，提高显示装置的可靠性和稳定性。
Description
技术领域
本发明涉及显示技术领域，尤指一种阵列基板及显示装置。
背景技术
随着技术的发展，显示器的种类也随之增加，例如包括：液晶显示器、电致发光显示器等。其中，为了使得显示器能够实现显示功能，一般包括驱动电路，驱动电路中可以包括多个晶体管；为了满足不同的需求，在设置晶体管的有源层时，可以采用硅基材料，如低温多晶硅，或者还可以采用金属氧化物材料，如铟镓锌氧化物。
若在驱动电路中包括硅基的晶体管和金属氧化物的晶体管时，由于制作工艺的原因，通常在衬底基板先制作硅基晶体管，再制作金属氧化物晶体管，且两种晶体管在衬底基板上的正投影无交叠。如此设置，虽然可以保证两种晶体管可以正常工作，但需要占用较多的空间，使得显示器的空间利用率下降，可能会对显示器的分辨率和屏占比造成不良影响。
基于此，如何设置两种类型的晶体管，以避免对显示器的分辨率和屏占比造成不良影响，是本领域技术人员亟待解决的技术问题。
发明内容
本发明实施例提供了一种阵列基板及显示装置，用以通过对硅基晶体管和金属氧化物晶体管的设置，避免对显示器的分辨率和屏占比造成不良影响，提高显示效果。
第一方面，本发明实施例提供了一种阵列基板，包括：
衬底基板；
以及位于所述衬底基板之上的第一晶体管和第二晶体管，所述第一晶体管中的有源层为第一有源层，所述第一有源层采用硅基材料制作；所述第二晶体管中的有源层为第二有源层，所述第二有源层采用金属氧化物材料制作，所述第一有源层位于所述衬底基板与所述第二有源层之间；
其中，所述第一晶体管中的栅极为第一栅极，所述第二晶体管中的栅极为第二栅极，所述第一栅极与所述第二栅极在所述衬底基板上的正投影交叠，且所述第一栅极与所述第二栅极均位于所述第一有源层与所述第二有源层之间。
第二方面，本发明实施例提供了一种显示装置，包括显示面板；
所述显示面板包括如本发明实施例提供的上述阵列基板。
本发明有益效果如下：
本发明实施例提供的一种阵列基板及显示装置，由于第一栅极与第二栅极在衬底基板上的正投影交叠，且第一栅极与第二栅极均位于第一有源层与第二有源层之间，使得第一晶体管和第二晶体管在衬底基板上的正投影存在交叠，而并不是像现有技术那样两种晶体管在衬底基板上的正投影无交叠，如此，可以提高空间的利用率，有利于提高显示分辨率、以及实现高屏占比和窄边框的设计，从而提高显示效果。
并且，通过上述设置，使得在第一栅极与第二栅极之间产生屏蔽作用，即第一栅极可以屏蔽第二栅极上的信号对第一有源层的干扰，第二栅极可以屏蔽第一栅极上的信号对第二有源层的干扰，进而使得两种晶体管均可以正常有效地工作，提高显示装置的可靠性和稳定性。
附图说明
图1为本发明实施例中提供的一种阵列基板的结构示意图；
图2为本发明实施例中提供的另一种阵列基板的结构示意图；
图3为本发明实施例中提供的又一种阵列基板的结构示意图；
图4为与图1对应的俯视图；
图5为与图2对应的俯视图；
图6为本发明实施例中提供的第四种阵列基板的结构示意图；
图7为本发明实施例中提供的第五种阵列基板的结构示意图；
图8为本发明实施例中提供的一种显示装置的结构示意图；
图9为本发明实施例中提供的另一种显示装置的结构示意图。
其中，10-衬底基板，20-第一晶体管，21-第一有源层，22-第一栅极，23-第一晶体管的源/漏极，30-第二晶体管，31-第二有源层，32-第二栅极，33-第二晶体管的源/漏极，40-电容，50、51、52-第一导电结构，22a-第一投影，32a-第二投影，100-显示面板，101-阵列基板，102-对向基板，m-显示装置。
具体实施方式
下面将结合附图，对本发明实施例提供的一种阵列基板及显示装置的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板，如图1至图3所示，其中，图1为一种阵列基板的结构示意图，图2为另一种阵列基板的结构示意图，图3为又一种阵列基板的结构示意图。
参见图1至图3所示，该阵列基板可以包括：
衬底基板10；
以及位于衬底基板10之上的第一晶体管20和第二晶体管30，第一晶体管20中的有源层为第一有源层21，第一有源层21采用硅基材料制作；第二晶体管30中的有源层为第二有源层31，第二有源层31采用金属氧化物材料制作，第一有源层21位于衬底基板10与第二有源层31之间；
其中，第一晶体管20中的栅极为第一栅极22，第二晶体管30中的栅极为第二栅极32，第一栅极22与第二栅极32在衬底基板10上的正投影交叠，且第一栅极22与第二栅极32均位于第一有源层21与第二有源层31之间。
在本发明实施例中，由于第一栅极22与第二栅极32在衬底基板10上的正投影交叠，且第一栅极22与第二栅极32均位于第一有源层21与第二有源层31之间，使得第一晶体管20和第二晶体管30在衬底基板10上的正投影存在交叠，而并不是像现有技术那样两种晶体管在衬底基板上的正投影无交叠，如此，可以提高空间的利用率，有利于提高显示分辨率、以及实现高屏占比和窄边框的设计，从而提高显示效果。
并且，通过上述设置，使得在第一栅极22与第二栅极32之间产生屏蔽作用，即第一栅极22可以屏蔽第二栅极32上的信号对第一有源层21的干扰，第二栅极32可以屏蔽第一栅极22上的信号对第二有源层31的干扰，进而使得两种晶体管均可以正常有效地工作，提高显示装置的可靠性和稳定性。
可选地，在本发明实施例中，显示面板还包括：位于衬底基板之上的电容，电容包括相对而置的第一电极和第二电极；
第一栅极复用为第一电极，第二栅极复用为第二电极。
例如，参见图1所示，由于第一栅极22与第二栅极32在衬底基板10上的正投影交叠，所以第一栅极22与第二栅极32是相对而置的，所以第一栅极22和第二栅极32的正对区域可以复用为电容40，也即第一栅极22和第二栅极32分别复用为电容40的两个电极。
如此，可以无需再设置电极以形成电容40，省掉了电容40的制作工序，从而简化了阵列基板的制作工艺，降低了制作难度。同时，因无需再单独设置电容40，可以有利于减少阵列基板上的膜层数量，从而降低阵列基板的厚度，最终降低显示装置的厚度，实现轻薄化设计。
需要说明的是，可选地，若本发明实施例提供的阵列基板为电致发光显示面板中的阵列基板时，基于电致发光显示器的发光原理，阵列基板可以包括多个像素，每个像素中包括电连接的像素电路和发光单元，发光单元包括阳极、发光层和阴极，阳极与像素电路电连接，通过阳极和阴极可以分别向发光层输入正电荷和负电荷，正电荷和负电荷在发光层中复合产生能量，该能量可以激发发光层中的发光材料发光，从而实现显示功能。
其中，像素电路可以包括：驱动晶体、至少一个开关晶体管、以及存储电容，存储电容的其中一端与驱动晶体管的栅极电连接，另一端可以与第一电压信号端(如PVDD信号端)电连接；因此，前述提及的第一晶体管20可以作为驱动晶体管，前述提及的第二晶体管30可以作为开关晶体管，前述提及的电容可以作为存储电容。
通过对第一晶体管20和第二晶体管30的设置，可以使得第一栅极22复用为电容40的第一电极，第二栅极32复用为电容40的第二电极，也即，第一栅极22和第二栅极32分别复用为像素电路中的存储电容的两个电极，从而在实现像素电路功能的基础上，简化阵列基板的结构，减少阵列基板上的膜层数量，提高空间利用率。
在具体实施时，在本发明实施例中，第一栅极22在衬底基板10上具有第一投影，第二栅极32在衬底基板10上具有第二投影，第二投影在第一投影内，参见图1至图3所示。
如此设置的原因在于：
若将第二投影的面积设置的较大且第一投影的面积设置的较小时，第一投影在第二投影内，那么第二栅极32就会出现爬坡(如图3中虚线圈1内所示的结构)，相应地，在制作第二有源层31时，会在第二栅极32的爬坡位置处会出现更大的爬坡，爬坡的存在会影响第二有源层31的性能，可能会导致第二晶体管30无法正常有效地工作，最终导致显示装置无法正常有效地显示。
若第二投影在第一投影内时，第一投影的面积可以大于或等于第二投影的面积，此时在制作第二栅极32时可以避免出现爬坡，如图1至图3所示，相应地，在制作第二有源层31时，同样可以避免第二有源层31出现爬坡，以避免因爬坡的存在影响第二有源层31的性能，进而保证第二晶体管30可以正常有效地工作，从而保证显示装置可以正常有效地显示。
具体地，在设置第一投影与第二投影的面积时，可以设置为以下几种情况：
情况1：
可选地，在本发明实施例中，第二投影的面积可以等于第一投影的面积。
例如，如图3所示，图中仅给出了各膜层的截面图，且图中第一栅极22和第二栅极32的截面面积相同，用于表示第一投影与第二投影的面积相同。
并且，第一投影与第二投影是完全重叠的。
如此，有利于增加第二有源层的面积，进而有利于增加第二有源层中的沟道尺寸，从而提高第二晶体管的性能，提高显示装置的可靠性。
情况2：
可选地，在本发明实施例中，第二投影的面积小于第一投影的面积。
例如，如图4和图5所示，图4为与图1对应的俯视图，图5为与图2对应的俯视图，且图4和图5中仅示出了第一栅极22对应的第一投影(用22a表示)、以及第二栅极32对应的第二投影(用32a表示)之间的大小关系。参见图4和图5所示，第二投影32a是位于第一投影22a内的，且第二投影32a的面积小于第一投影22a的面积。
如此，可以使得在制作第二栅极时避免出现爬坡，进而使得制作第二有源层也可以避免出现爬坡，从而避免对第二有源层的性能造成不良，保证第二晶体管可以正常有效地工作。
可选地，在本发明实施例中，第一投影与第二投影的形状相同，且第二投影的外轮廓与第一投影的外轮廓之间的最大间距为第一距离，第一距离小于第一投影的第一长度；
其中，第一投影为圆形或椭圆形，第一长度为第一投影的最大直径；或，第一投影为四边形，第一长度为第一投影的最大边长。
例如，参见图4所示，第一投影22a与第二投影32a的形状均为正方形，且第二投影32a的四个边与第一投影22a的四个边之间的间距均为h1，第二投影32a的外轮廓与第一投影22a的外轮廓之间的最大间距为第一距离，用h2表示，其中，h2大于h1；因第一投影22a的形状为正方形，所以四个边的边长均为h3，且h2小于h3。
又例如，参见图5所示，第一投影22a与第二投影32a的形状均为椭圆形，第二投影32a的外轮廓与第一投影22a的外轮廓之间的最大间距为第一距离用h4表示，第一投影22a的第一长度用h5表示，其中h4小于h5。
如此，可以使得第二投影位于第一投影内，有利于避免在制作第二栅极时出现爬坡，进而有利于避免制作第二有源层也出现爬坡，从而有利于避免对第二有源层的性能造成不良，保证第二晶体管可以正常有效地工作。
并且，在工艺出现波动时，例如，对位出现偏差时，如图1所示的L表示的区域为第一栅极22与第二栅极32的正对区域，且从图1中所示的剖视图来看，第一栅极22在衬底基板10上的正投影位于第二栅极32在衬底基板10上的正投影的中间位置；若出现对位偏差时，可能的结果可以如图2所示，正对区域L向左发生了偏移，当然还有可能正对区域L向右发生偏移(未给出图示)；由于第二投影位于第一投影内，且第二投影的面积小于第一投影的面积，即使在对位出现偏差时，依然能够保证第一栅极与第二栅极的正对区域L的面积保持不变，使得电容的电容值保持不变，保证电路的工作稳定性，从而提高显示装置的可靠性。
说明一点，可选地，在实际情况中，第一投影和第二投影的形状还可以设置为不同，且第一投影和第二投影的形状也不限于图4和图5所示，只要能够通过第一栅极和第二栅极的位置、以及面积大小的设置，可以提高空间的利用率，保证第一晶体管和第二晶体管正常有效地工作即可。
具体地，在本发明实施例中，第一间距大于1微米且小于第一长度的三分之一。
如此设置，在保证在工艺出现波动时第一栅极与第二栅极的正对面积保持不变的基础上，可以避免因第二栅极对应的第二投影的面积过小而导致第一栅极上的信号对第二有源层造成干扰，也即通过对第一间距和第一长度之间的大小关系的设置，可以对第一栅极上的信号进行有效屏蔽，保证第二有源层可以正常工作，从而提高显示装置的可靠性。
具体地，在本发明实施例中，第二投影的外轮廓与第一投影的外轮廓之间任意位置处的间距均相等。
或者，可以理解为：第二投影位于第一投影的中间区域。
例如，若第一投影和第二投影的形状均为圆形，那么第一投影与第二投影为同心圆，未给出图示。
又例如，如图4所示，若第一投影22a和第二投影32a的形状均为正方形时，第一投影22a的四个边与第二投影32a对应的各边之间的间距均为h1，也即第一投影22a的中心对称点与第二投影32a的中心对称点重叠，如图4中的中心对称点A。
如此，既可以有效地保证第一栅极与第二栅极的正对面积不变，还可以有效避免第一栅极对第二有源层的干扰、以及第二栅极对第一有源层的干扰，从而保证包括第一晶体管、第二晶体管和电容的电路可以正常工作，提高显示装置的可靠性。
可选地，在本发明实施例中，如图4所示，第一投影22a的边长h3可以设置为4微米至8微米，第二投影32a的边长h6可以设置为3微米至5微米，而h1则可以设置为大于1微米且小于1/3倍的h3。
当然，在实际情况中，h1、h3和h6的取值并不限于上述范围，还可以是根据实际情况设置的其他数值，只要能够保证第一有源层和第二有源层可以正常工作，且在出现工艺波动时依然可以保证电容的电容值不变即可，对于h1、h3和h6的取值，在此并不限定。
在具体实施时，在本发明实施例中，阵列基板还包括：位于衬底基板之上的第一导电结构，第一导电结构位于第一有源层与第二有源层之间；
第一导电结构用于电连接第一有源层与第一晶体管中的源/漏极。
如此设置的原因在于：
在实际情况中，对于采用硅基材料(例如但不限于低温多晶硅)制作的晶体管，在制作完成有源层和栅极之后，需要制作过孔以便于暴露部分有源层，以便于制作源/漏极，且过孔制作完成之后且在制作源/漏极之前，需要采用氢氟酸进行氢化处理。
在本发明实施例中，为了避免在进行氢化处理时对第二有源层造成不良影响，在制作第二有源层之前，制作过孔暴露部分第一有源层，然后进行氢化处理，接着再制作第二有源层、以及其他结构。
如此，可以避免氢化处理对第二有源层中的金属氧化物材料造成不良影响，保证第二有源层的正常性能，进而保证第二晶体管可以正常有效地工作，提高显示装置的可靠性。
可选地，在本发明实施例中，在第一栅极的面积大于第二栅极的面积时，第一导电结构的设置位置可以有以下几种设置方式：
第一种：
可选地，第一导电结构具有多个，部分第一导电结构与第一栅极同材质且同层设置，其余部分第一导电结构与第一栅极同材质且同层设置。
例如，如图6所示的第四种阵列基板的结构示意图，51和52分别表示两个第一导电结构，第一导电结构51与第一栅极22同材质且同层设置，第一导电结构52与第二栅极32同材质且同层设置。
如此设置，可以避免在制作用于电连接第一导电结构和第一有源层的过孔时因过孔穿过的膜层较多而影响过孔的制作良率，在降低过孔的制作难度的同时，提高过孔的制作质量，保证通过过孔可以实现第一导电结构和第一有源层的电连接。
第二种：
可选地，第一导电结构与第二栅极同材质且同层设置。
例如，参见图7所示的第五种阵列基板的结构示意图，第一导电结构50与第二栅极32同材质且同层设置，也即第一导电结构50与第二栅极32采用同一制作工艺制作。
如此，与第一种相比，可以减少过孔的制作数量，降低阵列基板的制作难度，简化制作工艺，提高阵列基板的制作效率；同时，还可以保证第二晶体管可以正常有效地工作。
第三种：
可选地，第一导电结构与第一栅极同材质且同层设置，未给出图示。
如此设置，与第一种相比，可以减少过孔的制作数量，降低阵列基板的制作难度，简化制作工艺，提高阵列基板的制作效率，同时还可以保证第二晶体管可以正常有效地工作。并且，还可以根据实际需要对第一导电结构的设置位置进行设置，提高设计的灵活性。
在具体实施时，在本发明实施例中，第一晶体管中的源/漏极与第二晶体管中的源/漏极同材质且同层设置。
其中，第一晶体管20的源/漏极23可以与第二晶体管30中的源/漏极33相互绝缘，如图1所示，当然，第一晶体管20的源/漏极23还可以与第二晶体管30中的源/漏极33彼此相互连接，如图2所示。
如此，一方面，可以减少阵列基板中的膜层设置数量，有利于降低显示装置的厚度；另一方面，有利于简化阵列基板的制作工艺，降低制作难度，提高阵列基板的制作效率。并且，还可以根据实际需要设置第一晶体管的源/漏极与第二晶体管中的源/漏极之间的电连接关系，以满足不同应用场景的需要，提高设计的灵活性。
当然，在实际情况中，第一晶体管中的源/漏极与第二晶体管中的源/漏极还可以异层设置，并且第一晶体管中的源/漏极与第二晶体管中的源/漏极分别位于哪一层，在此并不做具体限定，只要能够实现第一晶体管和第二晶体管的功能即可。
在具体实施时，在本发明实施例中，硅基材料可以为低温多晶硅，金属氧化物可以为铟镓锌氧化物，以便于制作出两种不同种类的晶体管，满足设计需要，提高显示装置的性能。
基于同一发明构思，本发明实施例提供了一种显示装置，如图8所示的一种显示装置的结构示意图，可以包括显示面板100；
显示面板100包括如本发明实施例提供的上述阵列基板101。
其中，该显示面板11可以为电致发光显示面板，此时，该种显示面板11还包括：与阵列基板101相对而置的对向基板102，如图8所示。
在具体实施时，该显示装置可以为：手机(如图9所示)、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本发明实施例提供了一种阵列基板及显示装置，由于第一栅极与第二栅极在衬底基板上的正投影交叠，且第一栅极与第二栅极均位于第一有源层与第二有源层之间，使得第一晶体管和第二晶体管在衬底基板上的正投影存在交叠，而并不是像现有技术那样两种晶体管在衬底基板上的正投影无交叠，如此，可以提高空间的利用率，有利于提高显示分辨率、以及实现高屏占比和窄边框的设计，从而提高显示效果。
并且，通过上述设置，使得在第一栅极与第二栅极之间产生屏蔽作用，即第一栅极可以屏蔽第二栅极上的信号对第一有源层的干扰，第二栅极可以屏蔽第一栅极上的信号对第二有源层的干扰，进而使得两种晶体管均可以正常有效地工作，提高显示装置的可靠性和稳定性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种阵列基板，其特征在于，包括：
衬底基板；
以及位于所述衬底基板之上的第一晶体管和第二晶体管，所述第一晶体管中的有源层为第一有源层，所述第一有源层采用硅基材料制作；所述第二晶体管中的有源层为第二有源层，所述第二有源层采用金属氧化物材料制作，所述第一有源层位于所述衬底基板与所述第二有源层之间；
其中，所述第一晶体管中的栅极为第一栅极，所述第二晶体管中的栅极为第二栅极，所述第一栅极与所述第二栅极在所述衬底基板上的正投影交叠，且所述第一栅极与所述第二栅极均位于所述第一有源层与所述第二有源层之间。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述衬底基板之上的电容，所述电容包括相对而置的第一电极和第二电极；
所述第一栅极复用为所述第一电极，所述第二栅极复用为所述第二电极。
3.如权利要求1所述的阵列基板，其特征在于，所述第一栅极在所述衬底基板上具有第一投影，所述第二栅极在所述衬底基板上具有第二投影，所述第二投影在所述第一投影内。
4.如权利要求3所述的阵列基板，其特征在于，所述第二投影的面积小于所述第一投影的面积。
5.如权利要求4所述的阵列基板，其特征在于，所述第一投影与所述第二投影的形状相同，且所述第二投影的外轮廓与所述第一投影的外轮廓之间的最大间距为第一距离，所述第一距离小于所述第一投影的第一长度；
其中，所述第一投影为圆形或椭圆形，所述第一长度为所述第一投影的最大直径；或，所述第一投影为四边形，所述第一长度为所述第一投影的最大边长。
6.如权利要求5所述的阵列基板，其特征在于，所述第一距离大于1微米且小于所述第一长度的三分之一。
7.如权利要求5所述的阵列基板，其特征在于，所述第二投影的外轮廓与所述第一投影的外轮廓之间任意位置处的间距均相等。
8.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述衬底基板之上的第一导电结构，所述第一导电结构位于所述第一有源层与所述第二有源层之间；
所述第一导电结构用于电连接所述第一有源层与所述第一晶体管中的源/漏极。
9.如权利要求8所述的阵列基板，其特征在于，所述第一栅极的面积大于所述第二栅极的面积，所述第一导电结构与所述第二栅极同材质且同层设置。
10.如权利要求1所述的阵列基板，其特征在于，所述第一晶体管中的源/漏极与所述第二晶体管中的源/漏极同材质且同层设置。
11.如权利要求1-10任一项所述的阵列基板，其特征在于，所述硅基材料为低温多晶硅，所述金属氧化物为铟镓锌氧化物。
12.一种显示装置，其特征在于，包括显示面板；
所述显示面板包括如权利要求1-11任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911189439.2A CN110797356B (zh) | 2019-11-28 | 2019-11-28 | 一种阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911189439.2A CN110797356B (zh) | 2019-11-28 | 2019-11-28 | 一种阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110797356A CN110797356A (zh) | 2020-02-14 |
| CN110797356B true CN110797356B (zh) | 2022-04-01 |
Family
ID=69446639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911189439.2A Active CN110797356B (zh) | 2019-11-28 | 2019-11-28 | 一种阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110797356B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112038325B (zh) * | 2020-08-20 | 2022-08-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN112909066B (zh) * | 2021-02-05 | 2024-02-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板、显示面板的制备方法及显示装置 |
| CN115411113A (zh) * | 2021-05-28 | 2022-11-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN114242736A (zh) * | 2021-12-17 | 2022-03-25 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及显示装置 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591548A (zh) * | 2003-08-28 | 2005-03-09 | 精工爱普生株式会社 | 电光装置和电子设备 |
| CN104576659A (zh) * | 2015-02-09 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104681628A (zh) * | 2015-03-17 | 2015-06-03 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 |
| CN104952931A (zh) * | 2015-05-08 | 2015-09-30 | 深圳市华星光电技术有限公司 | 场效应晶体管和其制造方法及显示器 |
| CN105425493A (zh) * | 2016-01-11 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN105552085A (zh) * | 2015-12-25 | 2016-05-04 | 昆山国显光电有限公司 | 一种像素驱动电路及其制备方法 |
| CN105702744A (zh) * | 2016-04-05 | 2016-06-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN105807523A (zh) * | 2016-05-27 | 2016-07-27 | 厦门天马微电子有限公司 | 阵列基板、包含其的显示面板和显示装置 |
| CN107154407A (zh) * | 2017-05-17 | 2017-09-12 | 厦门天马微电子有限公司 | 复合薄膜晶体管器件及其制造方法、显示面板和显示装置 |
| CN108493198A (zh) * | 2018-04-11 | 2018-09-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、有机发光二极管显示装置 |
| CN108630663A (zh) * | 2018-04-27 | 2018-10-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、应用和性能改善方法 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN109585367A (zh) * | 2018-12-11 | 2019-04-05 | 合肥鑫晟光电科技有限公司 | 显示装置、显示面板、阵列基板及其制造方法 |
| CN109686794A (zh) * | 2019-01-02 | 2019-04-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
| CN110164868A (zh) * | 2018-02-28 | 2019-08-23 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及制作方法 |
| CN110323350A (zh) * | 2018-03-29 | 2019-10-11 | 京东方科技集团股份有限公司 | 一种薄膜封装方法、薄膜封装结构、显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10593807B2 (en) * | 2017-12-26 | 2020-03-17 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and fabricating method thereof |
-
2019
- 2019-11-28 CN CN201911189439.2A patent/CN110797356B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591548A (zh) * | 2003-08-28 | 2005-03-09 | 精工爱普生株式会社 | 电光装置和电子设备 |
| CN104576659A (zh) * | 2015-02-09 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104681628A (zh) * | 2015-03-17 | 2015-06-03 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 |
| CN104952931A (zh) * | 2015-05-08 | 2015-09-30 | 深圳市华星光电技术有限公司 | 场效应晶体管和其制造方法及显示器 |
| CN105552085A (zh) * | 2015-12-25 | 2016-05-04 | 昆山国显光电有限公司 | 一种像素驱动电路及其制备方法 |
| CN105425493A (zh) * | 2016-01-11 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN105702744A (zh) * | 2016-04-05 | 2016-06-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN105807523A (zh) * | 2016-05-27 | 2016-07-27 | 厦门天马微电子有限公司 | 阵列基板、包含其的显示面板和显示装置 |
| CN107154407A (zh) * | 2017-05-17 | 2017-09-12 | 厦门天马微电子有限公司 | 复合薄膜晶体管器件及其制造方法、显示面板和显示装置 |
| CN110164868A (zh) * | 2018-02-28 | 2019-08-23 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及制作方法 |
| CN110323350A (zh) * | 2018-03-29 | 2019-10-11 | 京东方科技集团股份有限公司 | 一种薄膜封装方法、薄膜封装结构、显示装置 |
| CN108493198A (zh) * | 2018-04-11 | 2018-09-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、有机发光二极管显示装置 |
| CN108630663A (zh) * | 2018-04-27 | 2018-10-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、应用和性能改善方法 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN109585367A (zh) * | 2018-12-11 | 2019-04-05 | 合肥鑫晟光电科技有限公司 | 显示装置、显示面板、阵列基板及其制造方法 |
| CN109686794A (zh) * | 2019-01-02 | 2019-04-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110797356A (zh) | 2020-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110797356B (zh) | 一种阵列基板及显示装置 | |
| CN110649043B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| US11152443B2 (en) | Display panel having a storage capacitor and method of fabricating same | |
| US9728558B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US20170250236A1 (en) | Display panel, fabrication method and electronic device | |
| US9685469B2 (en) | Display with semiconducting oxide and polysilicon transistors | |
| US10763450B2 (en) | Display substrate, method for manufacturing display substrate, display panel, and display device | |
| US20160276377A1 (en) | Array substrate, manufacturing method thereof and display device | |
| US11075230B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| CN106950771B (zh) | 一种阵列基板、显示面板及显示装置 | |
| US10868103B2 (en) | Wiring structure and manufacture method thereof, OLED array substrate and display device | |
| US20180224683A1 (en) | Tft substrate and manufacturing method thereof | |
| US9450103B2 (en) | Thin film transistor, method for manufacturing the same, display device and electronic product | |
| CN110767106B (zh) | 显示面板、显示屏及显示终端 | |
| US20220415259A1 (en) | Display apparatus and driving method therefor | |
| CN113629207B (zh) | 显示面板及显示装置 | |
| CN110707106A (zh) | 薄膜晶体管及制备方法、显示装置 | |
| US20210134915A1 (en) | Display panel and fabrication method, and display device | |
| CN114203764A (zh) | 一种显示面板和显示装置 | |
| CN111028687B (zh) | 一种显示面板及显示装置 | |
| US20220399433A1 (en) | Display Substrate and Display Apparatus | |
| CN111129028A (zh) | 一种阵列基板及其制作方法 | |
| US10164028B2 (en) | Thin film transistor, manufacturing method therefor, oxide back plate and display apparatus | |
| US20220392966A1 (en) | Display device | |
| US20240049569A1 (en) | Display Panel and Method for Manufacturing the Same, and Display Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |