CN108493198A - 阵列基板及其制作方法、有机发光二极管显示装置 - Google Patents

阵列基板及其制作方法、有机发光二极管显示装置 Download PDF

Info

Publication number
CN108493198A
CN108493198A CN201810336384.2A CN201810336384A CN108493198A CN 108493198 A CN108493198 A CN 108493198A CN 201810336384 A CN201810336384 A CN 201810336384A CN 108493198 A CN108493198 A CN 108493198A
Authority
CN
China
Prior art keywords
source electrode
drain electrode
underlay substrate
auxiliary
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810336384.2A
Other languages
English (en)
Other versions
CN108493198B (zh
Inventor
杨维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810336384.2A priority Critical patent/CN108493198B/zh
Publication of CN108493198A publication Critical patent/CN108493198A/zh
Priority to US16/471,911 priority patent/US11430844B2/en
Priority to PCT/CN2018/115691 priority patent/WO2019196410A1/zh
Application granted granted Critical
Publication of CN108493198B publication Critical patent/CN108493198B/zh
Priority to US17/870,040 priority patent/US11997883B2/en
Priority to US18/650,181 priority patent/US20240284709A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种阵列基板及其制作方法、有机发光二极管显示装置。该阵列基板的制作方法包括：在衬底基板上形成第一薄膜晶体管，其包括分两次构图工艺分别形成第一源极和第一漏极，与第一辅助源极和第一辅助漏极；在衬底基板上形成第二薄膜晶体管，其包括通过一次构图工艺形成第二源极和第二漏极，其中第一辅助源极、第一辅助漏极、第二源极以及第二漏极在同一次构图工艺中形成；第一源漏极和第一辅助源漏极在垂直于衬底基板方向上的长度之和大于第二源漏极在垂直于衬底基板方向上的长度。该阵列基板的制作方法可以有效解决采用低温多晶硅材料的薄膜晶体管与采用金属氧化物材料的薄膜晶体管的制作工艺兼容性问题以保证了工艺的稳定性。

Description

阵列基板及其制作方法、有机发光二极管显示装置
技术领域
本公开至少一个实施例涉及一种阵列基板及其制作方法、有机发光二极管显示装置。
背景技术
在显示行业中，分别应用低温多晶硅(LTPS)和金属氧化物(Oxide)作为薄膜晶体管的有源层的材料的显示装置备受关注。采用低温多晶硅材料的薄膜晶体管具有迁移率高、充电快的优势，采用金属氧化物材料的薄膜晶体管具有漏电流低的优势，如果将两种材料的优势结合在一起形成显示装置，将会大大提升该显示装置的用户体验。
发明内容
本公开的至少一实施例提供一种阵列基板及其制作方法、有机发光二极管显示装置。本公开提供的阵列基板的制作方法可以有效解决采用多晶硅材料的薄膜晶体管与采用金属氧化物材料的薄膜晶体管的制作工艺兼容性问题，从而保证了工艺的稳定性。
本公开的至少一实施例提供一种阵列基板的制作方法，包括：在衬底基板上形成第一薄膜晶体管，形成所述第一薄膜晶体管包括：分两次构图工艺分别形成第一源极和第一漏极，与第一辅助源极和第一辅助漏极；在所述衬底基板上形成第二薄膜晶体管，形成所述第二薄膜晶体管包括：通过一次构图工艺形成第二源极和第二漏极，其中，所述第一辅助源极、所述第一辅助漏极、所述第二源极以及所述第二漏极在同一次构图工艺中形成；所述第一源极和所述第一辅助源极在垂直于所述衬底基板的方向上的长度之和大于所述第二源极在垂直于所述衬底基板的方向上的长度，和/或，所述第一漏极和所述第一辅助漏极在垂直于所述衬底基板的方向上的长度之和大于所述第二漏极在垂直于所述衬底基板的方向上的长度。
在一些示例中，形成所述第一薄膜晶体管还包括：在形成所述第一源极和所述第一漏极之前形成第一半导体图案；形成所述第二薄膜晶体管还包括：在形成所述第二源极和所述第二漏极之前形成第二半导体图案，所述第一半导体图案在所述衬底基板上的正投影和所述第二半导体图案在所述衬底基板上的正投影不交叠。
在一些示例中，所述第一半导体图案的材料与所述第二半导体图案的材料不同。
在一些示例中，所述第一半导体图案的材料为多晶硅，所述第二半导体图案的材料为金属氧化物。
在一些示例中，在形成所述第一源极和所述第一漏极之前还包括：在所述第一半导体图案上形成第一绝缘层；在所述第一绝缘层中形成第一过孔以露出所述第一半导体图案，并对所述第一半导体图案进行高温退火和/或去除所述第一半导体图案表面的氧化层。
在一些示例中，形成所述第一源极和所述第一漏极的同时还包括：形成第一金属图案。
在一些示例中，阵列基板的制作方法还包括：在形成有所述第二半导体图案的阵列基板上通过构图工艺在所述第一金属图案和所述第二半导体图案上分别形成第二绝缘图案和第二金属图案的叠层结构，其中，所述第二绝缘图案位于所述第二金属图案面向所述衬底基板的一侧，且所述第二金属图案在所述衬底基板上的正投影与所述第一金属图案在所述衬底基板上的正投影有交叠，所述第一金属图案与所述第二金属图案之间的距离为1000～1500埃。
在一些示例中，所述衬底基板为柔性衬底基板，所述制作方法还包括：在形成所述第一半导体图案之前，在所述衬底基板上形成阻挡层；在所述第一绝缘层中形成第一过孔的同时，在所述第一绝缘层中形成第一凹槽以露出所述阻挡层。
在一些示例中，形成所述第一辅助源极和所述第一辅助漏极之前包括：在形成有所述第二金属图案的阵列基板上形成第三绝缘层；在所述第三绝缘层中形成第二过孔和第三过孔以及图案化位于所述第一凹槽中的所述第三绝缘层以形成第二凹槽，其中，所述第一辅助源极和所述第一辅助漏极通过所述第二过孔分别与所述第一源极和所述第一漏极电连接，所述第二源极和所述第二漏极分别通过所述第三过孔与所述第二半导体图案电连接，形成所述第二凹槽包括刻蚀所述第三绝缘层以及部分厚度的所述阻挡层以露出所述阻挡层；或者形成所述第二凹槽包括刻蚀所述第三绝缘层以及所述阻挡层以露出所述衬底基板。
在一些示例中，形成所述第一辅助源极、所述第一辅助漏极、所述第二源极以及所述第二漏极的同时还包括：形成第三金属图案，所述第三金属图案在所述衬底基板上的正投影与所述第二金属图案在所述衬底基板上的正投影有交叠。
在一些示例中，阵列基板的制作方法还包括：在形成有所述第三金属图案的阵列基板上形成第四绝缘层；对所述第四绝缘层图案化以露出所述第一辅助源极、所述第一辅助漏极和所述第二凹槽；在形成有所述第四绝缘层的阵列基板上形成有机膜层，所述有机膜层填充所述第二凹槽；在所述有机膜层中形成第四过孔以露出所述第一辅助源极和所述第一辅助漏极；在所述有机膜层上形成第四金属层；对所述第四金属层图案化以形成第四金属图案、第二辅助源极和第二辅助漏极，其中所述第四金属图案在所述衬底基板上的正投影与所述第三金属图案在所述衬底基板上的正投影有交叠，所述第二辅助源极和所述第二辅助漏极通过所述第四过孔分别与所述第一辅助源极和所述第一辅助漏极电连接。
本公开的至少一实施例提供一种阵列基板，包括：衬底基板；位于所述衬底基板上的第一薄膜晶体管，所述第一薄膜晶体管包括第一源极和第一漏极，与第一辅助源极和第一辅助漏极；位于所述衬底基板上的第二薄膜晶体管，所述第二薄膜晶体管包括第二源极和第二漏极，其中，所述第一源极和所述第一辅助源极在垂直于所述衬底基板的方向上的长度之和大于所述第二源极在垂直于所述衬底基板的方向上的长度，和/或，所述第一漏极和所述第一辅助漏极在垂直于所述衬底基板的方向上的长度之和大于所述第二漏极在垂直于所述衬底基板的方向上的长度。
在一些示例中，所述第一薄膜晶体管还包括第一半导体图案，所述第二薄膜晶体管还包括第二半导体图案，所述第一半导体图案在所述衬底基板上的正投影与所述第二半导体图案在所述衬底基板上的正投影不交叠。
在一些示例中，所述第一半导体图案的材料与所述第二半导体图案的材料不同。
在一些示例中，所述第一半导体图案的材料为多晶硅，所述第二半导体图案的材料为金属氧化物。
在一些示例中，所述第一半导体图案远离所述衬底基板的一侧设置有第一绝缘层，所述第一源极和所述第一漏极分别通过所述第一绝缘层包括的第一过孔与所述第一半导体图案电连接，所述阵列基板还包括：第一金属图案，位于所述第一绝缘层的表面。
在一些示例中，阵列基板还包括：位于所述第一金属图案远离所述衬底基板的一侧的第二绝缘图案；位于所述第二绝缘图案远离所述第一金属图案一侧的第二金属图案，所述第二金属图案在所述衬底基板上的正投影与所述第一金属图案在所述衬底基板上的正投影有交叠，且所述第一金属图案与所述第二金属图案之间的距离为1000～1500埃。
在一些示例中，阵列基板还包括：位于所述第二半导体图案的远离所述衬底基板的一侧的第三绝缘层，所述第三绝缘层包括第二过孔和第三过孔，其中，所述第一辅助源极和所述第一辅助漏极通过所述第二过孔分别与所述第一源极和所述第一漏极电连接，所述第二源极和所述第二漏极分别通过所述第三过孔与所述第二半导体图案电连接。
本公开的至少一实施例提供一种有机发光二极管显示装置，包括上述任一阵列基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为一种低温多晶硅-金属氧化物有机发光二极管的局部剖面示意图；
图1B-图1G为制备图1A所示的低温多晶硅-金属氧化物有机发光二极管全面屏的制备工艺过程示意图；
图2为本公开一实施例提供的阵列基板的制作方法的示意性流程图；
图3A-图3L为本公开一实施例提供的阵列基板的制备工艺流程示意图；
图4为本公开一实施例提供的阵列基板的示意图；
图5为本公开一实施例提供的包括上述任一项阵列基板的有机发光二极管显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在研究中，本申请的发明人发现：采用低温多晶硅材料的薄膜晶体管的制备工艺与采用金属氧化物材料的薄膜晶体管的制备工艺有比较大的区别，一方面两者存在工艺兼容性难的问题，且工艺稳定性难以保证；另一方面，将采用低温多晶硅材料(LTPS)的薄膜晶体管与采用金属氧化物材料(Oxide)的薄膜晶体管结合在一起形成显示装置(LTPO显示装置)所需的掩模板的数量较多，成本较高。
此外，随着显示产品技术的发展，采用弯折(bending)技术(例如pad bending技术)和双SD技术的全屏无边框显示产品具有较好的市场前景。将采用低温多晶硅材料(LTPS)的薄膜晶体管与采用金属氧化物材料(Oxide)的薄膜晶体管结合在一起形成全屏无边框显示产品的难点在于既需要控制工艺制程，又需要保证采用低温多晶硅材料的薄膜晶体管与采用金属氧化物材料的薄膜晶体管的特性。
图1A为一种制备过程中的低温多晶硅-金属氧化物有机发光二极管的局部剖面示意图，如图1A所示，该制备过程中的低温多晶硅-金属氧化物有机发光二极管(LTPO OLED)全面屏包括刚性基板10(如玻璃，塑料等)；位于刚性基板10上的有机膜层(如PI层)11，该有机膜层11为柔性膜层以作为有机发光二极管(LTPO OLED)显示屏的衬底(后续工艺中会将刚性基板10剥离以留下PI层作为柔性衬底)；位于有机膜层11上的阻挡层(Barrier层)12，该阻挡层12用于阻隔PI层中的水汽以及杂质离子(如过量的H+等)对后续形成的第一有源层20(多晶硅有源层)的影响；位于阻挡层12上的第一缓冲层(Buffer层)13，该第一缓冲层13起到进一步阻隔PI层中的水汽以及杂质离子的作用，并且起到为后续形成的第一有源层20增加氢离子的作用；位于第一缓冲层13上的第一薄膜晶体管，第一薄膜晶体管包括第一有源层20，该第一有源层20采用的材料为多晶硅(P-Si)，位于第一有源层20上的第一栅极绝缘层(GI层)14，位于第一栅极绝缘层14上的第一栅极21以及第一源极24和第一漏极25；位于第一栅极21上的第一层间介电层(ILD层)15；位于第一层间介电层15上的第二缓冲层16，该第二缓冲层16用于防止氢离子等杂质离子对后续形成的第二有源层30(金属氧化物有源层)的影响；位于第二缓冲层16上的第二薄膜晶体管，其包括第二有源层30，该第二有源层30采用的材料为铟镓锌氧化物(IGZO)，依次位于第二有源层30上的第二栅极绝缘层31和第二栅极32，以及第二源极33和第二漏极34；位于第二栅极32上的第二层间介电层17；位于第二层间介电层17上的钝化层(PVX层)18；以及位于钝化层18上平坦化层(PLN层)19。在制作如图1A所示的LTPO OLED时，需要分别用于制备第一有源层20、第一栅极21、第二有源层30、第二栅极32、第一边缘弯折凹槽41、第二边缘弯折凹槽42、源漏极过孔、第一源漏极24和25、第二源漏极33和34以及平坦化层19等的掩模板，其中在制备采用低温多晶硅材料的薄膜晶体管的基础上，用于制备第二有源层、第二栅极、第一边缘弯折凹槽(EB1)、第二边缘弯折凹槽(EB2)、源漏极过孔以及第一源漏极和第二源漏极的构图工艺是影响低温多晶硅-金属氧化物有机发光二极管全面屏的特性的关键工艺。
图1B-图1G为制备图1A所示的低温多晶硅-金属氧化物有机发光二极管全面屏的制备工艺过程示意图，如图1B所示，在刚性基板10上依次形成有机膜层11、阻挡层12、第一缓冲层13，在第一缓冲层13远离刚性基板10的一侧采用三道构图工艺依次形成第一有源层20、第一栅极21以及第二有源层30。
如图1C所示，采用同一道构图工艺形成位于第二有源层30上的第二栅极绝缘层31和第二栅极32的叠层，以及位于第一栅极21远离第一有源层20的一侧的绝缘层图案22和第一金属图案23的叠层，即，第二栅极绝缘层31和绝缘层图案22由同一个绝缘膜层通过图案化形成，第二栅极32和第一金属图案23由同一个第一金属层通过图案化形成。
如图1D和图1E所示，由于多层绝缘层的厚度较厚，需要采用两道构图工艺进行刻蚀依次形成第一边缘弯折凹槽41和第二边缘弯折凹槽42，第一边缘弯折凹槽41和第二边缘弯折凹槽42形成阶梯凹槽结构，且第一边缘弯折凹槽41平行于刚性基板10所在平面的底面面积大于和第二边缘弯折凹槽42平行于刚性基板10所在平面的底面面积。
如图1F所示，对位于第一有源层20和第二有源层30上的多层绝缘层采用一道构图工艺形成第一过孔50和第二过孔51，第一过孔50被配置为露出第一有源层20，第二过孔51被配置为露出第二有源层30。
如图1F和1G所示，在第二层间介电层17上形成第二金属层并图案化以形成第一源极24、第一漏极25、第二源极33、第二漏极34以及第二金属图案26，第一源极24和第一漏极25通过第一过孔50与第一有源层20电连接，第二源极33和第二漏极34通过第二过孔51与第二有源层30电连接。
上述采用低温多晶硅材料的薄膜晶体管与采用金属氧化物材料的薄膜晶体管结合在一起形成全屏无边框显示产品的过程中，存在两种薄膜晶体管的制程工艺不兼容的问题，具体问题如下。
在上述刻蚀多层绝缘层以形成第一过孔50和第二过孔51的过程中，由于第一有源层20的远离刚性基板10的一侧的多层绝缘层的厚度大于第二有源层30的远离刚性基板10的一侧的多层绝缘层的厚度，因此，当位于第二有源层30的第二过孔51刚刚露出第二有源层30时，位于第一有源层20上的一部分绝缘层还没有被刻蚀到，即，用于露出第一有源层20的第一过孔50还没有完全刻蚀形成。在第二有源层30上的第二过孔51已经露出第二有源层30之后，还需要对位于第一有源层20上的绝缘层继续刻蚀以形成露出第一有源层20的第一过孔50，在刻蚀形成第一过孔50的过程中，第二有源层30的已经被第二过孔51露出的部分因受到刻蚀的影响而受到损伤，进而影响了第二薄膜晶体管的特性。
由于位于第一有源层20上的待形成第一过孔50的绝缘层的厚度较厚，因此，在刻蚀上述厚度较厚的绝缘层的过程中会导致形成的第一过孔50的线宽偏差较大，不利于版图(layout)设计。
在第一过孔50形成后，需要对露出的第一有源层20进行高温(例如350℃以上的温度)退火工艺以给第一有源层20(多晶硅有源层)增加氢离子，从而使第一薄膜晶体管(LTPSTFT)的特性更加稳定。在进行高温退火的过程中，第二有源层30露出的部分也会受到影响，因此会严重影响第二薄膜晶体管的性能。
在第一过孔50形成后，第一有源层20的一部分被直接暴露在环境中(例如空气中)，第一有源层20中的硅会与氧气发生反应，导致第一有源层20的表面形成一层SiOx氧化层(例如二氧化硅)，这层氧化层会影响到第一有源层20与第一源极24以及第一漏极25的接触电阻，因此，还需要对暴露出来的第一有源层20进行去除表面氧化层的工艺，例如对第一有源层20露出的表面进行氢氟酸清洗(HF clean)，从而使第一有源层20的表面可以与后续形成的第一源极24和第一漏极25形成良好的欧姆接触。上述清洗过程会将第二有源层30露出的部分被腐蚀，影响第二有源层30与第二源极33和第二漏极34的接触特性，进而影响第二薄膜晶体管的特性。
在图1A所示的结构中，由第一栅极21与第一金属图案23形成电容以对驱动晶体管的阈值电压(DTFT Vth)进行补偿，由于第一栅极21与第一金属图案23之间包括第一层间介电层15、第二缓冲层16以及绝缘层图案22，这三层绝缘层的总厚度超过4000埃，即，第一栅极21与第一金属图案23之间的绝缘层的厚度过厚，会导致像素电路的电容偏小(有机发光二极管中构成电容的两个金属极板之间的绝缘层厚度在1000～1500埃时电容值较佳)，以使其对驱动晶体管的阈值电压的补偿能力下降，从而影响到显示画面的均一性。另外，第一金属图案23与第二金属图案26之间包括第二层间介电层17，其厚度超过3000埃；第二金属图案26与第三金属图案(图中未示出)之间包括钝化层18，其厚度也超过了3000埃，因此，以第一金属图案23与第二金属图案26形成的电容，以及第二金属图案26与第三金属图案形成的电容和第一栅极21与第一金属图案23形成的电容并联而形成的电容也不能满足其对驱动晶体管的阈值电压的补偿能力。
本公开的实施例提供一种阵列基板及其制作方法、有机发光二极管显示装置。该阵列基板的制作方法包括：在衬底基板上形成第一薄膜晶体管，形成第一薄膜晶体管包括：分两次构图工艺分别形成第一源极和第一漏极，与第一辅助源极和第一辅助漏极；在衬底基板上形成第二薄膜晶体管，形成第二薄膜晶体管包括：通过一次构图工艺形成第二源极和第二漏极，其中，第一辅助源极、第一辅助漏极、第二源极以及第二漏极在同一次构图工艺中形成；第一源极和第一辅助源极在垂直于衬底基板方向上的长度之和大于第二源极在垂直于衬底基板方向上的长度，和/或，第一漏极和第一辅助漏极在垂直于衬底基板方向上的长度之和大于第二漏极在垂直于衬底基板方向上的长度。该阵列基板的制作方法可以有效解决采用低温多晶硅材料的薄膜晶体管与采用金属氧化物材料的薄膜晶体管的制作工艺兼容性问题以保证工艺稳定性。
下面结合附图对本公开实施例提供的阵列基板及其制作方法、有机发光二极管显示装置进行描述。
本公开一实施例提供一种阵列基板的制作方法，图2为本公开一实施例提供的阵列基板的制作方法的示意性流程图，图3A-图3L为本公开一实施例提供的阵列基板的制备工艺流程示意图。如图2所示，制作方法包括如下步骤。
S101：在衬底基板上形成第一薄膜晶体管，形成第一薄膜晶体管包括：分两次构图工艺分别形成第一源极和第一漏极，与第一辅助源极和第一辅助漏极。
S102：在衬底基板上形成第二薄膜晶体管，形成第二薄膜晶体管包括：通过一次构图工艺形成第二源极和第二漏极，其中，第一辅助源极、第一辅助漏极、第二源极以及第二漏极在同一次构图工艺中形成；第一源极和第一辅助源极在垂直于衬底基板方向上的长度之和大于第二源极在垂直于衬底基板方向上的长度，和/或，第一漏极和第一辅助漏极在垂直于衬底基板方向上的长度之和大于第二漏极在垂直于衬底基板方向上的长度。
例如，如图3A所示，形成第一薄膜晶体管1100还包括：在形成第一源极和第一漏极之前在衬底基板102上形成第一半导体图案110，在第一半导体图案110上形成第一绝缘层120。
例如，如图3A所示，在形成第一半导体图案110之前包括在刚性基板100上依次形成衬底基板102、阻挡层400以及第一缓冲层103。
例如，如图3A所示，衬底基板102可以为聚酰亚胺层(PI层)，该衬底基板102为柔性膜层，例如PI层(后续工艺中会将刚性基板100剥离以留下PI层作为柔性衬底基板102)。
例如，如图3A所示，在第一缓冲层103上形成第一半导体层，对第一半导体层采用一道构图工艺形成第一半导体图案110。
例如，第一半导体图案110的材料为多晶硅。
例如，如图3A所示，形成在第一半导体图案110上的第一绝缘层120可以包括多层绝缘层。
例如，第一绝缘层120可以包括栅极绝缘层、层间介电层、第二缓冲层中的一个或多个。
例如，在形成包括多层绝缘层的第一绝缘层120的过程中，该制作方法还包括在第一半导体图案110远离衬底基板102的一侧采用一道构图工艺形成第一栅极101，第一栅极101与第一半导体图案110之间包括一层栅极绝缘层。
例如，如图3B所示，在第一绝缘层120中形成第一过孔121以露出第一半导体图案110。
例如，如图3B所示，可以使用同一步图案化工艺形成第一过孔121和第一凹槽122，第一过孔121被配置为露出第一半导体图案110，第一凹槽122被配置为露出阻挡层400。
例如，本实施例以第一凹槽122被配置为露出位于弯折区401的阻挡层400为例进行描述，例如，弯折区401可以为阵列基板非显示区的压接区(pad区)，但不限于此，弯折区401还可以位于显示区。可以理解的是，第一凹槽122可以位于显示区域中与第一薄膜晶体管和第二薄膜晶体管相邻的区域，或者位于环绕显示区域的周边区域中。
本实施例中的第一凹槽与第一过孔通过同一步构图工艺形成，可以节省工艺步骤。
例如，在第一绝缘层120中形成第一过孔121以露出第一半导体图案110后包括：对第一半导体图案110进行高温退火和/或去除第一半导体图案110表面的氧化层。
例如，对第一半导体图案110露出的表面进行氢氟酸清洗(HF clean)，从而使第一半导体图案110的表面可以与后续形成的第一源极和第一漏极形成良好的欧姆接触。
例如，如图3C所示，在第一绝缘层120上形成第一金属层130。
例如，如图3D所示，对第一金属层130图案化以形成第一源极131和第一漏极132，其中第一源极131和第一漏极132分别通过第一过孔121与第一半导体图案110电连接。
例如，如图3C和图3D所示，对形成在第一绝缘层120和部分阻挡层400上的第一金属层130通过同一步构图工艺形成第一源极131、第一漏极132以及第一金属图案133，第一源极131和第一漏极132分别通过第一过孔与第一半导体图案110电连接。
例如，如图3D所示，第一金属图案133在衬底基板102上的正投影与第一半导体图案110在衬底基板102上的正投影有交叠。
例如，如图3E所示，形成第二薄膜晶体管2100包括形成第二半导体图案210，第一半导体图案110在衬底基板102上的正投影和第二半导体图案210在衬底基板102上的正投影没有交叠。
例如，第一半导体图案110的材料与第二半导体图案210的材料不同，且形成第一半导体图案110时所需的工艺温度高于形成第二半导体图案210时所需的工艺温度。
例如，第二半导体图案210的材料为金属氧化物，例如为铟镓锌氧化物(IGZO)。
例如，如图3E所示，第二半导体图案210与第一金属图案133形成在同一层，即，均位于第一绝缘层120的远离衬底基板102的一侧的表面。
本实施例中的第一半导体图案为多晶硅薄膜晶体管的有源层，第二半导体图案为金属氧化物薄膜晶体管的有源层，第二半导体图案位于第一半导体图案远离衬底基板的一侧。本实施例通过在形成第二半导体图案之前，对采用多晶硅材料的薄膜晶体管的有源层进行高温退火和/或去除有源层表面的氧化层的处理工艺，可以有效防止该处理过程影响采用金属氧化物材料的薄膜晶体管的特性。
本实施例通过刻蚀第一绝缘层120形成用于露出第一半导体图案110的第一过孔121，该第一绝缘层120的厚度相比于图1A所示的待形成第一过孔50的绝缘层的厚度较薄，因此，本实施例在刻蚀该厚度较薄的第一绝缘层120的过程中不会导致形成的第一过孔121的线宽偏差较大，从而显著降低了刻蚀难度。
例如，如图3F所示，在形成有第二半导体图案210的阵列基板上通过同一步构图工艺在第一金属图案133和第二半导体图案210上分别形成第二绝缘图案220和第二金属图案233的叠层结构，第二绝缘图案220位于第二金属图案233面向衬底基板102的一侧。
需要说明的是，位于第二半导体图案210上的第二金属图案233为采用金属氧化物材料的第二薄膜晶体管的栅极，第二绝缘图案220为采用金属氧化物材料的第二薄膜晶体管的栅极绝缘层。
例如，如图3F所示，本实施例形成的阵列基板为有机发光二极管阵列基板。第二金属图案233在衬底基板102上的正投影与第一金属图案133在衬底基板102上的正投影有交叠，且第一金属图案133与第二金属图案233之间的距离为1000～1500埃。本实施例中的第一金属图案和第二金属图案分别作为有机发光二极管像素电路中的电容的两个金属极板，由于第二绝缘图案在垂直于衬底基板的方向上的厚度为1000～1500埃，因此两个金属极板形成的电容的较大，可以满足对驱动晶体管的阈值电压(DTFT Vth)的补偿需求。
例如，第一金属图案133与第二金属图案233之间的距离为1000～1200埃。例如，第一金属图案133与第二金属图案233之间的距离为1300～1400埃。
例如，如图3G所示，在形成有第二金属图案233的阵列基板上形成第三绝缘层320。例如，第三绝缘层320可以为第二层间介电层。
例如，如图3H所示，通过同一步构图工艺对第三绝缘层320进行图案化以形成第二过孔321、第三过孔322以及第二凹槽323。第二过孔321被配置为露出第一源极131和第一漏极132，第三过孔322被配置为露出第二半导体图案210。
例如，在一示例中，如图3H所示，形成第二凹槽323包括刻蚀位于第一凹槽中的第三绝缘层320以及部分厚度的阻挡层400以露出阻挡层400，这里沿垂直于衬底基板102的方向，位于第二凹槽323的阻挡层400相对于其他位置的阻挡层400被刻蚀掉一部分，且位于第二凹槽323的阻挡层400剩余的厚度大致为1000-2000埃。
例如，在另一示例中，如图3I所示，形成第二凹槽323包括刻蚀位于第一凹槽中的第三绝缘层320以及阻挡层400以露出衬底基板102。
例如，如图3J和图3K所示，在第三绝缘层320以及部分阻挡层400上形成第三金属层330，对第三金属层330采用同一步图案化工艺以形成第一辅助源极331、第一辅助漏极332、第二源极334和第二漏极335。第一辅助源极331和第一辅助漏极332通过第二过孔321分别与第一源极131和第一漏极132电连接，第二源极334和第二漏极335分别通过第三过孔322与第二半导体图案210电连接。
在采用多晶硅材料的薄膜晶体管中，第一辅助源极与第一源极电连接以作为采用多晶硅材料的薄膜晶体管的源极，第一辅助漏极与第一漏极电连接以作为采用多晶硅材料的薄膜晶体管的漏极。采用多晶硅材料的薄膜晶体管中的第一过孔和第二过孔(源极和漏极穿过第一过孔和第二过孔而与第一半导体图案电连接)分别通过两次图案化工艺形成，可以有效降低刻蚀难度。
例如，如图3K所示，对第三金属层图案化形成第一辅助源极331、第一辅助漏极332、第二源极334和第二漏极335的同时还可以包括形成第三金属图案333，第三金属图案333在衬底基板102上的正投影与第二金属图案233在衬底基板102上的正投影有交叠，因此，如果第一金属图案与第二金属图案形成的电容仍不能满足对驱动晶体管的阈值电压(DTFT Vth)的补偿需求，则可以通过第二金属图案和第三金属图案形成的电容与第一金属图案和第二金属图案形成的电容并联以增加电容的大小。
例如，如图3L所示，在形成有第一辅助源极331、第一辅助漏极332、第二源极334和第二漏极335的阵列基板上形成第四绝缘层420，例如第四绝缘层420可以为钝化层。
例如，如图3L所示，对第四绝缘层420图案化以露出第一辅助源极331和第一辅助漏极332。
例如，如图3L所示，在形成有第四绝缘层420的阵列基板上形成有机膜层500。
例如，如图3L所示，如果在刻蚀形成第二凹槽323的过程中不能将位于弯折区的无机绝缘层刻蚀到达到需要的刻蚀效果，则可以通过对第四绝缘层420进行图案化以使弯折区的无机绝缘层再次被刻蚀，从而达到需要的刻蚀效果。这里的“需要的刻蚀效果”指对位于弯折区的无机膜层进行刻蚀后，其剩余的最大厚度不超过2000埃，例如位于弯折区的阻挡层400的厚度为100-2000埃，具体厚度应以不影响到弯折区的弯折效果为准；或者对位于弯折区的无机膜层进行刻蚀后露出衬底基板102，从而在对第二凹槽323填充有机膜层500后，弯折区具有良好的弯折性能。
例如，如图3L所示，在有机膜层500中形成第四过孔501以露出第一辅助源极331和第一辅助漏极332，然后在有机膜层500上形成第四金属层430，并对第四金属层430图案化以形成第二辅助源极431和第二辅助漏极432，第二辅助源极431和第二辅助漏极432通过第四过孔501分别与第一辅助源极331和第一辅助漏极332连接。
本实施例形成第一辅助源漏极和第二辅助源漏极的技术称为双SD技术，一方面，通过将第一辅助源漏极和第二辅助源漏极形成在不同的层以使位于周边区的走线位于不同层，进而可以实现窄边框的效果；另一方面，第二辅助源漏极通过过孔与第一辅助源漏极电连接可以起到减小第一辅助源漏极的电阻的作用。
例如，如图3L所示，对第四金属层430图案化以形成第二辅助源极431和第二辅助漏极432的同时还可以包括形成第四金属图案433，第四金属图案433在衬底基板102上的正投影与第三金属图案333在衬底基板102上的正投影有交叠，因此，如果通过第二金属图案和第三金属图案形成的电容与第一金属图案和第二金属图案形成的电容并联而形成的电容仍不能满足对驱动晶体管的阈值电压(DTFT Vth)的补偿需求，则可以通过第三金属图案和第四金属图案形成的电容与上述电容并联以增加电容的大小。
例如，第一金属图案、第二金属图案、第三金属图案以及第四金属图案通过过孔电连接在一起以实现三个电容的并联，且第一金属图案与第一栅极电连接，第二金属图案与图中未示出的其他薄膜晶体管的漏极电连接。
例如，如图3L所示，本实施例在对第四金属层430图案化以形成第四金属图案433的同时还包括在位于弯折区的有机膜层500上形成金属走线445，该金属走线445用于将显示区的走线连接到周边区的电路板上。
例如，如图3L所示，在形成有第四金属图案433的阵列基板上形成平坦化层510，对平坦化层510图案化形成过孔以露出第二辅助漏极432。
例如，如图3L所示，在平坦化层510上形成第五金属层并进行图案化以形成有机发光二极管的阳极600，阳极600通过平坦化层510包括的过孔与第二辅助漏极432电连接。
例如，如图3L所示，在形成有阳极600的阵列基板上形成像素限定层700。
例如，如图3L所示，在像素限定层700上形成挡墙800。
综上，本实施例提供的阵列基板的制作方法，在保证原有用于制备第二半导体图案、第二金属图案、第一凹槽、第二凹槽、过孔、第一金属图案的6道构图工艺的效果的基础上，优化了工艺制程，既解决了采用多晶硅的薄膜晶体管和采用金属氧化物的薄膜晶体管的工艺制程不兼容所导致的采用金属氧化物的薄膜晶体管的特性受影响的问题；又减小了第一金属图案与第二金属图案之间的绝缘层厚度，增大了电容的大小，提高了电容对驱动晶体管的阈值电压的补偿能力，从而改善了显示画面的均一性。
本公开另一实施例提供一种阵列基板，图4示出了本实施例提供的阵列基板的局部剖视图，如图4所示，阵列基板1000包括：衬底基板102；位于衬底基板102上的第一薄膜晶体管1100，第一薄膜晶体管1100包括第一源极131和第一漏极132，与第一辅助源极331和第一辅助漏极332；位于衬底基板102上的第二薄膜晶体管2100，第二薄膜晶体管2100包括第二源极334和第二漏极335。第一源极131和第一辅助源极331在垂直于衬底基板102方向(图中所示的Y方向)上的长度之和大于第二源极334在垂直于衬底基板102方向上的长度，和/或，第一漏极132和第一辅助漏极332在垂直于衬底基板102方向上的长度之和大于第二漏极335在垂直于衬底基板102方向上的长度。
例如，如图4所示，阵列基板1000还包括：位于衬底基板102上的第一半导体图案110；位于第一半导体图案110远离衬底基板102的一侧的第一绝缘层120，第一绝缘层120包括第一过孔121；位于第一绝缘层120上的第一源极131和第一漏极132分别通过第一过孔121与第一半导体图案110电连接；以及位于第一绝缘层120表面的第二半导体图案210，第一半导体图案110在衬底基板102上的正投影与第二半导体图案210在衬底基板102上的正投影不交叠。
例如，如图4所示，本实施例提供的阵列基板1000还包括位于第一绝缘层120的远离衬底基板102的一侧的表面上的第一金属图案133，第二半导体图案210与第一金属图案133位于同一层。
例如，第一半导体图案110的材料与第二半导体图案210的材料不同，且形成第一半导体图案110时所需的工艺温度高于形成第二半导体图案210时所需的工艺温度。
例如，第一半导体图案110的材料为多晶硅，第二半导体图案210的材料为金属氧化物，例如为铟镓锌氧化物(IGZO)。
本实施例中的第一半导体图案为多晶硅薄膜晶体管的有源层，第二半导体图案为金属氧化物薄膜晶体管的有源层，且第二半导体图案位于第一半导体图案远离衬底基板的一侧。本实施例通过在形成第二半导体图案之前，对采用多晶硅材料的薄膜晶体管的有源层进行处理工艺，可以有效防止该处理过程影响采用金属氧化物材料的薄膜晶体管的特性。本实施例中的阵列基板结合了采用金属氧化物材料的薄膜晶体管与采用多晶硅材料的薄膜晶体管，因此该阵列基板包括的薄膜晶体管同时具有迁移率高、充电快以及漏电流低的优势，从而使采用本实施例提供的阵列基板的显示装置具有极佳的用户体验。
例如，如图4所示，阵列基板1000还包括：位于第一金属图案133远离衬底基板102的一侧的第二绝缘图案220；位于第二绝缘图案220远离第一金属图案133的一侧第二金属图案233，第二金属图案233在衬底基板102上的正投影与第一金属图案133在衬底基板102上的正投影有交叠，且第一金属图案133与第二金属图案133之间的距离为1000～1500埃。本实施例提供的阵列基板为有机发光二极管阵列基板为例，本实施例中的第一金属图案和第二金属图案分别作为有机发光二极管像素电路中的电容的两个金属极板，由于第二绝缘图案在垂直于衬底基板的方向上的厚度为1000～1500埃，因此两个金属极板形成的电容的较大，可以满足对驱动晶体管的阈值电压(DTFT Vth)的补偿需求。
例如，第一金属图案133与第二金属图案233之间的距离为1000～1200埃。例如，第一金属图案133与第二金属图案233之间的距离为1300～1400埃。
例如，如图4所示，阵列基板1000还包括：位于第二半导体图案210的远离衬底基板102的一侧的第三绝缘层320，第三绝缘层320包括第二过孔321和第三过孔322，第一辅助源极331和第一辅助漏极332通过第二过孔321分别与第一源极131和第一漏极132电连接，第二源极334和第二漏极335分别通过第三过孔322与第二半导体图案210电连接。
例如，如图4所示，阵列基板1000还包括：位于第三绝缘层320远离第二金属图案210的一侧的第三金属图案333，第三金属图案333在衬底基板102上的正投影与第二金属图案233在衬底基板102上的正投影有交叠。因此，如果第一金属图案与第二金属图案形成的电容仍不能满足对驱动晶体管的阈值电压(DTFT Vth)的补偿需求，则可以通过第二金属图案和第三金属图案形成的电容与第一金属图案和第二金属图案形成的电容并联以增加电容的大小。
例如，如图4所示，阵列基板1000还包括：位于第三金属图案333远离第二金属图案233的一侧的第四绝缘层420；以及位于第四绝缘层420远离第三金属图案333的一侧的第四金属图案433，第四金属图案433在衬底基板102上的正投影与第三金属图案333在衬底基板102上的正投影有交叠。因此，如果通过第二金属图案和第三金属图案形成的电容与第一金属图案和第二金属图案形成的电容并联而形成的电容仍不能满足对驱动晶体管的阈值电压(DTFT Vth)的补偿需求，则可以通过第三金属图案和第四金属图案形成的电容与上述电容并联以增加电容的大小。
例如，如图4所示，阵列基板1000还包括位于第四绝缘层420远离衬底基板102的一侧的有机膜层500，有机膜层500中包括的第四过孔501被配置为露出第一辅助源极331和第一辅助漏极332。例如，阵列基板还包括通过第四过孔501分别与第一辅助源极331和第一辅助漏极332电连接的第二辅助源极431和第二辅助漏极432。
本实施例中的第一辅助源漏极和第二辅助源漏极的结合称为双SD技术，一方面，通过将第一辅助源漏极和第二辅助源漏极形成在不同的层以使位于周边区的走线位于不同层，进而可以实现窄边框的效果；另一方面，第二辅助源漏极通过过孔与第一辅助源漏极电连接可以起到减小第一辅助源漏极的电阻的作用。
本公开另一实施例提供一种有机发光二极管显示装置2000，图5为本公开一实施例提供的包括上述任一项阵列基板的有机发光二极管显示装置的示意图。由于上述阵列基板结合了采用金属氧化物材料的薄膜晶体管与采用多晶硅材料的薄膜晶体管，因此该阵列基板包括的薄膜晶体管同时具有迁移率高、充电快以及漏电流低的优势，从而使采用本实施例提供的显示装置具有极佳的用户体验。
例如，该有机发光二极管显示装置可以为包括该显示装置的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件，本实施例不限于此。
有以下几点需要说明：
(1)除非另作定义，本公开实施例以及附图中，同一标号代表同一含义。
(2)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(3)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种阵列基板的制作方法，包括：
在衬底基板上形成第一薄膜晶体管，形成所述第一薄膜晶体管包括：分两次构图工艺分别形成第一源极和第一漏极，与第一辅助源极和第一辅助漏极；
在所述衬底基板上形成第二薄膜晶体管，形成所述第二薄膜晶体管包括：通过一次构图工艺形成第二源极和第二漏极，
其中，所述第一辅助源极、所述第一辅助漏极、所述第二源极以及所述第二漏极在同一次构图工艺中形成；
所述第一源极和所述第一辅助源极在垂直于所述衬底基板的方向上的长度之和大于所述第二源极在垂直于所述衬底基板的方向上的长度，和/或，
所述第一漏极和所述第一辅助漏极在垂直于所述衬底基板的方向上的长度之和大于所述第二漏极在垂直于所述衬底基板的方向上的长度。
2.根据权利要求1所述的阵列基板的制作方法，其中，形成所述第一薄膜晶体管还包括：在形成所述第一源极和所述第一漏极之前形成第一半导体图案；形成所述第二薄膜晶体管还包括：在形成所述第二源极和所述第二漏极之前形成第二半导体图案，所述第一半导体图案在所述衬底基板上的正投影和所述第二半导体图案在所述衬底基板上的正投影不交叠。
3.根据权利要求2所述的阵列基板的制作方法，其中，所述第一半导体图案的材料与所述第二半导体图案的材料不同。
4.根据权利要求2或3所述的阵列基板的制作方法，其中，所述第一半导体图案的材料为多晶硅，所述第二半导体图案的材料为金属氧化物。
5.根据权利要求4所述的阵列基板的制作方法，其中，在形成所述第一源极和所述第一漏极之前还包括：在所述第一半导体图案上形成第一绝缘层；在所述第一绝缘层中形成第一过孔以露出所述第一半导体图案，并对所述第一半导体图案进行高温退火和/或去除所述第一半导体图案表面的氧化层。
6.根据权利要求5所述的阵列基板的制作方法，其中，形成所述第一源极和所述第一漏极的同时还包括：形成第一金属图案。
7.根据权利要求6所述的阵列基板的制作方法，还包括：
在形成有所述第二半导体图案的阵列基板上通过构图工艺在所述第一金属图案和所述第二半导体图案上分别形成第二绝缘图案和第二金属图案的叠层结构，
其中，所述第二绝缘图案位于所述第二金属图案面向所述衬底基板的一侧，且所述第二金属图案在所述衬底基板上的正投影与所述第一金属图案在所述衬底基板上的正投影有交叠，所述第一金属图案与所述第二金属图案之间的距离为1000～1500埃。
8.根据权利要求7所述的阵列基板的制作方法，其中，所述衬底基板为柔性衬底基板，所述制作方法还包括：在形成所述第一半导体图案之前，在所述衬底基板上形成阻挡层；
在所述第一绝缘层中形成第一过孔的同时，在所述第一绝缘层中形成第一凹槽以露出所述阻挡层。
9.根据权利要求8所述的阵列基板的制作方法，其中，形成所述第一辅助源极和所述第一辅助漏极之前包括：在形成有所述第二金属图案的阵列基板上形成第三绝缘层；
在所述第三绝缘层中形成第二过孔和第三过孔以及图案化位于所述第一凹槽中的所述第三绝缘层以形成第二凹槽，其中，所述第一辅助源极和所述第一辅助漏极通过所述第二过孔分别与所述第一源极和所述第一漏极电连接，所述第二源极和所述第二漏极分别通过所述第三过孔与所述第二半导体图案电连接，形成所述第二凹槽包括刻蚀所述第三绝缘层以及部分厚度的所述阻挡层以露出所述阻挡层；或者形成所述第二凹槽包括刻蚀所述第三绝缘层以及所述阻挡层以露出所述衬底基板。
10.根据权利要求9所述的阵列基板的制作方法，其中，形成所述第一辅助源极、所述第一辅助漏极、所述第二源极以及所述第二漏极的同时还包括：形成第三金属图案，所述第三金属图案在所述衬底基板上的正投影与所述第二金属图案在所述衬底基板上的正投影有交叠。
11.根据权利要求10所述的阵列基板的制作方法，还包括：
在形成有所述第三金属图案的阵列基板上形成第四绝缘层；
对所述第四绝缘层图案化以露出所述第一辅助源极、所述第一辅助漏极和所述第二凹槽；
在形成有所述第四绝缘层的阵列基板上形成有机膜层，所述有机膜层填充所述第二凹槽；
在所述有机膜层中形成第四过孔以露出所述第一辅助源极和所述第一辅助漏极；
在所述有机膜层上形成第四金属层；
对所述第四金属层图案化以形成第四金属图案、第二辅助源极和第二辅助漏极，其中所述第四金属图案在所述衬底基板上的正投影与所述第三金属图案在所述衬底基板上的正投影有交叠，所述第二辅助源极和所述第二辅助漏极通过所述第四过孔分别与所述第一辅助源极和所述第一辅助漏极电连接。
12.一种阵列基板，包括：
衬底基板；
位于所述衬底基板上的第一薄膜晶体管，所述第一薄膜晶体管包括第一源极和第一漏极，与第一辅助源极和第一辅助漏极；
位于所述衬底基板上的第二薄膜晶体管，所述第二薄膜晶体管包括第二源极和第二漏极，
其中，所述第一源极和所述第一辅助源极在垂直于所述衬底基板的方向上的长度之和大于所述第二源极在垂直于所述衬底基板的方向上的长度，和/或，
所述第一漏极和所述第一辅助漏极在垂直于所述衬底基板的方向上的长度之和大于所述第二漏极在垂直于所述衬底基板的方向上的长度。
13.根据权利要求12所述的阵列基板，其中，所述第一薄膜晶体管还包括第一半导体图案，所述第二薄膜晶体管还包括第二半导体图案，所述第一半导体图案在所述衬底基板上的正投影与所述第二半导体图案在所述衬底基板上的正投影不交叠。
14.根据权利要求13所述的阵列基板，其中，所述第一半导体图案的材料为多晶硅，所述第二半导体图案的材料为金属氧化物。
15.根据权利要求13所述的阵列基板，其中，所述第一半导体图案远离所述衬底基板的一侧设置有第一绝缘层，所述第一源极和所述第一漏极分别通过所述第一绝缘层包括的第一过孔与所述第一半导体图案电连接，所述阵列基板还包括：
第一金属图案，位于所述第一绝缘层的表面。
16.根据权利要求15所述的阵列基板，还包括：
位于所述第一金属图案远离所述衬底基板的一侧的第二绝缘图案；
位于所述第二绝缘图案远离所述第一金属图案一侧的第二金属图案，所述第二金属图案在所述衬底基板上的正投影与所述第一金属图案在所述衬底基板上的正投影有交叠，且所述第一金属图案与所述第二金属图案之间的距离为1000～1500埃。
17.根据权利要求16所述的阵列基板，还包括：
位于所述第二半导体图案的远离所述衬底基板的一侧的第三绝缘层，所述第三绝缘层包括第二过孔和第三过孔，
其中，所述第一辅助源极和所述第一辅助漏极通过所述第二过孔分别与所述第一源极和所述第一漏极电连接，所述第二源极和所述第二漏极分别通过所述第三过孔与所述第二半导体图案电连接。
18.一种有机发光二极管显示装置，包括权利要求12-17任一项所述的阵列基板。
CN201810336384.2A 2018-04-11 2018-04-11 阵列基板及其制作方法、有机发光二极管显示装置 Active CN108493198B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201810336384.2A CN108493198B (zh) 2018-04-11 2018-04-11 阵列基板及其制作方法、有机发光二极管显示装置
US16/471,911 US11430844B2 (en) 2018-04-11 2018-11-15 Array substrate, manufacturing method thereof, and organic light emitting diode display device
PCT/CN2018/115691 WO2019196410A1 (zh) 2018-04-11 2018-11-15 阵列基板及其制作方法、有机发光二极管显示装置
US17/870,040 US11997883B2 (en) 2018-04-11 2022-07-21 Organic light emitting diode display device
US18/650,181 US20240284709A1 (en) 2018-04-11 2024-04-30 Organic light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810336384.2A CN108493198B (zh) 2018-04-11 2018-04-11 阵列基板及其制作方法、有机发光二极管显示装置

Publications (2)

Publication Number Publication Date
CN108493198A true CN108493198A (zh) 2018-09-04
CN108493198B CN108493198B (zh) 2020-11-24

Family

ID=63316309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810336384.2A Active CN108493198B (zh) 2018-04-11 2018-04-11 阵列基板及其制作方法、有机发光二极管显示装置

Country Status (3)

Country Link
US (3) US11430844B2 (zh)
CN (1) CN108493198B (zh)
WO (1) WO2019196410A1 (zh)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378318A (zh) * 2018-10-15 2019-02-22 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109509775A (zh) * 2018-11-19 2019-03-22 云谷（固安）科技有限公司 一种有机电致发光显示面板及制作方法、显示装置
CN109671763A (zh) * 2018-12-24 2019-04-23 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN109920845A (zh) * 2019-03-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
WO2019196410A1 (zh) * 2018-04-11 2019-10-17 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110752222A (zh) * 2019-10-31 2020-02-04 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN110797356A (zh) * 2019-11-28 2020-02-14 厦门天马微电子有限公司 一种阵列基板及显示装置
CN111081719A (zh) * 2019-12-12 2020-04-28 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
WO2020114485A1 (zh) * 2018-12-07 2020-06-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN112331679A (zh) * 2020-11-05 2021-02-05 湖北长江新型显示产业创新中心有限公司 阵列基板及其制作方法、显示面板和显示装置
CN112530978A (zh) * 2020-12-01 2021-03-19 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112687703A (zh) * 2020-12-24 2021-04-20 武汉华星光电半导体显示技术有限公司 显示面板
CN112863418A (zh) * 2019-11-12 2021-05-28 乐金显示有限公司 发光显示面板
CN113161367A (zh) * 2021-03-04 2021-07-23 长江存储科技有限责任公司 半导体结构及其制作方法
WO2022016679A1 (zh) * 2020-07-21 2022-01-27 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN114203735A (zh) * 2021-12-06 2022-03-18 深圳市华星光电半导体显示技术有限公司 驱动基板及其制作方法、显示面板
CN114203732A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 Ltpo基板及其制作方法、显示面板
CN114203787A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
WO2022082901A1 (zh) * 2020-10-23 2022-04-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114420705A (zh) * 2022-01-10 2022-04-29 深圳市华星光电半导体显示技术有限公司 显示基板、显示基板的制造方法及显示装置
WO2022088365A1 (zh) * 2020-10-30 2022-05-05 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2022111087A1 (zh) * 2020-11-27 2022-06-02 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2022188116A1 (zh) * 2021-03-11 2022-09-15 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
CN115377120A (zh) * 2022-08-09 2022-11-22 武汉华星光电技术有限公司 垂直反相器及半导体器件
WO2023193311A1 (zh) * 2022-04-07 2023-10-12 武汉华星光电半导体显示技术有限公司 显示面板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730277B (zh) * 2018-12-20 2021-06-11 華碩電腦股份有限公司 顯示裝置製造方法
KR20210030542A (ko) * 2019-09-09 2021-03-18 삼성디스플레이 주식회사 표시 장치
KR20210053610A (ko) * 2019-11-04 2021-05-12 엘지디스플레이 주식회사 플렉서블 표시 장치
US11495620B2 (en) * 2019-11-26 2022-11-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, fabrication method thereof, and display device
KR20210130893A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
CN111415969B (zh) * 2020-04-27 2022-04-08 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
US11592882B2 (en) * 2020-06-05 2023-02-28 Dell Products L.P. Variable fin stack
US11973084B2 (en) * 2021-04-12 2024-04-30 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法
CN106920801A (zh) * 2015-12-24 2017-07-04 群创光电股份有限公司 显示装置
CN107302030A (zh) * 2016-04-08 2017-10-27 群创光电股份有限公司 显示设备
CN107403806A (zh) * 2016-05-19 2017-11-28 株式会社日本显示器 显示装置
CN107452757A (zh) * 2017-07-31 2017-12-08 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
US20180076239A1 (en) * 2016-09-14 2018-03-15 Japan Display Inc. Display device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
US10797123B2 (en) * 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same
CN108493198B (zh) 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920801A (zh) * 2015-12-24 2017-07-04 群创光电股份有限公司 显示装置
CN107302030A (zh) * 2016-04-08 2017-10-27 群创光电股份有限公司 显示设备
CN107403806A (zh) * 2016-05-19 2017-11-28 株式会社日本显示器 显示装置
US20180076239A1 (en) * 2016-09-14 2018-03-15 Japan Display Inc. Display device and manufacturing method thereof
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法
CN107452757A (zh) * 2017-07-31 2017-12-08 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11997883B2 (en) 2018-04-11 2024-05-28 Boe Technology Group Co., Ltd. Organic light emitting diode display device
US11430844B2 (en) 2018-04-11 2022-08-30 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and organic light emitting diode display device
WO2019196410A1 (zh) * 2018-04-11 2019-10-17 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109378318B (zh) * 2018-10-15 2020-10-16 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109378318A (zh) * 2018-10-15 2019-02-22 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
WO2020103419A1 (zh) * 2018-11-19 2020-05-28 云谷（固安）科技有限公司 有机电致发光显示面板及其制作方法、显示装置
CN109509775A (zh) * 2018-11-19 2019-03-22 云谷（固安）科技有限公司 一种有机电致发光显示面板及制作方法、显示装置
US11610949B2 (en) 2018-11-19 2023-03-21 Yungu (Gu'an) Technology Co., Ltd. Organic electroluminescence display panel, method for manufacturing the same, and display apparatus
WO2020113776A1 (zh) * 2018-12-04 2020-06-11 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
US10868263B2 (en) 2018-12-04 2020-12-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel and method for manufacturing same
WO2020114485A1 (zh) * 2018-12-07 2020-06-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11362114B2 (en) 2018-12-07 2022-06-14 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same and display device
CN109671763B (zh) * 2018-12-24 2021-02-23 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN109671763A (zh) * 2018-12-24 2019-04-23 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN109920845A (zh) * 2019-03-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110752222A (zh) * 2019-10-31 2020-02-04 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN110752222B (zh) * 2019-10-31 2021-11-26 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN112863418A (zh) * 2019-11-12 2021-05-28 乐金显示有限公司 发光显示面板
CN110797356B (zh) * 2019-11-28 2022-04-01 厦门天马微电子有限公司 一种阵列基板及显示装置
CN110797356A (zh) * 2019-11-28 2020-02-14 厦门天马微电子有限公司 一种阵列基板及显示装置
CN111081719A (zh) * 2019-12-12 2020-04-28 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
WO2022016679A1 (zh) * 2020-07-21 2022-01-27 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
US11997878B2 (en) 2020-07-21 2024-05-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
WO2022082901A1 (zh) * 2020-10-23 2022-04-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
US11923380B2 (en) * 2020-10-23 2024-03-05 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel with LTPO TFT having top-gate oxide TFT and manufacturing method thereof
US20220310669A1 (en) * 2020-10-23 2022-09-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method thereof
WO2022088365A1 (zh) * 2020-10-30 2022-05-05 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112331679A (zh) * 2020-11-05 2021-02-05 湖北长江新型显示产业创新中心有限公司 阵列基板及其制作方法、显示面板和显示装置
WO2022111087A1 (zh) * 2020-11-27 2022-06-02 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112530978A (zh) * 2020-12-01 2021-03-19 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112687703A (zh) * 2020-12-24 2021-04-20 武汉华星光电半导体显示技术有限公司 显示面板
CN112687703B (zh) * 2020-12-24 2023-04-07 武汉华星光电半导体显示技术有限公司 显示面板
CN113161367B (zh) * 2021-03-04 2022-08-19 长江存储科技有限责任公司 半导体结构及其制作方法
CN113161367A (zh) * 2021-03-04 2021-07-23 长江存储科技有限责任公司 半导体结构及其制作方法
WO2022188116A1 (zh) * 2021-03-11 2022-09-15 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
US11937465B2 (en) 2021-03-11 2024-03-19 Boe Technology Group Co., Ltd Array substrate, display panel and display device thereof
CN114203735A (zh) * 2021-12-06 2022-03-18 深圳市华星光电半导体显示技术有限公司 驱动基板及其制作方法、显示面板
CN114203787A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN114203732A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 Ltpo基板及其制作方法、显示面板
CN114420705A (zh) * 2022-01-10 2022-04-29 深圳市华星光电半导体显示技术有限公司 显示基板、显示基板的制造方法及显示装置
WO2023193311A1 (zh) * 2022-04-07 2023-10-12 武汉华星光电半导体显示技术有限公司 显示面板
CN115377120A (zh) * 2022-08-09 2022-11-22 武汉华星光电技术有限公司 垂直反相器及半导体器件

Also Published As

Publication number Publication date
CN108493198B (zh) 2020-11-24
US20240284709A1 (en) 2024-08-22
US11997883B2 (en) 2024-05-28
WO2019196410A1 (zh) 2019-10-17
US20210408190A1 (en) 2021-12-30
US11430844B2 (en) 2022-08-30
US20220359636A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
CN108493198A (zh) 阵列基板及其制作方法、有机发光二极管显示装置
CN108376672B (zh) 阵列基板及其制备方法，以及显示装置
CN104183600B (zh) 柔性显示装置及其制造方法
CN104637925B (zh) 用于显示面板的阵列基板及其制造方法
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN104681581B (zh) 显示装置的显示面板
CN104134671B (zh) 薄膜晶体管阵列基板及其制造方法
CN108231795A (zh) 阵列基板、制作方法、显示面板及显示装置
CN102403311B (zh) 阵列基板及其制造方法和液晶显示器
KR101451403B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104218019B (zh) 薄膜晶体管阵列基板及其制造方法
WO2016119344A1 (zh) 阵列基板及其制造方法和显示面板
CN108281468A (zh) 一种显示基板的制造方法、显示基板、显示装置
CN106876416A (zh) 静电放电单元、阵列基板和显示面板
US10340392B2 (en) Semiconductor device including mark portion and production method for same
CN104835420B (zh) 显示装置及其制造方法
CN108027541A (zh) 薄膜晶体管基板及其制造方法
CN107850963A (zh) 具有触摸面板的显示装置以及其制造方法
CN108010850A (zh) 薄膜晶体管及其制作方法、tft基板
CN107851668A (zh) 半导体装置及其制造方法
CN106575062B (zh) 有源矩阵基板及其制造方法
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN102914927B (zh) 一种阵列基板和制造阵列基板的方法
TW200528812A (en) Interconnect structure for TFT-array substrate and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant