CN110634793A - 一种阵列基板及其制备方法、显示面板 - Google Patents

一种阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN110634793A
CN110634793A CN201910917664.7A CN201910917664A CN110634793A CN 110634793 A CN110634793 A CN 110634793A CN 201910917664 A CN201910917664 A CN 201910917664A CN 110634793 A CN110634793 A CN 110634793A
Authority
CN
China
Prior art keywords
layer
drain electrode
electrode layer
source
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910917664.7A
Other languages
English (en)
Inventor
丁小琪
黄鹏
崔国意
高涛
贾立
李泽亮
刘珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910917664.7A priority Critical patent/CN110634793A/zh
Publication of CN110634793A publication Critical patent/CN110634793A/zh
Priority to US17/007,477 priority patent/US20210098503A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

本申请公开了一种阵列基板及其制备方法、显示面板，用以避免氧化物有源层出现断裂，提高产品良率。阵列基板制备方法包括：在衬底基板之上形成第一有源层和第一栅极层，形成第二有源层和第二栅极层；形成暴露第一有源层的第一过孔和第二过孔，对第一有源层进行缓冲氧化物刻蚀工艺；形成第一源漏电极层，第一源漏电极层包括：通过第一过孔与第一有源层接触的第一源极层以及通过第二过孔与第一有源层接触的第一漏极层；形成暴露第二有源层的第三过孔和第四过孔；形成第二源漏电极层，第二源漏电极层包括：通过第三过孔与第二有源层接触的第二源极层以及通过第四过孔与第二有源层接触的第二漏极层，第二源极层或第二漏极层与第一源漏电极层电连接。

Description

一种阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)薄膜晶体管(Thin Film Transistor，TFT)技术结合了低温多晶硅(Low Temperature Poly-silicon，LTPS)电子迁移率和稳定性较高的优点，以及氧化物(Oxide)的TFT均一性好、漏电少的优点，被认为是一种可以降低移动设备功耗的新技术，相同的耗电量LTPO显示产品能实现更大的画面，更符合大尺寸全面屏的趋势。
现有技术中的LTPO的制备工艺为：先进行暴露铟镓锌氧化物(Indium GalliumZinc Oxide，IGZO)有源层的孔的刻蚀，之后在形成金属层作为Oxide TFT的源漏极层，之后再进行暴露低温多晶硅有源层的过孔的刻蚀，并完成缓冲氧化物刻蚀(Buffered OxideEtch，BOE)工艺，之后形成LTPS TFT的源漏电极层，并将LTPS TFT的源漏电极层与OxideTFT的源漏极层进行搭接。但由于BOE工艺中需要使用BOE刻蚀液，即便过孔区域的IGZO有源层被金属层覆盖，但由于金属层覆盖效果不佳，BOE刻蚀液仍会渗到IGZO有源层，导致IGZO断裂(Crack)，导致TFT器件失效。
综上，现有技术LTPO的制备工艺中，氧化物有源层容易受到BOE刻蚀液的影响出现Crack，导致TFT器件失效，极大的影响了产品良率。
发明内容
本申请实施例提供了一种阵列基板的及其制备方法、显示面板，用以避免氧化物有源层出现断裂，提高产品良率。
本申请实施例提供的一种阵列基板的制备方法，所述方法包括：
在衬底基板之上形成低温多晶硅薄膜晶体管的第一有源层和第一栅极层，以及形成氧化物薄膜晶体管的第二有源层和第二栅极层；
形成暴露所述第一有源层的第一过孔和第二过孔，并且在所述第一过孔和所述第二过孔对所述第一有源层进行缓冲氧化物刻蚀工艺；
形成所述低温多晶硅薄膜晶体管的第一源漏电极层，其中，所述第一源漏电极层包括：通过所述第一过孔与所述第一有源层接触的第一源极层，以及通过所述第二过孔与所述第一有源层接触的第一漏极层；
形成暴露所述第二有源层的第三过孔和第四过孔；
形成所述氧化物薄膜晶体管的第二源漏电极层，其中，所述第二源漏电极层包括：通过所述第三过孔与所述第二有源层接触的第二源极层，以及通过所述第四过孔与所述第二有源层接触的第二漏极层，所述第二源极层或所述第二漏极层与所述第一源漏电极层电连接。
本申请实施例提供的阵列基板的制备方法，先形成暴露低温多晶硅薄膜晶体管的第一有源层的过孔，并进行缓冲氧化物刻蚀(Buffered Oxide Etch，BOE)工艺，之后在形成暴露氧化物薄膜晶体管的第二有源层的过孔，即在形成暴露氧化物薄膜晶体管的有源层的过孔之后不需要再进行BOE工艺，BOE刻蚀液不会腐蚀氧化物有源层，从而可以避免出现氧化物有源层断裂，提高产品制备良率。
可选地，在衬底基板之上形成低温多晶硅薄膜晶体管的第一有源层和第一栅极层，以及形成氧化物薄膜晶体管的第二有源层和第二栅极层，具体包括：
在衬底基板之上依次形成所述第一有源层的图案、第一栅绝缘层、所述第一栅极层的图案、以及第一层间绝缘层；
在所述第一层间绝缘层之上依次形成所述第二有源层的图案、第二栅绝缘层的图案、所述第二栅极层的图案、以及第二层间绝缘层。
可选地，形成暴露所述第一有源层的第一过孔和第二过孔，具体包括：
在所述第二层间绝缘层、所述第一层间绝缘层以及所述第一栅绝缘层中形成暴露所述第一有源层的第一过孔和第二过孔。
可选地，形成所述第一源漏电极层之后，所述方法还包括：
整面沉积保护层；
在所述保护层之上形成第一平坦化层。
可选地，形成暴露所述第二有源层的第三过孔和第四过孔，具体包括：
在所述第一平坦化层、所述保护层以及所述第二层间绝缘层中形成暴露所述第二有源层的所述第三过孔和所述第四过孔。
可选地，形成暴露所述第二有源层的第三过孔和第四过孔的同时，该方法还包括：
在所述第一平坦化层和所述保护层中形成暴露所述第一源漏电极层的第五过孔和第六过孔。
本申请实施例提供的阵列基板制备方法，在形成暴露第二有源层的同时，形成暴露第一源漏电极层的过孔，从而便于后续第一源漏电极层和第二源漏电极层进行电连接，并且，由于先形成第一源漏电极层，在形成第一平坦化层之后，可以仅通过一道Mask和刻蚀工艺形成贯穿第一平坦化层、保护层以及第二ILD暴露第二有源层的第三过孔和第四过孔，以及形成贯穿第一平坦化层和保护层暴露第一源漏电极层的第五过孔和第六过孔，后续再形成与第一源漏电极层电连接的第二源漏电极层，而现有技术先形成暴露氧化物薄膜晶体管有源层的过孔，再形成与氧化物有源层接触的保护金属层，之后先在第一平坦化层上形成过孔，再在保护层上形成过孔，因此，相比于现有技术本申请仅通过一道掩膜板(Mask)和刻蚀工艺形成第三过孔、第四过孔、第五过孔以及第六过孔，还可以减化阵列基板制备工艺流程，可以节省两道掩膜板，节省成本。
可选地，形成所述第二源漏电极层，具体包括：
形成通过所述第三过孔与所述第二有源层接触的所述第二源极层，以及形成和通过所述第四过孔与所述第二有源层接触的所述第二漏极层，以及形成通过所述第六过孔与所述第一源漏电极层接触的连接引线层，所述第二源极层或所述第二漏极层延伸通过所述第五过孔与所述第一源漏电极层接触。
本申请实施例提供的阵列基板的制备方法，在形成第二源漏电极层的同时便可以实现第二源漏电极层与第一源漏电极层电连接，以及实现电致发光器件与第一源漏电极层电连接，即通过两层电极层便可以实现第一源漏电极层与第二源漏电极层电连接以及电致发光器件与第一源漏电极层电连接，可以简化阵列基板制备工艺流程，相比于现有技术需要先形成与第二有源层接触的保护金属层，再形成与保护金属层电连接且与第一有源层接触的第一源漏电极层，之后再形成第一源漏电极层与电致发光器件电连接的连接引线层，本申请实施例提供的阵列基板制备方法可以节省一道掩膜板，节省成本。
本申请实施例提供的一种阵列基板，采用本申请实施例提供的上述阵列基板的制备方法制得；
所述阵列基板包括：所述低温多晶硅薄膜晶体管以及与所述低温多晶硅薄膜晶体管电连接的所述氧化物薄膜晶体管；
所述低温多晶硅薄膜晶体管包括：所述第一有源层、所述第一栅极层、以及所述第一源漏电极层，所述第一源漏电极层包括：通过第一过孔与所述第一有源层接触的所述第一源极层，以及通过第二过孔与所述第一有源层接触的所述第一漏极层；
所述氧化物薄膜晶体管包括：所述第二有源层、所述第二栅极层、以及所述第二源漏极层，所述第二源漏极层包括：所述通过第三过孔与所述第二有源层接触的所述第二源极层，以及通过第四过孔与所述第二有源层接触的所述第二漏极层，所述第二源极层或第二漏极层与所述第一源漏电极层电连接。
本申请实施例提供的阵列基板采用上述阵列基板制备方法制得，先形成暴露低温多晶硅薄膜晶体管的第一有源层的过孔，并进行BOE工艺，之后在形成暴露氧化物薄膜晶体管的第二有源层的过孔，即在形成暴露氧化物薄膜晶体管的有源层的过孔之后不需要再进行BOE工艺，BOE刻蚀液不会腐蚀氧化物有源层，从而可以避免出现氧化物有源层断裂，提高产品良率。
可选地，所述阵列基板还包括：位于所述第一源漏电极层之上的保护层，位于所述保护层之上的第一平坦化层，以及与所述第二源漏电极层同层设置的连接引线层，所述保护层和所述第一平坦化层中包括暴露所述第一源漏电极层的第五过孔和第六过孔，所述第二源极层或所述第二漏极层延伸通过所述第五过孔与所述第一源漏电极层接触，所述连接引线层通过所述第六过孔与所述第一源漏电极层接触。
本申请实施例提供的阵列基板，在形成第二源漏电极层的同时便可以实现第二源漏电极层与第一源漏电极层电连接，以及实现电致发光器件与第一源漏电极层电连接，即通过两层电极层便可以实现第一源漏电极层与第二源漏电极层电连接以及电致发光器件与第一源漏电极层电连接，可以简化阵列基板制备工艺流程，相比于现有技术需要先形成与第二有源层接触的保护金属层，再形成与保护金属层电连接且与第一有源层接触的第一源漏电极层，之后再形成第一源漏电极层与电致发光器件电连接的连接引线层，本申请可以节省一道掩膜板，节省成本。
本申请实施例提供的一种显示面板，包括本申请实施例提供的上述阵列基板。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种阵列基板的制备方法的示意图；
图2a、图2b、图2c、图2d、图2e、图2f为本申请实施例提供的另一种阵列基板的制备方法的示意图；
图3为本申请实施例提供的又一种阵列基板的制备方法的制得的阵列基板的结构示意图。
具体实施方式
本申请实施例提供了一种阵列基板的制备方法，如图1所示，所述方法包括：
S101、在衬底基板之上形成低温多晶薄膜晶体管的第一有源层和第一栅极层，以及形成氧化物薄膜晶体管的第二有源层和第二栅极层；
S102、形成暴露所述第一有源层的第一过孔和第二过孔，并且在所述第一过孔和所述第二过孔对所述第一有源层进行缓冲氧化物刻蚀工艺；
S103、形成所述低温多晶硅薄膜晶体管的第一源漏电极层，其中，所述第一源漏电极层包括：通过所述第一过孔与所述第一有源层接触的第一源极层，以及通过所述第二过孔与所述第一有源层接触的第一漏极层；
S104、形成暴露所述第二有源层的第三过孔和第四过孔；
S105、形成所述氧化物薄膜晶体管的第二源漏电极层，其中，所述第二源漏电极层包括：通过所述第三过孔与所述第二有源层接触的第二源极层，以及通过所述第四过孔与所述第二有源层接触的第二漏极层，所述第二源极层或所述第二漏极层与所述第一源漏电极层电连接。
本申请实施例提供的阵列基板的制备方法，先形成暴露低温多晶硅薄膜晶体管的第一有源层的过孔，并进行缓冲氧化物刻蚀(Buffered Oxide Etch，BOE)工艺，之后在形成暴露氧化物薄膜晶体管的第二有源层的过孔，即在形成暴露氧化物薄膜晶体管的有源层的过孔之后不需要再进行BOE工艺，BOE刻蚀液不会腐蚀氧化物有源层，从而可以避免出现氧化物有源层断裂，提高产品制备良率。
可选地，步骤S101在衬底基板之上形成低温多晶硅薄膜晶体管的第一有源层和第一栅极层，以及形成氧化物薄膜晶体管的第二有源层和第二栅极层，具体包括：
在衬底基板之上依次形成所述第一有源层的图案、第一栅绝缘层(GateInsulator，GI)、所述第一栅极层的图案、以及第一层间绝缘层(Interlayer Dielectric，ILD)；
在所述第一ILD之上依次形成所述第二有源层的图案、第二GI的图案、所述第二栅极层的图案、以及第二ILD。
本申请实施例提供的阵列基板的制备方法，先形成低温多晶硅薄膜晶体管的第一有源层、第一栅极层，之后再形成氧化物薄膜晶体管的第二有源层、第二栅极层。具体实施时，衬底基板例如可以是玻璃基板，可以使得第一有源层和第二有源层之间互不交叠，第二栅绝缘层的图案覆盖部分第二有源层的图案，分别形成第二栅绝缘层的图案和第二栅极层的图案的同时，可以在第一有源层的区域之上分别形成第二栅绝缘层的图案和电容电极层的图案。
可选地，步骤S102形成暴露所述第一有源层的第一过孔和第二过孔，具体包括：
在所述第二ILD、所述第一层间绝缘层以及所述第一GI中形成暴露所述第一有源层的第一过孔和第二过孔。
可选地，第一有源层包括低温多晶硅(P-Si)区域以及源漏极接触区，源漏极接触区包括分别位于低温多晶硅区域两侧的源极接触区和漏极接触区，第一过孔暴露源极接触区，第二过孔暴露漏极接触区。
可选地，第二有源层的材料包括：铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。
可选地，在形成第一有源层之前，该方法还包括在衬底基板之上形成聚酰亚胺(Polyimide，PI)层、第一缓冲层(buffer)以及第二buffer。
可选地，在形成第一ILD之后，所述方法还包括：在所述第一ILD之上形成第三buffer。
当需要形成第三buffer时，形成暴露所述第一有源层的第一过孔和第二过孔，具体包括：
在第二ILD、第三buffer、第一ILD以及第一GI中形成暴露第一有源层的第一过孔和第二过孔。
可选地，步骤S103形成所述第一源漏电极层之后，所述方法还包括：
整面沉积保护层(PVX)；
在所述PVX之上形成第一平坦化层(Planarization，PLN)。
可选地，步骤S104形成暴露所述第二有源层的第三过孔和第四过孔，具体包括：
在所述PLN、所述PVX以及所述第二ILD中形成暴露所述第二有源层的所述第三过孔和所述第四过孔。
可选地，形成暴露所述第二有源层的第三过孔和第四过孔的同时，该方法还包括：
在所述PLN和所述PVX中形成暴露所述第一源漏电极层的第五过孔和第六过孔。
本申请实施例提供的阵列基板制备方法，在形成暴露第二有源层的同时，形成暴露第一源漏电极层的过孔，从而便于后续第一源漏电极层和第二源漏电极层进行电连接，并且，由于先形成第一源漏电极层，在形成第一平坦化层之后，可以仅通过一道Mask和刻蚀工艺形成贯穿第一平坦化层、保护层以及第二ILD暴露第二有源层的第三过孔和第四过孔，以及形成贯穿第一平坦化层和保护层暴露第一源漏电极层的第五过孔和第六过孔，后续再形成与第一源漏电极层电连接的第二源漏电极层，而现有技术先形成暴露氧化物薄膜晶体管有源层的过孔，再形成与氧化物有源层接触的保护金属层，之后先在第一平坦化层上形成过孔，再在保护层上形成过孔，因此，相比于现有技术本申请仅通过一道掩膜板(Mask)和刻蚀工艺形成第三过孔、第四过孔、第五过孔以及第六过孔，可以减化阵列基板制备工艺流程，节省两道Mask，节省成本。
可选地，步骤S105形成所述第二源漏电极层，具体包括：
形成通过所述第三过孔与所述第二有源层接触的所述第二源极层，形成和通过所述第四过孔与所述第二有源层接触的所述第二漏极层，以及形成通过所述第六过孔与所述第一源漏电极层接触的连接引线层，所述第二源极层或所述第二漏极层延伸通过所述第五过孔与所述第一源漏电极层接触。
需要说明的是，采用本申请实施例提供的阵列基板制备方法制得的阵列基板例如可以应用于电致发光显示产品，利用薄膜晶体管驱动电致发光器件发光，连接引线层后续可作为电致发光器件的电极与薄膜晶体管之间连接的连接引线。
本申请实施例提供的阵列基板的制备方法，在形成第二源漏电极层的同时便可以实现第二源漏电极层与第一源漏电极层电连接，以及实现电致发光器件与第一源漏电极层电连接，即通过两层电极层便可以实现第一源漏电极层与第二源漏电极层电连接以及电致发光器件与第一源漏电极层电连接，可以简化阵列基板制备工艺流程，相比于现有技术需要先形成与第二有源层接触的保护金属层，再形成与保护金属层电连接且与第一有源层接触的第一源漏电极层，之后再形成第一源漏电极层与电致发光器件电连接的连接引线层，本申请实施例提供的阵列基板制备方法可以节省一道mask，节省成本。
本申请实施例提供的阵列基板的制备方法，仅通过一道掩膜板(Mask)和刻蚀工艺形成第三过孔、第四过孔、第五过孔以及第六过孔，可以节省两道mask，并且通过两层电极层便可以实现第一源漏电极层与第二源漏电极层电连接以及电致发光器件与第一源漏电极层电连接，可以节省一道mask，因此，相比于现有技术，本申请实施例提供的阵列基板的制备方法可以节省三道mask。
接下来，以先形成低温多晶硅的第一有源层、第一栅极层，之后再形成氧化物薄膜晶体管的第二有源层、第二栅极层为例，对本申请实施例提供的阵列基板的制备方法进行举例说明。阵列基板制备方法包括如下步骤：
S201、如图2a所示，在玻璃基板1上依次形成PI层2、第一buffer3、第二buffer4、第一有源层的图案、第一GI6、第一栅极层7的图案、第一ILD8、第三buffer9、第二有源层10的图案、第二GI11的图案、第二栅极层12的图案、第二ILD13；
其中，第一有源层包括：低温多晶硅半导体区5、源极接触区14和漏极接触区15；在形成氧化物薄膜晶体管的第二GI11的同时，在低温多晶硅薄膜晶体管的区域之上形成第二GI的图案，在形成氧化物薄膜晶体管的第二栅极层12的图案的同时，在低温多晶硅薄膜晶体管的区域之上形成电极层16的图案，该电极层可作为电容的电极层；
S202、如图2b所示，在第二ILD13、第三buffer9、第一ILD8以及第一GI6中形成暴露源极接触区14的第一过孔17，以及在第二ILD13、第三buffer9、第一ILD8以及第一GI6中形成暴露漏极接触区15的第二过孔18；
S203、如图2c所示，形成通过第一过孔17与源极接触区14接触的第一源极层19的图案，以及形成通过第二过孔18与漏极接触区15接触的第一漏极层20的图案；
S204、如图2d所示，整面沉积PVX21，并在PVX21之上形成PLN22；
S205、如图2e所示，在PLN22、PVX21以及第二ILD13中形成暴露第二有源层10的所述第三过孔23和所述第四过孔24，以及在PLN22、PVX21中形成暴露第一漏极层20的第五过孔25，以及在PLN22、PVX21中形成暴露第一源极层19的第六过孔26；
S206、如图2f所示，形成通过第三过孔23与第二有源层10接触、且通过第五过孔25与第一漏极层20接触的第二源极层27的图案，形成通过第四过孔24与第二有源层10接触的第二漏极层28的图案，以及形成通过第六过孔26与所述第一源极层19接触的连接引线层29的图案。
在形成第二源漏电极层之后，如图3所示，该方法还包括：
形成第二平坦化层30；
在所述平坦化层30之上形成暴露所述连接引线层29的第七过孔31；
形成阳极层32的图案，所述阳极层32通过所述第七过孔31与所述连接引线层29接触；
依次形成像素定义层33、隔垫物层34、发光功能层35以及阴极层36。
基于同一发明构思，本申请实施例还提供了一种阵列基板，所述阵列基板采用本申请实施例提供的上述阵列基板的制备方法制得；
所述阵列基板包括：所述低温多晶硅薄膜晶体管以及与所述低温多晶硅薄膜晶体管电连接的所述氧化物薄膜晶体管；
所述低温多晶硅薄膜晶体管包括：所述第一有源层、所述第一栅极层、以及所述第一源漏电极层，所述第一源漏电极层包括：通过第一过孔与所述第一有源层接触的所述第一源极层，以及通过第二过孔与所述第一有源层接触的所述第一漏极层；
所述氧化物薄膜晶体管包括：所述第二有源层、所述第二栅极层、以及所述第二源漏极层，所述第二源漏极层包括：所述通过第三过孔与所述第二有源层接触的所述第二源极层，以及通过第四过孔与所述第二有源层接触的所述第二漏极层，所述第二源极层或第二漏极层与所述第一源漏电极层电连接。
本申请实施例提供的阵列基板采用上述阵列基板制备方法制得，先形成暴露低温多晶硅薄膜晶体管的第一有源层的过孔，并进行BOE工艺，之后在形成暴露氧化物薄膜晶体管的第二有源层的过孔，即在形成暴露氧化物薄膜晶体管的有源层的过孔之后不需要再进行BOE工艺，BOE刻蚀液不会腐蚀氧化物有源层，从而可以避免出现氧化物有源层断裂，提高产品良率。
可选地，如图2f所示，阵列基板还包括：玻璃基板1、PI层2、第一buffer3、第二buffer4；低温多晶硅薄膜晶体管以及氧化物薄膜晶体管位于第二buffer4之上；
低温多晶硅薄膜晶体管包括：第一有源层、第一GI6、第一栅极层7、第一ILD8、第一源极层19以及第一漏极层20；
第一ILD8之上还设置有第三buffer9，氧化物薄膜晶体管位于第三buffer9之上；
氧化物薄膜晶体管包括：第二有源层10、第二GI11、第二栅极层12、第二ILD13、第二源极层27以及第二漏极层28；第二有源层与第一有源层之间互不交叠；
阵列基板还包括：位于第一源漏电极层之上的PVX21以及位于PVX21之上的PLN22；
第一有源层包括：低温多晶硅半导体区5、源极接触区14和漏极接触区15；第一过孔以及第二过孔贯穿第二ILD13、第三buffer9、第一ILD8以及第一GI6，第一源极层19通过第一过孔与源极接触区14接触，第一漏极层20通过第二过孔与漏极接触区15接触；
第三过孔23以及第四过孔24贯穿PLN22、PVX21以及第二ILD13，第二源极层27通过第三过孔23与第二有源层10接触，第二漏极层28通过第四过孔24与第二有源层10接触。
可选地，所述阵列基板还包括：位于所述第一源漏电极层之上的PVX，位于所述PVX之上的PLN，以及与所述第二源漏电极层同层设置的连接引线层，所述PVX和所述PLN中包括暴露所述第一源漏电极层的第五过孔和第六过孔，所述第二源极层或所述第二漏极层延伸通过所述第五过孔与所述第一源漏电极层接触，所述连接引线层通过所述第六过孔与所述第一源漏电极层接触。
如图2f所示，PVX21和PLN22中包括暴露所述第一漏极层20的第五过孔25以及暴露所述第一源极层19的第五过孔26，第二源极层27延伸通过第五过孔25与第一漏极层20接触，连接引线层29通过第六过孔26与第一源极层19接触。
本申请实施例提供的阵列基板，在形成第二源漏电极层的同时便可以实现第二源漏电极层与第一源漏电极层电连接，以及实现电致发光器件与第一源漏电极层电连接，即通过两层电极层便可以实现第一源漏电极层与第二源漏电极层电连接以及电致发光器件与第一源漏电极层电连接，可以简化阵列基板制备工艺流程，相比于现有技术需要先形成与第二有源层接触的保护金属层，再形成与保护金属层电连接且与第一有源层接触的第一源漏电极层，之后再形成第一源漏电极层与电致发光器件电连接的连接引线层，本申请可以节省一道mask，节省成本。
可选地，如图3所示，阵列基板还包括：电极引线层29，位于所述第二绝缘层之上的第二平坦化层30、阳极层32、像素定义层33、隔垫物层34、发光功能层35以及阴极层36；电极引线层29与第二源漏极层同层设置，且通过贯穿PLN22以及PVX19的第六过孔与第一源极层19接触，阳极层32通过贯穿第二平坦化层30的第七过孔与电极引线层29接触；
本申请实施例提供的一种显示面板，包括本申请实施例提供的上述阵列基板。
本申请实施例提供的显示面板例如可以是电致发光显示面板，电致发光显示面板例如可以是有机发光二极管显示面板。
综上所述，本申请实施例提供的阵列基板及其制备方法、显示面板，先形成暴露低温多晶硅薄膜晶体管的第一有源层的过孔，并进行BOE工艺，之后在形成暴露氧化物薄膜晶体管的第二有源层的过孔，即在形成暴露氧化物薄膜晶体管的有源层的过孔之后不需要再进行BOE工艺，BOE刻蚀液不会腐蚀氧化物有源层，从而可以避免出现氧化物有源层断裂，提高产品制备良率。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，所述方法包括：
在衬底基板之上形成低温多晶硅薄膜晶体管的第一有源层和第一栅极层，以及形成氧化物薄膜晶体管的第二有源层和第二栅极层；
形成暴露所述第一有源层的第一过孔和第二过孔，并且在所述第一过孔和所述第二过孔对所述第一有源层进行缓冲氧化物刻蚀工艺；
形成所述低温多晶硅薄膜晶体管的第一源漏电极层，其中，所述第一源漏电极层包括：通过所述第一过孔与所述第一有源层接触的第一源极层，以及通过所述第二过孔与所述第一有源层接触的第一漏极层；
形成暴露所述第二有源层的第三过孔和第四过孔；
形成所述氧化物薄膜晶体管的第二源漏电极层，其中，所述第二源漏电极层包括：通过所述第三过孔与所述第二有源层接触的第二源极层，以及通过所述第四过孔与所述第二有源层接触的第二漏极层，所述第二源极层或所述第二漏极层与所述第一源漏电极层电连接。
2.根据权利要求1所述的方法，其特征在于，在衬底基板之上形成低温多晶硅薄膜晶体管的第一有源层和第一栅极层，以及形成氧化物薄膜晶体管的第二有源层和第二栅极层，具体包括：
在衬底基板之上依次形成所述第一有源层的图案、第一栅绝缘层、所述第一栅极层的图案、以及第一层间绝缘层；
在所述第一层间绝缘层之上依次形成所述第二有源层的图案、第二栅绝缘层的图案、所述第二栅极层的图案、以及第二层间绝缘层。
3.根据权利要求2所述的方法，其特征在于，形成暴露所述第一有源层的第一过孔和第二过孔，具体包括：
在所述第二层间绝缘层、所述第一层间绝缘层以及所述第一栅绝缘层中形成暴露所述第一有源层的第一过孔和第二过孔。
4.根据权利要求2所述的方法，其特征在于，形成所述第一源漏电极层之后，所述方法还包括：
整面沉积保护层；
在所述保护层之上形成第一平坦化层。
5.根据权利要求4所述的方法，其特征在于，形成暴露所述第二有源层的第三过孔和第四过孔，具体包括：
在所述第一平坦化层、所述保护层以及所述第二层间绝缘层中形成暴露所述第二有源层的所述第三过孔和所述第四过孔。
6.根据权利要求5所述的方法，其特征在于，形成暴露所述第二有源层的第三过孔和第四过孔的同时，该方法还包括：
在所述第一平坦化层和所述保护层中形成暴露所述第一源漏电极层的第五过孔和第六过孔。
7.根据权利要求6所述的方法，其特征在于，形成所述第二源漏电极层，具体包括：
形成通过所述第三过孔与所述第二有源层接触的所述第二源极层，形成和通过所述第四过孔与所述第二有源层接触的所述第二漏极层，以及形成通过所述第六过孔与所述第一源漏电极层接触的连接引线层，所述第二源极层或所述第二漏极层延伸通过所述第五过孔与所述第一源漏电极层接触。
8.一种阵列基板，其特征在于，采用权利要求1～7任一项所述的阵列基板的制备方法制得；
所述阵列基板包括：所述低温多晶硅薄膜晶体管以及与所述低温多晶硅薄膜晶体管电连接的所述氧化物薄膜晶体管；
所述低温多晶硅薄膜晶体管包括：所述第一有源层、所述第一栅极层、以及所述第一源漏电极层，所述第一源漏电极层包括：通过第一过孔与所述第一有源层接触的所述第一源极层，以及通过第二过孔与所述第一有源层接触的所述第一漏极层；
所述氧化物薄膜晶体管包括：所述第二有源层、所述第二栅极层、以及所述第二源漏极层，所述第二源漏极层包括：所述通过第三过孔与所述第二有源层接触的所述第二源极层，以及通过第四过孔与所述第二有源层接触的所述第二漏极层，所述第二源极层或第二漏极层与所述第一源漏电极层电连接。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述第一源漏电极层之上的保护层，位于所述保护层之上的第一平坦化层，以及与所述第二源漏电极层同层设置的连接引线层，所述保护层和所述第一平坦化层中包括暴露所述第一源漏电极层的第五过孔和第六过孔，所述第二源极层或所述第二漏极层延伸通过所述第五过孔与所述第一源漏电极层接触，所述连接引线层通过所述第六过孔与所述第一源漏电极层接触。
10.一种显示面板，其特征在于，包括权利要求8或9所述的阵列基板。
CN201910917664.7A 2019-09-26 2019-09-26 一种阵列基板及其制备方法、显示面板 Pending CN110634793A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910917664.7A CN110634793A (zh) 2019-09-26 2019-09-26 一种阵列基板及其制备方法、显示面板
US17/007,477 US20210098503A1 (en) 2019-09-26 2020-08-31 Array substrate, preparation method thereof and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910917664.7A CN110634793A (zh) 2019-09-26 2019-09-26 一种阵列基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN110634793A true CN110634793A (zh) 2019-12-31

Family

ID=68974504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910917664.7A Pending CN110634793A (zh) 2019-09-26 2019-09-26 一种阵列基板及其制备方法、显示面板

Country Status (2)

Country Link
US (1) US20210098503A1 (zh)
CN (1) CN110634793A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289813A (zh) * 2020-10-29 2021-01-29 湖北长江新型显示产业创新中心有限公司 阵列基板、显示面板及显示装置
CN113782544A (zh) * 2021-08-09 2021-12-10 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN113809102A (zh) * 2021-11-03 2021-12-17 合肥维信诺科技有限公司 阵列基板、阵列基板的制作方法、显示面板及显示装置
WO2022236798A1 (zh) * 2021-05-14 2022-11-17 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN112310122B (zh) * 2020-10-23 2024-01-30 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589272A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN205264704U (zh) * 2016-01-04 2016-05-25 京东方科技集团股份有限公司 显示基板及显示装置
CN106098699A (zh) * 2016-06-23 2016-11-09 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及其制作方法
CN107464828A (zh) * 2017-07-10 2017-12-12 武汉天马微电子有限公司 Oled显示面板及显示装置
CN107703687A (zh) * 2017-09-27 2018-02-16 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及反射式液晶显示器
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
CN108493198A (zh) * 2018-04-11 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN108878673A (zh) * 2017-05-10 2018-11-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN109037235A (zh) * 2018-07-20 2018-12-18 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US10211235B2 (en) * 2016-09-14 2019-02-19 Japan Display Inc. Display device and manufacturing method thereof
CN109671720A (zh) * 2018-12-07 2019-04-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109712993A (zh) * 2019-01-02 2019-05-03 南京中电熊猫平板显示科技有限公司 阵列基板及制造方法及显示装置
CN208848909U (zh) * 2018-10-17 2019-05-10 京东方科技集团股份有限公司 阵列基板及包括该阵列基板的显示装置
US20190214447A1 (en) * 2018-01-11 2019-07-11 Applied Materials, Inc. Thin film transistor with small storage capacitor with metal oxide switch

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205264704U (zh) * 2016-01-04 2016-05-25 京东方科技集团股份有限公司 显示基板及显示装置
CN105589272A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN106098699A (zh) * 2016-06-23 2016-11-09 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及其制作方法
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
US10211235B2 (en) * 2016-09-14 2019-02-19 Japan Display Inc. Display device and manufacturing method thereof
CN108878673A (zh) * 2017-05-10 2018-11-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN107464828A (zh) * 2017-07-10 2017-12-12 武汉天马微电子有限公司 Oled显示面板及显示装置
CN107703687A (zh) * 2017-09-27 2018-02-16 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及反射式液晶显示器
US20190214447A1 (en) * 2018-01-11 2019-07-11 Applied Materials, Inc. Thin film transistor with small storage capacitor with metal oxide switch
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
CN108493198A (zh) * 2018-04-11 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109037235A (zh) * 2018-07-20 2018-12-18 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN208848909U (zh) * 2018-10-17 2019-05-10 京东方科技集团股份有限公司 阵列基板及包括该阵列基板的显示装置
CN109671720A (zh) * 2018-12-07 2019-04-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109712993A (zh) * 2019-01-02 2019-05-03 南京中电熊猫平板显示科技有限公司 阵列基板及制造方法及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310122B (zh) * 2020-10-23 2024-01-30 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112289813A (zh) * 2020-10-29 2021-01-29 湖北长江新型显示产业创新中心有限公司 阵列基板、显示面板及显示装置
WO2022236798A1 (zh) * 2021-05-14 2022-11-17 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN113782544A (zh) * 2021-08-09 2021-12-10 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN113782544B (zh) * 2021-08-09 2023-10-31 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN113809102A (zh) * 2021-11-03 2021-12-17 合肥维信诺科技有限公司 阵列基板、阵列基板的制作方法、显示面板及显示装置

Also Published As

Publication number Publication date
US20210098503A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
CN109216374B (zh) 显示装置及其制造方法
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN110634793A (zh) 一种阵列基板及其制备方法、显示面板
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
US9627461B2 (en) Array substrate, its manufacturing method and display device
CN108598089B (zh) Tft基板的制作方法及tft基板
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106935597B (zh) 一种阵列基板及其制备方法、显示面板
CN107579003B (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
EP2800142B1 (en) Thin film transistor substrate and organic light emitting device using the same
CN104091810A (zh) 阵列基板及其制作方法、显示装置
US6850000B1 (en) Thin film transistor organic light emitting diode structure
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
US9349759B2 (en) Manufacturing method of low temperature poly-silicon TFT array substrate
CN110707106A (zh) 薄膜晶体管及制备方法、显示装置
US6646308B2 (en) Flat panel display device
WO2020037850A1 (zh) 阵列基板及其制造方法、显示面板
US20080054268A1 (en) Display device and method of manufacturing the display device
US8735890B2 (en) Display substrate and method of manufacturing the display substrate
US20200365624A1 (en) Array substrate, method for manufacturing the same and display device
US9343548B1 (en) Manufacturing method of thin film transistor of display device
CN114792694A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN111933648A (zh) 阵列基板及其制备方法和显示装置
JPWO2007029394A1 (ja) 薄膜素子、それを用いた表示装置及びメモリセル、並びにそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191231

RJ01 Rejection of invention patent application after publication