CN109273409A - 一种显示面板、其制作方法及显示装置 - Google Patents

一种显示面板、其制作方法及显示装置 Download PDF

Info

Publication number
CN109273409A
CN109273409A CN201810974479.7A CN201810974479A CN109273409A CN 109273409 A CN109273409 A CN 109273409A CN 201810974479 A CN201810974479 A CN 201810974479A CN 109273409 A CN109273409 A CN 109273409A
Authority
CN
China
Prior art keywords
layer
insulating layer
electrode
via hole
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810974479.7A
Other languages
English (en)
Other versions
CN109273409B (zh
Inventor
杨维
袁广才
宁策
卢鑫泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810974479.7A priority Critical patent/CN109273409B/zh
Publication of CN109273409A publication Critical patent/CN109273409A/zh
Priority to US16/531,231 priority patent/US11257849B2/en
Application granted granted Critical
Publication of CN109273409B publication Critical patent/CN109273409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种显示面板、其制作方法及显示装置，该制作方法包括：在衬底基板上形成多晶硅层的图形；在多晶硅层之上形成第一绝缘层；在第一绝缘层之上形成半导体氧化物层，以及在半导体氧化层之上形成第一金属层；采用同一次构图工艺对半导体氧化物层和第一金属层进行图形化；在第一金属层之上形成第二绝缘层；采用同一次构图工艺对第一绝缘层和第二绝缘层进行图形化；在第二绝缘层之上形成源漏电极层的图形。该制作方法，通过设置保护层，可以对第二过孔处裸露的第二有源层进行保护，从而可以使第一过孔和第二过孔采用同一次构图工艺制作，节省了一次构图工艺，保证工艺稳定性的基础上，减小了构图工艺次数和掩膜版数量，降低了制作成本。

Description

一种显示面板、其制作方法及显示装置
技术领域
本发明涉及显示技术领域，尤指一种显示面板、其制作方法及显示装置。
背景技术
近年来，低温多晶硅(Low Temperature Poly-silicon，LTPS)和金属氧化物(Oxide)两种半导体在显示行业备受关注，各具优势，不分伯仲。LTPS具有迁移率高，充电快的优势，Oxide具有漏电流低的优势。如果能将这两种材料的优势结合在一起，形成LTPO(LTPS+Oxide)产品，那么显示产品的用户体验将有大步提升。但是LTPS和Oxide各自的制备工艺有比较大的区别，即存在工艺兼容性难的问题，工艺稳定性难以保证；并且，LTPS+Oxide工艺制程比较复杂，需要的掩膜版(Mask)数量较多，从而导致产品的成本高，因此，如何在保证LTPS+Oxide工艺稳定性的基础上，减少掩膜版数量，成为亟待解决的问题。
发明内容
本发明实施例提供一种显示面板、其制作方法及显示装置，用以解决现有技术中存在的LTPO产品的掩膜版数量较多的问题。
第一方面，本发明实施例提供了一种显示面板的制作方法，包括：
在衬底基板上形成多晶硅层的图形，以形成第一薄膜晶体管的第一有源层；
在所述多晶硅层之上形成第一绝缘层；
在所述第一绝缘层之上形成半导体氧化物层，以及在所述半导体氧化层之上形成第一金属层；
采用同一次构图工艺对所述半导体氧化物层和所述第一金属层进行图形化，以形成第二薄膜晶体管的第二有源层，以及位于所述第二有源层与将要形成的源漏电极层连接的位置处的保护层；
在所述第一金属层之上形成第二绝缘层；
采用同一次构图工艺对所述第一绝缘层和所述第二绝缘层进行图形化，以形成贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，以及贯穿所述第二绝缘层的第二过孔；所述第一过孔用于导通所述第一有源层与所述源漏电极层，所述第二过孔用于导通所述保护层与所述源漏电极层，且所述第二过孔在所述衬底基板上的正投影位于所述保护层在所述衬底基板上的正投影的范围内；
在所述第二绝缘层之上形成源漏电极层的图形，以形成所述第一薄膜晶体管的第一源极和第一漏极，以及所述第二薄膜晶体管的第二源极和第二漏极。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，还包括：
与所述保护层采用同一次构图工艺形成第一电极。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在所述采用同一次构图工艺对所述半导体氧化物层和所述第一金属层进行图形化之后，所述在所述第一金属层之上形成第二绝缘层之前，还包括：
在所述第一金属层之上形成第三绝缘层，以及在所述第三绝缘层之上形成第二金属层；
对所述第三绝缘层和所述第二金属层进行图形化，以形成所述第二薄膜晶体管的栅极，以及第二电极；所述第二电极在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影具有重叠区域。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述采用同一次构图工艺对所述半导体氧化物层和所述第一金属层进行图形化，包括：
采用半色调掩膜版对所述半导体氧化物层和所述第一金属层进行同一次构图工艺，以使形成的所述保护层在所述衬底基板上的正投影与所述第二薄膜晶体管的栅极在所述衬底基板上的正投影无重叠区域。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在所述第一绝缘层之上形成半导体氧化物层，包括：
采用铟镓锌氧化物、铟锡锌氧化物、铟镓锌锡氧化物或氧化锌材料，在所述第一绝缘层之上形成所述半导体氧化物层。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在所述半导体氧化层之上形成第一金属层，包括：
采用钼或钛材料，在所述半导体氧化物层之上形成所述第一金属层。
第二方面，本发明实施例提供了一种显示面板，包括：衬底基板，位于所述衬底基板之上的第一薄膜晶体管，第一绝缘层，位于所述第一绝缘层之上的第二薄膜晶体管，第二绝缘层，贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，以及贯穿所述第二绝缘层的第二过孔；其中，
所述第一薄膜晶体管，包括：位于所述衬底基板之上的第一有源层，以及位于所述第二绝缘层之上的第一源极和第一漏极；
所述第二薄膜晶体管，包括：位于所述第一绝缘层之上的第二有源层，位于所述第二有源层之上的保护层，以及位于所述第二绝缘层之上的第二源极和第二漏极；
所述第一有源层通过所述第一过孔分别与所述第一源极和所述第一漏极连接，所述保护层通过所述第二过孔分别与所述第二源极和所述第二漏极连接；
所述第二过孔在所述衬底基板上的正投影位于所述保护层在所述衬底基板上的正投影的范围内。
在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，还包括：与所述保护层同层且同材质的第一电极。
在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，还包括：位于所述保护层所在膜层之上的第三绝缘层，以及位于所述第三绝缘层与所述第二绝缘层之间，且同层同材质的所述第二薄膜晶体管的栅极以及第二电极；
所述第二电极在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影具有重叠区域。
第三方面，本发明实施例提供了一种显示装置，包括：上述显示面板。
本发明有益效果如下：
本发明实施例提供的显示面板、其制作方法及显示装置，该制作方法包括：在衬底基板上形成多晶硅层的图形，以形成第一薄膜晶体管的第一有源层；在多晶硅层之上形成第一绝缘层；在第一绝缘层之上形成半导体氧化物层，以及在半导体氧化层之上形成第一金属层；采用同一次构图工艺对半导体氧化物层和第一金属层进行图形化，以形成第二薄膜晶体管的第二有源层，以及位于第二有源层与将要形成的源漏电极层连接的位置处的保护层；在第一金属层之上形成第二绝缘层；采用同一次构图工艺对第一绝缘层和第二绝缘层进行图形化，以形成贯穿第一绝缘层和第二绝缘层的第一过孔，以及贯穿第二绝缘层的第二过孔；第一过孔用于导通第一有源层与源漏电极层，第二过孔用于导通保护层与源漏电极层，且第二过孔在衬底基板上的正投影位于保护层在衬底基板上的正投影的范围内；在第二绝缘层之上形成源漏电极层的图形，以形成第一薄膜晶体管的第一源极和第一漏极，以及第二薄膜晶体管的第二源极和第二漏极。本发明实施例提供的制作方法，通过在第二有源层与将要形成的源漏电极层连接的位置处形成保护层，可以对第二过孔处裸露的第二有源层进行保护，从而可以使第一过孔和第二过孔采用同一次构图工艺制作，节省了一次构图工艺，此外，保护层与第二有源层采用同一次构图工艺形成，并不会增加构图工艺，从而可以在保证工艺稳定性的基础上，减小了构图工艺的次数，减少了掩膜版的数量，降低了显示面板的制作成本。
附图说明
图1为本发明实施例提供的显示面板的制作方法的流程图；
图2a至图2i为本发明实施例提供的上述制作方法中各步骤对应的结构示意图；
其中，20、衬底基板；21、第一薄膜晶体管；211、第一有源层；212、第一薄膜晶体管的栅极；213、第一源极；214、第一漏极；22、第二薄膜晶体管；221、第二有源层；222、保护层；223、第二源极；224、第二漏极；225、第二薄膜晶体管的栅极；23、第一绝缘层；231、栅绝缘层；232、层间绝缘层；233、第一缓冲层；24、第二绝缘层；25、第三绝缘层；26、有机层；27、无机阻挡层；28、第二缓冲层；L1、第一过孔；L2、第二过孔；C1、第一电极；C2、第二电极；221＇、半导体氧化物层；222＇、第一金属层。
具体实施方式
针对现有技术中存在的LTPO产品的掩膜版数量较多的问题，本发明实施例提供的了一种显示面板、其制作方法及显示装置。
下面结合附图，对本发明实施例提供的显示面板、其制作方法及显示装置的具体实施方式进行详细地说明。附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
第一方面，本发明实施例提供了一种显示面板的制作方法，如图1所示，包括：
S101、在衬底基板上形成多晶硅层的图形，以形成第一薄膜晶体管的第一有源层；
S102、在多晶硅层之上形成第一绝缘层；
S103、在第一绝缘层之上形成半导体氧化物层，以及在半导体氧化层之上形成第一金属层；
S104、采用同一次构图工艺对半导体氧化物层和第一金属层进行图形化，以形成第二薄膜晶体管的第二有源层，以及位于第二有源层与将要形成的源漏电极层连接的位置处的保护层；
S105、在第一金属层之上形成第二绝缘层；
S106、采用同一次构图工艺对第一绝缘层和第二绝缘层进行图形化，以形成贯穿第一绝缘层和第二绝缘层的第一过孔，以及贯穿第二绝缘层的第二过孔；第一过孔用于导通第一有源层与源漏电极层，第二过孔用于导通保护层与源漏电极层，且第二过孔在衬底基板上的正投影位于保护层在衬底基板上的正投影的范围内；
S107、在第二绝缘层之上形成源漏电极层的图形，以形成第一薄膜晶体管的第一源极和第一漏极，以及第二薄膜晶体管的第二源极和第二漏极。
本发明实施例提供的制作方法，通过在第二有源层与将要形成的源漏电极层连接的位置处形成保护层，可以对第二过孔处裸露的第二有源层进行保护，从而可以使第一过孔和第二过孔采用同一次构图工艺制作，节省了一次构图工艺，此外，保护层与第二有源层采用同一次构图工艺形成，并不会增加构图工艺，从而可以在保证工艺稳定性的基础上，减小了构图工艺的次数，减少了掩膜版的数量，降低了显示面板的制作成本。
在实际工艺过程中，由于LTPS半导体材料具有迁移率高，充电快的优点，金属氧化物半导体材料具有漏电流低的优点，若将这两种材料结合在一起形成LTPO产品，从而可以将两种半导体材料的优势集合到一起，可以大步提升显示产品的用户体验。
然而，由于制作工艺的限制，LTPS半导体材料制成的有源层与金属氧化物半导体材料制成的有源层不能位于同一膜层，二者一般间隔多层绝缘层，在制作用于连接有源层与源漏电极层的过孔时，由于过孔的深度不同，LTPS半导体对应的过孔深度要远大于金属氧化物半导体对应的过孔的深度，若将LTPS半导体和金属氧化物半导体的过孔同时打开，当金属氧化物半导体对应的绝缘层刻蚀完成后，LTPS半导体对应的绝缘层还需要继续刻蚀，也就是说，金属氧化物半导体制成的有源层需要承受额外的刻蚀时间，从而导致金属氧化物半导体制成的有源层被完全刻蚀，导致薄膜晶体管的特性异常。因此，很难将LTPS半导体和金属氧化物半导体的过孔同时打开。
此外，在过孔打开后，LTPS薄膜晶体管在沉积源漏电极层之前需要进行HF溶液清洗，以去除有源层表面的氧化层，以保证有源层与源漏电极层形成良好的欧姆接触，但是HF溶液会损伤金属氧化物半导体的过孔处裸露的金属氧化物半导体，进一步地导致金属氧化物半导体制成的薄膜晶体管的特性异常。
本发明实施例中，在制作第一过孔和第二过孔之前，通过在第二有源层上形成保护层，对第二有源层进行保护，从而在形成第二过孔之后第二有源层的不会裸露，因而在打孔过程中，不会对第二有源层产生损伤，实现了第一过孔与第二过孔采用同一次构图工艺制作，节省了一次构图工艺，而且，保护层与第二有源层采用同一次构图工艺形成，不会增加构图工艺次数，此外，在第一过孔和第二过孔制作完成后，采用HF溶液清洗第一过孔时，由于第二有源层不裸露，也不会对第二有源层产生损伤，从而实现了在保证工艺稳定和薄膜晶体管的性能的基础上，减少了掩膜版的数量，降低了工艺成本。
具体地，上述步骤S101中，参照图2b，在衬底基板20上形成多晶硅层的图形，也就是采用多晶硅(P-Si)材料形成多晶硅层，对多晶硅层进行图形化得到第一薄膜晶体管的第一有源层211。在上述步骤S102中，参照图2c，在多晶硅层上形成第一绝缘层23，该第一绝缘层23优选为由多层绝缘层构成，例如第一绝缘层23可以包括栅极绝缘层231、层间绝缘层232以及第一缓冲层233，此处不对第一绝缘层23的具体结构进行限定。
在上述步骤S103中，参照图2d，在第一绝缘层23之上形成半导体氧化物层221，半导体氧化物层采用金属氧化物半导体材料制作，以及在半导体氧化物层221＇之上形成第一金属层222＇。在上述步骤S104中，参照图2e，采用同一次构图工艺对半导体氧化物层和第一金属层进行图形化，从而形成第二有源层221和保护层222，保护层222位于第二有源层221与将要形成的源漏电极层连接的位置处。
在上述步骤S105中，参照图2g，在第一金属层(保护层222所在的膜层)之上形成第二绝缘层24，在上述步骤S106中，参照图2h，采用同一次构图工艺对第一绝缘层23和第二绝缘层24进行图形化，以形成第一过孔L1和第二过孔L2，第一过孔L1贯穿第一绝缘层23和第二绝缘层24，用于导通第一有源层211与源漏电极层，第二过孔L2贯穿第二绝缘层24，用于导通保护层222与源漏电极层，且第二过孔L1在衬底基板20上的正投影位于保护层222在衬底基板上的正投影的范围内，也就是说，在第二过孔L2处，第二有源层221完全被保护层222遮挡，避免第二有源层221裸露出来，而且，保护层222是通过第一金属层222＇构图得到，也就是保护层222由金属材料制作，对绝缘层进行刻蚀的刻蚀液或刻蚀设备不能刻蚀掉由金属材料制成的保护层，从而能够保护第二绝缘层221不被损伤。上述步骤S107中，参照图2i，在第二有源层24之上形成源漏电极层的图形，以形成第一薄膜晶体管21的第一源极213和第一漏极214，以及第二薄膜晶体管22的第二源极223和第二漏极224，在第二薄膜晶体管22中，第二源极223和第二漏极224通过保护层222间接与第二有源层221连接，由于保护层222为金属材料导电性能比较好，能够保证第二源极223和第二漏极224与第二有源层221可以良好的导通。
在具体实施时，在上述步骤S101之前，参照图2a，还可以包括：在衬底基板20之上形成有机层26、无机阻挡层27和第二缓冲层28，其中该有机层26可以采用聚酰亚胺(PI)材料制作，也可以采用其他材料，此处不做限定。
进一步地，本发明实施例提供的上述制作方法中，还可以包括：
参照图2e，与保护层222采用同一次构图工艺形成第一电极C1。
也就是说，在上述步骤S104中，采用同一次构图工艺对半导体氧化物层和第一金属层进行图形化，形成了第二薄膜晶体管的第二有源层221，以及保护层222之外，还形成了第一电极C1。应该说明的是，由于第一金属层与半导体氧化物层采用同一次构图工艺，且第一金属层位于半导体氧化物层之上，因而在第一电极C1靠近衬底基板20的一侧还保留有半导体氧化物层的图形，该图形对其他膜层或其他信号走线没有任何影响，因而无需去除。
更进一步地，本发明实施例提供的上述制作方法中，在上述步骤S104之后，在上述步骤S105之前，还可以包括：
在第一金属层之上形成第三绝缘层，以及在第三绝缘层之上形成第二金属层；
参照图2f，对第三绝缘层25和第二金属层进行图形化，以形成第二薄膜晶体管的栅极225，以及第二电极C2；第二电极C2在衬底基板20上的正投影与第一电极C1在衬底基板20上的正投影具有重叠区域。
第一电极C1和第二电极C2在衬底基板20上的正投影具有重叠区域，因而第一电极C1和第二电极C2构成了电容结构，由于第一电极C1和第二电极C2之间仅包括一层绝缘层(即第三绝缘层25)，第三绝缘层25的厚度仅在也就是第一电极C1与第二电极C2之间的距离比较小，因而构成的电容结构的电容值比较大，在实际应用中，该电容结构可以作为像素电路中的像素电容，像素电容采用电容值比较大的电容结构，可以使与像素电容连接的驱动薄膜晶体管(Driving Thin Film Transistor，DTFT)的稳定性较好，在像素发光阶段，DTFT晶体管的栅极电位下降慢，从而可以改善显示面板的闪烁(Flicker)现象。在实际应用中，上述第三绝缘层可以采用SiO材料制作，此处不对第三绝缘层的材料进行限定。为了节省空间以及避免对其他信号线产生影响，上述第一电极C1和第二电极C2构成的电容结构，优选为在第一薄膜晶体管的位置处。
在具体实施时，本发明实施例提供的上述制作方法中，上述步骤S104，可以包括：
采用半色调掩膜版对半导体氧化物层和第一金属层进行同一次构图工艺，参照图2f，以使形成的保护层222在衬底基板20上的正投影与第二薄膜晶体管的栅极225在衬底基板20上的正投影无重叠区域。
由于保护层222用于保护第二有源层221，使第二有源层221在打孔之后不会在第二过孔处裸露，而且考虑到打孔过程中可能存在一定的偏差，因而保护层222在衬底基板20上的正投影只需略大于第二过孔在衬底基板20上的正投影，为了使保护层222不对栅极信号产生影响，优选为使保护层222在衬底基板20上的正投影与第二薄膜晶体管的栅极225在衬底基板上的正投影无重叠区域。
在工艺过程中，采用半色调掩膜版，也就是采用Half-Tone工艺对半导体氧化物层和第一金属层进行构图，首先在第一金属层之上形成光刻胶层，以遮挡不需要刻蚀掉的图形，为了使对应于第二薄膜晶体管的栅极的位置处的第一金属层被刻蚀掉而第二有源层不被刻蚀，需要使第二薄膜晶体管的栅极的位置处的光刻胶层比较薄，可以通过控制该位置处的掩膜版的光透过率来实现。
在实际应用中，在上述步骤S101之前或之后，参照图2c，还可以包括：形成第一薄膜晶体管的栅极212。也就是说，第一薄膜晶体管可以为顶栅型结构，也可以为底栅型结构，此处不做限定。此外，第二薄膜晶体也可以是顶栅型结构或底栅型结构。参照图2i，在具体实施时，也可以将第一薄膜晶体管21的栅极212与第一电极C1构成电容结构，由于第一薄膜晶体管21的栅极212与第一电极C1两个膜层之间的绝缘层比较厚，电容结构的电容会比较小，可以根据实际需要，当需要电容值比较小的电容结构时，可以选择利用第一薄膜晶体管21的栅极212与第一电极C1构成电容结构。
具体地，本发明实施例提供的上述制作方法中，上述步骤S103中，在第一绝缘层之上形成半导体氧化物层，可以包括：
采用铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、铟镓锌锡氧化物(IGTO)或氧化锌(ZnO)材料，在第一绝缘层之上形成半导体氧化物层。也可以采用其他金属氧化物半导体材料制作上述半导体氧化层，例如，可以在IGZO中加入一些其他成分，构成IGZXO结构，以提高载流子的迁移率，此处不对半导体氧化物的材料进行限定。
在具体实施时，本发明实施例提供的上述制作方法中，在上述步骤S103中，在半导体氧化层之上形成第一金属层，包括：
采用钼(Mo)或钛(Ti)材料，在半导体氧化物层之上形成第一金属层。
采用金属材料制作保护层，可以在步骤S106的构图工艺中，保护层可以避免第二有源层裸露出来，且保护层不会被刻蚀掉，使第二有源层不会受到损伤，在形成源漏电极层后，保护层也可以良好的导通第二有源层和源漏电极层。
第二方面，基于同一发明构思，本发明实施例提供了一种显示面板。由于该显示面板解决问题的原理与上述制作方法相似，因此该显示面板的实施可以参见上述制作方法的实施，重复之处不再赘述。
本发明实施例提供的显示面板，如图2i所示，包括：衬底基板20，位于衬底基板20之上的第一薄膜晶体管21，第一绝缘层23，位于第一绝缘层23之上的第二薄膜晶体管22，第二绝缘层24，贯穿第一绝缘层23和第二绝缘层24的第一过孔L1，以及贯穿第二绝缘层24的第二过孔L2；其中，
第一薄膜晶体管21，包括：位于衬底基板20之上的第一有源层211，以及位于第二绝缘层24之上的第一源极213和第一漏极214；
第二薄膜晶体管22，包括：位于第一绝缘层23之上的第二有源层221，位于第二有源层221之上的保护层222，以及位于第二绝缘层之上的第二源极223和第二漏极224；
第一有源层212通过第一过孔L1分别与第一源极213和第一漏极214连接，保护层222通过第二过孔L2分别与第二源极223和第二漏极224连接；
第二过孔L2在衬底基板20上的正投影位于保护层222在衬底基板20上的正投影的范围内。
本发明实施例提供的显示面板中，通过设置保护层对第二有源层进行保护，从而在形成第二过孔之后第二有源层的不会裸露，因而在打孔过程中，不会对第二有源层产生损伤，实现了第一过孔与第二过孔采用同一次构图工艺制作，节省了一次构图工艺，而且，保护层与第二有源层采用同一次构图工艺形成，不会增加构图工艺次数，此外，在第一过孔和第二过孔制作完成后，采用HF溶液清洗第一过孔时，由于第二有源层不裸露，也不会对第二有源层产生损伤，从而实现了在保证工艺稳定和薄膜晶体管的性能的基础上，减少了掩膜版的数量，降低了工艺成本。
由于保护层222用于保护第二有源层221，使第二有源层221在打孔之后不会在第二过孔处裸露，而且考虑到打孔过程中可能存在一定的偏差，因而保护层222在衬底基板20上的正投影需略大于第二过孔在衬底基板20上的正投影。
进一步地，本发明实施例提供的上述显示面板中，如图2i所示，还可以包括：与保护层222同层且同材质的第一电极C1。
也就是说，保护层222与第一电极C1同层同材质，在制作过程中，第一电极C1也可以与保护层222采用同一次构图工艺形成，节省了制作工艺，降低了制作成本。
更进一步地，本发明实施例提供的上述显示面板中，如图2i所示，还可以包括：位于保护层222所在膜层之上的第三绝缘层25，以及位于第三绝缘层25与第二绝缘层24之间，且同层同材质的第二薄膜晶体管22的栅极225以及第二电极C2；
第二电极C2在衬底基板10上的正投影与第一电极C1在衬底基板10上的正投影具有重叠区域。
第一电极C1和第二电极C2在衬底基板20上的正投影具有重叠区域，因而第一电极C1和第二电极C2构成了电容结构，由于第一电极C1和第二电极C2之间仅包括一层绝缘层(即第三绝缘层25)，第三绝缘层25的厚度仅在也就是第一电极C1与第二电极C2之间的距离比较小，因而构成的电容结构的电容值比较大，在实际应用中，该电容结构可以作为像素电路中的像素电容，像素电容采用电容值比较大的电容结构，可以使与像素电容连接的驱动薄膜晶体管(DTFT)的稳定性较好，在像素发光阶段，DTFT晶体管的栅极电位下降慢，从而可以改善显示面板的闪烁(Flicker)现象。在实际应用中，上述第三绝缘层可以采用SiO材料制作，此处不对第三绝缘层的材料进行限定。为了节省空间以及避免对其他信号线产生影响，上述第一电极C1和第二电极C2构成的电容结构，优选为在第一薄膜晶体管的位置处。
本发明实施例提供的上述显示面板可以是有机电致发光(OLED)显示面板，也可以是液晶显示面板(LCD)，或者其他类型的显示面板，此处不对上述显示面板的类型进行限定。
第三方面，基于同一发明构思，本发明实施例提供了一种显示装置，包括上述显示面板，该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与上述显示面板相似，因此该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。
本发明实施例提供的显示面板、其制作方法及显示装置，通过在第二有源层与将要形成的源漏电极层连接的位置处形成保护层，可以对第二过孔处裸露的第二有源层进行保护，从而可以使第一过孔和第二过孔采用同一次构图工艺制作，节省了一次构图工艺，此外，保护层与第二有源层采用同一次构图工艺形成，并不会增加构图工艺，从而可以在保证工艺稳定性的基础上，减小了构图工艺的次数，减少了掩膜版的数量，降低了显示面板的制作成本。此外，与保护层采用同一次构图工艺形成了第一电极C1，以及与第一薄膜晶体管的栅极采用同一次构图工艺形成了第二电极C2，第一电极C1和第二电极C2构成的电容结构的电容值比较大，能够使DTFT晶体管的稳定性较好，在像素发光阶段，DTFT晶体管的栅极电位下降慢，从而可以改善显示面板的闪烁(Flicker)现象。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种显示面板的制作方法，其特征在于，包括：
在衬底基板上形成多晶硅层的图形，以形成第一薄膜晶体管的第一有源层；
在所述多晶硅层之上形成第一绝缘层；
在所述第一绝缘层之上形成半导体氧化物层，以及在所述半导体氧化层之上形成第一金属层；
采用同一次构图工艺对所述半导体氧化物层和所述第一金属层进行图形化，以形成第二薄膜晶体管的第二有源层，以及位于所述第二有源层与将要形成的源漏电极层连接的位置处的保护层；
在所述第一金属层之上形成第二绝缘层；
采用同一次构图工艺对所述第一绝缘层和所述第二绝缘层进行图形化，以形成贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，以及贯穿所述第二绝缘层的第二过孔；所述第一过孔用于导通所述第一有源层与所述源漏电极层，所述第二过孔用于导通所述保护层与所述源漏电极层，且所述第二过孔在所述衬底基板上的正投影位于所述保护层在所述衬底基板上的正投影的范围内；
在所述第二绝缘层之上形成源漏电极层的图形，以形成所述第一薄膜晶体管的第一源极和第一漏极，以及所述第二薄膜晶体管的第二源极和第二漏极。
2.如权利要求1所述的制作方法，其特征在于，还包括：
与所述保护层采用同一次构图工艺形成第一电极。
3.如权利要求2所述的制作方法，其特征在于，在所述采用同一次构图工艺对所述半导体氧化物层和所述第一金属层进行图形化之后，所述在所述第一金属层之上形成第二绝缘层之前，还包括：
在所述第一金属层之上形成第三绝缘层，以及在所述第三绝缘层之上形成第二金属层；
对所述第三绝缘层和所述第二金属层进行图形化，以形成所述第二薄膜晶体管的栅极，以及第二电极；所述第二电极在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影具有重叠区域。
4.如权利要求3所述的制作方法，其特征在于，所述采用同一次构图工艺对所述半导体氧化物层和所述第一金属层进行图形化，包括：
采用半色调掩膜版对所述半导体氧化物层和所述第一金属层进行同一次构图工艺，以使形成的所述保护层在所述衬底基板上的正投影与所述第二薄膜晶体管的栅极在所述衬底基板上的正投影无重叠区域。
5.如权利要求1所述的制作方法，其特征在于，所述在所述第一绝缘层之上形成半导体氧化物层，包括：
采用铟镓锌氧化物、铟锡锌氧化物、铟镓锌锡氧化物或氧化锌材料，在所述第一绝缘层之上形成所述半导体氧化物层。
6.如权利要求1所述的制作方法，其特征在于，所述在所述半导体氧化层之上形成第一金属层，包括：
采用钼或钛材料，在所述半导体氧化物层之上形成所述第一金属层。
7.一种显示面板，其特征在于，包括：衬底基板，位于所述衬底基板之上的第一薄膜晶体管，第一绝缘层，位于所述第一绝缘层之上的第二薄膜晶体管，第二绝缘层，贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，以及贯穿所述第二绝缘层的第二过孔；其中，
所述第一薄膜晶体管，包括：位于所述衬底基板之上的第一有源层，以及位于所述第二绝缘层之上的第一源极和第一漏极；
所述第二薄膜晶体管，包括：位于所述第一绝缘层之上的第二有源层，位于所述第二有源层之上的保护层，以及位于所述第二绝缘层之上的第二源极和第二漏极；
所述第一有源层通过所述第一过孔分别与所述第一源极和所述第一漏极连接，所述保护层通过所述第二过孔分别与所述第二源极和所述第二漏极连接；
所述第二过孔在所述衬底基板上的正投影位于所述保护层在所述衬底基板上的正投影的范围内。
8.如权利要求7所述的显示面板，其特征在于，还包括：与所述保护层同层且同材质的第一电极。
9.如权利要求8所述的显示面板，其特征在于，还包括：位于所述保护层所在膜层之上的第三绝缘层，以及位于所述第三绝缘层与所述第二绝缘层之间，且同层同材质的所述第二薄膜晶体管的栅极以及第二电极；
所述第二电极在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影具有重叠区域。
10.一种显示装置，其特征在于，包括：如权利要求7～9任一项所述的显示面板。
CN201810974479.7A 2018-08-24 2018-08-24 一种显示面板、其制作方法及显示装置 Active CN109273409B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810974479.7A CN109273409B (zh) 2018-08-24 2018-08-24 一种显示面板、其制作方法及显示装置
US16/531,231 US11257849B2 (en) 2018-08-24 2019-08-05 Display panel and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810974479.7A CN109273409B (zh) 2018-08-24 2018-08-24 一种显示面板、其制作方法及显示装置

Publications (2)

Publication Number Publication Date
CN109273409A true CN109273409A (zh) 2019-01-25
CN109273409B CN109273409B (zh) 2022-01-18

Family

ID=65154067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810974479.7A Active CN109273409B (zh) 2018-08-24 2018-08-24 一种显示面板、其制作方法及显示装置

Country Status (2)

Country Link
US (1) US11257849B2 (zh)
CN (1) CN109273409B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920845A (zh) * 2019-03-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN111883482A (zh) * 2020-07-16 2020-11-03 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN113809096A (zh) * 2020-06-15 2021-12-17 深圳市柔宇科技股份有限公司 显示面板及电子装置
WO2022011896A1 (zh) * 2020-07-17 2022-01-20 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023103025A1 (zh) * 2021-12-06 2023-06-15 深圳市华星光电半导体显示技术有限公司 驱动基板及其制作方法、显示面板
WO2023212977A1 (zh) * 2022-05-06 2023-11-09 广州华星光电半导体显示技术有限公司 阵列基板、其制作方法及显示面板
US11895870B2 (en) 2020-07-17 2024-02-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220068299A (ko) 2020-11-18 2022-05-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183526A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 薄膜半導体装置及びその製造方法
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
CN108231671A (zh) * 2018-01-16 2018-06-29 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102255199B1 (ko) * 2014-08-04 2021-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN208848909U (zh) 2018-10-17 2019-05-10 京东方科技集团股份有限公司 阵列基板及包括该阵列基板的显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183526A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 薄膜半導体装置及びその製造方法
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
CN108231671A (zh) * 2018-01-16 2018-06-29 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920845A (zh) * 2019-03-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置
CN113809096A (zh) * 2020-06-15 2021-12-17 深圳市柔宇科技股份有限公司 显示面板及电子装置
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN111863894B (zh) * 2020-07-15 2022-07-12 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN111883482A (zh) * 2020-07-16 2020-11-03 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
WO2022011896A1 (zh) * 2020-07-17 2022-01-20 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US11895870B2 (en) 2020-07-17 2024-02-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2023103025A1 (zh) * 2021-12-06 2023-06-15 深圳市华星光电半导体显示技术有限公司 驱动基板及其制作方法、显示面板
WO2023212977A1 (zh) * 2022-05-06 2023-11-09 广州华星光电半导体显示技术有限公司 阵列基板、其制作方法及显示面板

Also Published As

Publication number Publication date
US20200066758A1 (en) 2020-02-27
CN109273409B (zh) 2022-01-18
US11257849B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
CN109273409A (zh) 一种显示面板、其制作方法及显示装置
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN107331669B (zh) Tft驱动背板的制作方法
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
WO2016041304A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103872060B (zh) 阵列基板及其制造方法
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
US20140209895A1 (en) Array substrate, fabrication method thereof and display device
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
CN108231671A (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
CN205384420U (zh) 显示基板和显示装置
CN103383945A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104218019A (zh) 薄膜晶体管阵列基板及其制造方法
US20150311345A1 (en) Thin film transistor and method of fabricating the same, display substrate and display device
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
TWI497689B (zh) 半導體元件及其製造方法
US20220255025A1 (en) Oled display panel and display device
WO2015165196A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN106449521B (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant