CN103258745A - 薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN103258745A
CN103258745A CN201310133306XA CN201310133306A CN103258745A CN 103258745 A CN103258745 A CN 103258745A CN 201310133306X A CN201310133306X A CN 201310133306XA CN 201310133306 A CN201310133306 A CN 201310133306A CN 103258745 A CN103258745 A CN 103258745A
Authority
CN
China
Prior art keywords
layer
active layer
etching
interlayer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310133306XA
Other languages
English (en)
Inventor
任庆荣
郭炜
卜倩倩
赵磊
王路
姜志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310133306XA priority Critical patent/CN103258745A/zh
Priority to US14/342,234 priority patent/US20150295094A1/en
Priority to PCT/CN2013/080280 priority patent/WO2014169544A1/zh
Publication of CN103258745A publication Critical patent/CN103258745A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法、显示装置，涉及显示，解决形成层间过孔时，刻蚀不均匀、没刻蚀透、过度刻蚀等问题，降低工艺不良率。本发明提供一种阵列基板制备方法，包括：形成有源层，所述形成有源层之后，还包括：在所述有源层上后继形成层间过孔的位置形成刻蚀阻挡层，用以在刻蚀所述层间过孔时保护所述有源层；所述有源层与源、漏电极通过所述层间过孔连接。

Description

薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明涉及显示领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
现有显示器多基于非晶硅(a-si)，即显示面板的薄膜晶体管(ThinFilm Transistor，TFT)多采用非晶硅材料，但相比之下，多晶硅(Poly-Si)具有更高的电子迁移率，被认为是比非晶硅更佳的TFT制作材料。
如图1所示，现有多晶硅阵列基板自下而上依次包括：基板10、设置在基板10上的缓冲层11(SiOx/SiNx的叠层结构)、多晶硅有源层12、栅绝缘层13、栅极14和层间绝缘层(ILD)15，还包括设置在层间绝缘层15之上的源漏金属层源漏电极(图中未示出)，源漏金属层源漏电极通过层间过孔100与多晶硅有源层12接触导通。其中，层间绝缘层15除了需要良好的覆盖特性与绝缘效果外，还需要高的可见光透过度，为了达到以上目的及抵挡外来水汽及机械性刮伤，层间绝缘层15多采用SiOx、SiNx或者二者的叠层结构SiOx/SiNx作为层间绝缘层。具体实施中多采用SiOx/SiNx的叠层结构，除拥有相当不错的电学特性外，而且，制备SiNx层的工作气体包含氢气，因此形成SiNx层的同时还具有对已有膜层进行氢化处理的效果。
在形成层间过孔100时，发明人发现现有技术至少存在如下问题：
由于层间绝缘层15一般较厚，而且是叠层结构，再加上形成层间过孔100时，除刻蚀层间绝缘层15外还需要刻蚀栅绝缘层13，待刻蚀膜层过厚，并且与多晶硅相比，SiOx刻蚀难度大很多，物理刻蚀时很难调试出二者极佳的选择刻蚀比工艺，而且有源层的多晶硅比较薄，往往出现有的区域没刻蚀透，有的区域又严重过刻蚀导致有源层损坏，严重影响产品良率，以及低温多晶硅技术在大尺寸显示上的应用。
发明内容
本发明提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，可解决形成层间过孔时，刻蚀不均匀、没刻蚀透、过度刻蚀等问题，降低工艺不良率。
为解决上述技术问题，一方面，本发明提供一种薄膜晶体管制备方法，包括：形成有源层，所述形成有源层之后，还包括：
在所述有源层上后继形成层间过孔的位置形成刻蚀阻挡层，用以在刻蚀所述层间过孔时保护所述有源层；
所述有源层与源、漏电极通过所述层间过孔连接。
进一步地，在所述有源层上后继形成层间过孔的位置形成刻蚀阻挡层，用以在刻蚀所述层间过孔时保护所述有源层之后，还包括：
在设置有刻蚀阻挡层的有源层上形成栅绝缘层；
在所述栅绝缘层上形成栅极；
在所述栅极之上形成层间绝缘层；
刻蚀所述层间绝缘层及下方的所述栅绝缘层，形成所述层间过孔。
可选地，所述刻蚀阻挡层为金属膜层或掺杂的半导体膜层。
优选地，所述刻蚀阻挡层与所述源漏电极采用相同的材质。
可选地，所述刻蚀阻挡层为钼金属膜、铝金属膜、铜金属膜中的一种，或者，
层叠结构钛/铝/钛和层叠结构钼/铝钕/钼中的一种。
优选地，所述有源层为多晶硅有源层。
具体地，所述形成有源层，具体包括：
在基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转化为多晶硅层；
刻蚀所述多晶硅层，形成TFT的有源层；
对所述有源层的部分区域进行掺杂，形成半导体掺杂区域；或者，
在基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转化为多晶硅层；
对所述多晶硅层的部分区域进行掺杂，形成半导体掺杂区域；
对掺杂后的多晶硅层进行刻蚀，形成TFT的多晶硅有源层。
可选地，所述刻蚀阻挡层的厚度为
Figure BDA00003061862800031
另一方面，本发明还提供一种薄膜晶体管，包括：有源层，还包括：
用以在形成层间过孔时保护有源层的刻蚀阻挡层，设置在所述有源层上后继形成层间过孔的位置；
所述层间过孔用以连接所述有源层和源漏电极。
进一步地，所述的薄膜晶体管，还包括：
栅绝缘层，设置在所述有源层及所述刻蚀阻挡层上；
栅极，设置在所述栅绝缘层上；
层间绝缘层，设置在所述栅极之上；
所述层间绝缘层及下方的所述栅绝缘层上设置有层间过孔。
可选地，所述刻蚀阻挡层为金属膜层或掺杂的半导体膜层。
可选地，所述刻蚀阻挡层采用与所述源漏电极相同的材质。
可选地，所述刻蚀阻挡层为钼金属膜、铝金属膜、铜金属膜中的一种，或者，
层叠结构钛/铝/钛和层叠结构钼/铝钕/钼中的一种。
可选地，所述有源层为多晶硅有源层。
可选地，所述刻蚀阻挡层的厚度为
Figure BDA00003061862800032
本发明还提供一种阵列基板，包括所述的任一薄膜晶体管。
此外，本发明还提供一种显示装置，包括所述的任一薄膜晶体管。
本发明提供一种列基板及其制备方法、阵列基板、显示装置，在有源层上后继形成层间过孔的位置形成刻蚀阻挡层，在刻蚀层间绝缘层以形成层间过孔时，可保护有源层不被刻蚀，解决了层间绝缘层刻蚀时不均匀、没刻蚀透、过度刻蚀等问题，降低工艺不良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为阵列基板的截面结构示意图；
图2为本发明实施例一提供的薄膜晶体管制备方法的流程图；
图3为本发明实施例一中薄膜晶体管上刻蚀阻挡层的结构示意图；
图4为本发明实施例二提供的薄膜晶体管制备方法的流程图；
图5为本发明实施例二中形成多晶硅有源层的流程示意图；
图6为本发明实施例二中形成刻蚀阻挡层的流程示意图；
图7为本发明实施例二中栅绝缘层、栅极和层间绝缘层的示意图；
图8为本发明实施例二中形成层间过孔的示意图。
附图标记说明
10-基板，11-缓冲层，12-多晶硅有源层，13-栅绝缘层，
14-栅极15-层间绝缘层，100-层间过孔100，120-有源层，
121-非晶硅层，122-多晶硅层，160-金属膜层，16-刻蚀阻挡层，
17-光刻胶，171-刻蚀窗口。
具体实施方式
本发明提供一种列基板及其制备方法、显示装置，可解决层间绝缘层刻蚀不均匀、没刻蚀透、过度刻蚀等问题，降低工艺不良率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例一
本发明实施例提供一种薄膜晶体管制备方法，如图2和3所示，该方法包括：
101、形成有源层120，在形成有源层120之后，还包括：
102、在有源层120上后继形成层间过孔的位置形成刻蚀阻挡层16，用以在刻蚀层间过孔时保护有源层120，所述层间过孔(图中未示出)用以连接有源层120和源漏电极(图中未示出)。
本实施例所述的层间过孔为贯穿有源层120与源、漏电极之间所有膜层的过孔，源电极、漏电极分别通过层间过孔与有源层120的掺杂区域电连接。
优选地，所述刻蚀阻挡层16的材质应为能导电的金属或掺杂半导体，刻蚀时不怕有残留，这样才能在刻蚀层间过孔时保护有源层120不被损坏。具体而言，本步骤在有源层120上沉积金属膜层(或掺杂的半导体膜层)，通过光刻工艺在后继形成层间过孔的位置形成刻蚀阻挡层16，刻蚀阻挡层16用以在采用刻蚀方法形成层间过孔时保护有源层120，因此刻蚀阻挡层16的面积应大于层间过孔的截面面积。
且，刻蚀阻挡层16应具有足够的厚度，能保证在完全刻蚀掉有源层120上的层间绝缘层(对于顶栅结构的TFT，则是刻蚀掉有源层120上的栅绝缘层及层间绝缘层)时，不损伤栅绝缘层下面的有源层120，但是刻蚀阻挡层16的厚度又不宜太厚，以免形成的台阶太高影响上面膜层的沉积，具体实施中所述刻蚀阻挡层16的厚度一般选择
Figure BDA00003061862800051
本发明实施例提供一种列基板制备方法，在有源层上后继形成层间过孔的位置形成刻蚀阻挡层，在采用刻蚀方法以形成层间过孔时，可保护有源层120不被刻蚀，解决了层间绝缘层刻蚀时不均匀、没刻蚀透、过度刻蚀等问题，降低工艺不良率。
实施例二
进一步地，本发明实施例还提供一种薄膜晶体管制备方法，如图4和图5～7所示，该方法具体包括：
201、在基板10上形成缓冲层11；
202、在所述缓冲层11上形成非晶硅层121；
203、将所述非晶硅层121转化为多晶硅层122；
204、刻蚀所述多晶硅层，形成TFT的有源层12；
205、对有源层12的部分区域进行掺杂，形成半导体掺杂区域；
如图5所示，可选地，步骤201～204中首先采用化学气相沉积法(PECVD)沉积缓冲层11及非晶硅层121，然后进行脱氢，再采用准分子激光晶化法(ELA)将非晶硅层121转化为多晶硅层(P-Si)122，最后再通过光刻工艺对多晶硅层122进行有源层刻蚀，利用光刻胶做掩膜进行源漏掺杂，形成TFT的有源层12，当然也可以先进行源漏掺杂再进行有源层刻蚀(这两个步骤的顺序可以调换)，然后再进行退火活化，激活掺杂离子。
优选地，上述缓冲层11为SiNx/SiO2的叠层结构。
206、如图6所示，沉积金属膜层160，通过构图工艺，在有源层12上后继形成层间过孔的位置形成刻蚀阻挡层16；
本实施例所述的层间过孔为贯穿栅绝缘层和层间绝缘层的过孔，源漏电极中的源电极、漏电极分别通过层间过孔与有源层120的掺杂区域电连接。
本步骤在掺杂的多晶硅层(有源层12)上形成一层刻蚀阻挡层16，用以在刻蚀层间过孔时保护有源层。优选地，该刻蚀阻挡层16一般采用与源漏电极相同的材质，如钼Mo、铝Al、铜Cu等，或者层叠结构钛/铝/钛(Ti/Al/Ti)，层叠结构钼/铝钕/钼(Mo/AlNd/Mo)等。在刻蚀层间过孔时，即便刻蚀阻挡层16有残留，也不会影响源、漏电极与有源层之间的欧姆接触。
刻蚀阻挡层16选择钼Mo、铝Al、铜Cu等金属或金属的层叠结构钛，刻蚀速率较低，而且这样刻蚀阻挡层16不怕被少量的过刻蚀，也不怕有残留，这样就避免了因为刻蚀均一性不好，以及刻蚀选择比不佳，而造成的工艺不良。
207、在设置有刻蚀阻挡层16的有源层12上形成栅绝缘层13；
208、在栅绝缘层13上形成栅极14；
209、在栅极14之上形成层间绝缘层15；
如图7所示，步骤207～209在设置有刻蚀阻挡层16的有源层12上继续沉积栅绝缘层13和栅极金属层，通过光刻工艺形成栅极14，然后再继续沉积层间绝缘层15。其中，栅绝缘层13和层间绝缘层15均为SiOx/SiNx的叠层结构，栅极14为Mo金属膜刻蚀而成。
210、刻蚀层间绝缘层15及下方的栅绝缘层13，形成层间过孔。
如图8所示，本步骤在层间绝缘层15涂覆光刻胶17，经曝光、显影后，在层间过孔的预设位置形成光刻胶完全剥离的刻蚀窗口171，然后再对刻蚀窗口171处露出的层间绝缘层进行干法刻蚀，去除刻蚀窗口171处的层间绝缘层15及下方的栅绝缘层13，形成层间过孔100。最后，继续进行后续工序，形成源、漏电极、像素电极(或者像素电极和公共电极)和钝化保护层，完成薄膜晶体管的制备。
本发明实施例提供一种薄膜晶体管制备方法，在多晶硅有源层上后继形成层间过孔的位置形成刻蚀阻挡层，在采用干法刻蚀以形成层间过孔时，可保护多晶硅有源层不被刻蚀，解决了层间绝缘层刻蚀时不均匀、没刻蚀透、过度刻蚀等问题，降低工艺不良率。
实施例三
对应地，另一方面本发明还提供一种薄膜晶体管，包括：有源层，还包括：
用以在形成层间过孔时保护有源层的刻蚀阻挡层，设置在所述有源层上后继形成层间过孔的位置；
所述层间过孔用以连接有源层和源漏电极。
进一步地，所述的薄膜晶体管，还包括：
栅绝缘层，设置在所述有源层及所述刻蚀阻挡层上；
栅极，设置在所述栅绝缘层上；
层间绝缘层，设置在栅极之上；
所述层间过孔贯穿所述层间绝缘层及下方的栅绝缘层。
本发明实施例提供一种薄膜晶体管，有源层上后继形成层间过孔的位置设置有刻蚀阻挡层，用以在采用干法刻蚀形成层间过孔时保护多晶硅有源层不被刻蚀，可解决层间绝缘层刻蚀时不均匀、没刻蚀透、过度刻蚀等问题，降低工艺不良率。
可选地，所述刻蚀阻挡层为金属膜层或掺杂的半导体膜层。
可选地，所述刻蚀阻挡层采用与所述源漏电极相同的材质。
可选地，所述刻蚀阻挡层为钼金属膜、铝金属膜、铜金属膜中的一种，或者，
层叠结构钛/铝/钛和层叠结构钼/铝钕/钼中的一种。
可选地，所述有源层为多晶硅有源层。
可选地，所述刻蚀阻挡层的厚度为
Figure BDA00003061862800081
此外，本发明还提供一种阵列基板，包括所述的任一薄膜晶体管。
本发明还提供一种显示装置，包括所述的任一薄膜晶体管。
本发明提供的阵列基板、显示装置，在有源层上后继形成层间过孔的位置形成刻蚀阻挡层，在形成层间过孔时，可保护有源层不被刻蚀，解决了层间绝缘层刻蚀时不均匀、没刻蚀透、过度刻蚀等问题，降低工艺不良率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种薄膜晶体管的制备方法，包括：形成有源层，其特征在于，所述形成有源层之后，还包括：
在所述有源层上后继形成层间过孔的位置形成刻蚀阻挡层，用以在刻蚀所述层间过孔时保护所述有源层；
所述有源层与源、漏电极通过所述层间过孔连接。
2.根据权利要求1所述的方法，其特征在于，在所述有源层上后继形成层间过孔的位置形成刻蚀阻挡层，用以在刻蚀所述层间过孔时保护所述有源层之后，还包括：
在设置有刻蚀阻挡层的有源层上形成栅绝缘层；
在所述栅绝缘层上形成栅极；
在所述栅极之上形成层间绝缘层；
刻蚀所述层间绝缘层及下方的所述栅绝缘层，形成所述层间过孔。
3.根据权利要求1或2所述的方法，其特征在于，
所述刻蚀阻挡层为金属膜层或掺杂的半导体膜层。
4.根据权利要求3所述的方法，其特征在于，
所述刻蚀阻挡层采用与所述源漏电极相同的材质。
5.根据权利要求4所述的方法，其特征在于，所述刻蚀阻挡层为钼金属膜、铝金属膜、铜金属膜中的一种，或者，
层叠结构钛/铝/钛和层叠结构钼/铝钕/钼中的一种。
6.根据权利要求1或2所述的方法，其特征在于，
所述有源层为多晶硅有源层。
7.根据权利要求6所述的方法，其特征在于，所述形成有源层，具体包括：
在基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转化为多晶硅层；
刻蚀所述多晶硅层，形成TFT的有源层；
对所述有源层的部分区域进行掺杂，形成半导体掺杂区域；或者，
在基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转化为多晶硅层；
对所述多晶硅层的部分区域进行掺杂，形成半导体掺杂区域；
对掺杂后的多晶硅层进行刻蚀，形成TFT的多晶硅有源层。
8.根据权利要求1所述的方法，其特征在于，
所述刻蚀阻挡层的厚度为
Figure FDA00003061862700021
9.一种薄膜晶体管，包括：有源层，其特征在于，还包括：
用以在刻蚀层间过孔时保护有源层的刻蚀阻挡层，设置在所述有源层上后继形成层间过孔的位置；
所述层间过孔用以连接所述有源层和源漏电极。
10.根据权利要求9所述的薄膜晶体管，其特征在于，还包括：
栅绝缘层，设置在所述有源层及所述刻蚀阻挡层上；
栅极，设置在所述栅绝缘层上；
层间绝缘层，设置在所述栅极之上；
所述层间过孔贯穿所述层间绝缘层及下方的栅绝缘层。
11.根据权利要求9或10所述的薄膜晶体管，其特征在于，
所述刻蚀阻挡层为金属膜层或掺杂的半导体膜层。
12.根据权利要求11所述的薄膜晶体管，其特征在于，
所述刻蚀阻挡层采用与所述源漏电极相同的材质。
13.根据权利要求11所述的薄膜晶体管，其特征在于，所述刻蚀阻挡层为钼金属膜、铝金属膜、铜金属膜中的一种，或者，
层叠结构钛/铝/钛和层叠结构钼/铝钕/钼中的一种。
14.根据权利要求9或10所述的薄膜晶体管，其特征在于，
所述有源层为多晶硅有源层。
15.根据权利要求9所述的薄膜晶体管，其特征在于，
所述刻蚀阻挡层的厚度为
Figure FDA00003061862700022
16.一种阵列基板，其特征在于，包括权利要求9-15任一项所述的薄膜晶体管。
17.一种显示装置，其特征在于，包括权利要求9-15任一项所述的薄膜晶体管。
CN201310133306XA 2013-04-17 2013-04-17 薄膜晶体管及其制备方法、阵列基板、显示装置 Pending CN103258745A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310133306XA CN103258745A (zh) 2013-04-17 2013-04-17 薄膜晶体管及其制备方法、阵列基板、显示装置
US14/342,234 US20150295094A1 (en) 2013-04-17 2013-07-29 Thin film transistor, manufacturing method thereof, array substrate and display device
PCT/CN2013/080280 WO2014169544A1 (zh) 2013-04-17 2013-07-29 薄膜晶体管及其制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310133306XA CN103258745A (zh) 2013-04-17 2013-04-17 薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN103258745A true CN103258745A (zh) 2013-08-21

Family

ID=48962582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310133306XA Pending CN103258745A (zh) 2013-04-17 2013-04-17 薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US20150295094A1 (zh)
CN (1) CN103258745A (zh)
WO (1) WO2014169544A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN110931566A (zh) * 2018-09-20 2020-03-27 三星显示有限公司 晶体管基底及制造其的方法和包括其的显示装置
WO2020140750A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
CN111785635A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN109273498B (zh) * 2018-09-25 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
US11094784B2 (en) 2019-04-08 2021-08-17 International Business Machines Corporation Gate-all-around field effect transistor having stacked U shaped channels configured to improve the effective width of the transistor
CN114420764A (zh) * 2022-01-14 2022-04-29 深圳市华星光电半导体显示技术有限公司 金属氧化物薄膜晶体管、显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123222A (zh) * 2007-08-31 2008-02-13 吉林大学 有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法
US20080293322A1 (en) * 2004-03-26 2008-11-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
US6426268B1 (en) * 2000-11-28 2002-07-30 Analog Devices, Inc. Thin film resistor fabrication method
KR20060099870A (ko) * 2005-03-15 2006-09-20 삼성전자주식회사 캡핑막을 구비하는 박막 트랜지스터 및 그 제조 방법
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
KR20100073356A (ko) * 2008-12-23 2010-07-01 엘지디스플레이 주식회사 컬러 전기 영동 표시 장치 및 이의 제조 방법
US9107335B2 (en) * 2013-02-19 2015-08-11 Infineon Technologies Ag Method for manufacturing an integrated circuit and an integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080293322A1 (en) * 2004-03-26 2008-11-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
CN101123222A (zh) * 2007-08-31 2008-02-13 吉林大学 有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN107316874B (zh) * 2017-07-28 2020-03-10 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US11257849B2 (en) 2018-08-24 2022-02-22 Boe Technology Group Co., Ltd. Display panel and method for fabricating the same
CN110931566A (zh) * 2018-09-20 2020-03-27 三星显示有限公司 晶体管基底及制造其的方法和包括其的显示装置
WO2020140750A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
US11489052B2 (en) 2019-01-02 2022-11-01 Mianyang Boe Optoelectronics Technology Co., Ltd. Thin film transistor, manufacturing method of thin film transistor and display device
CN111785635A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Also Published As

Publication number Publication date
US20150295094A1 (en) 2015-10-15
WO2014169544A1 (zh) 2014-10-23

Similar Documents

Publication Publication Date Title
CN103258745A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
CN107331669B (zh) Tft驱动背板的制作方法
WO2019010960A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
US9620646B2 (en) Array substrate, manufacturing method thereof and display device
US9508755B2 (en) Pixel unit and method of fabricating the same, array substrate and display device
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
WO2019114834A1 (zh) 阵列基板及其制造方法和显示装置
WO2013104209A1 (zh) 氧化物薄膜晶体管及其制备方法
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
CN103022145B (zh) 阵列基板、显示装置及制备方法
WO2016086531A1 (zh) 阵列基板及其制作方法
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
KR20100005779A (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
WO2015100894A1 (zh) 显示装置、阵列基板及其制造方法
KR20090076046A (ko) 액정 표시 장치와 그 제조 방법
WO2019148579A1 (zh) 薄膜晶体管阵列基板及其制造方法
WO2018214732A1 (zh) 阵列基板及其制备方法、显示装置
WO2015067068A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN105428313A (zh) 阵列基板及其制备方法、显示装置
US10340387B2 (en) Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
EP3001460B1 (en) Thin film transistor and preparation method therefor, display substrate, and display apparatus
WO2016090807A1 (zh) 阵列基板及其制作方法、显示装置
US20210225898A1 (en) Manufacturing method of tft array substrate and tft array substrate
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130821

RJ01 Rejection of invention patent application after publication