CN111785635A - 一种薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN111785635A
CN111785635A CN202010683733.5A CN202010683733A CN111785635A CN 111785635 A CN111785635 A CN 111785635A CN 202010683733 A CN202010683733 A CN 202010683733A CN 111785635 A CN111785635 A CN 111785635A
Authority
CN
China
Prior art keywords
layer
active layer
nanowire active
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010683733.5A
Other languages
English (en)
Inventor
张立震
王治
周毅
何伟
徐胜
吴慧利
贺芳
赵雪飞
李士佩
顾仁权
黎午升
姚琪
柳在一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010683733.5A priority Critical patent/CN111785635A/zh
Publication of CN111785635A publication Critical patent/CN111785635A/zh
Priority to US17/210,615 priority patent/US20220020864A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、阵列基板和显示装置，以改善现有技术在通过干刻工艺形成导通源漏极与纳米线有源层的过孔时，存在纳米线有源层易于受干刻过程影响，纳米线有源层易受破坏的问题。所述薄膜晶体管的制作方法，包括：在衬底基板的一侧形成纳米线有源层；在所述纳米线有源层的背离所述衬底基板的一侧形成导电的保护层；在所述保护层的背离所述纳米线有源层的一侧形成绝缘层；采用干刻工艺对所述绝缘层进行刻蚀，形成暴露所述保护层的第一区域的第一过孔，以及暴露所述保护层的第二区域的第二过孔；在所述绝缘层的背离所述保护层的一侧形成源漏极层，所述源漏极层包括第一电极和第二电极。

Description

一种薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
非晶硅(a-Si)薄膜晶体管由于迁移率(<1cm2V-1S-1)太小，已经无法满足8K技术需求；低温多晶硅(Low Temperature Poly-Silicon，LTPS)技术受限于激光光束(Beam)尺寸以及工艺成本，使用受限。平面硅纳米线由于其高迁移率(>100cm2V-1S-1)、大面积制备、成本低的特点，成为a-Si产线升级潜在应用技术。另外，硅纳米线拥有良好的延展性和弹性，可以应用在柔性/可拉伸电子领域(如可穿戴电子、柔性显示、仿生电子和人造皮肤等新型应用)。
但现有技术在通过干刻工艺形成导通源漏极与纳米线有源层的过孔时，存在易于受干刻过程影响，纳米线有源层易受破坏的问题。
发明内容
本发明提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，以改善现有技术在通过干刻工艺形成导通源漏极与纳米线有源层的过孔时，存在纳米线有源层易于受干刻过程影响，纳米线有源层易受破坏的问题。
本发明实施例提供一种薄膜晶体管的制作方法，包括：
在衬底基板的一侧形成纳米线有源层；
在所述纳米线有源层的背离所述衬底基板的一侧形成导电的保护层；
在所述保护层的背离所述纳米线有源层的一侧形成绝缘层；
采用干刻工艺对所述绝缘层进行刻蚀，形成暴露所述保护层的第一区域的第一过孔，以及暴露所述保护层的第二区域的第二过孔，所述第一区域和所述第二区域不交叠；
在所述绝缘层的背离所述保护层的一侧形成源漏极层，所述源漏极层包括第一电极和第二电极，所述第一电极在所述第一过孔与所述纳米线有源层电性导通，所述第二电极通过所述第二过孔与所述纳米线有源层电性导通。
在一种可能的实施方式中，在采用干刻工艺对所述绝缘层进行刻蚀之后，以及在所述绝缘层的背离所述保护层的一侧形成源漏极层之前，所述制作方法还包括：
采用湿刻工艺对所述保护层进行刻蚀，去除所述第一区域的所述保护层，以及去除所述第二区域的所述保护层。
在一种可能的实施方式中，所述在衬底基板的一侧形成纳米线有源层，包括：
在所述衬底基板的一侧形成具有至少一个引导凹槽的图案化的第一膜层；
在所述引导凹槽的一端形成金属引导颗粒；
在所述金属引导颗粒的背离所述第一膜层的一侧形成非晶硅薄膜，并进行退火，以在所述引导凹槽内形成硅纳米线；
对退火后的所述非晶硅薄膜进行图案化，以形成纳米线有源层，其中，所述纳米线有源层的图案与所述第一膜层的互补。
在一种可能的实施方式中，所述在所述引导凹槽的一端形成金属引导颗粒，包括：
在所述第一膜层的背离所述衬底基板的一侧形成第二薄膜；
去除所述凹槽一端所在区域以外的其它区域的所述第二薄膜；
对保留的所述第二薄膜进行氢等离子体处理。
在一种可能的实施方式中，所述在所述第一膜层的背离所述衬底基板的一侧形成第二薄膜，包括：
在所述第一膜层的背离所述衬底基板的一侧形成氧化铟锡。
在一种可能的实施方式中，所述在所述纳米线有源层的背离所述衬底基板的一侧形成导电的保护层，包括：
在所述纳米线有源层的背离所述衬底基板的一侧形成钼金属，铜金属，铝金属或氧化铟锡。
在一种可能的实施方式中，所述在所述保护层的背离所述纳米线有源层的一侧形成绝缘层，包括：
在所述保护层的背离所述纳米线有源层的一侧形成栅极绝缘层；
在所述栅极绝缘层的背离所述纳米线有源层的一侧形成层间介质层。
在一种可能的实施方式中，在所述保护层的背离所述纳米线有源层的一侧形成栅极绝缘层之后，以及在所述栅极绝缘层的背离所述纳米线有源层的一侧形成层间介质层之前，所述制作方法还包括：
在所述栅极绝缘层的背离所述纳米线有源层的一侧形成栅极。
本发明实施例还提供一种薄膜晶体管，包括：
衬底基板；
位于所述衬底基板一侧的纳米线有源层；
位于所述纳米线有源层的背离所述衬底基板一侧的导电的保护层；
位于所述保护层的背离所述纳米线有源层一侧的绝缘层，其中，所述绝缘层具有暴露所述保护层第一区域的第一过孔，以及暴露所述保护层第二区域的第二过孔，所述第一区域和所述第二区域不交叠；
位于所述绝缘层的背离所述保护层一侧的源漏极层，所述源漏极层包括第一电极和第二电极，所述第一电极在所述第一过孔与所述纳米线有源层电性导通，所述第二电极通过所述第二过孔与所述纳米线有源层电性导通。
在一种可能的实施方式中，所述保护层在所述第一区域具有第一镂空结构，所述保护层在所述第二区域具有第二镂空结构；所述第一镂空结构在所述衬底基板的正投影与所述第一过孔在所述衬底基板的正投影重合，所述第二镂空结构在所述衬底基板的正投影与所述第二过孔在所述衬底基板的正投影重合。
在一种可能的实施方式中，所述薄膜晶体管还包括：位于所述衬底基板与所述纳米线有源层之间图案化的第一膜层，所述第一膜层具有至少一个引导凹槽，所述第一膜层的图案与所述纳米线有源层的互补。
在一种可能的实施方式中，所述引导凹槽的一端内形成有氢等离子处理后的第二薄膜。
在一种可能的实施方式中，所述第二薄膜的材料为氧化铟锡；所述纳米线有源层中包括铟金属引导颗粒。
在一种可能的实施方式中，所述保护层的材料为钼金属，铜金属，铝金属或氧化铟锡。
在一种可能的实施方式中，所述绝缘层包括栅极绝缘层以及位于所述栅极绝缘层的背离所述纳米线有源层一侧的层间介质层；
所述栅极绝缘层与所述层间介质层之间还具有：栅极。
本发明实施例还提供一种阵列基板，包括如本发明实施例提供的所述薄膜晶体管。
本发明实施例还提供一种显示装置，包括如本发明实施例提供的所述阵列基板。
本发明实施例有益效果如下：本发明实施例提供的薄膜晶体管的制作方法，在通过干刻工艺对绝缘层形成用于电性导通源漏极层与纳米线有源层的过孔之前，先制作一层导电的保护层，而在形成过孔时，该保护层能够阻挡干刻工艺过程中使用的气体，保护纳米线有源层不被破坏，并能够导通电流，进而可以改善现有技术在通过干刻工艺形成导通源漏极与纳米线有源层的过孔时，存在纳米线有源层易于受干刻过程影响，纳米线有源层易受破坏的问题。
附图说明
图1为本发明实施例提供的一种薄膜晶体管的制作方法的流程图；
图2为本发明实施例提供的一种具体的薄膜晶体管的制作方法的流程图；
图3为本发明实施例提供的另一种具体的薄膜晶体管的制作方法的流程图；
图4为本发明实施例中，制备完成第一膜层的薄膜晶体管的俯视结构示意图；
图5为本发明实施例中，制备完成第二薄膜的薄膜晶体管的俯视结构示意图；
图6a为本发明实施例中，制备完成纳米线有源层的薄膜晶体管的俯视结构示意图；
图6b为本发明实施例中，制备完成纳米线有源层的薄膜晶体管的剖视结构示意图；
图6c为本发明实施例中，制备完成图案化的纳米线有源层的薄膜晶体管的俯视结构示意图；
图7a为本发明实施例中，制备完成保护层的薄膜晶体管的俯视结构示意图；
图7b为本发明实施例中，制备完成保护层的薄膜晶体管的剖视结构示意图；
图8a为本发明实施例中，制备完成栅极绝缘层的薄膜晶体管的俯视结构示意图；
图8b为本发明实施例中，制备完成栅极绝缘层的薄膜晶体管的剖视结构示意图；
图9a为本发明实施例中，制备完成栅极的薄膜晶体管的俯视结构示意图；
图9b为本发明实施例中，制备完成栅极的薄膜晶体管的剖视结构示意图；
图10a为本发明实施例中，制备完成层间介质层的薄膜晶体管的俯视结构示意图；
图10b为本发明实施例中，制备完成层间介质层的薄膜晶体管的剖视结构示意图；
图11a为本发明实施例中，干刻制备完成第一过孔和第二过孔的薄膜晶体管的俯视结构示意图；
图11b为本发明实施例中，干刻制备完成第一过孔和第二过孔的剖视结构示意图；
图12a为本发明实施例中，湿刻去除第一区域、第二区域的保护层的薄膜晶体管的俯视结构示意图；
图12b为本发明实施例中，湿刻去除第一区域、第二区域的保护层的剖视结构示意图；
图13a为本发明实施例中，制备完成源漏极层的薄膜晶体管的俯视结构示意图；
图13b为本发明实施例中，制备完成源漏极层的保护层的剖视结构示意图；
图14为本发明实施例中，保留第一区域、第二区域的保护层的薄膜晶体管的剖视结构示意图；
图15为本发明实施例提供的一种底栅型薄膜晶体管的剖视结构示意图；
图16为本发明实施例提供的一种制备完第一膜层的阵列基板的俯视结构示意图；
图17为本发明实施例提供的一种制备完纳米线有源层的阵列基板的俯视结构示意图；
图18为本发明实施例提供的一种制备完保护层的阵列基板的俯视结构示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
平面固液固(In-Plane Solid-Liquid-Solid，IP-SLS)生长技术是一种新型的平面硅纳米线生长技术，这是一种金属催化生长纳米线的方法。不同于气液固(Vapor-Liquid-Solid，VLS)生长需要气态前驱体(SiH4)，该技术的前驱体为固态(a-Si:H)。生长机理：氧化铟锡(ITO)衬底经过氢等离子(H plasma)处理后在表面形成In纳米颗粒，然后覆盖一层固态的a-Si:H作为前驱源。然后对衬底加热，当衬底温度加热到高于In/Si合金的温度时，金属催化颗粒开始吸收周围的a-Si:H，催化液滴内的Si原子浓度达到过饱和状态后会在金属催化液滴的一侧析出晶态的硅纳米线晶核。然后以纳米晶核为基础，通过金属催化液滴不断的吸收a-Si:H形成硅纳米线。
参见图1，本发明实施例提供一种薄膜晶体管的制作方法，包括：
步骤S100、在衬底基板的一侧形成纳米线有源层；衬底基板具体可以为玻璃衬底基板，纳米线有源层具体可以为硅纳米线有源层；
步骤S200、在纳米线有源层的背离衬底基板的一侧形成导电的保护层；具体的，该步骤S200，可以为：在纳米线有源层的背离衬底基板的一侧形成钼金属，铜金属，铝金属或氧化铟锡，即，该保护层的材料具体可以为钼金属，铜金属，铝金属或氧化铟锡，钼金属、铜金属、铝金属或氧化铟锡可以阻挡住干刻的气体，保护硅基纳米线不被破坏，并能够导通电流。
步骤S300、在保护层的背离纳米线有源层的一侧形成绝缘层；
步骤S400、采用干刻工艺对绝缘层进行刻蚀，形成暴露保护层的第一区域的第一过孔，以及暴露保护层的第二区域的第二过孔，第一区域和第二区域不交叠；
步骤S500、在绝缘层的背离保护层的一侧形成源漏极层，源漏极层包括第一电极和第二电极，第一电极在第一过孔与纳米线有源层电性导通，第二电极通过第二过孔与纳米线有源层电性导通。具体的，第一电极可以为源极，第二电极可以为漏极。
本发明实施例提供的薄膜晶体管的制作方法，在通过干刻工艺对绝缘层形成用于电性导通源漏极层与纳米线有源层的过孔之前，先制作一层导电的保护层，而在形成过孔时，该保护层能够阻挡干刻工艺过程中使用的气体，保护纳米线有源层不被破坏，并能够导通电流，进而可以改善现有技术在通过干刻工艺形成导通源漏极与纳米线有源层的过孔时，存在纳米线有源层易于受干刻过程影响，造成对纳米线有源层破坏的问题。
在具体实施时，结合图14所示，由于保护层4为导电膜层，可以在制作薄膜晶体管时，保留该保护层4，以简化薄膜晶体管的制作工艺；在另一种可能的实施方式中，如图13b所示，也可以去除该保护层4，具体的，结合图2所示，在步骤S400之后，以及在步骤S500之前，即，在采用干刻工艺对绝缘层进行刻蚀之后，以及在绝缘层的背离保护层的一侧形成源漏极层之前，制作方法还包括：步骤S600、采用湿刻工艺对保护层进行刻蚀，去除第一区域的保护层，以及去除第二区域的保护层。本发明实施例中，在对绝缘层刻蚀形成过孔之后，对保护层采用湿刻工艺去除第一区域、第二区域的保护层，进而可以使后续形成的第一电极、第二电极直接与纳米线有源层接触，相比于保留第一区域、第二区域的保护层，仅有金属与纳米线有源层间的接触电阻，具有接触电阻较低的优势。
在具体实施时，可以采用IP-SLS生长技术形成纳米线有源层，具体的，参见图3所示，关于步骤S100、在衬底基板的一侧形成纳米线有源层，包括：
步骤S101、在衬底基板的一侧形成具有至少一个引导凹槽的图案化的第一膜层；具体的，可以先通过沉积一层第一薄膜，然后再对第一薄膜进行图案化，形成第一膜层；该第一膜层的材质具体可以为二氧化硅(SiO2)；对于一单独的薄膜晶体管，结合图4所示，其中，图4为形成第一膜层后的示意图，每一薄膜晶体管具体可以包括多个引导凹槽20，例如，每一薄膜晶体管具体可以包括3～8个引导凹槽20；多个引导凹槽20具体可以沿同一方向延伸，例如，均沿第一方向AB延伸；多个引导凹槽20，在垂直于第一方向AB上的宽度h1相同，在平行于第一方向AB上的延伸长度h2相同，在垂直于衬底基板1方向上的深度h3相同；任意相邻的两个引导凹槽20之间的间距相同；当然，在具体实施时，第一膜层的图案也可以是其它图案，本发明不以此为限；
步骤S102、在引导凹槽的一端形成金属引导颗粒，例如，如图5所示，在各个引导凹槽20的左端形成金属引导颗粒31；具体的，该步骤S102可以包括：步骤S1021、在第一膜层2的背离衬底基板1的一侧形成第二薄膜30，第二薄膜30的材质具体可以为氧化铟锡；步骤S1022、去除引导凹槽20一端所在区域以外的其它区域的第二薄膜30；步骤S1023、对保留的第二薄膜30进行氢等离子体处理，进而形成In金属引导颗粒(即金属引导颗粒31)；
步骤S103、在金属引导颗粒31的背离第一膜层2的一侧形成非晶硅薄膜300，并进行退火，以在引导凹槽20内形成硅纳米线(也即纳米线有源层3)，如图6a所示；
步骤S104、对退火后的非晶硅薄膜进行图案化，以形成纳米线有源层，其中，纳米线有源层的图案与第一膜层的互补，该步骤的对纳米线有源层的图案化，可以去除引导凹槽以外区域生长的硅纳米线，对纳米线有源层的图案进一步规整化。
在具体实施时，本发明实施例中的薄膜晶体管可以为顶栅型薄膜晶体管，步骤S100中的绝缘层具体可以包括栅极绝缘层以及位于栅极绝缘层的背离保护层一侧的层间介质层，即，具体的，关于步骤S300，在保护层的背离纳米线有源层的一侧形成绝缘层，包括：在保护层的背离纳米线有源层的一侧形成栅极绝缘层；在栅极绝缘层的背离纳米线有源层的一侧形成层间介质层。具体的，在保护层的背离纳米线有源层的一侧形成栅极绝缘层之后，以及在栅极绝缘层的背离纳米线有源层的一侧形成层间介质层之前，制作方法还包括：在栅极绝缘层的背离纳米线有源层的一侧形成栅极。
为了更清楚地理解本发明实施例提供的薄膜晶体管的制作方法，以下结合图所示，对本发明实施例提供的薄膜晶体管进行进一步详细说明如下：
在一种可能的实施方式中，去除保护层的第一区域和第二区域的薄膜晶体管的制作方法具体可以如下：
步骤一、在衬底基板1的一侧形成具有至少一个引导凹槽20(也即引导台阶)的图案化的第一膜层2；具体的，可以先沉积二氧化硅薄膜，并进行图案化(pattern)化，形成引导凹槽20，如图4所示；
步骤二、在第一膜层2的背离衬底基板1的一侧形成第二薄膜30(具体可以为氧化铟锡ITO薄膜)，第二薄膜30的材质具体可以为氧化铟锡；去除引导凹槽20一端所在区域以外的其它区域的第二薄膜30；对保留的第二薄膜30进行氢等离子体处理(H2 plasma)，进而形成金属引导颗粒31，如图5所示；
步骤三、在金属引导颗粒31的背离第一膜层的一侧形成非晶硅薄膜300，并进行退火，以在引导凹槽20内形成硅纳米线(也即纳米线有源层3)如图6a和图6b所示；对退火后的非晶硅薄膜300进行图案化，如图6c所示，以形成纳米线有源层3，其中，纳米线有源层3的图案与第一膜层2的互补，即，纳米线有源层3位于没有第一膜层2的引导凹槽20内；
步骤四、在纳米线有源层3的背离衬底基板1的一侧形成导电的保护层4；具体的，可以沉积金属层(Mo,ITO,Cu，Al等可湿刻的金属及合金，金属氧化物)，湿刻，并进行图案化，如图7a和图7b所示；
步骤五、沉积栅极绝缘层52，如图8a和图8b所示；
步骤六、沉积栅极金属薄膜，并图案化，形成栅极7，如图9a和9b所示；
步骤七、沉积层间介质层51，如图10a和图10b所示；
步骤八、层间介质层51干刻开孔至保护层4，形成第一过孔610和第二过孔620，如图11a和图11b所示；
步骤九、采用湿刻工艺对保护层4进行刻蚀，去除第一区域(也即第一过孔610所在区域)的保护层4，以及去除第二区域(也即第二过孔620所在区域)的保护层4，如图12a和图12b所示；
步骤十、在层间介质层51的背离栅极7的一侧形成源漏极层(具体材料可以为Ti/Al/Ti)，干刻，并进行图案化；源漏极层包括第一电极61和第二电极62，第一电极61在第一过孔610与纳米线有源层3电性导通，第二电极62通过第二过孔620与纳米线有源层3电性导通，具体的，第一电极61可以通过多个第一过孔610与纳米线有源层3电性导通，第二电极62可以通过多个第二过孔620与纳米线有源层3电性导通，如图13a和图13b所示，其中，图13b为图13a沿虚线EF处的截面示意图。
在另一种可能的实施方式中，保留保护层3的第一区域和第二区域的薄膜晶体管的制作方法具体可以如下：
步骤一、在衬底基板1的一侧形成具有至少一个引导凹槽20(引导台阶)的图案化的第一膜层2；具体的，可以先沉积二氧化硅薄膜，并进行图案化(pattern)化，形成引导凹槽20，如图4所示；
步骤二、在第一膜层2的背离衬底基板1的一侧形成第二薄膜30(具体可以为氧化铟锡ITO薄膜)，第二薄膜30的材质具体可以为氧化铟锡；去除引导凹槽20一端所在区域以外的其它区域的第二薄膜30；对保留的第二薄膜30进行氢等离子体处理(H2 plasma)，进而形成金属引导颗粒31，如图5所示；
步骤三、在金属引导颗粒31的背离第一膜层的一侧形成非晶硅薄膜300，并进行退火，以在引导凹槽20内形成硅纳米线(也即纳米线有源层3)如图6a和6b所示；对退火后的非晶硅薄膜300进行图案化，以形成纳米线有源层3，其中，纳米线有源层3的图案与第一膜层2的互补；
步骤四、在纳米线有源层3的背离衬底基板1的一侧形成导电的保护层4；具体的，可以沉积金属层(Mo,ITO,Cu，Al等可湿刻的金属及合金，金属氧化物)，湿刻，并进行图案化，如图7a和图7b所示；
步骤五、沉积栅极绝缘层52，如图8a和图8b所示；
步骤六、沉积栅极金属薄膜，并图案化，形成栅极7，如图9a和图9b所示；
步骤七、沉积层间介质层51，如图10a和图10b所示；
步骤八、层间介质层51干刻开孔至保护层4，形成第一过孔610和第二过孔620，如图11a和图11b所示；
步骤九、在层间介质层51的背离栅极7的一侧形成源漏极层(具体材料可以为Ti/Al/Ti)，干刻，并进行图案化；源漏极层包括第一电极61和第二电极62，第一电极61在第一过孔610与纳米线有源层3电性导通，第二电极62通过第二过孔620与纳米线有源层3电性导通，如图14所示，即无需去除第一过孔610和第二过孔620所在区域的保护层3。
基于同一发明构思，本发明实施例还提供一种薄膜晶体管，结合图14所示，薄膜晶体管具体可以通过本发明实施例提供的制作方法获得，结合图所示，薄膜晶体管具体可以包括：
衬底基板1；衬底基板1的材料具体可以为玻璃；
位于衬底基板1一侧的纳米线有源层3；纳米线有源层3的材料具体可以为硅纳米线有源层；
位于纳米线有源层3的背离衬底基板1一侧的导电的保护层4；
位于保护层4的背离纳米线有源层3一侧的绝缘层5，其中，绝缘层5具有暴露保护层4第一区域的第一过孔610，以及暴露保护层4第二区域的第二过孔620，第一区域和第二区域不交叠；
位于绝缘层5的背离保护层4一侧的源漏极层，源漏极层包括第一电极61和第二电极62，第一电极61在第一过孔610与纳米线有源层3电性导通，具体可以通过保护层4与纳米线有源层3电性导通，第二电极62通过第二过孔620与纳米线有源层3电性导通，具体可以通过保护层4与纳米线有源层3电性导通。
本发明实施例提供的薄膜晶体管，包括：位于衬底基板1一侧的纳米线有源层3；位于纳米线有源层3的背离衬底基板1一侧的导电的保护层4；位于绝缘层5的背离保护层4一侧的源漏极层，源漏极层包括第一电极61和第二电极62，第一电极61在第一过孔610与纳米线有源层3电性导通，第二电极62通过第二过孔620与纳米线有源层3电性导通，即，在制作该薄膜晶体管时，可以在通过干刻工艺对绝缘层形成用于电性导通源漏极层与纳米线有源层的过孔之前，先制作一层导电的保护层，而在形成过孔时，该保护层能够阻挡干刻工艺过程中使用的气体，保护纳米线有源层不被破坏，并能够导通电流，进而可以改善现有技术在通过干刻工艺形成导通源漏极与纳米线有源层的过孔时，存在纳米线有源层易于受干刻过程影响，造成对纳米线有源层破坏的问题。
在具体实施时，由于保护层4为导电膜层，可以在制作薄膜晶体管时，保留该保护层4，以简化薄膜晶体管的制作工艺，形成的薄膜晶体管的结构视图可以如图14所示；在另一种可能的实施方式中，也可以去除第一过孔610和第二过孔620所在区域的保护层4，具体的，形成的薄膜晶体管的结构视图可以结合图13b所示，即，保护层4在第一区域具有第一镂空结构，保护层4在第二区域具有第二镂空结构；第一镂空结构在衬底基板1的正投影与第一过孔610在衬底基板1的正投影重合，第二镂空结构在衬底基板1的正投影与第二过孔620在衬底基板1的正投影重合。本发明实施例中，保护层4在第一区域具有第一镂空结构，保护层4在第二区域具有第二镂空结构，相比于保留第一区域、第二区域的保护层3，第一电极61、第二电极62直接与纳米线有源层3接触，可以仅有金属与纳米线有源层3间的接触电阻，具有接触电阻较低的优势。
在具体实施时，结合图4所示，薄膜晶体管还包括：位于衬底基板1与纳米线有源层3之间图案化的第一膜层2，第一膜层2具有至少一个引导凹槽20，第一膜层2的图案与纳米线有源层3的互补。该第一膜层2的材料具体可以为二氧化硅(SiO2)；对于一单独的薄膜晶体管，每一薄膜晶体管具体可以包括多个引导凹槽20，例如，每一薄膜晶体管具体可以包括3～8个引导凹槽20；多个引导凹槽20具体可以沿同一方向延伸，例如，均沿第一方向AB(如图4中的横向)延伸；多个引导凹槽20，在垂直于第一方向AB上的宽度h1相同，在平行于第一方向AB上的延伸长度h3相同，在垂直于衬底基板1方向上的深度h3相同。任意相邻的两个引导凹槽20之间的间距相同。
在具体实施时，结合图5所示，引导凹槽20的一端(如图5中引导凹槽20的左端)内形成有氢等离子处理后的第二薄膜30。具体的，第二薄膜30的材料为氧化铟锡；纳米线有源层3中包括铟金属引导颗粒31。本公开实施例中，引导凹槽20的一端内形成有氢等离子处理后的第二薄膜30，可以在制作时，可以在后续的工艺过程中，通过铟金属引导颗粒引导形成硅纳米线有源层。
在具体实施时，保护层4的材料为钼金属，铜金属，铝金属或氧化铟锡。本发明实施例中，钼金属、铜金属、铝金属或氧化铟锡阻挡住干刻的气体、保护硅基纳米线不被破坏的效果较佳，并能够导通电流。
在具体实施时，本发明实施例提供的薄膜晶体管可以为顶栅型，结合图14所示，绝缘层5包括栅极绝缘层52层间介质层51以及位于栅极绝缘层52的背离纳米线有源层3一侧的层间介质层51；栅极绝缘层52与层间介质层51之间还具有：栅极7。具体的，薄膜晶体管也可以为底栅型，参见图15所示，在衬底基板1与纳米线有源层3之间可以设置有栅极7，栅极7与纳米线有源层3之间还具有栅极绝缘层52。
本发明实施例还提供一种阵列基板，包括如本发明实施例提供的薄膜晶体管。具体的，由于阵列基板一般同时设置多个薄膜晶体管，多个薄膜晶体管的各个膜层同步形成，进而在阵列基板上形成多个晶体管共用的膜层，例如，共用的图案化的第一膜层2，如图16所示，第一膜层2在设置晶体管的部位(如图16中的虚线圈S位置)的放大结构图可以参见图4所示；共用的图案化的纳米线有源层3，如图17所示，纳米线有源层3在设置晶体管的部位(如图16中的虚线圈S位置)在生长纳米线有源层3时的放大结构图可以参见图6c所示；共用的图案化的保护层4，如图18所示，保护层4在中设置晶体管的部位(如图18中的虚线圈S位置)的放大结构图可以参见图7a所示，而在其它不设置薄膜晶体管的位置可以不设置保护层4。
本发明实施例还提供一种显示装置，包括如本发明实施例提供的阵列基板。
本发明实施例有益效果如下：本发明实施例提供的薄膜晶体管的制作方法，在通过干刻工艺对绝缘层形成用于电性导通源漏极层与纳米线有源层的过孔之前，先制作一层导电的保护层，而在形成过孔时，该保护层能够阻挡干刻工艺过程中使用的气体，保护纳米线有源层不被破坏，并能够导通电流，进而可以改善现有技术在通过干刻工艺形成导通源漏极与纳米线有源层的过孔时，存在纳米线有源层易于受干刻过程影响，造成对纳米线有源层破坏的问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板的一侧形成纳米线有源层；
在所述纳米线有源层的背离所述衬底基板的一侧形成导电的保护层；
在所述保护层的背离所述纳米线有源层的一侧形成绝缘层；
采用干刻工艺对所述绝缘层进行刻蚀，形成暴露所述保护层的第一区域的第一过孔，以及暴露所述保护层的第二区域的第二过孔，所述第一区域和所述第二区域不交叠；
在所述绝缘层的背离所述保护层的一侧形成源漏极层，所述源漏极层包括第一电极和第二电极，所述第一电极在所述第一过孔与所述纳米线有源层电性导通，所述第二电极通过所述第二过孔与所述纳米线有源层电性导通。
2.如权利要求1所述的制作方法，其特征在于，在采用干刻工艺对所述绝缘层进行刻蚀之后，以及在所述绝缘层的背离所述保护层的一侧形成源漏极层之前，所述制作方法还包括：
采用湿刻工艺对所述保护层进行刻蚀，去除所述第一区域的所述保护层，以及去除所述第二区域的所述保护层。
3.如权利要求1或2所述的制作方法，其特征在于，所述在衬底基板的一侧形成纳米线有源层，包括：
在所述衬底基板的一侧形成具有至少一个引导凹槽的图案化的第一膜层；
在所述引导凹槽的一端形成金属引导颗粒；
在所述金属引导颗粒的背离所述第一膜层的一侧形成非晶硅薄膜，并进行退火，以在所述引导凹槽内形成硅纳米线；
对退火后的所述非晶硅薄膜进行图案化，以形成纳米线有源层，其中，所述纳米线有源层的图案与所述第一膜层的互补。
4.如权利要求3所述的制作方法，其特征在于，所述在所述引导凹槽的一端形成金属引导颗粒，包括：
在所述第一膜层的背离所述衬底基板的一侧形成第二薄膜；
去除所述凹槽一端所在区域以外的其它区域的所述第二薄膜；
对保留的所述第二薄膜进行氢等离子体处理。
5.如权利要求4所述的制作方法，其特征在于，所述在所述第一膜层的背离所述衬底基板的一侧形成第二薄膜，包括：
在所述第一膜层的背离所述衬底基板的一侧形成氧化铟锡。
6.如权利要求1所述的制作方法，其特征在于，所述在所述纳米线有源层的背离所述衬底基板的一侧形成导电的保护层，包括：
在所述纳米线有源层的背离所述衬底基板的一侧形成钼金属，铜金属，铝金属或氧化铟锡。
7.如权利要求1所述的制作方法，其特征在于，所述在所述保护层的背离所述纳米线有源层的一侧形成绝缘层，包括：
在所述保护层的背离所述纳米线有源层的一侧形成栅极绝缘层；
在所述栅极绝缘层的背离所述纳米线有源层的一侧形成层间介质层。
8.如权利要求7所述的制作方法，其特征在于，在所述保护层的背离所述纳米线有源层的一侧形成栅极绝缘层之后，以及在所述栅极绝缘层的背离所述纳米线有源层的一侧形成层间介质层之前，所述制作方法还包括：
在所述栅极绝缘层的背离所述纳米线有源层的一侧形成栅极。
9.一种薄膜晶体管，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧的纳米线有源层；
位于所述纳米线有源层的背离所述衬底基板一侧的导电的保护层；
位于所述保护层的背离所述纳米线有源层一侧的绝缘层，其中，所述绝缘层具有暴露所述保护层第一区域的第一过孔，以及暴露所述保护层第二区域的第二过孔，所述第一区域和所述第二区域不交叠；
位于所述绝缘层的背离所述保护层一侧的源漏极层，所述源漏极层包括第一电极和第二电极，所述第一电极在所述第一过孔与所述纳米线有源层电性导通，所述第二电极通过所述第二过孔与所述纳米线有源层电性导通。
10.如权利要求9所述的薄膜晶体管，其特征在于，所述保护层在所述第一区域具有第一镂空结构，所述保护层在所述第二区域具有第二镂空结构；所述第一镂空结构在所述衬底基板的正投影与所述第一过孔在所述衬底基板的正投影重合，所述第二镂空结构在所述衬底基板的正投影与所述第二过孔在所述衬底基板的正投影重合。
11.如权利要求9或10所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：位于所述衬底基板与所述纳米线有源层之间图案化的第一膜层，所述第一膜层具有至少一个引导凹槽，所述第一膜层的图案与所述纳米线有源层的互补。
12.如权利要求11所述的薄膜晶体管，其特征在于，所述引导凹槽的一端内形成有氢等离子处理后的第二薄膜。
13.如权利要求12所述的薄膜晶体管，其特征在于，所述第二薄膜的材料为氧化铟锡；所述纳米线有源层中包括铟金属引导颗粒。
14.如权利要求9所述的薄膜晶体管，其特征在于，所述保护层的材料为钼金属，铜金属，铝金属或氧化铟锡。
15.如权利要求9所述的薄膜晶体管，其特征在于，所述绝缘层包括栅极绝缘以及位于所述栅极绝缘层的背离所述纳米线有源层一侧的层间介质层；
所述栅极绝缘层与所述层间介质层之间还具有：栅极。
16.一种阵列基板，其特征在于，包括如权利要求9-15任一项所述的薄膜晶体管。
17.一种显示装置，其特征在于，包括如权利要求16所述的阵列基板。
CN202010683733.5A 2020-07-16 2020-07-16 一种薄膜晶体管及其制作方法、阵列基板和显示装置 Pending CN111785635A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010683733.5A CN111785635A (zh) 2020-07-16 2020-07-16 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US17/210,615 US20220020864A1 (en) 2020-07-16 2021-03-24 Thin film transistor, method for manufacturing thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010683733.5A CN111785635A (zh) 2020-07-16 2020-07-16 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN111785635A true CN111785635A (zh) 2020-10-16

Family

ID=72768764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010683733.5A Pending CN111785635A (zh) 2020-07-16 2020-07-16 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US20220020864A1 (zh)
CN (1) CN111785635A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206015A (zh) * 2021-04-30 2021-08-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN113345968A (zh) * 2021-05-31 2021-09-03 武汉华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制作方法和显示面板
WO2023221110A1 (zh) * 2022-05-20 2023-11-23 京东方科技集团股份有限公司 纳米线、薄膜晶体管制备方法、薄膜晶体管及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090040405A1 (en) * 2005-09-15 2009-02-12 Hiap L. Ong And Kyoritsu Optronics Co., Ltd. Pixels using multiple associated dots per color component for multi-domain vertical alignment liquid crystal displays
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN107275345A (zh) * 2017-06-28 2017-10-20 上海天马有机发光显示技术有限公司 显示基板、显示装置及显示基板的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236442B (zh) * 2013-04-23 2016-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
CN107460542A (zh) * 2017-06-15 2017-12-12 南京大学 一种基于平面纳米线线形设计和引导的可拉伸晶体半导体纳米线的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090040405A1 (en) * 2005-09-15 2009-02-12 Hiap L. Ong And Kyoritsu Optronics Co., Ltd. Pixels using multiple associated dots per color component for multi-domain vertical alignment liquid crystal displays
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN107275345A (zh) * 2017-06-28 2017-10-20 上海天马有机发光显示技术有限公司 显示基板、显示装置及显示基板的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
许明坤: ""平面硅纳米线自定位生长及同质、异质外延调控"", 《中国博士学位论文电子期刊网》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206015A (zh) * 2021-04-30 2021-08-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN113345968A (zh) * 2021-05-31 2021-09-03 武汉华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制作方法和显示面板
CN113345968B (zh) * 2021-05-31 2022-07-12 武汉华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制作方法和显示面板
WO2023221110A1 (zh) * 2022-05-20 2023-11-23 京东方科技集团股份有限公司 纳米线、薄膜晶体管制备方法、薄膜晶体管及半导体器件

Also Published As

Publication number Publication date
US20220020864A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
CN111785635A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP4580890B2 (ja) 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法
US8895376B2 (en) Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
CN106328658A (zh) 半导体装置
CN102446925B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
KR20140012693A (ko) 박막 트랜지스터 및 그 제조 방법과 표시 장치
JP5161493B2 (ja) 薄膜トランジスタの製造方法
US10510558B2 (en) Electronic device, thin film transistor, array substrate and manufacturing method thereof
KR102050401B1 (ko) 디스플레이 장치 및 그 제조방법
CN113206015A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
JP2010129881A (ja) 薄膜トランジスタおよびアクティブマトリクス基板
KR101000451B1 (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR100790059B1 (ko) 반도체장치, 그 제조방법 및 액정표시장치
US9869917B2 (en) Active matrix substrate and method for manufacturing the same
KR20080052781A (ko) 박막 트랜지스터의 제조 방법 및 이를 이용한액정표시장치의 제조 방법
CN102947871A (zh) 半导体装置及其制造方法
CN110444602A (zh) 一种氧化物薄膜晶体管的制备方法及阵列基板
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
CN111048593A (zh) 一种薄膜晶体管及其制造方法
CN1588621A (zh) 制造多晶硅层的方法
US20220223745A1 (en) Thin film transistor and manufacturing method thereof, display substrate, and display device
WO2023225831A1 (zh) 纳米线、阵列基板制备方法、阵列基板及电子设备
CN217546391U (zh) 可拉伸电路板和电子设备
KR20120000254A (ko) 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination