CN113206015A - 薄膜晶体管及其制作方法、阵列基板及显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN113206015A
CN113206015A CN202110482217.0A CN202110482217A CN113206015A CN 113206015 A CN113206015 A CN 113206015A CN 202110482217 A CN202110482217 A CN 202110482217A CN 113206015 A CN113206015 A CN 113206015A
Authority
CN
China
Prior art keywords
pattern
substrate
forming
layer
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110482217.0A
Other languages
English (en)
Inventor
吴昊
关峰
吕杨
李超
杜建华
赵梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110482217.0A priority Critical patent/CN113206015A/zh
Publication of CN113206015A publication Critical patent/CN113206015A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明提供一种薄膜晶体管及其制作方法、阵列基板及显示装置，该制作方法包括：在衬底基板上形成沿第一方向延伸的条形的金属氧化物图形，对金属氧化物图形进行还原处理，得到多个金属诱导颗粒；在衬底基板上形成非晶硅薄膜，对非晶硅薄膜进行退火，退火过程中，金属诱导颗粒诱导非晶硅薄膜析出硅纳米线并生长；去除金属诱导颗粒和剩余的非晶硅薄膜，形成有源层图形，有源层图形包括：沿第二方向延伸且沿所述第一方向间隔设置的多条硅纳米线；在有源层图形远离衬底基板的一侧形成半导体掺杂层图形、源极和漏极，半导体掺杂层图形包括所述第一方向延伸的第一图形和第二图形，分别位于多条硅纳米线的两端，源极与第一图形重叠，漏极与第二图形重叠。

Description

薄膜晶体管及其制作方法、阵列基板及显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板及显示装置。
背景技术
采用硅纳米线(Silicon Nanowire，SNW)作为有源层的底栅型薄膜晶体管(TFT)中，源漏电极直接与硅纳米线接触，该种结构下，接触电阻较高，且在形成源漏电极的过程中，需要进行刻蚀工艺，硅纳米线容易受到刻蚀损伤而导体化，从而会使得形成的薄膜晶体管容易出现大电流现象。
发明内容
本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板及显示装置，用于解决采用硅纳米线作为有源层的薄膜晶体管，源漏电极与硅纳米线接触电阻高，且硅纳米线容易受到刻蚀损伤，导致薄膜晶体管良率低的问题。
为了解决上述技术问题，本发明是这样实现的：
第一方面，本发明实施例提供了一种薄膜晶体管的制作方法，包括：
提供衬底基板；
在所述衬底基板上形成沿第一方向延伸的条形的金属氧化物图形，并对所述金属氧化物图形进行还原处理，得到多个金属诱导颗粒；
在所述衬底基板上形成非晶硅薄膜，并对所述非晶硅薄膜进行退火，在退火过程中，所述金属诱导颗粒诱导所述非晶硅薄膜析出硅纳米线并生长；去除所述金属诱导颗粒和剩余的所述非晶硅薄膜，形成有源层图形，所述有源层图形包括：沿第二方向延伸且沿所述第一方向间隔设置的多条硅纳米线，所述第一方向和所述第二方向垂直；
在所述有源层图形远离所述衬底基板的一侧形成半导体掺杂层图形、源极和漏极，所述半导体掺杂层图形包括第一图形和第二图形，所述第一图形和第二图形沿所述第一方向延伸，分别位于所述多条硅纳米线的两端且与所述多条硅纳米线接触，所述源极与所述第一图形接触且在衬底基板上的正投影与所述第一图形重叠，所述漏极与所述第二图形接触且在衬底基板上的正投影与所述第二图形重叠。
可选的，在所述衬底基板上形成沿第一方向延伸的条形的金属氧化物图形之前还包括：
在所述衬底基板上形成栅极；
在所述栅极远离所述衬底基板的一侧形成栅绝缘层；
对所述栅绝缘层进行图形化，在所述栅绝缘层远离所述衬底基板的一侧表面形成多条引导沟槽，所述多条引导沟槽沿所述第二方向延伸，且在所述第一方向上间隔设置；
其中，在退火过程中，析出的硅纳米线沿所述引导沟槽生长。
可选的，所述金属氧化物图形采用ITO材料，所述金属诱导颗粒为In诱导颗粒。
可选的，所述半导体掺杂层图形采用N+a-Si材料。
可选的，在有源层图形远离所述衬底基板的一侧形成半导体掺杂层图形、源极和漏极包括：
通过一次构图工艺，形成所述半导体掺杂层图形、源极和漏极。
可选的，通过一次构图工艺，形成所述半导体掺杂层图形、源极和漏极包括：
在所述有源层图形远离所述衬底基板的一侧沉积形成半导体掺杂层；
在所述半导体掺杂层远离所述衬底基板的一侧沉积形成源漏金属层；
在所述源漏金属层远离所述衬底基板的一侧形成光刻胶层；
采用掩膜版，对所述光刻胶层进行曝光，并对所述光刻胶层进行显影，形成光刻胶去除区和光刻胶保留区；
对所述光刻胶去除区的源漏金属层进行刻蚀，得到源极和漏极；
对所述光刻胶去除区的半导体掺杂层进行刻蚀，得到半导体掺杂层图形；
去除所述光刻胶保留区的光刻胶。
第二方面，本发明实施例提供了一种薄膜晶体管，包括：
衬底基板；
有源层图形，位于所述衬底基板上，所述有源层图形包括沿第二方向延伸，且沿第一方向间隔设置的多条硅纳米线，所述第一方向和所述第二方向垂直；
半导体掺杂层图形，位于所述有源层图形远离所述衬底基板的一侧，包括第一图形和第二图形，所述第一图形和第二图形沿第二方向延伸，分别位于所述多条硅纳米线的两端且与所述多条硅纳米线接触；
源极和漏极，位于所述半导体掺杂层图形远离所述衬底基板的一侧，所述源极与所述第一图形接触且在衬底基板上的正投影与所述第一图形重叠，所述漏极与所述第二图形接触且在衬底基板上的正投影与所述第二图形重叠。
可选的，所述薄膜晶体管还包括：
栅极，位于所述衬底基板上；
栅绝缘层图形，位于所述栅极远离所述衬底基板的一侧；
其中，所述有源层图形位于所述栅绝缘层图形远离所述衬底基板的一侧；
所述栅绝缘层图形包括位于所述栅绝缘层远离所述衬底基板的一侧表面的多条引导沟槽，所述多条引导沟槽沿所述第二方向延伸，且在所述第一方向上间隔设置，所述硅纳米线位于所述引导沟槽内。
可选的，所述半导体掺杂层图形采用N+a-Si材料。
第三方面，本发明实施例提供了一种阵列基板，包括上述第二方面所述的薄膜晶体管。
第四方面，本发明实施例提供了一种显示装置，包括上述第三方面所述的阵列基板。
本发明实施例中，在硅纳米线与源漏电极之间形成半导体掺杂层图形，与源漏电极形成金属半导体(MS)结构欧姆接触，降低硅纳米线与源漏电极之间的接触电阻，同时，半导体掺杂层图形可以充当形成源漏电极的刻蚀流程中的刻蚀阻挡层，减少或避免硅刻蚀对硅纳米线的损伤，避免薄膜晶体管的大电流现象，提高薄膜晶体管的良率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为相关技术中的薄膜晶体管的俯视图；
图2为相关技术中的薄膜晶体管的剖面示意图；
图3至图11为本发明实施例薄膜晶体管的制作方法的流程示意图；
图12至图15为硅纳米线生长原理示意图；
图16为本发明实施例的薄膜晶体管的俯视图；
图17为本发明实施例的薄膜晶体管的剖视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1和图2，图1为相关技术中的薄膜晶体管的俯视图，图2为相关技术中的薄膜晶体管的剖面示意图，该薄膜晶体管包括：衬底基板10、栅极11、栅绝缘层12、有源层13、源漏电极14和钝化层(PVX)15，有源层13包括多条硅纳米线，从图1和图2中可以看出，源漏电极14直接与硅纳米线接触，该种结构下，接触电阻较高，且在形成源漏电极14的过程中，需要进行刻蚀工艺，硅纳米线容易受到刻蚀损伤而导体化，从而会使得形成的薄膜晶体管容易出现大电流现象。
为解决上述问题，请参考图3至图11，本发明实施例提供一种薄膜晶体管的制作方法，其中，图3至图11中，箭头左侧的图为制作过程中的薄膜晶体管的俯视图，箭头右侧的图为左侧图对应的剖视图，该薄膜晶体管的制作方法包括：
步骤11：请参考图3，提供衬底基板100；
该衬底基板100可以是玻璃基板，也可以是其他材质的衬底基板，例如陶瓷等。
步骤12：请参考图3，在所述衬底基板100上形成栅极101；
本发明实施例中，形成栅极101的过程可以是：沉积栅金属层，对栅金属层进行图形化(1Mask)，形成栅极101。栅金属层采用的材料可以是Mo等金属或金属合金，厚度为400-600埃，优选的，可以为500埃。
步骤13：请参考图4，在所述栅极101远离所述衬底基板100的一侧形成栅绝缘层图形102；
本发明实施例中，请参考图4，可选的，在所述栅极101远离所述衬底基板100的一侧形成栅绝缘层图形102包括：
在所述栅极101远离所述衬底基板100的一侧形成栅绝缘层；
对所述栅绝缘层进行图形化(2Mask)，在所述栅绝缘层远离所述衬底基板100的一侧表面形成多条引导沟槽102’，所述多条引导沟槽102’沿所述第二方向延伸，且在所述第一方向上间隔设置；其中，在下述步骤中的退火过程中，所述引导沟槽102’用于引导析出的硅纳米线生长。
本发明实施例中，可选的，栅绝缘层采用的材料可以为SiOx(氧化硅)等，厚度可以为3000-5000埃，优选的，可以为4000埃。
步骤14：请参考图5，在栅绝缘层102远离所述衬底基板100的一侧形成沿第一方向延伸的条形的金属氧化物图形103；
本发明实施例中，可选的，金属氧化物图形的制作过程如下：形成金属氧化物薄膜，对金属氧化物薄膜进行图形化(3Mask)，形成金属氧化物图形103。可选的，金属氧化物薄膜采用的材料为ITO(氧化铟锡)材料，以用于析出引导硅纳米线生成的In诱导颗粒，利用In与Si的低共熔点，可以使Si不断从饱和共熔体中析出、结晶形成平面硅纳米线，并且在工艺方面容易实现，成本较低。可选的，金属氧化物薄膜的厚度可以为100-200埃，优选的，可以为150埃。当然在本发明的其他一些实施例中，金属氧化物图形也可以采用其他材料，例如氧化铟锌(IZO)等。进一步的，金属氧化物也可以不含In，而是其他金属的氧化物。
步骤15：请参考图6，对所述金属氧化物图形103进行还原处理，得到多个金属诱导颗粒103’；
本发明实施例中，可选的，所述金属诱导颗粒为In诱导颗粒，当然，所述金属诱导颗粒为其他金属诱导颗粒。
本发明实施例中，所述金属诱导颗粒为纳米颗粒，直径为50至80埃。
本发明实施例中，可选的，可以采用H(氢气)等离子体(plasma)对金属氧化物图形103进行还原处理，得到多个金属诱导颗粒103’。
步骤16：请参考图7，在所述衬底基板100上形成非晶硅薄膜104，并对所述非晶硅薄膜104进行退火，在退火过程中，所述金属诱导颗粒103’诱导所述非晶硅薄膜104析出硅纳米线104’并生长；
本发明实施例中，所述非晶硅薄膜104的厚度可以为200-400埃，优选的，可以为300埃。
本发明实施例中，退火的问题可以为390～400℃。
本发明实施例中，若栅绝缘层表面制作有多条引导沟槽102’，在退货过程中，可以通过引导沟槽102’实现硅纳米线104’的精确定位生长。
请参考图12至图15，图12至图15为硅纳米线生长原理示意图，图12中，金属氧化物经过氢气进行还原处理后形成金属诱导颗粒；图13中，沉积非晶硅薄膜104，并对所述非晶硅薄膜104进行退火，形成金属合金液滴21；图14中，当金属合金液滴21中Si浓度过饱时析出晶核22；图15中，在吉布斯自由能驱使下，金属合金液滴21牵引晶核22生长为硅纳米线104’。
步骤17：请参考图8，去除所述金属诱导颗粒103’和剩余的所述非晶硅薄膜104，形成有源层图形，所述有源层图形包括：沿第二方向延伸且沿所述第一方向间隔设置的多条硅纳米线104’，所述第一方向和所述第二方向垂直；
本发明实施例中，可以通过掩膜工艺去除所述金属诱导颗粒103’和剩余的所述非晶硅薄膜104(4Mask)。
步骤18：请参考图9，在所述有源层图形远离所述衬底基板100的一侧形成半导体掺杂层105；
本发明实施例中，可选的，所述半导体掺杂层图形采用N+a-Si材料，可选的，厚度可以为400-800埃，优选的，可以为500埃。
本发明实施例中，半导体掺杂层105可以直接通过沉积的工艺形成。
步骤19：请参考图10，在所述半导体掺杂层105远离所述衬底基板100的一侧形成源漏金属层，通过构图工艺形成半导体掺杂层图形、源极1061和漏极1062，所述半导体掺杂层图形包括第一图形1051和第二图形1052，所述第一图形1051和第二图形1052沿所述第一方向延伸，分别位于所述多条硅纳米线104’的两端且与所述多条硅纳米线104’接触，所述源极1061与所述第一图形1051接触且在衬底基板100上的正投影与所述第一图形1051重叠，所述漏极1062与所述第二图形1052接触且在衬底基板100上的正投影与所述第二图形1052重叠。
本发明实施例中，形成源极和漏极的过程可以是：沉积源漏金属层，对源漏金属层进行图形化，形成源漏电极。源漏金属层采用的材料可以是Mo等金属或金属合金，厚度为2000-2500埃，优选的，可以为2200埃。
本发明实施例中，可选的，通过一次构图工艺，形成所述半导体掺杂层图形、源极和漏极(5Mask)，从而节省一道掩膜工艺。
本发明实施例中，可选的，通过一次构图工艺，形成所述半导体掺杂层图形、源极和漏极包括：
在所述有源层图形远离所述衬底基板的一侧沉积形成半导体掺杂层；
在所述半导体掺杂层远离所述衬底基板的一侧沉积形成源漏金属层；
在所述源漏金属层远离所述衬底基板的一侧形成光刻胶层；
采用掩膜版，对所述光刻胶层进行曝光，并对所述光刻胶层进行显影，形成光刻胶去除区和光刻胶保留区；
对所述光刻胶去除区的源漏金属层进行刻蚀，得到源极和漏极；
对所述光刻胶去除区的半导体掺杂层进行刻蚀，得到半导体掺杂层图形；
去除所述光刻胶保留区的光刻胶。
步骤20：请参考图11，形成钝化层图形107。
本发明实施例中，可选的，钝化层图形107可以采用SiOx和/或SiNx等材料，可选的，可以为SiOx层和SiNx层叠层结构，其中，SiOx层的厚度可以为700-900埃，SiNx层的厚度可以为300-500埃，优选的，SiOx层的厚度为800埃，SiNx层的厚度为400埃。
本发明实施例中，形成钝化层图形107的形成过程为：形成钝化层，对钝化层进行图形化，在钝化层上形成过孔(6Mask)，该过孔连通至栅极。
本发明实施例中，在硅纳米线与源漏电极之间形成半导体掺杂层图形，与源漏电极形成金属半导体(MS)结构欧姆接触，降低硅纳米线与源漏电极之间的接触电阻，同时，半导体掺杂层图形可以充当形成源漏电极的刻蚀流程中的刻蚀阻挡层，减少或避免硅刻蚀对硅纳米线的损伤，避免薄膜晶体管的大电流现象，提高薄膜晶体管的良率。
本发明的上述实施例中，薄膜晶体管为底栅型薄膜晶体管，当然，在本发明的其他一些实施例中，薄膜晶体管也可以是顶栅型薄膜晶体管，在薄膜晶体管为顶栅型薄膜晶体管时，上述形成栅极和栅极绝缘层的步骤位于形成有源层的步骤之前。
请参考图16和图17，本发明实施例还提供一种薄膜晶体管，包括：
衬底基板100；
有源层图形，位于所述衬底基板100上，所述有源层图形包括沿第二方向延伸，且沿第一方向间隔设置的多条硅纳米线104’，所述第一方向和所述第二方向垂直；
半导体掺杂层图形，位于所述有源层图形远离所述衬底基板100的一侧，包括第一图形1051和第二图形1052，所述第一图形1051和第二图形1052沿第二方向延伸，分别位于所述多条硅纳米线104’的两端且与所述多条硅纳米线104’接触；
源极1061和漏极1062，位于所述半导体掺杂层图形远离所述衬底基板100的一侧，所述源极1061与所述第一图形1051接触且在衬底基板100上的正投影与所述第一图形1051重叠，所述漏极1062与所述第二图形1052接触且在衬底基板100上的正投影与所述第二图形1052重叠。
可选的，所述薄膜晶体管还包括：
栅极101，位于所述衬底基板上；
栅绝缘层图形102，位于所述栅极101远离所述衬底基板100的一侧；
其中，所述有源层图形位于所述栅绝缘层图形102远离所述衬底基板100的一侧；
所述栅绝缘层图形102包括位于所述栅绝缘层远离所述衬底基板的一侧表面的多条引导沟槽102’，所述多条引导沟槽102’沿所述第二方向延伸，且在所述第一方向上间隔设置，所述硅纳米线104’位于所述引导沟槽102’内。
可选的，所述半导体掺杂层图形采用N+a-Si材料。
本发明实施例还提供一种阵列基板，包括上述任一实施例中的薄膜晶体管。
本发明实施例还提供一种显示装置，包括上述阵列基板。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (11)

1.一种薄膜晶体管的制作方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板上形成沿第一方向延伸的条形的金属氧化物图形，并对所述金属氧化物图形进行还原处理，得到多个金属诱导颗粒；
在所述衬底基板上形成非晶硅薄膜，并对所述非晶硅薄膜进行退火，在退火过程中，所述金属诱导颗粒诱导所述非晶硅薄膜析出硅纳米线并生长；去除所述金属诱导颗粒和剩余的所述非晶硅薄膜，形成有源层图形，所述有源层图形包括：沿第二方向延伸且沿所述第一方向间隔设置的多条硅纳米线，所述第一方向和所述第二方向垂直；
在所述有源层图形远离所述衬底基板的一侧形成半导体掺杂层图形、源极和漏极，所述半导体掺杂层图形包括第一图形和第二图形，所述第一图形和第二图形沿所述第一方向延伸，分别位于所述多条硅纳米线的两端且与所述多条硅纳米线接触，所述源极与所述第一图形接触且在衬底基板上的正投影与所述第一图形重叠，所述漏极与所述第二图形接触且在衬底基板上的正投影与所述第二图形重叠。
2.根据权利要求1所述的方法，其特征在于，在所述衬底基板上形成沿第一方向延伸的条形的金属氧化物图形之前还包括：
在所述衬底基板上形成栅极；
在所述栅极远离所述衬底基板的一侧形成栅绝缘层；
对所述栅绝缘层进行图形化，在所述栅绝缘层远离所述衬底基板的一侧表面形成多条引导沟槽，所述多条引导沟槽沿所述第二方向延伸，且在所述第一方向上间隔设置；
其中，在退火过程中，析出的硅纳米线沿所述引导沟槽生长。
3.根据权利要求1所述的方法，其特征在于，所述金属氧化物图形采用ITO材料，所述金属诱导颗粒为In诱导颗粒。
4.根据权利要求1所述的方法，其特征在于，所述半导体掺杂层图形采用N+a-Si材料。
5.根据权利要求1所述的方法，其特征在于，在有源层图形远离所述衬底基板的一侧形成半导体掺杂层图形、源极和漏极包括：
通过一次构图工艺，形成所述半导体掺杂层图形、源极和漏极。
6.根据权利要求5所述的方法，其特征在于，通过一次构图工艺，形成所述半导体掺杂层图形、源极和漏极包括：
在所述有源层图形远离所述衬底基板的一侧沉积形成半导体掺杂层；
在所述半导体掺杂层远离所述衬底基板的一侧沉积形成源漏金属层；
在所述源漏金属层远离所述衬底基板的一侧形成光刻胶层；
采用掩膜版，对所述光刻胶层进行曝光，并对所述光刻胶层进行显影，形成光刻胶去除区和光刻胶保留区；
对所述光刻胶去除区的源漏金属层进行刻蚀，得到源极和漏极；
对所述光刻胶去除区的半导体掺杂层进行刻蚀，得到半导体掺杂层图形；
去除所述光刻胶保留区的光刻胶。
7.一种薄膜晶体管，其特征在于，包括：
衬底基板；
有源层图形，位于所述衬底基板上，所述有源层图形包括沿第二方向延伸，且沿第一方向间隔设置的多条硅纳米线，所述第一方向和所述第二方向垂直；
半导体掺杂层图形，位于所述有源层图形远离所述衬底基板的一侧，包括第一图形和第二图形，所述第一图形和第二图形沿第二方向延伸，分别位于所述多条硅纳米线的两端且与所述多条硅纳米线接触；
源极和漏极，位于所述半导体掺杂层图形远离所述衬底基板的一侧，所述源极与所述第一图形接触且在衬底基板上的正投影与所述第一图形重叠，所述漏极与所述第二图形接触且在衬底基板上的正投影与所述第二图形重叠。
8.根据权利要求7所述的薄膜晶体管，其特征在于，还包括：
栅极，位于所述衬底基板上；
栅绝缘层图形，位于所述栅极远离所述衬底基板的一侧；
其中，所述有源层图形位于所述栅绝缘层图形远离所述衬底基板的一侧；
所述栅绝缘层图形包括位于所述栅绝缘层远离所述衬底基板的一侧表面的多条引导沟槽，所述多条引导沟槽沿所述第二方向延伸，且在所述第一方向上间隔设置，所述硅纳米线位于所述引导沟槽内。
9.根据权利要求7所述的薄膜晶体管，其特征在于，所述半导体掺杂层图形采用N+a-Si材料。
10.一种阵列基板，其特征在于，包括如权利要求7-9任一项所述的薄膜晶体管。
11.一种显示装置，其特征在于，包括如权利要求10所述的阵列基板。
CN202110482217.0A 2021-04-30 2021-04-30 薄膜晶体管及其制作方法、阵列基板及显示装置 Pending CN113206015A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110482217.0A CN113206015A (zh) 2021-04-30 2021-04-30 薄膜晶体管及其制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110482217.0A CN113206015A (zh) 2021-04-30 2021-04-30 薄膜晶体管及其制作方法、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN113206015A true CN113206015A (zh) 2021-08-03

Family

ID=77030168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110482217.0A Pending CN113206015A (zh) 2021-04-30 2021-04-30 薄膜晶体管及其制作方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN113206015A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023122985A1 (zh) * 2021-12-28 2023-07-06 京东方科技集团股份有限公司 驱动背板及其制备方法、显示装置
WO2023225831A1 (zh) * 2022-05-24 2023-11-30 京东方科技集团股份有限公司 纳米线、阵列基板制备方法、阵列基板及电子设备
WO2023230751A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 射线探测器及制备方法、电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715096A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN105845737A (zh) * 2016-05-17 2016-08-10 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN106024906A (zh) * 2016-07-18 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板以及液晶显示装置
CN106229348A (zh) * 2016-09-22 2016-12-14 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN107086180A (zh) * 2017-03-15 2017-08-22 南京大学 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
CN108064419A (zh) * 2016-12-29 2018-05-22 深圳市柔宇科技有限公司 薄膜晶体管和薄膜晶体管的制备方法和阵列基板
CN111682076A (zh) * 2020-06-24 2020-09-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
CN111785635A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN111952350A (zh) * 2019-05-14 2020-11-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制备方法
CN112018032A (zh) * 2019-05-13 2020-12-01 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715096A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN105845737A (zh) * 2016-05-17 2016-08-10 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN106024906A (zh) * 2016-07-18 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板以及液晶显示装置
CN106229348A (zh) * 2016-09-22 2016-12-14 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN108064419A (zh) * 2016-12-29 2018-05-22 深圳市柔宇科技有限公司 薄膜晶体管和薄膜晶体管的制备方法和阵列基板
CN107086180A (zh) * 2017-03-15 2017-08-22 南京大学 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
CN112018032A (zh) * 2019-05-13 2020-12-01 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN111952350A (zh) * 2019-05-14 2020-11-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制备方法
CN111682076A (zh) * 2020-06-24 2020-09-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
CN111785635A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023122985A1 (zh) * 2021-12-28 2023-07-06 京东方科技集团股份有限公司 驱动背板及其制备方法、显示装置
WO2023225831A1 (zh) * 2022-05-24 2023-11-30 京东方科技集团股份有限公司 纳米线、阵列基板制备方法、阵列基板及电子设备
WO2023230751A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 射线探测器及制备方法、电子设备

Similar Documents

Publication Publication Date Title
CN113206015A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
US9818775B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
CN103681751B (zh) 薄膜晶体管阵列基板及其制造方法
KR100610172B1 (ko) 박막 트랜지스터, 액정표시용 기판 및 그 제조방법
TWI532186B (zh) 薄膜電晶體及其形成方法
CN100565928C (zh) 隧道效应薄膜晶体管及其制造方法和使用其的显示器件
CN107331669A (zh) Tft驱动背板的制作方法
CN102664194B (zh) 薄膜晶体管
CN102856364A (zh) 薄膜晶体管及其制造方法
CN108140675A (zh) 半导体装置及其制造方法
CN104966720B (zh) Tft基板结构及其制作方法
CN109661696A (zh) 有源矩阵基板及其制造方法
US20220020864A1 (en) Thin film transistor, method for manufacturing thereof, array substrate and display device
CN105895638A (zh) 一种tft阵列基板及其制作方法、液晶显示装置
CN111682076A (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
CN103367456B (zh) 薄膜晶体管及其制造方法
CN111952350A (zh) 一种薄膜晶体管、阵列基板及相关制备方法
CN104380474B (zh) 半导体装置及其制造方法
KR20040038234A (ko) 폴리 실리콘 박막 트랜지스터 제조방법
US20180197996A1 (en) Array substrate, and display device, and fabrication methods
CN104617112B (zh) 阵列基板及其制作方法、显示装置
JP3229750B2 (ja) 多結晶半導体膜、それを用いた半導体装置及び太陽電池
US20210036163A1 (en) Thin film transistor and production method therefor
WO2023225831A1 (zh) 纳米线、阵列基板制备方法、阵列基板及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210803