TWI532186B - 薄膜電晶體及其形成方法 - Google Patents

薄膜電晶體及其形成方法 Download PDF

Info

Publication number
TWI532186B
TWI532186B TW099136178A TW99136178A TWI532186B TW I532186 B TWI532186 B TW I532186B TW 099136178 A TW099136178 A TW 099136178A TW 99136178 A TW99136178 A TW 99136178A TW I532186 B TWI532186 B TW I532186B
Authority
TW
Taiwan
Prior art keywords
insulating layer
pattern
layer pattern
oxide semiconductor
gate
Prior art date
Application number
TW099136178A
Other languages
English (en)
Other versions
TW201128779A (en
Inventor
崔昇夏
鄭卿在
李永旭
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201128779A publication Critical patent/TW201128779A/zh
Application granted granted Critical
Publication of TWI532186B publication Critical patent/TWI532186B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體及其形成方法
本發明係關於一種薄膜電晶體及一種形成該薄膜電晶體之方法，且更特定言之，係關於一種具有改良的可靠性之氧化物半導體薄膜電晶體及一種形成該薄膜電晶體之方法。
一液晶顯示器包括：一第一基板，其包括一像素電極；一第二基板，其包括一共同電極；及一液晶層，其插入於該第一基板與該第二基板之間且具有介電各向異性。
一電場形成於該像素電極與該共同電極之間，且該電場之強度受到控制以改變該液晶層之液晶分子的配置。
因此，穿過該液晶分子之光的延遲受到控制，從而顯示所要影像。
一薄膜電晶體被用作該液晶顯示器之一切換元件。
該薄膜電晶體(TFT)具有一閘極電極、一汲極電極、一源極電極，及一作用層。
當對該閘極電極施加一超過預定值之電壓時，啟動該作用層，使得一電流在該汲極電極與該源極電極之間流動。
可使用非晶矽(a-Si)或多晶矽(p-Si)作為形成該薄膜電晶體(TFT)之作用層的材料。
最近，大尺寸及高度小型化TFT-LCD之趨勢已加速，且需要實現此TFT-LCD之下一代作用層。
特定言之，若將高解析度及驅動技術應用於大尺寸顯示器，則有必要降低導線電阻及寄生電容並改良薄膜電晶體在面板驅動方面之特性。
為達成該薄膜電晶體之改良效能，正積極研究微晶矽TFT或氧化物半導體以作為下一代候選者。
然而，具有微晶矽之薄膜電晶體具有一具有低電子遷移率之通道區域，且必須開發沈積設備。
氧化物半導體具有比非晶矽薄膜電晶體高幾十倍之電子遷移率，使得像素之充電容量良好。另外，氧化物半導體允許在基板上整合一驅動電路。由於該等優點，正在開發氧化物半導體。
包括氧化物半導體之薄膜電晶體可受到其結構及在乾式蝕刻或濕式蝕刻製程中之加工條件的電影響。
因此，需要與元件結構及可靠製程相關之研究。
本發明之例示性實施例提供一種具有改良的可靠性之氧化物半導體薄膜電晶體及一種形成該氧化物半導體薄膜電晶體之方法。
根據本發明之一例示性實施例之一薄膜電晶體包括在一氧化物半導體圖案上之一由一外部分封閉之絕緣層，該外部分具有一台階形狀。
根據本發明之一例示性實施例之一薄膜電晶體包括：一閘極電極；一氧化物半導體圖案；一第一閘極絕緣層圖案，其插入於該閘極電極與該氧化物半導體圖案之間，其中該第一閘極絕緣層圖案具有一島形狀或具有厚度不同於彼此之兩個部分；一源極電極及一汲極電極，其電連接至該氧化物半導體圖案，其中該源極電極與該汲極電極彼此分離；及一第一絕緣層圖案，其置於該源極電極及汲極電極與該氧化物半導體圖案之間，其中該第一絕緣層圖案部分地接觸該源極電極及汲極電極與該第一閘極絕緣層圖案，且其中該第一絕緣層圖案由一外部分封閉。
該外部分可具有一台階形狀，且可包括一由一包括碳之高分子化合物製成之層。
該第一閘極絕緣層圖案及該第一絕緣層圖案可具有相同材料。
根據本發明之一例示性實施例之一種形成一薄膜電晶體之方法包括在一氧化物半導體圖案上形成一由一外部分封閉之絕緣層，該外部分具有一台階形狀。
根據本發明之一例示性實施例之一種形成一薄膜電晶體之方法包括：形成一閘極電極；在該閘極電極上形成一第一閘極絕緣層；在該第一閘極絕緣層上形成一氧化物半導體圖案；在該氧化物半導體圖案上形成一第一絕緣層圖案，其中該第一絕緣層圖案部分地接觸該第一閘極絕緣層；連續地圖案化該第一閘極絕緣層以形成一第一閘極絕緣層圖案，該第一閘極絕緣層圖案具有一島形狀或具有兩個具有不同厚度的部分；部分地蝕刻該第一絕緣層圖案以形成一由一外部分封閉之第二絕緣層圖案，該外部分具有一台階形狀；及形成電連接至該氧化物半導體圖案的一源極電極及一汲極電極，其中該源極電極及該汲極電極部分地接觸該第二絕緣層圖案，且其中該源極電極與該汲極電極彼此分離。
部分地蝕刻該第一絕緣層圖案以形成由該外部分封閉之該第二絕緣層圖案可包括：移除形成於該第一絕緣層圖案之表面上之一高分子化合物，其中該高分子化合物包括碳；部分地蝕刻已移除掉該高分子化合物之該第一絕緣層圖案；及在該外部分上形成一包括碳之高分子化合物。
形成該第一絕緣層圖案、該第二絕緣層圖案及該第一閘極絕緣層圖案可包括：在一蝕刻製程中使用一鹵碳化合物及氧氣作為主氣體。
根據本發明之一例示性實施例，由該外部分封閉之該絕緣層係形成於一氧化物半導體圖案上以使得該氧化物半導體薄膜電晶體之可靠性可得以改良。
以下將參考圖式詳細描述本發明之例示性實施例。
然而，本發明不限於下文所揭示之例示性實施例且可以各種形式加以實施。熟習此項技術者將瞭解，可在不脫離一般發明概念之原理及精神的情況下對此等實施例作出改變，該一般發明概念之範疇由隨附申請專利範圍及其等效物加以界定。
在說明書及圖式中，相同參考數字可始終指代相同或類似元件。
圖1為根據本發明之一例示性實施例之氧化物半導體薄膜電晶體基板之佈局圖，且圖2及圖3為分別沿著圖1之線II-II'及III-III'截取之橫截面圖。
參看圖1、圖2及圖3，一閘極線111、一資料線131及一薄膜電晶體形成於一基板100上。
基板100可為形成有一諸如透明玻璃層或透明塑膠層之絕緣層的基板。
閘極線111包括一閘極電極112及一閘極墊113。
閘極線111可包括鋁(Al)、銅(Cu)、鉬(Mo)、釹(Nd)、鈦(Ti)、鉑(Pt)、銀(Ag)、鈮(Nb)、鉻(Cr)、錳(Mn)、鎢(W)或鉭(Ta)中之至少一種材料；且可以單層結構或多層結構製成。
閘極電極112及閘極墊113可經由不同製程由不同層形成。
一閘極絕緣層121形成於基板100及閘極線111上。
閘極絕緣層121包括一第一閘極絕緣層圖案121a及一第二閘極絕緣層121b。
第二閘極絕緣層121b接觸閘極線111，且第一閘極絕緣層圖案121a接觸一氧化物半導體圖案141。
第二閘極絕緣層121b具有超過1000之厚度。
第一閘極絕緣層圖案121a可具有一島圖案或一具有不同厚度之圖案(圖中未展示)。
又，第一閘極絕緣層圖案121a可包括與第二閘極絕緣層121b相比而言相對較小量之氫，且第二閘極絕緣層121b可具有與第一閘極絕緣層圖案121a之介電比相比而言較大之介電比。
第一閘極絕緣層圖案121a可為與第二閘極絕緣層121b相比而言較緻密之層。
舉例而言，第一閘極絕緣層圖案121a及第二閘極絕緣層121b可包括SiOx、SiNx及SiONx中之至少一種材料，或碳及SiOx、SiNx及SiONx中之至少一者。
考慮到加工效率，第二閘極絕緣層121b與第一閘極絕緣層圖案121a相比可較快形成，且因此第二閘極絕緣層121b可具有稀疏層特性。
詳言之，第一閘極絕緣層圖案121a可由氧化矽(SiOx)製成，且第二閘極絕緣層121b可由氮化矽(SiNx)製成。
氧化物半導體圖案141安置於閘極絕緣層121上。
氧化物半導體圖案141包括氧(O)及以下元素中之至少一者：鎵(Ga)、銦(In)、鋅(Zn)、錫(Sn)、鉭(Ta)、鈦(Ti)、鉻(Cr)、鉿(Hf)、釔(Y)、鐵(Fe)、釕(Ru)、鎘(Cd)、鋰(Li)、鈹(Be)、鈉(Na)、鎂(Mg)、釩(V)、鋯(Zr)、鈮(Nb)、鈧(Sc)、鎢(W)、錳(Mn)、鎳(Ni)、鈀(Pd)、銅(Cu)、硼(B)、鋁(Al)、鍺(Ge)、矽(Si)、碳(C)、氮(N)、磷(P)，及氟(F)。
包括上述材料中之至少一者的氧化物半導體之實例可包括ZnO、In-Ga-Zn-O、Zn-In-O、Zn-Sn-O、In-Zn-Hf-O、Sn-In-O、Sn-O，及Zn-Sn-Hf-O。
氧化物半導體圖案141可包括非晶矽、微晶矽、單晶矽，或其混合物。
包括氧化物半導體之薄膜電晶體可具有比包括氫化非晶矽(a-Si:H)之薄膜電晶體的電場效應遷移率大幾倍至幾百倍之電場效應遷移率。
特定言之，ZnO可在理論上獲得最大值200 cm2/Vs，且此值對應於多晶矽(p-Si)之電場效應遷移率。
又，儘管包括氧化物半導體之薄膜電晶體(TFT)曝露於可見光線，但漏電流很小(不同於包括非晶矽(a-Si)之薄膜電晶體)，且因此可減少顯示器件之殘像。
此外，可在低溫下執行氧化物半導體層之沈積以使得可將氧化物半導體層塗覆至塑膠基板或鹼石灰基板。
一絕緣層圖案171安置於氧化物半導體圖案141上以作為蝕刻終止層。
絕緣層圖案171之厚度小於3000，且可由一包括SiOx、SiNx、SiOCx及SiONx中之至少一種材料之無機層及一包括有機材料或有機聚合物材料之有機層構成。
絕緣層圖案171可由與第一閘極絕緣層圖案121a相同之材料製成。
舉例而言，絕緣層圖案171可由氧化矽(SiOx)製成。
絕緣層圖案171可由一具有台階形狀之外部分171s封閉，其中外部分171s可進一步包括一部分地包括碳之高分子化合物層171c。
具有台階形狀之外部分171s允許隨後將形成之源極/汲極電極具有均一台階覆蓋。
作為蝕刻終止層之絕緣層圖案171為像第一閘極絕緣層圖案121a一樣接觸該氧化物半導體之絕緣層。根據一實施例，在可能的情況下，不使用藉由使用氫氣作為主氣體而形成之絕緣層。
又，絕緣層為緻密層，其用於阻止氫氣自絕緣層外部擴散至氧化物半導體中。
擴散至氧化物半導體中之氫與氧化物半導體中之氧組合，使得氧化物半導體變成導電金屬，且因此需要在形成氧化物半導體薄膜電晶體時阻止氫擴散至氧化物半導體中。
絕緣層圖案171比氧化物半導體圖案141寬，使得絕緣層圖案171在氧化物半導體圖案141之兩側部分地接觸第一閘極絕緣層圖案121a。因此，絕緣層圖案171完全覆蓋並保護氧化物半導體圖案141之形成薄膜電晶體之通道的部分。
一資料線131及一源極電極134形成於氧化物半導體圖案141、絕緣層圖案171及閘極絕緣層121上。
資料線131包括一資料墊132及一汲極電極133。
汲極電極133及源極電極134安置於作為蝕刻終止層之絕緣層圖案171上，且彼此分離。
此處，在電極形成製程中可藉由下伏絕緣層圖案171使對氧化物半導體圖案141之影響最小化。
資料墊132連接至外部驅動電路(圖中未展示)，從而接收資料驅動信號，且汲極電極133將來自資料線131之資料信號傳輸至氧化物半導體圖案141。
資料線131包括Al、Cu、Mo、Nd、Ti、Pt、Ag、Nb、Cr、Mn、W及Ta中之至少一者，且可為單層結構或多層結構。
資料墊132及汲極電極133可與資料線131分離，且可由與資料線131不同之層形成，且可由與資料線131不同之材料製成。
一保護絕緣層161置於資料線131及作為蝕刻終止層之絕緣層圖案171上。
保護絕緣層161可由一包括SiOx、SiNx及SiONx中之至少一者的無機材料層或一包括有機材料或高分子有機材料之有機層製成。
又，保護絕緣層161可具有包括有機層及無機層之多層結構。
保護絕緣層161包括複數個接觸孔。
藉由光微影術圖案化之保護絕緣層161具有一曝露源極電極134之第一接觸孔162，以及分別曝露閘極墊113及資料墊132之第二接觸孔163及第三接觸孔164。
可省略保護絕緣層161。
一像素電極152以及輔助墊153及154形成於保護絕緣層161上。
像素電極152可為具有非晶結構、晶結構或部分非晶結構之透明導電層。
舉例而言，透明導電層可為a-ITO(非晶氧化銦錫)或IZO(非晶氧化銦鋅)或ITO。
又，像素電極152可包括O及以下元素中之至少一者：Ga、In、Zn、Sn、Ta、Ti、Cr、Hf、Y、Fe、Ru、Cd、Li、Be、Na、Mg、V、Zr、Nb、Sc、W、Mn、Fe、Ni、Pd、Cu、B、Al、Ge、Si、C、N、P及F。
像素電極152經由第一接觸孔162電連接至源極電極134，且輔助墊153及154分別經由第二接觸孔163及第三接觸孔164電連接至閘極墊113及資料墊132。
因此，可將自外部源傳輸至資料墊132之輔助墊154之資料信號經由汲極電極133傳輸至氧化物半導體圖案141。
根據施加至閘極電極112之電信號的種類而將傳輸至氧化物半導體圖案141之資料信號傳輸至源極電極134，且將其傳輸至連接至源極電極134之像素電極152。
當根據本發明之一實施例的薄膜電晶體應用於液晶顯示器時，可將傳輸至像素電極152之資料信號施加至液晶層。
圖4至圖14為展示根據本發明之一例示性實施例之一種形成圖1之氧化物半導體薄膜電晶體之方法的佈局圖及橫截面圖。
圖4為展示根據本發明之一例示性實施例之閘極線111之佈局圖，且圖5為沿著圖4之線III-III'所截取且解釋一種形成氧化物半導體薄膜電晶體之方法的橫截面圖。
參看圖4及圖5，在基板100上形成一導電材料，且藉由光微影製程圖案化該導電材料以形成一包括一閘極電極112及一閘極墊113之閘極線111。
閘極電極112自閘極線111突出，且接收來自外部驅動電路(圖中未展示)之驅動信號的閘極墊113形成於閘極線111之末端。
或者，該閘極電極可為自筆直延伸之閘極線筆直延伸(例如，平行於閘極線之延伸方向)的一部分。
藉由物理氣相沈積方法(諸如化學氣相沈積方法或濺鍍方法)將一具有多層結構之閘極絕緣層121沈積於閘極線111上。
此處，可藉由反應性濺鍍方法沈積該閘極絕緣層以作為蝕刻終止層。
該閘極絕緣層包括一第一閘極絕緣層121a'及一第二閘極絕緣層121b，其中第二閘極絕緣層121b為氮化矽層，且第一閘極絕緣層121a'為氧化矽層。
在形成氮化矽層(SiNx)之製程中使用氨(NH3)氣以使得氫留在氮化矽層中，而非在形成氧化矽層(SiOx)之製程中使用氧化亞氮(N2O)，在後一種情況下，氫可擴散至氧化物半導體中或容易與氧化物半導體組合。
圖6為根據本發明之一實施例的氧化物半導體圖案141之佈局圖，且圖7為沿著圖6之線III-III'所截取且解釋形成氧化物半導體薄膜電晶體之方法的橫截面圖。
參看圖6及圖7，經由物理氣相沈積方法(諸如化學氣相沈積方法或濺鍍方法)將一氧化物半導體層連續地或不連續地沈積於閘極絕緣層121上。
接著，藉由光微影製程圖案化該氧化物半導體層以形成一氧化物半導體圖案141。
接著，經由物理氣相沈積方法(諸如化學氣相沈積方法或濺鍍方法)將一絕緣層171a作為蝕刻終止層沈積於氧化物半導體圖案141上。
此處，可藉由反應性濺鍍方法沈積作為蝕刻終止層之絕緣層171a。
詳言之，絕緣層171a可由與第一閘極絕緣層圖案121a類似之氧化矽層形成。
此處，將一光阻層塗佈於作為蝕刻終止層之絕緣層171a上。
光阻可為包括PAG(光酸產生劑)之正光阻或包括PAC(光敏交聯劑)之負光阻。
藉由使用光罩而曝露並顯影該光阻以形成一第一光阻圖案172a。
圖8為展示根據本發明之一例示性實施例之作為蝕刻終止層的絕緣層圖案171b之佈局圖，且圖9及圖10為沿著圖8之線III-III'所截取且解釋一種形成氧化物半導體薄膜電晶體之方法的橫截面圖。
參看圖8及圖9，藉由使用第一光阻圖案172a作為蝕刻遮罩來蝕刻作為蝕刻終止層之絕緣層171a。
此處，蝕刻製程可為乾式蝕刻，且係在有充分的蝕刻選擇性之加工條件下執行以使得氧化物半導體圖案141不被蝕刻。
絕緣層171a及第一閘極絕緣層121a'由同一氧化矽層形成，使得作為蝕刻終止層之絕緣層圖案171b及第一閘極絕緣層圖案121a可連續地形成。
第一閘極絕緣層圖案121a可具有一島圖案或一具有兩個具有不同厚度之部分的圖案。
舉例而言，該兩個具有不同厚度之部分可包括：一具有等於首先形成於氧化物半導體圖案141下的厚度之第一厚度的部分，及一具有比第一厚度薄之第二厚度的部分。
像作為蝕刻終止層之絕緣層圖案171b一樣，藉由使用第一光阻圖案172a來形成第一閘極絕緣層圖案121a，使得第一閘極絕緣層圖案121a在沒有氧化物半導體圖案141之區域中具有與絕緣層圖案171b實質上相同之圖案。
又，藉由蝕刻氣體部分地移除第一光阻圖案172a，且因此將其變成第二光阻圖案172b。
蝕刻製程使用諸如CFx或C4F8之鹵碳化合物及氧氣作為主氣體，且可藉由反應性離子蝕刻(「RIE」)設備來執行。
根據蝕刻速度，可進一步包括諸如SFx或SF6之鹵硫化合物以作為主氣體，且根據一實施例，鹵硫化合物之量可比鹵碳化合物及氧氣之量小20%。
鹵硫化合物可快速蝕刻氧化矽層及氮化矽層，因此增加鹵硫化合物之量可損害第二閘極絕緣層121b。因此，判定鹵硫化合物之量小於20%。
當藉由使用鹵碳化合物作為主氣體進行蝕刻時，部分地移除一物件之經蝕刻的側表面及第一光阻圖案172a，使得可在該物件之曝露表面上形成一包括碳之高分子化合物層171c'。
歸因於高分子化合物層171c'，該經蝕刻之物件具有一具有陡峭傾斜度之傾斜表面。
此陡峭傾斜度表面可在隨後形成其它層時使覆蓋惡化。
參看圖8及圖10，移除形成於該蝕刻傾斜度表面上之高分子化合物層171c'。
經由一使用惰性氣體及氧氣作為主氣體之乾式蝕刻製程移除高分子化合物層171c'。
圖11為根據本發明之一例示性實施例的作為蝕刻終止層之絕緣層圖案171之佈局圖，且圖12為沿著圖11之線III-III'所截取且解釋一種形成氧化物半導體薄膜電晶體之方法的橫截面圖。
參看圖11及圖12，在移除高分子化合物層171c'之後，蝕刻作為蝕刻終止層的絕緣層圖案171b之外部分以形成一由具有台階形狀之外部分封閉之絕緣層圖案171。
蝕刻製程使用諸如CFx或C4F8之鹵碳化合物及氧氣作為主氣體，且可藉由反應性離子蝕刻(「RIE」)設備來執行。
為蝕刻製程供應鹵碳化合物，鹵碳化合物之量等於或大於氧氣之量。
當鹵碳化合物之量等於或小於氧氣之量時，在氧化矽層與氮化矽層之間的蝕刻選擇性被降低，且因此，第二閘極絕緣層121b可能被過度蝕刻。
蝕刻製程之蝕刻時間受到控制以部分地蝕刻絕緣層圖案171b之外部分。
此外，如結合圖9所描述，藉由蝕刻氣體部分地移除第二光阻圖案172b，且因此將其變成第三光阻圖案172c。
又，當藉由使用鹵碳化合物作為主氣體進行蝕刻時，部分地移除一物件之經蝕刻的側表面及第二光阻圖案172b，使得可在該物件之曝露表面上再次形成包括碳之高分子化合物層171c。
因而，形成具有台階形狀之絕緣層圖案171，從而消除陡峭傾斜度。
因此，可減輕在隨後形成該源極/汲極電極時可能產生之台階覆蓋的惡化以使得可產生一可靠元件。
圖13為展示根據本發明之一例示性實施例之資料線131之佈局圖，且圖14為沿著圖13之線III-III'所截取且解釋一種形成氧化物半導體薄膜電晶體之方法的橫截面圖。
參看圖13及圖14，藉由物理氣相沈積方法(諸如化學氣相沈積方法或濺鍍方法)在第二閘極絕緣層121b及作為蝕刻終止層之絕緣層圖案171上形成一資料線層。
接著，經由光微影製程形成資料線131及源極電極134，且資料線131及源極電極134接觸氧化物半導體圖案及絕緣層圖案171。
可將一由氧化物半導體製成的虛設圖案(圖中未展示)置於資料線131與閘極線111相交之區域中，其用以降低由閘極線111產生的台階。
將一保護絕緣層161沈積於資料線131及作為蝕刻終止層之絕緣層圖案171上。
保護絕緣層161之厚度可在1000至20,000之範圍中。
可經由物理氣相沈積方法(諸如化學氣相沈積方法或濺鍍方法)來沈積保護絕緣層161。
接著，經由光微影製程蝕刻保護絕緣層161以形成第一至第三接觸孔162、163及164。
第一接觸孔162曝露源極電極134之上表面，且第二接觸孔163及第三接觸孔164分別曝露閘極墊113及資料墊132之上表面。
接著，將一透明導電層(圖中未展示)沈積於包括第一至第三接觸孔162、163及164之保護絕緣層160上。
透明導電層之厚度可在100至500之範圍中。
可經由物理氣相沈積方法(諸如化學氣相沈積方法或濺鍍方法)來沈積透明導電層。
接著，經由光微影製程圖案化該透明導電層以形成如圖1至圖3中所展示之像素電極152以及輔助墊153及154。
根據本發明之一例示性實施例，以多層結構來形成閘極絕緣層121，且形成接觸該氧化物半導體圖案之第一閘極絕緣層圖案121a及絕緣層圖案171以使得主氣體中幾乎不包括或不包括氫，從而改良元件之可靠性。
又，作為蝕刻終止層之絕緣層圖案171包括具有台階形狀之外部分171s，使得可在後續製程中獲得均一台階覆蓋。
經由此結構，可改良元件之可靠性。
儘管結合目前被認為是可行例示性實施例的實施例描述了本發明，但應理解，本發明不限於所揭示之實施例，而相反，本發明意欲覆蓋包括於隨附申請專利範圍之精神及範疇內的各種修改及等效配置。
100．．．基板
111．．．閘極線
112．．．閘極電極
113．．．閘極墊
121．．．閘極絕緣層
121a．．．第一閘極絕緣層圖案
121a'．．．第一閘極絕緣層
121b．．．第二閘極絕緣層
131．．．資料線
132．．．資料墊
133．．．汲極電極
134．．．源極電極
141．．．氧化物半導體圖案
152．．．像素電極
153．．．輔助墊
154．．．輔助墊
161．．．保護絕緣層
162．．．第一接觸孔
163．．．第二接觸孔
164．．．第三接觸孔
171．．．絕緣層圖案
171a．．．絕緣層
171b．．．絕緣層圖案
171c．．．高分子化合物層
171c'．．．高分子化合物層
171s．．．具有台階形狀之外部分
172a．．．第一光阻圖案
172b．．．第二光阻圖案
172c．．．第三光阻圖案
圖1為根據本發明之一例示性實施例之氧化物半導體薄膜電晶體基板之佈局圖。
圖2至圖3為分別沿著圖1之線II-II'及III-III'截取之橫截面圖。
圖4至圖14為展示根據本發明之一例示性實施例之一種形成圖1之氧化物半導體薄膜電晶體之方法的佈局圖及橫截面圖。
100．．．基板
112．．．閘極電極
121．．．閘極絕緣層
121a．．．第一閘極絕緣層圖案
121b．．．第二閘極絕緣層
141．．．氧化物半導體圖案
152．．．像素電極
161．．．保護絕緣層
171．．．絕緣層圖案
171c．．．高分子化合物層
171s．．．具有台階形狀之外部分

Claims (22)

  1. 一種薄膜電晶體，其包含：一閘極電極；一氧化物半導體圖案；一第一閘極絕緣層圖案，其位於該閘極電極與該氧化物半導體圖案之間，其中該第一閘極絕緣層圖案具有一島形狀或具有厚度不同於彼此之兩個部分；一源極電極及一汲極電極，其電連接至該氧化物半導體圖案，其中該源極電極與該汲極電極彼此分離；及一第一絕緣層圖案，其位於該源極電極及該汲極電極與該氧化物半導體圖案之間，其中該第一絕緣層圖案部分地接觸該源極電極及汲極電極與該第一閘極絕緣層圖案，且其中該第一絕緣層圖案由一外部分封閉，其中該第一絕緣層圖案接觸該氧化物半導體圖案之一頂表面。
  2. 如請求項1之薄膜電晶體，其中該外部分具有一台階形狀且包括一包含一包括碳之高分子化合物之層。
  3. 如請求項1之薄膜電晶體，其中該第一閘極絕緣層圖案為一氧化矽層。
  4. 如請求項3之薄膜電晶體，其中該閘極電極與該氧化物半導體彼此分離了一超過至少1000Å之距離。
  5. 如請求項3之薄膜電晶體，其中該第一絕緣層圖案為一氧化矽層。
  6. 如請求項5之薄膜電晶體，其中該第一絕緣層之一厚度 小於3000Å。
  7. 如請求項5之薄膜電晶體，其中該外部分具有一台階形狀且包括一由一包括碳之高分子化合物製成之層。
  8. 如請求項1之薄膜電晶體，其進一步包含：一第二閘極絕緣層，其位於該閘極電極與該氧化物半導體圖案之間。
  9. 如請求項8之薄膜電晶體，其中該第二閘極絕緣層接觸該閘極電極，且其中該第二閘極絕緣層為一氮化矽層。
  10. 如請求項9之薄膜電晶體，其中該第二閘極絕緣層之一厚度大於1000Å。
  11. 一種用於形成一薄膜電晶體之方法，其包含：形成一閘極電極；在該閘極電極上形成一第一閘極絕緣層；在該第一閘極絕緣層上形成一氧化物半導體圖案；在該氧化物半導體圖案上形成一第一絕緣層圖案，其中該第一絕緣層圖案部分地接觸該第一閘極絕緣層；連續地圖案化該第一閘極絕緣層以形成一第一閘極絕緣層圖案，該第一閘極絕緣層圖案具有一島形狀或具有厚度不同於彼此之兩個部分；部分地蝕刻該第一絕緣層圖案以形成一第二絕緣層圖案，該第二絕緣層圖案由一具有一台階形狀之外部分封閉；及形成電連接至該氧化物半導體圖案的一源極電極及一汲極電極，其中該源極電極及該汲極電極部分地接觸該 第二絕緣層圖案，且其中該源極電極與該汲極電極彼此分離，其中該第一絕緣層圖案接觸該氧化物半導體圖案之一頂表面。
  12. 如請求項11之方法，其中該第一閘極絕緣層圖案為一氧化矽層。
  13. 如請求項12之方法，其中該第二絕緣層圖案為一氧化矽層。
  14. 如請求項13之方法，其中該第二絕緣層圖案之一厚度小於3000Å。
  15. 如請求項11之方法，其中形成該第一絕緣層圖案及形成該第一閘極絕緣層圖案包括執行一第一蝕刻製程，其中在該第一蝕刻製程中使用一鹵碳化合物及氧氣作為一主氣體。
  16. 如請求項15之方法，其中該主氣體進一步包括一鹵硫化合物作為該主氣體，其中該鹵硫化合物之量比該鹵碳化合物及氧氣之量小20%。
  17. 如請求項16之方法，其中該鹵碳化合物為C4F8。
  18. 如請求項11之方法，其中部分地蝕刻該第一絕緣層圖案以形成該第二絕緣層圖案包括：移除形成於該第一絕緣層圖案之一表面上之一高分子化合物，其中該高分子化合物包括碳；及部分地蝕刻已移除掉該高分子化合物之該第一絕緣層圖案，且在該外部分上形成一包括碳之高分子化合物。
  19. 如請求項18之方法，其中移除該高分子化合物包括執行一第二蝕刻製程，該第二蝕刻製程使用一惰性氣體及氧氣作為該主氣體。
  20. 如請求項18之方法，其中部分地蝕刻該第一絕緣層圖案以在該外部分上形成該高分子化合物包括執行一第三蝕刻製程，該第三蝕刻製程使用該鹵碳化合物及氧氣作為該第三蝕刻製程之一主氣體。
  21. 如請求項20之方法，其中供應給該第三蝕刻製程之該鹵碳化合物之量等於或大於氧氣之量。
  22. 如請求項21之方法，其中用於該第三蝕刻製程之該鹵碳化合物為C4F8。
TW099136178A 2010-02-12 2010-10-22 薄膜電晶體及其形成方法 TWI532186B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100013611A KR101636998B1 (ko) 2010-02-12 2010-02-12 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201128779A TW201128779A (en) 2011-08-16
TWI532186B true TWI532186B (zh) 2016-05-01

Family

ID=44369015

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136178A TWI532186B (zh) 2010-02-12 2010-10-22 薄膜電晶體及其形成方法

Country Status (4)

Country Link
US (1) US8853699B2 (zh)
JP (1) JP5690574B2 (zh)
KR (1) KR101636998B1 (zh)
TW (1) TWI532186B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR101951296B1 (ko) * 2011-12-06 2019-04-26 엘지디스플레이 주식회사 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
JP2013229453A (ja) * 2012-04-26 2013-11-07 Sony Corp 半導体装置、表示装置及び半導体装置の製造方法
CN104285302B (zh) * 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
WO2015025499A1 (ja) * 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
KR102293595B1 (ko) 2015-03-24 2021-08-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
KR20170131787A (ko) 2016-05-20 2017-11-30 삼성디스플레이 주식회사 박막트랜지스터의 제조방법 및 박막트랜지스터를 채용하는 표시장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237935A (ja) 1985-08-13 1987-02-18 Matsushita Electric Ind Co Ltd 平坦化ドライエツチング方法
US5354386A (en) 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
JP3208596B2 (ja) 1992-04-01 2001-09-17 ソニー株式会社 ドライエッチング方法
JPH0918006A (ja) 1995-07-03 1997-01-17 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
JP3801687B2 (ja) 1996-06-06 2006-07-26 三菱電機株式会社 薄膜トランジスタおよびその製法
JPH10209458A (ja) 1997-01-22 1998-08-07 Mitsubishi Electric Corp 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
JP2000036491A (ja) 1998-05-15 2000-02-02 Fujitsu Ltd 半導体装置の製造方法
US6184119B1 (en) 1999-03-15 2001-02-06 Vlsi Technology, Inc. Methods for reducing semiconductor contact resistance
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP2002134756A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100404479B1 (ko) 2001-06-21 2003-11-05 주식회사 하이닉스반도체 듀얼 다마신 배선 형성방법
US7265056B2 (en) 2004-01-09 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming novel BARC open for precision critical dimension control
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
TWI275183B (en) * 2006-01-12 2007-03-01 Ind Tech Res Inst Structure of thin film transistor array and method for making the same
KR101226974B1 (ko) 2006-05-03 2013-01-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
US7938931B2 (en) 2006-05-24 2011-05-10 Lam Research Corporation Edge electrodes with variable power
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101533391B1 (ko) 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置

Also Published As

Publication number Publication date
US8853699B2 (en) 2014-10-07
US20110198603A1 (en) 2011-08-18
KR20110093511A (ko) 2011-08-18
JP2011166120A (ja) 2011-08-25
JP5690574B2 (ja) 2015-03-25
TW201128779A (en) 2011-08-16
KR101636998B1 (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
TWI532186B (zh) 薄膜電晶體及其形成方法
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
US8785257B2 (en) Array substrate for display device
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US9305942B2 (en) TFT array substrate having metal oxide part and method for manufacturing the same and display device
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
KR101790176B1 (ko) 어레이 기판의 제조방법
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
KR20090076046A (ko) 액정 표시 장치와 그 제조 방법
US20100032760A1 (en) Thin-film transistor substrate and method of fabricating the same
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US8178879B2 (en) Array substrate for display device and method of fabricating the same
KR100606449B1 (ko) 액정표시소자 제조방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US12100711B2 (en) Active matrix substrate and method for manufacturing same
US20100109008A1 (en) Thin-film transistor substrate and method of fabricating the same
KR20150141452A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법
KR102120171B1 (ko) 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20080030798A (ko) 박막 트랜지스터 표시판의 제조 방법