JP5690574B2 - 薄膜トランジスター及びその形成方法 - Google Patents

薄膜トランジスター及びその形成方法 Download PDF

Info

Publication number
JP5690574B2
JP5690574B2 JP2010280796A JP2010280796A JP5690574B2 JP 5690574 B2 JP5690574 B2 JP 5690574B2 JP 2010280796 A JP2010280796 A JP 2010280796A JP 2010280796 A JP2010280796 A JP 2010280796A JP 5690574 B2 JP5690574 B2 JP 5690574B2
Authority
JP
Japan
Prior art keywords
insulating film
pattern
thin film
forming
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010280796A
Other languages
English (en)
Other versions
JP2011166120A (ja
Inventor
昇 夏 崔
昇 夏 崔
卿 在 鄭
卿 在 鄭
永 旭 李
永 旭 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2011166120A publication Critical patent/JP2011166120A/ja
Application granted granted Critical
Publication of JP5690574B2 publication Critical patent/JP5690574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Description

本発明は薄膜トランジスター及びその形成方法に係り、より詳しくは、信頼性が向上した酸化物半導体薄膜トランジスター及びその形成方法に関する。
液晶表示装置は、画素電極が形成された第１基板、共通電極が形成された第２基板、そして第１基板と及び第２基板との間に介在し、誘電率異方性を有する液晶分子層を含む。画素電極と共通電極との間に電場を形成し、その電場の強さを調節して液晶分子の配列を変更する。従って、液晶分子層を通過する光のリタデーション（位相遅延）を制御することによって所望する画像を表現することができる。このような液晶表示装置に使用されるスイッチング素子として薄膜トランジスター（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が幅広く使用されている。
薄膜トランジスター（ＴＦＴ）は、ゲート電極、ドレイン電極、ソース電極及びアクティブ層を含むスイッチング素子である。ゲート電極に一定値以上の電圧が印加されるとアクティブ層が導通し、ドレイン電極とソース電極との間に電流が流れるようになる。薄膜トランジスター（ＴＦＴ）のアクティブ層を成す物質として非晶質シリコン（ａ−Ｓｉ）やポリシリコン（ｐ−Ｓｉ）がある。
最近、ＴＦＴ−ＬＣＤの大型化及び高精細化の傾向が加速され、これを実現するための次世代アクティブ層が切望されている。特に、大画面に高解像度及び高速駆動の技術を適用するためには、パネル駆動の観点から配線抵抗及び寄生容量の大幅な低減及び薄膜トランジスター特性の画期的な向上が不可欠である。このような薄膜トランジスターの性能向上のために、最近では微細結晶質シリコン薄膜トランジスター（Ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ Ｓｉ ＴＦＴ）や酸化物半導体がその候補として活発に研究されている。
しかし、微細結晶質シリコンをチャネル領域に適用した薄膜トランジスターは電子移動度が低く、実現のために蒸着装備の開発が先行されなければならない。一方、酸化物半導体は電子移動度が非晶質シリコン薄膜トランジスターに比べて数十倍以上大きいため、画素充電能力が良く、基板上に駆動回路を集積できるという長所があって集中的に開発されている。
このような酸化物半導体を用いた薄膜トランジスターは、その構造及び工程により、後続工程である乾式エッチングまたは湿式エッチング工程を進行する過程においてトランジスターに電気的影響を大きく与える恐れがある。従って、信頼性のある素子構造及び工程に関する開発が求められている。
本発明の第１の目的は、信頼性が向上した酸化物半導体薄膜トランジスターを提供することである。
本発明の第２の目的は、信頼性が向上した酸化物半導体薄膜トランジスターを形成する方法を提供することである。
本発明に係る薄膜トランジスターは、酸化物半導体パターン上に自身の外周部が階段形状をなす外郭部を有する第１絶縁膜パターンを含む。
本発明の一実施形態に係る薄膜トランジスターは、ゲート電極、酸化物半導体パターン、前記ゲート電極と前記酸化物半導体パターンとの間に介在し、島型または厚さが互いに異なる二部分を有する第１ゲート絶縁膜パターン、前記酸化物半導体パターンと電気的に連結し、互いに離隔して位置するソース電極及びドレイン電極、及び前記ソース電極及びドレイン電極と前記酸化物半導体パターンとの間に位置し、前記ソース電極及びドレイン電極、そして前記第１ゲート絶縁膜パターンと部分的に接し、自身の外周部が階段形状をなす外郭部を有する第１絶縁膜パターンを含む。
前記階段形状をなす外郭部は炭素を含む高分子化合物からなる膜をさらに含んでもよい。
前記第１ゲート絶縁膜パターン及び前記第１絶縁膜パターンは同一物質であってもよい。
本発明に係る薄膜トランジスター形成方法は、酸化物半導体パターン上に自身の外周部が階段形状をなす外郭部を有する第１絶縁膜パターンを形成する段階を含む。
本発明の一実施形態に係る薄膜トランジスター形成方法は、ゲート電極を形成する段階、前記ゲート電極上に第１ゲート絶縁膜を形成する段階、前記第１ゲート絶縁膜上に酸化物半導体パターンを形成する段階、前記酸化物半導体パターン上に形成されて前記第１ゲート絶縁膜と部分的に接する中間的絶縁膜パターンを形成する段階、前記中間的絶縁膜パターンを形成する段階に連続して前記第１ゲート絶縁膜をパターニングして第１ゲート絶縁膜パターンを形成する段階、前記中間的絶縁膜パターンを部分エッチングして自身の外周部が階段形状をなす外郭部を有する第１絶縁膜パターンを形成する段階、及び前記酸化物半導体パターンと電気的に連結し、前記第１絶縁膜パターンと部分的に接して互いに離隔して位置するソース電極及びドレイン電極を形成する段階を含む。
前記中間的絶縁膜パターンを部分エッチングして自身の外周部が階段形状をなす外郭部を有する第１絶縁膜パターンを形成する段階は、前記中間的絶縁膜パターンの部分エッチングした表面に形成された炭素を含む高分子化合物を除去する段階、高分子化合物が除去された前記中間的絶縁膜パターンをさらに部分エッチングし、外郭部に炭素を含む高分子化合物を形成する段階を含んでもよい。
前記中間的絶縁膜パターン、前記第１絶縁膜パターン、及び前記第１ゲート絶縁膜パターンを形成する段階は、ハロゲン炭素化合物及び酸素ガスを原料ガスとするエッチング工程を含んでもよい。
本発明によると、酸化物半導体パターン上に階段状の外郭部によって囲まれた第１絶縁膜パターンを形成して、その上に形成されるソース・ドレイン電極が均一で良好なステップカバレッジを有するので、酸化物半導体薄膜トランジスターの信頼性を向上させることができる。
本発明の一実施形態に係る酸化物半導体薄膜トランジスター基板の配置図である。 図１のＩＩ−ＩＩ’及びＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。 図１のＩＩ−ＩＩ’及びＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。 本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。
以下、添付の図面を参照して本発明の実施形態を詳しく説明する。しかし、本発明は下記で開示される実施形態に限られるものではなく、本実施形態は単に、本発明の開示が完全となるようにし、本発明が属する技術分野において通常の知識を有する者に本発明の範囲を完全に知らせるために提供されるものであり、本発明は添付した特許請求の範囲によってのみ定義される。明細書全体に亘り同一の参照符号は同一の構成要素を示す。また「及び／または」は言及されたアイテムの各々及び一つ以上の全ての組み合わせを含む。
「第１」、「第２」等の用語は多様な素子、構成要素及び／または複数のセクションを記述するため用いられるが、この素子、構成要素及び／またはセクションはこれら用語によって限定されることはない。これらの用語は単に一つの素子、構成要素またはセクションを他の素子、構成要素またはセクションと区別するために用いるものである。従って、以下で言及される第１素子、第１構成要素または第１セクションは、本発明の技術的な思想内において第２素子、第２構成要素または第２セクションであってもよいことは当然である。
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定するものではない。本明細書において、単数型は文言において特に言及しない限り複数型も含む。明細書において「〜を含む（ｉｎｃｌｕｄｅｓ、または、ｃｏｍｐｒｉｓｅｓ）」及び／または「含む（ｉｎｃｌｕｄｉｎｇ、または、ｃｏｍｐｒｉｓｉｎｇ）〜」は言及された構成要素、段階、動作及び／または素子は、一つ以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除しない。
特に定義がない場合は、本明細書で使用される全ての用語（技術及び科学的用語を含む）は、本発明が属する技術分野において通常の知識を有する者に共通して理解される意味として用いられる。また、一般的に使用される辞書に定義されている用語は、特に明白に定義されていない限り過度に理想的または形式的に解釈されてはならない。
図１は本発明の一実施形態に係る酸化物半導体薄膜トランジスター基板の配置図であり、図２乃至図３は図１のＩＩ−ＩＩ’及びＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
図１及び図２乃至３を参照すると、基板１００上にゲート線１１１、データ線１３１、そして薄膜トランジスターが形成されている。
基板１００は透明ガラス、透明プラスチックまたは絶縁膜が上部に形成された基板である。
ゲート線１１１はゲート電極１１２及びゲートパッド１１３を含む。ゲート線１１１はＡｌ、Ｃｕ、Ｍｏ、Ｎｄ、Ｔｉ、Ｐｔ、Ａｇ、Ｎｂ、Ｃｒ、Ｍｎ、ＷまたはＴａのうちの少なくともいずれか一つの物質を含み、単一膜または多層膜で形成される。ゲート電極１１２及びゲートパッド１１３は互いに異なる工程段階において互いに異なる層で形成されてもよい。
基板１００及びゲート線１１１上にゲート絶縁膜１２１が位置する。ゲート絶縁膜パターン１２１は基板上に延在する第２ゲート絶縁膜１２１ｂ及びその上に位置する第１ゲート絶縁膜パターン１２１ａを含む。第２ゲート絶縁膜１２１ｂはゲート線１１１と接し、第１ゲート絶縁膜パターン１２１ａはその上の酸化物半導体パターン１４１と接する。第２ゲート絶縁膜１２１ｂの厚さは１０００Å以上に形成する。
第１ゲート絶縁膜パターン１２１ａは第１の島型の平面形状を有する。この「第１ゲート絶縁膜パターン１２１ａの第１の島型」の具体的な形状については後述する。なお、第１ゲート絶縁膜パターン１２１ａは互いに異なる厚さを有するパターン（図示せず）で形成してもよい。
また、第１ゲート絶縁膜パターン１２１ａは第２ゲート絶縁膜１２１ｂより相対的に水素を少なく含む膜であってもよく、第２ゲート絶縁膜１２１ｂは第１ゲート絶縁膜パターン１２１ａより誘電率が大きい膜であってもよい。場合によっては、第１ゲート絶縁膜パターン１２１ａは第２ゲート絶縁膜１２１ｂより稠密な膜であってもよい。
例えば、第１ゲート絶縁膜パターン１２１ａ及び第２ゲート絶縁膜１２１ｂは、ＳｉＯｘ、ＳｉＮｘまたはＳｉＯＮｘのうちの少なくともいずれか一つの物質からなり、ＳｉＯｘ、ＳｉＮｘまたはＳｉＯＮｘに追加的にＣをさらに含んでもよい。また工程効率を考慮して、第２ゲート絶縁膜１２１ｂを第１ゲート絶縁膜パターン１２１ａより相対的に急速に形成した、膜特性が粗い膜であってもよい。具体的には例えば、第１ゲート絶縁膜パターン１２１ａはシリコン酸化膜（ＳｉＯｘ）であり、第２ゲート絶縁膜１２１ｂはシリコン窒化膜（ＳｉＮｘ）である。
第１ゲート絶縁膜パターン１２１ａの上に酸化物半導体パターン１４１が位置する。酸化物半導体パターン１４１は、Ｇａ、Ｉｎ、Ｚｎ、Ｓｎ、Ｔａ、Ｔｉ、Ｃｒ、Ｈｆ、Ｙ、Ｆｅ、Ｒｕ、Ｃｄ、ＬｉＢｅ、Ｎａ、Ｍｇ、Ｖ、Ｚｒ、Ｎｂ、Ｓｃ、Ｗ、Ｍｎ、Ｆｅ、Ｎｉ、Ｐｄ、Ｃｕ、Ｂ、Ａｌ、Ｇｅ、Ｓｉ、Ｃ、Ｎ、ＰまたはＦのうちの少なくとも一つの元素とＯを含む。前記元素のうちのいずれか一つ以上の元素を含む酸化物半導体の具体的な例としては、ＺｎＯ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｉｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｈｆ−Ｏ、Ｓｎ−Ｉｎ−Ｏ、Ｓｎ−Ｏ、Ｚｎ−Ｓｎ−Ｈｆ−Ｏが挙げられる。前記酸化物半導体パターン１４１の結晶性は、非晶質、微細結晶質、多結晶質、単結晶質またはこれらが混合された構造であってもよい。
これら酸化物半導体を利用して製作された薄膜トランジスターは、水素化された非晶質シリコン（ａ−Ｓｉ：Ｈ）を利用して製作された薄膜トランジスターに比べ、数倍乃至数百倍大きい電界効果移動度を有し得る。特に、ＺｎＯの場合、理論的に最大２００ｃｍ２／（Ｖ・ｓ）の値を得ることができ、この数値はポリシリコン（ｐ−Ｓｉ）に匹敵する値である。また、酸化物半導体を含む薄膜トランジスター（ＴＦＴ）は、可視光線に露出した場合、非晶質シリコン（ａ−Ｓｉ）を含む薄膜トランジスターと異なり漏洩電流が小さいので、表示装置の残像問題を軽減できる。さらに、酸化物半導体層は低温蒸着が可能であり、プラスチック基板またはソーダライム基板にも適用することができる。
酸化物半導体パターン１４１の上には酸化物半導体パターン１４１の一部を覆うように、エッチングストッパー用の絶縁膜パターン１７１が位置する。該絶縁膜パターン１７１の厚さは３０００Å以下であり、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＣｘまたはＳｉＯＮｘのうちの少なくとも一つの物質を含む無機膜で形成してもよく、有機物または高分子有機物を含む有機膜で形成してもよい。場合によっては、該絶縁膜パターン１７１は第１ゲート絶縁膜パターン１２１ａと同一物質で形成してもよい。例えば、シリコン酸化膜（ＳｉＯｘ）で形成してもよい。該絶縁膜パターン１７１の周縁には、階段状の外郭部１７１ｓが形成されており、外郭部１７１ｓには部分的に炭素を含む高分子化合物膜１７１ｃをさらに含んでもよい。このような階段状の外郭部１７１ｓは、後の工程でその上に形成されるソース・ドレイン電極が均一で良好なステップカバレッジを有するように機能する。
エッチングストッパー用の絶縁膜パターン１７１は、第１ゲート絶縁膜パターン１２１ａのような酸化物半導体に接する絶縁膜であり、水素を主原料ガスとして用いて形成する絶縁膜はなるべく使用すべきでない。また、絶縁膜の外部にある酸化物半導体への水素の拡散を遮断できるような稠密な膜でなければならない。これは、水素が酸化物半導体内に拡散すると酸化物半導体の酸素と結合して酸化物半導体を導電性金属に変化させてしまうからであり、水素の遮断は酸化物半導体薄膜トランジスター形成工程において重要な要素である。
酸化物半導体パターン１４１の平面形状は第２の島型（図１に示すように、第２の長方形）であり、「第１ゲート絶縁膜パターン１２１ａの第１の島型」より小さく、「第１ゲート絶縁膜パターン１２１ａの第１の島型」の上に、はみ出さないように位置している。
一方、エッチングストッパー用の絶縁膜パターン１７１は酸化物半導体パターン１４１より細長く形成されており、酸化物半導体パターン１４１を中心として両側において第１ゲート絶縁膜１２１ａと部分的に接する。
より詳細には、エッチングストッパー用の絶縁膜パターン１７１の平面形状は第３の島型（図１に示すように、第３の長方形）であり、酸化物半導体パターン１４１の第２の島型（長方形）よりも全般に細長い。即ち、第３の長方形の、一方の対辺（図１でＩＩ−ＩＩ’方向の辺）は第２の長方形の対応する対辺より長く、他方の対辺（図１でＩＩＩ−ＩＩＩ’方向の辺）は第２の長方形の対応する対辺より短い。そして、第３の島型は、図２に示すように第２の島型の中央部分を跨いで両端部の下面において「第１ゲート絶縁膜パターン１２１ａの第１の島型」の上面と接し、且つ図３に示すように第２の島型の両端部の上面を露出するように位置する。これは、薄膜トランジスターのチャネルを成すべき酸化物半導体パターン１４１の中央部分を該絶縁膜パターン１７１により完全に覆って保護するためである。
一方、図３に示すように、酸化物半導体パターン１４１の第２の島型の露出した両端部は、後の工程でドレイン電極１３３、ソース電極１３４と接する。
「第１ゲート絶縁膜パターン１２１ａの第１の島型」の平面形状は、酸化物半導体パターン１４１の平面形状である第２の島型（長方形）とエッチングストッパー用の絶縁膜パターン１７１の平面形状である第３の島型（長方形）を重ね合わせた、幅広の十字形状である。
酸化物半導体パターン１４１、エッチングストッパー用の絶縁膜パターン１７１、及びゲート絶縁膜１２１上にデータ線１３１及びソース電極１３４が位置する。データ線１３１はデータパッド１３２及びドレイン電極１３３を含む。ドレイン電極１３３とソース電極１３４はエッチングストッパーである該絶縁膜パターン１７１上で互いに離隔して配置される。この時、下部の該絶縁膜パターン１７１により、電極形成過程において酸化物半導体パターン１４１に及ぼす影響は最小化できる。データパッド１３２は外部の駆動回路（図示せず）と連結してデータ駆動信号の印加を受け、ドレイン電極１３３はデータ線１３１に伝達されたデータ信号を酸化物半導体パターン１４１に伝達する役割を果たす。データ線１３１は、Ａｌ、Ｃｕ、Ｍｏ、Ｎｄ、Ｔｉ、Ｐｔ、Ａｇ、Ｎｂ、Ｃｒ、Ｍｎ、ＷまたはＴａのうちの少なくともいずれか一つの物質を含み、単一膜または多層膜で形成されてもよい。データパッド１３２及びドレイン電極１３３はデータ線１３１と分離されて互いに異なる層に互いに異なる物質で形成されてもよい。
データ線１３１とエッチングストッパー用の絶縁膜パターン１７１上には保護絶縁膜１６１が位置する。保護絶縁膜１６１はＳｉＯｘ、ＳｉＮｘまたはＳｉＯＮｘのうちの少なくともいずれか一つの物質を含む無機膜、若しくは、有機物または高分子有機物を含む有機膜で形成される。また、場合によっては、有機膜及び無機膜で形成された多層膜であってもよい。保護絶縁膜１６１には複数の接触口が形成されている。保護絶縁膜１６１をフォトエッチングして形成された第１接触口１６２はソース電極１３４を露出し、第２及び第３接触口１６３、１６４はゲートパッド１１３及びデータパッド１３２を各々露出する。場合によっては、保護絶縁膜１６１の形成は省略できる。
保護絶縁膜１６１上には画素電極１５２及び複数の補助パッド１５３、１５４が形成されている。画素電極１５２は非晶質構造、多結晶構造または部分的な非晶質構造を有する透明導電膜であってもよい。例えば、ａ−ＩＴＯ（ａｍｏｒｐｈｏｕｓ−ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）やＩＺＯ（ａｍｏｒｐｈｏｕｓ−ｉｎｄｉｕｍ Ｚｉｎｃ ｏｘｉｄｅ）またはＩＴＯであってもよい。または、酸化物半導体パターン１４１を形成するＧａ、Ｉｎ、Ｚｎ、Ｓｎ、Ｔａ、Ｔｉ、Ｃｒ、Ｈｆ、Ｙ、Ｆｅ、Ｒｕ、Ｃｄ、ＬｉＢｅ、Ｎａ、Ｍｇ、Ｖ、Ｚｒ、Ｎｂ、Ｓｃ、Ｗ、Ｍｎ、Ｆｅ、Ｎｉ、Ｐｄ、Ｃｕ、Ｂ、Ａｌ、Ｇｅ、Ｓｉ、Ｃ、Ｎ、ＰまたはＦのうちの少なくとも一つの元素とＯを含んでもよい。画素電極１５２は第１接触口１６２を介してソース電極１３４と電気的に連結し、補助パッド１５３、１５４は第２及び第３接触口１６３、１６４を介して各々ゲートパッド１１３とデータパッド１３２と電気的に連結している。従って、データパッド１３２の補助パッド１５４に外部から伝達されたデータ信号がドレイン電極１３３を介して酸化物半導体パターン１４１に伝達される。酸化物半導体パターン１４１に伝達されたデータ信号はゲート電極１１２に印加される電気的信号の種類に応じてソース電極１３４に伝達され、ソース電極１３４と連結している画素電極１５２に伝達される。本発明の薄膜トランジスターが液晶表示装置に適用される場合、画素電極１５２に伝達されたデータ信号は液晶層に印加される。
図４乃至図１４は本発明の一実施形態に係る図１の酸化物半導体薄膜トランジスターを形成する方法を説明するための配置図及び断面図である。
図４は本発明の一実施形態に係るゲート線１１１を示した配置図であり、図５は図４のＩＩＩ−ＩＩＩ’線に沿って切断した断面図であって酸化物半導体薄膜トランジスターを形成する方法を説明するための図面である。
図４及び図５を参照すると、基板１００上に導電物質を形成し、フォトエッチング工程によってゲート電極１１２及びゲートパッド１１３を含むゲート線１１１を形成する。ゲート電極１１２はゲート線１１１から突出して形成されており、ゲート線１１１の終端には外部の駆動回路（図示せず）から駆動信号を受信するゲートパッド１１３が形成されている。ゲート電極は直線的に延伸されたゲート線の一部であってもよい。
ゲート線１１１上に化学気相蒸着法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）またはスパッタリング法（Ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ）等の物理気相蒸着法（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）によって多層のゲート絶縁膜１２１を蒸着する。この時、反応性スパッタリング法（Ｒｅａｃｔｉｖｅ Ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ）によってエッチングストッパー層のゲート絶縁膜が蒸着されてもよい。
ゲート絶縁膜は第１ゲート絶縁膜１２１ａ’と第２ゲート絶縁膜１２１ｂを含み、最初に第２ゲート絶縁膜１２１ｂをシリコン窒化膜で形成し、その上に第１ゲート絶縁膜１２１ａ’をシリコン酸化膜で形成する。これは、シリコン窒化膜（ＳｉＮｘ）の形成過程においてアンモニウム（ＮＨ３）ガスが使用され、亜酸化窒素（Ｎ２Ｏ）を使用するシリコン酸化膜（ＳｉＯｘ）よりも多くの水素が膜に残存して後工程で形成する酸化物半導体内に拡散し、水素が酸化物半導体と結合するを防止するためである。
図６は本発明の一実施形態に係る酸化物半導体パターン１４１を示した配置図であり、図７は図６のＩＩＩ−ＩＩＩ’線に沿って切断した断面図であって酸化物半導体薄膜トランジスターを形成する方法を説明するための図面である。
図６及び図７を参照すると、ゲート絶縁膜１２１の上に連続的にまたは不連続的に酸化物半導体層を、化学気相蒸着法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）またはスパッタリング法（Ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ）等の物理気相蒸着法（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）によって蒸着する。この後、フォトエッチング工程を経て酸化物半導体層をパターニングして酸化物半導体パターン１４１の平面形状は第２の島型（第２の長方形）の平面形状を有する酸化物半導体パターン１４１を形成する。
続いて、エッチングストッパー用の絶縁膜１７１ａを化学気相蒸着法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）またはスパッタリング法（Ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ）等の物理気相蒸着法（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）によって酸化物半導体パターン１４１上に蒸着する。この時、反応性スパッタリング法（Ｒｅａｃｔｉｖｅ Ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ）によってエッチングストッパー用の絶縁膜１７１ａを蒸着してもよい。具体的に、該絶縁膜１７１ａは第１ゲート絶縁膜１２１ａと同じシリコン酸化膜で形成する。
次に、エッチングストッパー用の絶縁膜１７１ａの上部にフォトレジスト（Ｐｈｏｔｏ Ｒｅｓｉｓｔ）膜を塗布する。フォトレジストは、ＰＡＧ（Ｐｈｏｔｏ Ａｃｉｄ Ｇｅｎｅｒａｔｏｒ）を含むポジティブ型フォトレジストまたはＰＡＣ（Ｐｈｏｔｏ Ａｃｔｉｖｅ Ｃｒｏｓｓ ｌｉｎｋｅｒ）を含むネガティブ型フォトレジストであってもよい。光学マスクを利用して前記フォトレジストを露光、現像して所望する、第３の島型（第３の長方形）の平面形状を有する第１フォトレジストパターン１７２ａを形成する。
第３の島型（第３の長方形）は、酸化物半導体パターン１４１の平面形状である第２の島型（第２の長方形）よりも細長く、第２の島型の中央部分を跨いで両端部の下面において「第１ゲート絶縁膜パターン１２１ａの第１の島型」の上面と接し、且つ第２の島型（第２の長方形）の両端部の上面を露出するように位置する。
図８は本発明の一実施形態に係るエッチングストッパー用の中間的絶縁膜パターン１７１ｂを示した配置図であり、図９乃至図１０は図８のＩＩＩ−ＩＩＩ’線に沿って切断した断面図であって酸化物半導体薄膜トランジスターを形成する方法を説明するための図面である。
図８及び図９を参照すると、第１フォトレジストパターン１７２ａをエッチングマスクとして使ってエッチングストッパー用の絶縁膜１７１ａをエッチングする。この時、エッチング工程は乾式エッチングであってもよく、酸化物半導体パターン１４１がエッチングされないように十分な選択比を有する工程条件によってエッチングを行う。該絶縁膜１７１ａと第１ゲート絶縁膜１２１ａ’は同一のシリコン酸化膜で形成してあるので、本エッチング工程を経てエッチングストッパー用の中間的絶縁膜パターン１７１ｂと第１ゲート絶縁膜パターン１２１ａを連続的に形成してもよい。
第１ゲート絶縁膜パターン１２１ａは第１の島型の平面形状に形成される。この「第１ゲート絶縁膜パターン１２１ａの第１の島型」の具体的な形状については後述する。
なお、第１ゲート絶縁膜パターン１２１ａは互いに異なる厚さを有するパターン（図示せず）で形成してもよい。
即ち、第１ゲート絶縁膜パターン１２１ａは酸化物半導体パターン１４１の下方に初期形成された厚さと同じ第１厚さを有する部分と第１厚さより薄い第２厚さを有する部分からなるパターンであってもよい。
「第１ゲート絶縁膜パターン１２１ａの第１の島型」は、エッチングストッパー用の中間的絶縁膜パターン１７１ｂと同様に第１フォトレジストパターン１７２ａを利用して形成されるので、酸化物半導体パターン１４１が存在しない領域においてエッチングストッパー用の中間的絶縁膜パターン１７１ｂの第３の島型と実質的に同じパターン形状を有する。
酸化物半導体パターン１４１の第２の島型が存在する領域の第１ゲート絶縁膜パターン１２１ａはそのまま残るので、結局、「第１ゲート絶縁膜パターン１２１ａの第１の島型」の平面形状は、第２の島型と第３の島型を重ね合わせた形状になる。
また、第１フォトレジストパターン１７２ａはエッチングガスによって部分的に除去されて第２フォトレジストパターン１７２ｂに変形される。
本段階のエッチング工程は、原料ガスとしてハロゲン炭素化合物（ＣＦｘＣ４Ｆ８）及び酸素ガスを使い、リアクティブイオンエッチング（ＲＩＥ）装備によって行われてもよい。場合によっては、エッチング速度を考慮してハロゲン硫黄化合物（ＳＦｘＳＦ６）が原料ガスとしてさらに含まれてもよく、この場合、ハロゲン硫黄化合物はハロゲン炭素化合物及び酸素ガスの流量対比２０％以下の流量で用いられてもよい。ハロゲン硫黄化合物はシリコン酸化膜及びシリコン窒化膜を全て急速にエッチングするので、ハロゲン硫黄化合物のガス流量増加は第２ゲート絶縁膜１２１ｂの損傷を起こす可能性があり、これを防止するため、２０％以内の範囲が選択された。一方、ハロゲン炭素化合物を原料ガスとして利用してエッチングする場合、対象物がエッチングされる側面及び第１フォトレジストパターン１７２ａが部分的に除去されて露出される対象物の表面に炭素を含む高分子化合物膜１７１ｃ’が形成されてもよい。このような高分子化合物膜１７１ｃ’により、エッチングされる対象物は傾斜が大きい傾斜面を有するようになる。このような急傾斜面は、以後に他の膜を形成する工程においてステップカバレッジを低下させる要因となり得る。
図８及び図１０を参照すると、エッチング傾斜面に形成された高分子化合物膜１７１ｃ’を除去する段階を行う。本段階のエッチング工程は、不活性ガス及び酸素ガスを原料ガスで行う乾式エッチング工程によって高分子化合物膜１７１ｃ’を除去する。
図１１は本発明の一実施形態に係るエッチングストッパーである絶縁膜パターン１７１を示した配置図であり、図１２は図１１のＩＩＩ−ＩＩＩ’線に沿って切断した断面図であって酸化物半導体薄膜トランジスターを形成する方法を説明するための図面である。
図１１及び図１２を参照すると、高分子化合物膜１７１ｃ’を除去した後、エッチングストッパー用の中間的絶縁膜パターン１７１ｂの外郭部を部分エッチングし、階段状の外郭部によって囲まれたエッチングストッパー用の絶縁膜パターン１７１を形成する。従って、該絶縁膜パターン１７１の形状は、エッチングストッパー用の中間的絶縁膜パターン１７１ｂと同様の第３の島型形状を有する。
本段階のエッチング工程は、原料ガスとしてハロゲン炭素化合物（ＣＦｘ；Ｃ４Ｆ８）及び酸素ガスを使い、リアクティブイオンエッチング（ＲＩＥ）装備によって行われてもよい。本段階においてハロゲン炭素化合物は酸素ガス流量と対比して同等またはそれ以上の比で供給してエッチング工程を行う。ハロゲン炭素化合物の比が酸素ガス流量と対比して同等以下に落ちる場合、シリコン窒化膜とシリコン酸化膜の選択比が小さくなり、その結果第２ゲート絶縁膜１２１ｂが過剰にエッチングされる場合が生じ得る。本段階において行われるエッチングは、エッチング時間を制御することによってエッチングストッパー用の中間的絶縁膜パターン１７１ｂの外郭部を部分エッチングしてもよい。
さらに、図９の説明と同様に、第２フォトレジストパターン１７２ｂはエッチングガスによって部分的に除去されて第３フォトレジストパターン１７２ｃに変形される。また、ハロゲン炭素化合物を原料ガスとして利用してエッチングする場合、対象物がエッチングされる側面及び第２フォトレジストパターン１７２ｂが部分的に除去されて露出する対象物の表面に炭素を含む高分子化合物膜１７１ｃを再形成してもよい。
このように階段状の外郭部を有するエッチングストッパー用の絶縁膜パターン１７１を形成することによって急傾斜を緩和できる。これは、以後にソース・ドレイン電極を形成する時に発生し得るステップカバレッジの不良を低減でき、信頼性のある素子形成を可能とする。
図１３は本発明の一実施形態に係るデータ線１３１を示した配置図であり、図１４は図１３のＩＩＩ−ＩＩＩ’線に沿って切断した断面図であって酸化物半導体薄膜トランジスターを形成する方法を説明するための図面である。
図１３及び図１４を参照すると、第２ゲート絶縁膜１２１ｂ及びエッチングストッパー用の絶縁膜パターン１７１上にデータ線層を化学気相蒸着法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）またはスパッタリング法（Ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ）等の物理気相蒸着法（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）によって蒸着する。この後、フォトエッチング工程を経てデータ線１３１及びソース電極１３４を形成し、データ線１３１とソース電極１３４は酸化物半導体パターン及びエッチングストッパー用の絶縁膜パターン１７１と接する。場合によって、データ線１３１とゲート線１１１が互いに交差する領域には、ゲート線１１１によって生じた段差を減少させるために酸化物半導体で形成されたダミーパターン（図示せず）が位置してもよい。
データ線１３１及びエッチングストッパー用の絶縁膜パターン１７１上に保護絶縁膜１６１を蒸着する。保護絶縁膜１６１の厚さは１０００Å乃至２００００Åで形成されてもよい。保護絶縁膜１６１は化学気相蒸着法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）またはスパッタリング法（Ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ）等の物理気相蒸着法（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）によって蒸着されてもよい。続いて、フォトエッチング工程を経て保護絶縁膜１６１内に第１乃至第３接触口１６２、１６３、１６４を形成する。第１接触口１６２はソース電極１３４の上部表面を露出し、第２接触口１６３及び第３接触口１６４はゲートパッド１１３及びデータパッド１３２の上部表面を露出する。
続いて、第１乃至第３接触口１６２、１６３、１６４を含む保護絶縁膜１６０上に透明導電層（図示せず）を蒸着する。透明導電体は例えば１００Å乃至５００Åの厚さで形成する。透明導電層は、化学気相蒸着法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）またはスパッタリング法（Ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ）等の物理気相蒸着法（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ）によって蒸着する。この後、フォトエッチング工程を経て図１乃至図３に示したように、画素電極１５２及び補助パッド１５３、１５４を形成する。
本発明の一実施形態は、ゲート絶縁膜１２１を多層で形成して酸化物半導体パターンと接する第１ゲート絶縁膜パターン１２１ａとエッチングストッパー用のる絶縁膜パターン１７１として水素を相対的に少なく含む膜、または原料ガスとして水素原子が含まれない膜を使うことによって素子の信頼性を向上できる。また、エッチングストッパー用の絶縁膜パターン１７１に階段状の外郭部１７１ｓを形成することにより、以後の工程において均一なステップカバレッジを確保できるようにした。このような構造によって素子の信頼性を向上できる。
以上、添付図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野において通常の知識を有する者は、本発明がその技術的な思想や必須的な特徴を変更せずに他の具体的な形態で実施できることを理解できる。従って、以上で記述した実施形態は全ての面において例示的なものであり、限定的ではないことを理解しなければならない。
１００ 基板
１１１ ゲート線
１１２ ゲート電極
１１３ ゲートパッド
１２１ ゲート絶縁膜
１２１ａ 第１ゲート絶縁膜パターン
１２１ａ’ 第１ゲート絶縁膜
１２１ｂ 第２ゲート絶縁膜
１３１ データ線
１３２ データパッド
１３３ ドレイン電極
１３４ ソース電極
１４１ 酸化物半導体パターン
１５２ 画素電極
１５３、１５４ 補助パッド
１６１ 保護絶縁膜
１６２、１６３、１６４ 接触口
１７１ 第１絶縁膜パターン
１７１ｂ 中間的絶縁膜パターン
１７１ａ 絶縁膜
１７１ｓ 外郭部
１７１ｃ 炭素を含む高分子化合物膜
１７１ｃ’ 炭素を含む高分子化合物膜
１７２ａ 第１フォトレジストパターン
１７２ｂ 第２フォトレジストパターン

Claims (22)

  1. ゲート電極、
    酸化物半導体パターン、
    前記ゲート電極と前記酸化物半導体パターンとの間に介在しており、島型または厚さが互いに異なる二部分を有する第１ゲート絶縁膜パターン、
    前記酸化物半導体パターンと電気的に連結し、互いに離隔して位置するソース電極及びドレイン電極、及び
    前記ソース電極及びドレイン電極と前記酸化物半導体パターンとの間に位置し、前記ソース電極及びドレイン電極、そして前記第１ゲート絶縁膜パターンと部分的に接し、自身の外周部が階段形状をなす外郭部を有する第１絶縁膜パターンを含むことを特徴とする、薄膜トランジスター。
  2. 前記階段形状をなす外郭部は炭素を含む高分子化合物からなる膜をさらに含むことを特徴とする、請求項１に記載の薄膜トランジスター。
  3. 前記第１ゲート絶縁膜パターンはシリコン酸化膜であることを特徴とする、請求項１に記載の薄膜トランジスター。
  4. 前記ゲート電極と前記酸化物半導体は少なくとも１０００Å以上離隔していることを特徴とする、請求項３に記載の薄膜トランジスター。
  5. 前記第１絶縁膜パターンはシリコン酸化膜であることを特徴とする、請求項３に記載の薄膜トランジスター
  6. 前記第１絶縁膜パターンの厚さは３０００Å以下であることを特徴とする、請求項５に記載の薄膜トランジスター。
  7. 前記階段形状をなす外郭部は炭素を含む高分子化合物からなる膜をさらに含むことを特徴とする、請求項５に記載の薄膜トランジスター。
  8. 前記ゲート電極と前記酸化物半導体パターンとの間に介在した第２ゲート絶縁膜をさらに含むことを特徴とする、請求項１に記載の薄膜トランジスター。
  9. 前記第２ゲート絶縁膜は前記ゲート電極と接し、シリコン窒化膜であることを特徴とする、請求項８に記載の薄膜トランジスター。
  10. 前記第２ゲート絶縁膜の厚さは１０００Å以上であることを特徴とする、請求項９に記載の薄膜トランジスター。
  11. ゲート電極を形成する段階、
    前記ゲート電極上に第１ゲート絶縁膜を形成する段階、
    前記第１ゲート絶縁膜上に酸化物半導体パターンを形成する段階、
    前記酸化物半導体パターン上に形成され、前記第１ゲート絶縁膜と部分的に接する中間的絶縁膜パターンを形成する段階、
    前記中間的絶縁膜パターンを形成する段階に連続して前記第１ゲート絶縁膜をパターニングして島型または厚さが互いに異なる二部分を有する第１ゲート絶縁膜パターンを形成する段階、
    前記中間的絶縁膜パターンを部分エッチングして自身の外周部が階段形状をなす外郭部を有する第１絶縁膜パターンを形成する段階、及び
    前記酸化物半導体パターンと電気的に連結し、前記第１絶縁膜パターンと部分的に接し、互いに離隔して位置するソース電極及びドレイン電極を形成する段階を含むことを特徴とする、薄膜トランジスター形成方法。
  12. 前記第１ゲート絶縁膜パターンはシリコン酸化膜であることを特徴とする、請求項１１に記載の薄膜トランジスター形成方法。
  13. 前記第１絶縁膜パターンはシリコン酸化膜であることを特徴とする、請求項１２に記載の薄膜トランジスター形成方法。
  14. 前記第１絶縁膜パターンの厚さは３０００Å以下であることを特徴とする、請求項１３に記載の薄膜トランジスター形成方法。
  15. 前記中間的絶縁膜パターンを形成する段階及び島型の第１ゲート絶縁膜パターンを形成する段階は、
    ハロゲン炭素化合物及び酸素ガスを原料ガスとする第１エッチング工程であることを特徴とする、請求項１１に記載の薄膜トランジスター形成方法。
  16. 前記第１エッチング工程はハロゲン硫黄化合物を原料ガスとしてさらに含み、ハロゲン硫黄化合物をハロゲン炭素化合物及び酸素ガス流量対比２０％以下の流量で供給することを特徴とする、請求項１５に記載の薄膜トランジスター形成方法。
  17. 前記ハロゲン炭素化合物はＣ ４ Ｆ ８ であることを特徴とする、請求項１６に記載の薄膜トランジスター形成方法
  18. 前記中間的絶縁膜パターンを部分エッチングして自身の外周部が階段形状をなす外郭部を有する第１絶縁膜パターンを形成する段階は、
    前記中間的絶縁膜パターンの部分エッチングした表面に形成された炭素を含む高分子化合物を除去する段階、
    高分子化合物が除去された前記中間的絶縁膜パターンをさらに部分エッチングし、外郭部に炭素を含む高分子化合物を形成する段階を含むことを特徴とする、請求項１１に記載の薄膜トランジスター形成方法。
  19. 前記高分子化合物を除去する段階は、不活性ガス及び酸素ガスを原料ガスとする第２エッチング工程であることを特徴とする、請求項１８に記載の薄膜トランジスター形成方法。
  20. 前記高分子化合物が除去された前記中間的絶縁膜パターンを部分エッチングし、外郭部に炭素を含む高分子化合物を形成する段階は、
    ハロゲン炭素化合物及び酸素ガスを原料ガスとする第３エッチング工程であることを特徴とする、請求項１８に記載の薄膜トランジスター形成方法。
  21. 前記第３エッチング工程はハロゲン炭素化合物を酸素ガス流量と対比して同等またはそれ以上で供給することを特徴とする、請求項２０に記載の薄膜トランジスター形成方法。
  22. 前記ハロゲン炭素化合物はＣ ４ Ｆ ８ であることを特徴とする、請求項２１に記載の薄膜トランジスター形成方法。
JP2010280796A 2010-02-12 2010-12-16 薄膜トランジスター及びその形成方法 Active JP5690574B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0013611 2010-02-12
KR1020100013611A KR101636998B1 (ko) 2010-02-12 2010-02-12 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2011166120A JP2011166120A (ja) 2011-08-25
JP5690574B2 true JP5690574B2 (ja) 2015-03-25

Family

ID=44369015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010280796A Active JP5690574B2 (ja) 2010-02-12 2010-12-16 薄膜トランジスター及びその形成方法

Country Status (4)

Country Link
US (1) US8853699B2 (ja)
JP (1) JP5690574B2 (ja)
KR (1) KR101636998B1 (ja)
TW (1) TWI532186B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR101951296B1 (ko) * 2011-12-06 2019-04-26 엘지디스플레이 주식회사 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
JP2013229453A (ja) * 2012-04-26 2013-11-07 Sony Corp 半導体装置、表示装置及び半導体装置の製造方法
KR20210109658A (ko) * 2012-05-10 2021-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
KR102226985B1 (ko) * 2013-08-19 2021-03-11 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
KR102293595B1 (ko) * 2015-03-24 2021-08-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
KR20170131787A (ko) 2016-05-20 2017-11-30 삼성디스플레이 주식회사 박막트랜지스터의 제조방법 및 박막트랜지스터를 채용하는 표시장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237935A (ja) 1985-08-13 1987-02-18 Matsushita Electric Ind Co Ltd 平坦化ドライエツチング方法
US5354386A (en) 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
JP3208596B2 (ja) 1992-04-01 2001-09-17 ソニー株式会社 ドライエッチング方法
JPH0918006A (ja) 1995-07-03 1997-01-17 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
JP3801687B2 (ja) 1996-06-06 2006-07-26 三菱電機株式会社 薄膜トランジスタおよびその製法
JPH10209458A (ja) 1997-01-22 1998-08-07 Mitsubishi Electric Corp 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
JP2000036491A (ja) 1998-05-15 2000-02-02 Fujitsu Ltd 半導体装置の製造方法
US6184119B1 (en) 1999-03-15 2001-02-06 Vlsi Technology, Inc. Methods for reducing semiconductor contact resistance
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP2002134756A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100404479B1 (ko) 2001-06-21 2003-11-05 주식회사 하이닉스반도체 듀얼 다마신 배선 형성방법
US7265056B2 (en) * 2004-01-09 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming novel BARC open for precision critical dimension control
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
TWI275183B (en) * 2006-01-12 2007-03-01 Ind Tech Res Inst Structure of thin film transistor array and method for making the same
KR101226974B1 (ko) 2006-05-03 2013-01-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
US7938931B2 (en) 2006-05-24 2011-05-10 Lam Research Corporation Edge electrodes with variable power
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101533391B1 (ko) 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置

Also Published As

Publication number Publication date
TWI532186B (zh) 2016-05-01
KR101636998B1 (ko) 2016-07-08
TW201128779A (en) 2011-08-16
US8853699B2 (en) 2014-10-07
KR20110093511A (ko) 2011-08-18
JP2011166120A (ja) 2011-08-25
US20110198603A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5690574B2 (ja) 薄膜トランジスター及びその形成方法
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
KR101790176B1 (ko) 어레이 기판의 제조방법
US7420209B2 (en) Semiconductor device
US8563980B2 (en) Array substrate and manufacturing method
US9305942B2 (en) TFT array substrate having metal oxide part and method for manufacturing the same and display device
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101134989B1 (ko) 어레이 기판의 제조방법
KR20110113040A (ko) 어레이 기판
KR102050401B1 (ko) 디스플레이 장치 및 그 제조방법
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20090011704A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20030038225A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20020065053A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20110053018A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5690574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250