JP6611521B2 - 薄膜トランジスタ及びアレイ基板 - Google Patents

薄膜トランジスタ及びアレイ基板 Download PDF

Info

Publication number
JP6611521B2
JP6611521B2 JP2015165463A JP2015165463A JP6611521B2 JP 6611521 B2 JP6611521 B2 JP 6611521B2 JP 2015165463 A JP2015165463 A JP 2015165463A JP 2015165463 A JP2015165463 A JP 2015165463A JP 6611521 B2 JP6611521 B2 JP 6611521B2
Authority
JP
Japan
Prior art keywords
region
insulating
oxide semiconductor
gate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015165463A
Other languages
English (en)
Other versions
JP2017045779A (ja
Inventor
正美 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015165463A priority Critical patent/JP6611521B2/ja
Priority to US15/241,760 priority patent/US10566437B2/en
Publication of JP2017045779A publication Critical patent/JP2017045779A/ja
Application granted granted Critical
Publication of JP6611521B2 publication Critical patent/JP6611521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

この発明は酸化物半導体薄膜層を活性層に有する薄膜トランジスタ及びアレイ基板に関する。
ＺｎＯを主成分とする酸化物半導体を活性層となる半導体層に用いたＴＦＴ（薄膜トランジスタ）の開発が活発に行われており、この酸化物半導体はアモルファスシリコン半導体に比べ移動度の高いＴＦＴを形成することが可能であり、高精細パネルの実現や駆動回路をパネル内に形成できると言う利点がある。
なお、酸化物半導体層を活性層として用いた薄膜トランジスタは、例えば、特許文献１、特許文献２及び特許文献３に開示されている。
特開２００７−２２０８１７号公報 特開２０１２−３３８３６号公報 国際公開第２０１２／０４３３３８号
酸化物半導体層を活性層（チャネル領域、ソース・ドレイン領域）とした薄膜トランジスタ（以下、「ＴＦＴ」と略記する場合有り）を用いる場合、従来のＳｉ（シリコン）系ＴＦＴで用いたソース・ドレイン電極とＳｉのコンタクトを良好にするオーミックコンタクト層を得るために、Ｓｉ中に不純物がドーピングされた領域に相当する領域を形成することは困難であり、ソース・ドレイン電極と酸化物半導体層とが直接接続する構造をとっている。
しかし、ソース電極と酸化物半導体層とが接触する部分のソース電極における導電膜が酸化されて高抵抗となることにより寄生抵抗が発生し、所望のスイッチング特性が得られない場合が発生する。
その対策としてトップゲート型のＴＦＴを形成しゲート電極とゲート絶縁膜とをマスクとして層間膜中の水素により、酸化物半導体層におけるソース・ドレイン領域を低抵抗化する構造が検討されている。
しかし、液晶ディスプレイ（以下、「ＬＣＤ」と略記する場合有り）のアレイのアモルファスＳｉ-ＴＦＴに一般的に普及しているボトムゲートの逆スタガ構造のＴＦＴの場合、層間膜と酸化物半導体層との間にソース・ドレイン電極を形成する構造であるため、酸化物半導体層に形成されるソース・ドレイン領域の低抵抗化を行うことが困難であった。一方、ソース・ドレイン電極間に形成するチャネル領域は層間膜形成時に露出しているため、逆に層間膜から水素が供給されチャネル領域が低抵抗となりオフ動作が消失するという問題があった。
この発明は上記のような問題を解消するためになされたもので、アモルファスＳｉ-ＴＦＴを用いたＬＣＤアレイにおいてアモルファスＳｉの代わりに酸化物半導体層を活性層として採用し、スイッチング特性及びオフ動作の安定性の向上を図った薄膜トランジスタ及び当該薄膜トランジスタを有するアレイ基板を得ることを目的としている。
この発明に係る請求項１記載の薄膜トランジスタは、絶縁性基板の上方に形成されるゲート電極と、前記ゲート電極上を含み前記絶縁性基板の上方に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される酸化物半導体層と、前記酸化物半導体層上に形成されるソース電極とを備えた薄膜トランジスタであって、前記ゲート絶縁膜は前記ゲート電極上に形成される第１の絶縁領域と、前記ゲート電極を介することなく前記絶縁性基板の上方に形成され、水素含有量が前記第１の絶縁領域と異なる第２の絶縁領域とを含み、前記酸化物半導体層は、前記第１の絶縁領域上に形成され、チャネル領域を少なくとも有する第１の酸化物半導体領域と、前記第２の絶縁領域上に形成され、前記ソース電極と接続される第２の酸化物半導体領域とを含み、前記第１の酸化物半導体領域の抵抗値が前記第２の酸化物半導体領域の抵抗値より高く、前記ゲート絶縁膜は、前記ゲート電極上にのみ形成される第１のゲート絶縁膜と、前記絶縁性基板上から、前記第１のゲート絶縁膜の端部上に延びて形成される第２のゲート絶縁膜を含み、前記第２のゲート絶縁膜の水素含有量は前記第１のゲート絶縁膜の水素含有量より多く、前記第１のゲート絶縁膜の形成領域において、前記第１及び第２のゲート絶縁膜が積層する絶縁積層領域を除く領域が前記第１の絶縁領域となり、前記第２のゲート絶縁膜の形成領域において、前記絶縁積層領域を除く領域が前記第２の絶縁領域となり、前記第１の絶縁領域の水素含有量は前記第２の絶縁領域の水素含有量より少ない。
請求項１記載の本願発明である薄膜トランジスタにおいて、第１の酸化物半導体領域及び第２の酸化物半導体領域は、水素関連特性が異なる第１の絶縁領域及び第２の絶縁領域上に形成されることにより、第１の酸化物半導体領域の抵抗値が第２の酸化物半導体領域の抵抗値より高く設定される。
このため、請求項１記載の本願発明の薄膜トランジスタのチャネル領域を形成する第１の酸化物半導体領域を比較的高い抵抗値に設定することにより、良好なオフ特性を得るという第１の効果を得るとともに、第２の酸化物半導体領域を比較的低い抵抗値に設定することにより、少なくともソース電極との接触抵抗を低く安定に保って良好なスイッチング特性を発揮するという第２の効果を得ることができる。
この発明の実施の形態１であるＴＦＴの全体構造を示す断面図である。 実施の形態１のＴＦＴの詳細構造を示す断面図である。 図１で示したＴＦＴを用いたＬＣＤ用アレイ構成を模式的に示す説明図である。 画素領域における平面構造を模式的に示す平面図である。 実施の形態１のＴＦＴの平面構造を模式的に示す平面図である。 実施の形態１のＴＦＴにおける第１の変形例を模式的に示す平面図である。 実施の形態１のＴＦＴをＩＰＳ/ＦＦＳモードの液晶を用いた場合における画素領域における平面構造を模式的に示す平面図である。 実施の形態１の第２の変形例の断面構造を示す断面図である。 実施の形態１の第２の変形例の断面構造を示す断面図である。 実施の形態１の第２の変形例の製造方法の一部を示す断面図である。 実施の形態１の第２の変形例の製造方法の一部を示す断面図である。 実施の形態１の第２の変形例の画素領域における平面構造を模式的に示す平面図である。 実施の形態１の第２の変形例のＴＦＴの平面構造を模式的に示す平面図である。 この発明の実施の形態２であるＴＦＴの詳細構造を示す断面図である。 実施の形態２のＴＦＴの平面構造を模式的に示す平面図である。 実施の形態２の製造方法の一部を示す断面図である。 実施の形態２の製造方法の一部を示す断面図である。 この発明の実施の形態３であるＴＦＴの詳細構造を示す断面図である。 実施の形態３のＴＦＴの平面構造を模式的に示す平面図である。 実施の形態３の変形例の断面構造を示す断面図である。 実施の形態３の変形例の断面構造を示す断面図である。 実施の形態３の変形例の断面構造を示す断面図である。 この発明の実施の形態４のＴＦＴの詳細構造を示す断面図である。 実施の形態４のＴＦＴの平面構造を模式的に示す平面図である。 実施の形態４の製造方法の一部を示す断面図である。 実施の形態４の製造方法の一部を示す断面図である。 実施の形態４の製造方法の一部を示す断面図である。 実施の形態４の製造方法の一部を示す断面図である。 実施の形態４の変形例の断面構造を示す断面図である。 実施の形態４の変形例の断面構造を示す断面図である。 実施の形態４の変形例の断面構造を示す断面図である。 実施の形態４の変形例の断面構造を示す断面図である。 この発明の実施の形態５であるＴＦＴの詳細構造を示す断面図である。 実施の形態５のＴＦＴの製造方法の一部を示す断面図である。 実施の形態５のＴＦＴの製造方法の一部を示す断面図である。 実施の形態５の変形例の断面構造を示す断面図である。 実施の形態５の変形例の断面構造を示す断面図である。 この発明の実施の形態６であるＴＦＴの詳細構造を示す断面図である。 実施の形態６の第１の変形例の断面構造を示す断面図である。 実施の形態６の第２の変形例の断面構造を示す断面図である。
以下に、本発明の好ましい実施の形態を説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施の形態に限定されるものではない。また、説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。
＜実施の形態１＞
図１はこの発明の実施の形態１であるＴＦＴの全体構造示す断面図であり、図２は実施の形態１のＴＦＴの詳細な断面構造を示す断面図であり、ゲート電極，ソース電極（ドレイン電極）間の詳細構造を示している。図３は図１で示したＴＦＴを用いたＬＣＤ用アレイ構成を模式的に示す説明図である。
なお、図１において、酸化物半導体層４０がソース領域Ａ１、ドレイン領域Ａ２及びチャネル領域Ａ３を有するスイッチングトランジスタＴ１の活性層として機能する。また、図１で示す構造を、実施の形態１のＴＦＴを含む本願発明のＴＦＴの共通構造として以降の説明に用いる場合がある。
図３に示すように、実施の形態１のＴＦＴをスイッチングトランジスタＴ１として用いた表示装置のアレイ基板となる絶縁性基板１０には表示領域１００が設けられている。この表示領域１００には、各々が図中横方向に沿って形成される複数のゲート配線１（走査信号線）と、各々が図中縦方向に沿って形成される複数のソース配線５（表示信号線）と、複数の共通配線７（図中、１本のみ示す）とが形成されている。
複数のゲート配線１と複数の共通配線７は互いに平行に設けられている。同様に、複数のソース配線５は互いに平行に設けられている。表示領域１００内ではゲート配線１とソース配線５とは互いに交差するように形成されている。隣接するゲート配線１とソース配線５とで囲まれた領域が画素（領域）となる。したがって表示領域１００では、複数の画素がマトリクス状に配列される（図３参照）。なお、図３において共通配線７はゲート配線１と同方向に設けたが、画素形状における開口率設計によってはソース配線５と同方向に設けてもよい。
各画素領域内には、少なくとも１つのＴＦＴ構造のスイッチングトランジスタＴ１が形成されており、スイッチングトランジスタＴ１はソース配線５とゲート配線１の交点近傍に配置される。表示領域１００周辺のゲート配線１の延在部では画素ＴＦＴとなるスイッチングトランジスタＴ１のＯＮ／ＯＦＦ状態を定めるゲート信号を各ゲート配線１に転送するゲート駆動回路１１０が設けられ、ソース配線５の延在部では画素の表示情報となる信号を転送するソース駆動回路１２０が設けられている。
ゲート駆動回路１１０及びソース駆動回路１２０はトランジスタのチャネル幅Ｗ／チャネル長Ｌは異なるが画素部位のＴＦＴであるスイッチングトランジスタＴ１と同じ構造のスイッチング素子を用いて構成されている。ゲート駆動回路１１０及びソース駆動回路１２０への各種配線及び共通配線７はアレイ基板の周辺に形成した端子上にＡＣＦ（Anisotropic Conductive Film）にて接着されたＦＰＣ(Flexible Printed Circuits)１３０を介して外部回路へ電気的に接続されている。なお、ゲート駆動回路１１０及びソース駆動回路１２０をアレイ基板となる絶縁性基板１０上に形成した場合を説明したが、駆動回路の代わりにＩＣチップ等をアレイ基板上に実装してもよい。
表示装置において例えば、液晶を用いた表示装置の場合、ＴＦＴが画素電極に表示電圧を供給する。すなわち、ゲート配線１からのゲート信号によって、画素のスイッチング素子であるスイッチングトランジスタＴ１がオンする。スイッチングトランジスタＴ１のオン動作により、ソース配線５から、スイッチングトランジスタＴ１のドレイン電極５２に接続された画素電極６に表示電圧が印加される。アレイ基板と対向するＣＦ(Color filter)上に形成された対向電極（図示せず）と画素電極６との間には表示電圧に応じた電界が生じる。この電界によって液晶が駆動され、ＣＦ側の基板とアレイ基板との間の液晶の配向方向が変化しアレイ基板を通過する光量を変化させることができる。すなわち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。
図４は画素領域における平面構造を模式的に示す平面図である。図５はスイッチングトランジスタＴ１として機能する実施の形態１のＴＦＴの平面構造を模式的に示す平面図である。図５のＡ−Ａ断面が図１で示す構造に相当し、図５のＢ−Ｂ断面が図２で示す構造に相当する。
以下、図１〜図５を用いて実施の形態１のＴＦＴであるスイッチングトランジスタＴ１の構造を説明する。なお、図５において、補助線Ｌ１１より図中左側の構造として、実施の形態１のＴＦＴの特徴を理解し易くすべく、ゲート電極１１（ゲート配線１）及びゲート絶縁膜２１のみ示している。
図３に示すように、アレイ基板となる絶縁性基板１０上には第１の導電膜よりなるゲート配線１及び共通配線７が形成されている。そして、ゲート配線１及び共通配線７は、図１及び図２で示すゲート電極１１と同様にゲート絶縁膜２０（２１＋２３）に覆われている。なお、ゲート電極１１は例えばゲート配線１から延在して形成されることにより、ゲート配線１に電気的に接続される。
図１及び図２に示すように、実施の形態１のＴＦＴであるスイッチングトランジスタＴ１は、第１の導電膜より構成されるゲート電極１１、ゲート電極１１を覆うゲート絶縁膜２０、ゲート絶縁膜２０上に形成された酸化物半導体層４０、各々が酸化物半導体層４０上に電気的に接続して形成され、第２の導電膜により構成されるソース電極５１及びドレイン電極５２により形成される。なお、ソース電極５１はソース配線５と電気的に接続しつつ、ソース配線５より分技して形成されている。ソース電極は、薄膜トランジスタにデータ信号を供給する配線（信号線）に接続される電極であり、信号線と別に形成されていても、また、信号線が延在したもの（この場合、信号線の薄膜トランジスタ構成部位がソース電極に相当する）であってもよい。
図１に示すように、実施の形態１のＴＦＴであるスイッチングトランジスタＴ１上に層間絶縁膜８が形成されており、層間絶縁膜８にはドレイン電極パターン形成領域の表面に達するコンタクトホール６２（図１では図示せず、図４参照）が形成されている。図４に示すように、画素電極６はコンタクトホール６２を介してドレイン電極５２に電気的に接続する。
図４に示すように、共通配線７は画素電極６の周辺にて分技して共通電極７１を形成し、共通電極７１と画素電極６とが平面視重複する領域において、共通電極７１上に形成された共通配線用絶縁膜８１（ゲート電極１１上に形成されたゲート絶縁膜２０と同一層の絶縁膜）及び層間絶縁膜８を誘電体とした容量を形成する。
図１及び図２に示すように、実施の形態１のＴＦＴの詳細構造は、絶縁性基板１０上に第１の導電膜で形成されたゲート電極１１と、ゲート電極１１上に形成され、水素含有量が比較的少ない、例えば後述する条件Ａを満足する酸化シリコン膜で形成されたゲート絶縁膜２１（第１のゲート絶縁膜）がゲート電極１１のパターンエッジより内側に形成されている。すなわち、ゲート絶縁膜２１はゲート電極１１上にのみ直接形成されている。
図２に示すように、ゲート絶縁膜２１のパターンエッジ上から絶縁性基板１０上の全面にかけてゲート絶縁膜２３（第２のゲート絶縁膜）が形成されている。ゲート絶縁膜２３は水素含有量が比較的多い、例えば後述する条件Ｂを満足する窒化シリコン膜で形成される。
前述した条件Ａ及び条件Ｂは以下の通りである。
条件Ａ：水素含有量は０．２（ａｔ％（原子％））以下
条件Ｂ：水素含有量は１０〜３５（ａｔ％）の範囲
ゲート絶縁膜２３の一部がゲート絶縁膜２１の端部上に形成されるため、ゲート絶縁膜２１及び２３が積層する絶縁積層構造が存在する。実施の形態１ではゲート絶縁膜２１及び２３の積層構造により、水素含有量が比較的低く上述した条件Ａを満足する第１の絶縁領域と、水素含有量が比較的高く上述した条件Ｂを満足する第２の絶縁領域と、第１の絶縁領域と第２の絶縁領域との間に形成される中間絶縁領域とに分類される。
すなわち、実施の形態１では、ゲート絶縁膜２３の形成領域のうち、上記絶縁積層領域が中間絶縁領域（図２の距離Ｗ２内の領域）として規定され、第１の絶縁領域は上記絶縁積層領域を除くゲート絶縁膜２１の形成領域となり、第２の絶縁領域は上記絶縁積層領域を除くゲート絶縁膜２３の形成領域を含む領域となる。
実施の形態１のＴＦＴのチャネル領域となる酸化物半導体領域４１の下方領域においてゲート絶縁膜２３は除去されて形成されておらず、図５に示すように、ゲート絶縁膜２１が開口３８により露出している。
図１，図２及び図５に示すように、ゲート絶縁膜２１上からゲート絶縁膜２３の一部上にかけて酸化物半導体層４０が形成されている。
図２及び図５に示すように、酸化物半導体層４０は３つの酸化物半導体領域４１〜４３に分類される。
酸化物半導体領域４１（第１の酸化物半導体領域）はゲート絶縁膜２１の第１の絶縁領域上に形成される領域となる。酸化物半導体領域４２（中間酸化物半導体領域）はゲート絶縁膜２３の中間絶縁領域、すなわち、ゲート絶縁膜２３の先端部の断面形状がテーパー状に先細りになる先細形状領域（図２の距離Ｗ２内の領域）上に形成される領域となる。酸化物半導体領域４３（第２の酸化物半導体領域）がゲート絶縁膜２３の第２の絶縁領域上に形成される領域となる。このようにして、中間酸化物半導体領域は第１の酸化物半導体領域と第２の酸化物半導体領域との間に挟まれるように位置し、ＬＤＤ構造をなしている。
その結果、ゲート絶縁膜２１が露出している領域である第１の絶縁領域上に形成される酸化物半導体領域４１は、比較的高抵抗であり、例えば後述する条件Ｃ１を満足し、ゲート絶縁膜２３の第２の絶縁領域上に形成される酸化物半導体領域４３は、比較的低抵抗であり、例えば後述する条件Ｃ３を満足する。
そして、ゲート絶縁膜２３の端部の先細形状領域によって、開口３９（開口上端部３９ｔ）の傾斜形状を持つ場合の傾斜部となる先細形状領域（中間絶縁領域）上の酸化物半導体層４０が酸化物半導体領域４２となるため、酸化物半導体領域４２は、例えば条件Ｃ２を満足するように、酸化物半導体領域４１と酸化物半導体領域４３との中間の抵抗値を有する。
前述した条件Ｃ１〜Ｃ３は以下の通りである。
条件Ｃ１：シート抵抗値は５０Ｍ（Ω/ｓｑ）以上（望ましくは、１Ｇ（Ω/ｓｑ）以上）である。
条件Ｃ２：シート抵抗値は１Ｋ〜１００Ｍ（Ω／ｓｑ）の範囲にある。
条件Ｃ３：シート抵抗値は１〜５０Ｋ（Ω／ｓｑ）の範囲にある。
なお、条件Ｃ１〜Ｃ３間に一部重複する範囲があるが、酸化物半導体領域４１〜４３のシート抵抗値Ｒ１〜Ｒ３は必ず、Ｒ１＞Ｒ２＞Ｒ３を満足する。
酸化物半導体領域４１〜４３が上述したシート抵抗値Ｒ１〜Ｒ３を有する理由を以下に述べる。
ゲート絶縁膜２３は上記条件Ｂを満足する比較的多い水素含有量を有するためゲート絶縁膜２３の水素が酸化物半導体層４０に移動することにより、酸化物半導体層４０の酸化物半導体領域４２及び４３の抵抗値が低くなる。
一方、ゲート絶縁膜２１は上記条件Ａを満足する比較的少ない水素含有量を有するためゲート絶縁膜２１の水素が酸化物半導体層４０に移動することはほとんどなく、酸化物半導体層４０の酸化物半導体領域４１の抵抗値が高い状態を維持する。
また、ゲート絶縁膜２３の中間絶縁領域は先細形状領域となっているため、ゲート絶縁膜２３の第２の絶縁領域に比べ膜厚が薄くなっている分、ゲート絶縁膜２３から酸化物半導体層４０への水素移動度合が低くなるため、酸化物半導体領域４２のシート抵抗値Ｒ２は酸化物半導体領域４３のシート抵抗値Ｒ３より高くなる。すなわち、ゲート絶縁膜２３における中間絶縁領域の膜厚を他の領域より薄くすることにより、上部の酸化物半導体層４０（酸化物半導体領域４２）への水素の移動度合を低くすることができる。
その結果、酸化物半導体領域４１〜４３のシート抵抗値Ｒ１〜Ｒ３は、条件Ｃ１〜Ｃ３を満足しつつ「Ｒ１＞Ｒ２＞Ｒ３」の関係となる。このように、図１〜図６で示す実施の形態１の基本構造において、第１の絶縁領域の水素含有量が第２の絶縁領域の水素含有量より少ないという水素関連特性を有している。
上述したように、酸化物半導体領域４１〜４３は、ゲート絶縁膜２１の第１の絶縁領域、ゲート絶縁膜２３の中間絶縁領域及びゲート絶縁膜２３の第２の絶縁領域上に形成されることにより、酸化物半導体領域４１〜４３のシート抵抗値Ｒ１〜Ｒ３がＲ１＞Ｒ２＞Ｒ３を満足するように設定される。
ソース電極５１及びドレイン電極５２それぞれと酸化物半導体層４０との電気的に接続は、酸化物半導体領域４３との接触により実現され、図２に示すように、ソース電極５１及びドレイン電極５２はそれぞれ、酸化物半導体領域４１から距離（Ｗ２＋Ｗ３）離間して配置される。
このような構成により実施の形態１のＴＦＴのチャネル領域となる酸化物半導体領域４１は、図２に示すように、必ずゲート電極１１の端部から距離Ｗ５分、内側に形成されるので、絶縁性基板１０の裏面から入射する光がゲート電極１１によって遮断されるため、チャネル領域を入射光から保護することができ、その結果、ＴＦＴの動作特性の劣化を防止できる。
また、比較的高抵抗の酸化物半導体領域４１とは、第２の導電膜で形成されるソース電極５１及びドレイン電極５２とは接触しないため、オーミックコンタクトが形成されていない領域がチャネル領域の端部に形成されることによる電気的なチャネル長変化や、ソース電極５１（ドレイン電極５２）形成用の第２の導電膜と酸化物半導体層４０との反応によるチャネル長変化を抑制できる。その結果、実施の形態１のＴＦＴは、経時的な変化が抑制され安定なスイッチング動作を確保して、長寿命化を図ることができる。
また、ゲート絶縁膜２１を平面視してゲート電極１１パターンの内側に形成することにより、ゲート絶縁膜２３のゲート電極エッジでの被覆性を向上させることができる。この時、ゲート電極１１の端部とゲート絶縁膜２１の端部との距離Ｗ１をゲート絶縁膜２１の膜厚より大きく（または広く）することが望ましい。
なお、酸化物半導体領域４１及び４３間に酸化物半導体領域４２を形成することにより、ＴＦＴのチャネル領域とソース／ドレイン領域との境界で電界が集中するのを緩和でき、ＴＦＴ特性の劣化を抑制できるため、本実施の形態の様にゲート絶縁膜２３の開口３９に傾斜形状を適用することが望ましい。
さらには、周辺の駆動回路形成領域におけるＴＦＴサイズは露光装置によるチャネル長の最小寸法とゲート電極１１とソース電極５１あるいはドレイン電極５２との重ね合わせ精度でゲート電極幅が制限されるため、従来駆動回路では占有面積が広くなっていた。本構成ではチャネル領域の形成はゲート電極を用いた裏面からの自己整合露光を用いて行うことで重ね合わせ精度の影響を除外でき、その結果、ゲート電極幅を狭く設計することが可能となり狭額縁設計が可能になる。
なお、図２においてソース電極５１及びドレイン電極５２の端部はゲート電極端より外側に配置した場合を示したが、後述する図９に示す様にソース電極５１／ドレイン電極５２の端部がチャネル領域と離間していれば一部がゲート電極１１上に存在しても良い。なお、図９は後に説明する第２の変形例の構造であり、上記記載はゲート電極１１とソース電極５１及びドレイン電極５２との関連性に関する具体例として図９を取り上げたにすぎない。
次に、実施の形態１のＴＦＴの製造方法を説明する。
まず、絶縁性基板１０上に第１の導電膜として、例えばＡｌ合金を２００ｎｍ成膜し、その後ＣＶＤ法を用いて例えばＳｉＯ２膜を３００ｎｍ成膜する。その後４００℃のアニール処理により膜中水素を脱離させる。
次に、写真製版にてゲート配線／電極・共通配線／電極形成用のレジストパターンを形成する。形成したレジストパターンを基にＣＦ４（４フッ化炭素）＋Ａｒ（アルゴン）系のガスを用いてＳｉＯ２膜をドライエッチングすることによりゲート絶縁膜２１のパターンを形成する。
引き続き、ＢＣｌ３（三塩化ホウ素）＋Ｃｌ２（塩素）系ガスを用いＡｌ合金に対しドライエッチングを行うことで側壁にデポ物を形成しながら（エッチング中にエッチングガスとの反応性生物を側壁に形成することで台形の断面形状を持つパターンを形成しながら）、エッチングを進行させることにより、Ａｌ（ゲート電極１１）のパターン幅がＳｉＯ２（ゲート絶縁膜２１）のパターン幅より広い積層パターンを形成することができる。
そして、ドライエッチングの後レジストを除去する。なお、第１の導電膜からのヒロックを抑制するためＳｉＯ２膜中の水素の脱離方法として４００℃のアニール処理を成膜直後に行ったが、ヒロック等が発生しないゲート配線材料を選択した場合はパターニングの後にアニール処理を行っても良い。また、ゲート絶縁膜２１の成膜後のアニール処理の温度は３５０℃以上でかつ後述の酸化物半導体層４０の成膜後に行うアニールの処理温度より高い温度で処理すれば良い。また、上記では平面視してゲート絶縁膜２１がゲート電極１１に内包される関係を形成するためにドライエッチングで処理する方法を示したが、他の方法を用いても良い。
次に、例えばＣＶＤ法を用いてＳｉＮ膜を４００ｎｍ成膜する。その後、ネガレジストを塗布後裏面より露光し現像することでゲート配線１・ゲート電極１１と相似形状となる開口部を有する、後述する図１０で示すレジスト３５のようなレジストパターンを得ることができる。
なお、レジストパターンの端部はゲート配線１・ゲート電極１１の端部を覆う位置とする様に写真製版の条件を設定する。前述の写真製版により得られたレジストパターンを用いてＳＦ６（六フッ化硫黄）系、またはＣＦ４＋Ｏ２（酸素）系のガスを用いてドライエッチングすることにより、ゲート絶縁膜２１との選択比を確保しながらＳｉＮ膜のエッチングが可能となり、ゲート絶縁膜２３を形成することができる。この時、Ｏ２添加系のガスを用いると、後述する図１１のレジスト３５に示す様にレジストを後退させることにより、ゲート電極１１上におけるゲート絶縁膜２３の端部に断面形状がテーパー形状の先細形状領域を形成できる。ドライエッチングの後レジストを除去する。
なお、図１０及び図１１は後述する実施の形態１の第２の変形例を示す図面であり、ここでは、レジストパターン形状を理解容易にするためにのみ図１０及び図１１を利用した。
次にスパッタ法を用いて、例えばＩｎＧａＺｎＯ系の酸化物半導体層４０を５０ｎｍ成膜し、レジストパターニング後に例えば蓚酸系のエッチング液を用いてウエットエッチングし、その後レジストを除去する。
その後、例えば３５０℃のアニール処理を行うことで、酸化物半導体層４０中の電気的欠損を低減すると共にゲート絶縁膜２３と接する領域の酸化物半導体層４０にＳｉＮ膜中に含まれる水素が移動し酸化物半導体層４０を還元することにより、低抵抗化され酸化物半導体領域４３が得られる。一方、ゲート絶縁膜２１と接する領域である酸化物半導体領域４１はＳｉＯ２膜からの水素の供給が殆どないので高抵抗の状態を維持する。
次に、第２の導電膜として下層にＭｏ系合金を５０ｎｍ・上層にＡｌ系合金２００ｎｍとした積層膜を成膜しレジストパターニング後に例えば燐酸・硝酸・酢酸系エッチング液を用いてウエットエッチングしてソース電極５１及びドレイン電極５２を形成する。その後レジストを除去する。第２の導電膜のパターニング後にエッチングにより受けた酸化物半導体層４０の露出部分の電気的欠損を修復するために例えば３００℃のアニール処理を行う。
次に、層間絶縁膜８を形成すべく、例えばＣＶＤ法を用いてＳｉＯ２膜を３００ｎｍ成膜する。その後、ドレイン電極５２上にコンタクトホール６２となるレジストパターンを形成し、ＣＦ４＋Ａｒ系のガスを用いてドライエッチングしコンタクトホール６２の領域のドレイン電極５２露出させる。その後レジストを除去する。なお、この時にＦＰＣ１３０と接続する端子部やゲート駆動回路１１０・ソース駆動回路１２０での第１の導電膜と第２の導電膜との間の接続用の開口等も同時に形成する。
次に、スパッタ法を用いてアモルファスＩＴＯ(Indium Tin Oxide)を成膜し、画素電極６用のレジストパターンを形成し蓚酸系エッチング液を用いてウエットエッチングすることにより画素電極６を得る。その後レジストを除去する。なお、この時に駆動回路（ゲート駆動回路１１０，ソース駆動回路１２０）等の第１の導電膜と第２の導電膜との間の接続用パターンも同時に形成する。
上記の様にして実施の形態１のＴＦＴ（スイッチングトランジスタＴ１）を有するＴＮ液晶表示用アレイ基板を作成することができる。
上述した実施の形態１のＴＦＴの製造方法では層間絶縁膜８からの水素供給による酸化物半導体層４０の低抵抗化ではなく、ゲート絶縁膜２３からの水素供給による酸化物半導体層４０の酸化物半導体領域４３において低抵抗化を行うため、ソース電極／ドレイン電極の存在より水素の移動抑制されることによるオーミックコンタクト部の低抵抗化が抑止されることなく、ソース・ドレイン領域となる酸化物半導体領域４３を安定して低抵抗に形成することができる。
図６は実施の形態１のＴＦＴにおける第１の変形例を模式的に示す平面図である。
図４及び図５で示した実施の形態１の基本構造では、ゲート絶縁膜２１はゲート配線１・ゲート電極１１・共通配線７・共通電極７１上の全域において各パターン幅より内側に形成されていたが、図６に示す様にＴＦＴ形成部（酸化物半導体層４０が形成される領域）及びその一部周辺のみにゲート絶縁膜２１を形成しゲート絶縁膜２１の内側に開口３９（開口上端部３９ｔ）を形成しＴＦＴのゲート絶縁膜２１上の酸化物半導体領域４１ｓをチャネル領域としてもよい。
図６に示す第１の変形例のゲート絶縁膜２１のパターンを形成する方法の一例を説明する。ゲート配線１・ゲート電極１１・ゲート絶縁膜２１（基本構造）のパターニングの後に更にゲート電極に直交する方向（図６の縦方向）に伸延するパターン形状のレジストパターンを形成し、ゲート絶縁膜２１（基本構造）をドライエッチングすることで島状のゲート絶縁膜２１を形成できる。なお、ゲート配線１の形成用のレジストパターンの形成を裏面露光＋表面からのハーフ露光等の多諧調露光を用いて行い、膜厚差のあるレジストパターンとすることで写真製版処理の回数を減らすことも可能である。
次に、図６に示す様なゲート絶縁膜２３の開口３９を形成する方法の一例を説明する。ネガレジストを用いてゲート配線１・ゲート電極１１をマスクとして裏面露光を行った後、ゲート電極１１に直交する方向のパターンを表面から露光した後に現像することで２回の露光で光が照射されない領域に開口３９となるレジストパターンが形成される。その後ドライエッチング・レジスト除去を行うことでゲート絶縁膜２３に開口３９を形成することができる。
（効果等）
実施の形態１のＴＦＴにおいて、第１の酸化物半導体領域及び第２の酸化物半導体領域となる酸化物半導体領域４１及び４３は、水素関連特性である水素含有量が異なるゲート絶縁膜２１の第１の絶縁領域及びゲート絶縁膜２３の第２の絶縁領域上に形成されることにより、酸化物半導体領域４１のシート抵抗値Ｒ１が比較的高く、酸化物半導体領域４３のシート抵抗値Ｒ３が比較的低く、Ｒ１＞Ｒ３の関係となる。
このため、実施の形態１のＴＦＴのチャネル領域を形成する酸化物半導体領域４１を比較的高いシート抵抗値Ｒ１に設定することにより、良好なオフ特性を得るという第１の効果を得るとともに、酸化物半導体領域４３を比較的低いシート抵抗値Ｒ３に設定することにより、ソース電極及びドレイン電極それぞれとの接触抵抗を低く安定に保って良好なスイッチング特性を発揮するという第２の効果を得ることができる。
実施の形態１では、第１の絶縁領域を絶縁積層領域（中間絶縁領域）を除くゲート絶縁膜２１（第１のゲート絶縁膜）の形成領域とし、第２の絶縁領域を絶縁積層領域を除くゲート絶縁膜２３（第２のゲート絶縁膜）の形成領域として、ゲート絶縁膜２０（図１参照）をゲート絶縁膜２１及びゲート絶縁膜２３の積層構造で形成することにより、上記第１及び第２の効果を発揮するための構造を実現している。
この際、第１の絶縁領域及び第２の絶縁領域の水素含有量は上述した条件Ａ及び条件Ｂを満足し、酸化物半導体領域４１及び４３のシート抵抗値は上述した条件Ｃ１及び条件Ｃ３を満足する。
さらに、実施の形態１のＴＦＴは、酸化物半導体領域４１及び４３間に、上述した条件Ｃ２を満足する酸化物半導体領域４２を設けることにより、チャネル領域とソース領域及びドレイン領域（ソース電極５１及びドレイン電極５２下の酸化物半導体領域４３）との境界で電界が集中するのを緩和でき、ＴＦＴの動作特性の劣化を抑制するという第３の効果を奏する。
図７はＩＰＳ/ＦＦＳモードの液晶を用いた場合における画素領域における平面構造を模式的に示す平面図である。
本実施の形態ではＴＮモードの液晶を用いた表示装置の構成について述べたが、図７に示す様な水平方向電界で液晶を駆動するＩＰＳ/ＦＦＳモードに用いてもよく、更には発光表示装置の画素スイッチング素子に用いても良い。
図７で示す各電極（配線）の高さは、高い方から、画素電極６Ｂ、共通電極７２、ソース電極５１及びドレイン電極５２、ゲート電極１１（ゲート配線１）及び共通配線７の順に設定されている。
図７で示す平面構造は、図４で示す実施の形態１の基本構造と比較して画素電極６がスリットを有する画素電極６Ｂに置き換わり、共通電極７１が平面視して画素電極６Ｂと重複するように形成された共通電極７２に置き換わる点が大きく異なる。そして、画素電極６Ｂとドレイン電極５２との電気的に接続用にコンタクトホール６２が設けられ、コンタクトホール６２を形成可能にすべく、共通電極７２にコンタクトホール６２より広い開口領域６４が設けられ、共通配線７と共通電極７２との電気的に接続用にコンタクトホール６３が設けられている。
このように、実施の形態１のＴＦＴは、ＩＰＳ/ＦＦＳモードの液晶を用いた場合における画素領域のスイッチングトランジスタＴ１として用いることもできる。
実施の形態１の基本構造として、水素含有量が比較的少ないゲート絶縁膜２１として、上述した条件Ａを満足する酸化シリコン膜を用いた場合を示したが、Ａｌ酸化膜・Ａｌ窒化膜・Ｔａ酸化膜・Ｔｉ酸化膜・Ｚｒ酸化膜・ＳｒＴｉＯ３膜等の水素の透過を防止する絶縁膜でゲート絶縁膜２１を形成しても良い。
水素含有量が比較的多いゲート絶縁膜２３として、上述した条件Ｂを満足する窒化シリコン膜を用いた場合を示したが、窒化シリコン膜の成膜条件として低温（２５０℃以下）で成膜するとより水素濃度を高くすることが可能である。また、窒化シリコン膜の替わりに、Ｃ−Ｈ結合を持つ絶縁膜やＯ−Ｈ結合を持つ絶縁膜、更にはＨ２Ｏを含有する絶縁膜から選択しても良い。
（実施の形態１の第２の変形例）
図８及び図９は実施の形態１の第２の変形例の断面構造を示す断面図である。図１０及び図１１は実施の形態１の第２の変形例の製造方法の一部を示す断面図である。図１２は第２の変形例において画素領域における平面構造を模式的に示す平面図である。図１３は実施の形態１の第２の変形例の平面構造を模式的に示す平面図である。図１３のＣ−Ｃが図８及び図９で示す断面構造に相当する。
以下、実施の形態１の第２の変形例を図８〜図１３を用いて説明する。
図８及び図９に示すように、ゲート電極１１を覆うように、ゲート電極１１を含む絶縁性基板１０上の全面にゲート絶縁膜２１Ｂ（第１のゲート絶縁膜）が形成されている。ゲート絶縁膜２１Ｂは水素含有量が比較的少ない例えば上述した条件Ａを満足する酸化シリコン膜３００ｎｍで形成されている。
ゲート絶縁膜２１Ｂ上にゲート絶縁膜２３Ｂ（第２のゲート絶縁膜）が形成される。ゲート絶縁膜２３Ｂはゲート絶縁膜２１Ｂを介して、絶縁性基板１０の上方から、ゲート電極１１の端部上方に延びて形成される。ゲート絶縁膜２３Ｂは、水素含有量が比較的多い例えば上述した条件Ｂを満足する窒化シリコン膜４００ｎｍで形成されており、図８、図９、及び図１３に示すように、ゲート電極１１（ゲート配線１）のパターン内側に形成された開口４８によりゲート絶縁膜２１Ｂがゲート絶縁膜２３Ｂから露出している。なお、図１３の開口４８の外周部から開口上端部４８ｔにかけては、図８及び図９に示すようにゲート絶縁膜２３Ｂ（距離Ｗ２で示す領域）が形成されている。
ゲート電極１１の上方におけるゲート絶縁膜２３Ｂの端部は、断面形状がテーパー状に先細りになる先細形状領域を有し、ゲート絶縁膜２３Ｂの先細形状領域（図８の距離Ｗ２で示す領域）が中間絶縁領域として規定される。
そして、ゲート絶縁膜２１Ｂ及び２３Ｂが積層する絶縁積層領域以外のゲート絶縁膜２１Ｂの形成領域が第１の絶縁領域となり、ゲート絶縁膜２３Ｂの形成領域において絶縁性基板１０上に直接形成されるゲート絶縁膜２１Ｂ上の領域が第２の絶縁領域となる。実施の形態１の第２の変形例は、実施の形態１の基本構造と同様、第１の絶縁領域の水素含有量が第２の絶縁領域の水素含有量より少ないことを水素関連特性として有している。
そして、上述した第１の絶縁領域、中間絶縁領域及び第２の絶縁領域上に酸化物半導体領域４１、４２及び４３を有する酸化物半導体層４０が形成される。
このように、実施の形態１の第２の変形例では、ゲート電極１１のエッジ部及びその周辺はゲート絶縁膜２１Ｂとゲート絶縁膜２３Ｂとの２層の絶縁積層領域となることにより、膜欠損や異物によるゲート電極１１用の第１の導電膜とソース電極５１（ソース配線５）等用の第２の導電膜との異層間のショートを抑制でき歩留まりが向上するとともに破壊耐圧を向上することができるため、ＥＳＤ（ElectroStatic Discharge；静電気放電）等に強い表示装置が実現できる。また、ゲート絶縁膜２１のパターニング工程を削減できるため製造コストを抑えることもできる。
なお、図８及び図９の構造の違いは、図９で示す構造の方が、ソース電極５１／ドレイン電極５２の一部がゲート電極１１の上方に存在し、開口上端部４８ｔから距離Ｗ３が短くなっている点である。図９のような構造にしても、ソース電極５１（ドレイン電極５２）の端部がチャネル領域となる酸化物半導体領域４３と距離（Ｗ２＋Ｗ３）離間しているため、ＴＦＴの動作に支障が生じることはない。
以下、図１０及び図１１を参照して実施の形態１の第２の変形例の製造方法を説明する。
まず、絶縁性基板１０上にゲート電極１１を形成後、ゲート電極１１を含む絶縁性基板１０上の全面にゲート絶縁膜２１Ｂ及びゲート絶縁膜２３Ｂの順に積層する。ゲート絶縁膜２１Ｂ及び２３Ｂの材質及び製法は概ね、実施の形態１の基本構造におけるゲート絶縁膜２１及び２３と同様に行われる。
次に、図１０に示すように、ネガレジストであるレジスト３５を塗布後裏面より露光し現像することでゲート配線１・ゲート電極１１と相似形状となる開口部を有する、レジストパターンのレジスト３５を得る。ゲート配線に交わる方向にて開口部を形成する場合は、基板表面からゲート配線に交わるストライプ状のマスクにて追加露光を行う。
その後、レジスト３５をマスクとして、ＳＦ６系（またはＣＦ４＋Ｏ２）のガスを用いてドライエッチングすることにより、ゲート絶縁膜２１Ｂとの選択比を確保しながらゲート絶縁膜２３Ｂをエッチングして、ゲート絶縁膜２３Ｂをパターニングすることができる。この時、図１１に示すように、Ｏ２添加系のガスを用いてレジスト３５を後退量Ｄ１で後退させることにより、ゲート絶縁膜２３Ｂのゲート電極１１の端部に断面形状がテーパー形状の先細形状領域を形成できる。
前述したように、ゲート絶縁膜２３Ｂの先細形状領域が中間絶縁領域となり、中間絶縁領域上に形成される酸化物半導体層４０の領域が酸化物半導体領域４２となる。
以降、実施の形態１のＴＦＴの基本構造と同様に、酸化物半導体層４０、ソース電極５１及びドレイン電極５２並びに層間絶縁膜８を形成する。
実施の形態１のＴＦＴの第２の変形例では、ゲート絶縁膜２１Ｂ及び２３Ｂが積層する絶縁積層領域以外のゲート絶縁膜２１Ｂ（第１のゲート絶縁膜）の形成領域を第１の絶縁領域とし、ゲート絶縁膜２３Ｂ（第２のゲート絶縁膜）の形成領域において絶縁性基板１０上に形成されるゲート絶縁膜２１Ｂ上の領域を第２の絶縁領域として、ゲート絶縁膜２０（図１）に相当するゲート絶縁膜をゲート絶縁膜２１Ｂ及び２３Ｂの積層構造で形成している。その結果、実施の形態１の第２の変形例は、実施の形態１の基本構成と同様、上記第１及び第２の効果を発揮するための構造を実現している。
この際、第１の絶縁領域及び第２の絶縁領域の水素含有量は上述した条件Ａ及び条件Ｂを満足し、酸化物半導体領域４１及び４３のシート抵抗値は上述した条件Ｃ１及び条件Ｃ３を満足する。また、酸化物半導体領域４１〜４３のシート抵抗値Ｒ１〜Ｒ３はＲ１＞Ｒ２＞Ｒ３を満足する。
さらに、実施の形態１の第２の変形例は、酸化物半導体領域４１〜４３間に、上述した条件Ｃ２を満足する酸化物半導体領域４２を設けることにより、実施の形態１の基本構造と同様、薄膜トランジスタの動作特性の劣化を抑制するという第３の効果を奏する。
＜実施の形態２＞
図１４はこの発明の実施の形態２であるＴＦＴの詳細構造を示す断面図である。図１５は実施の形態２のＴＦＴの平面構造を模式的に示す平面図である。図１５のＤ−Ｄ断面が図１４で示す構造に相当する。実施の形態２のＴＦＴも実施の形態１と同様、図３等で示すスイッチングトランジスタＴ１に相当する。以下、ＴＦＴ形成領域に絞って実施の形態２のＴＦＴの説明を行う。
絶縁性基板１０上に第１の導電膜でゲート電極１１が形成され、水素含有量が比較的多い、例えば条件Ｂを満足する窒化シリコン膜で形成されたゲート絶縁膜２３Ｃ（第１のゲート絶縁膜）がゲート電極１１を覆う様に、ゲート電極１１を含む絶縁性基板１０上の全面に形成されている。
ゲート絶縁膜２３Ｃの上層で平面視してゲート電極１１の内側の領域に水素透過率（水素透過係数）の低い例えば、以下で述べる条件Ｄを満足するＡｌ酸化膜で形成されたゲート絶縁膜２４（第２のゲート絶縁膜）が形成されている。図１４及び図１５において、Ｂ２４はゲート絶縁膜２４の底面端部を示している。なお、ゲート絶縁膜２４の水素含有量はゲート絶縁膜２３Ｃより十分低くなるように設定されている。
前述した水素透過率（水素透過係数）を規定する条件Ｄは以下の通りである。
条件Ｄ：「１×１０−２５ｍｏｌ／ｃｍ／ｓｅｃ／ＫＰａ０.５＠６００Ｋ」以下である。
なお、条件Ｄにおいて「＠６００Ｋ」は６００Ｋの温度環境下を意味する。
上述したように、ゲート絶縁膜２４は条件Ｄを満足するレベルで水素透過能力が低く設定されているため、ゲート絶縁膜２３Ｃ内の水素がゲート絶縁膜２４を透過することはほとんどないという水素透過防止特性を有している。
ゲート絶縁膜２３Ｃ及び２４上には酸化物半導体層４０（酸化物半導体領域４１〜４３）のパターンがゲート電極１１を縦断するように形成されており、ゲート絶縁膜２４上に形成された酸化物半導体領域４１は、例えば前述した条件Ｃ１を満足するレベルの高抵抗であり、ゲート絶縁膜２４が除去された領域のゲート絶縁膜２３Ｃ上に形成された酸化物半導体領域４３は、例えば前述した条件Ｃ３を満足するレベルの低抵抗である。そして、図１４に示すように、ゲート絶縁膜２４の端部は断面形状がテーパー状の傾斜形状を持つ先細形状領域（傾斜部）を有する場合は先細形状領域の酸化物半導体領域４２は、例えば前述した条件Ｃ２を満足するように、酸化物半導体領域４１と酸化物半導体領域４３との中間の抵抗値を有する。
ソース電極５１及びドレイン電極５２それぞれは一部が酸化物半導体領域４３の領域上に形成されることにより、酸化物半導体領域４３と電気的に接続されるとともに、酸化物半導体領域４１の領域から離間して配置される。
実施の形態２のＴＦＴにおいて、第１の絶縁領域（ゲート絶縁膜２４）は、上記条件Ｂを満足し水素含有量が比較的多いゲート絶縁膜２３Ｃからの水素の透過を抑制するレベルの水素透過防止特性を有するという水素関連特性を有する。
そして、実施の形態２のＴＦＴは、ゲート絶縁膜２４（第２のゲート絶縁膜）の形成領域を第１の絶縁領域とし、ゲート絶縁膜２３Ｃ（第１のゲート絶縁膜）及びゲート絶縁膜２４が積層する絶縁積層領域以外のゲート絶縁膜２３Ｃの形成領域を第２の絶縁領域としている。
このように、実施の形態２のＴＦＴは、図１で示すゲート絶縁膜２０に相当するゲート絶縁膜を、ゲート絶縁膜２３Ｃ及びゲート絶縁膜２４の積層構造で形成することより、実施の形態１と同様、上記第１及び第２の効果を発揮することができる。
さらに、実施の形態２のＴＦＴにおけるゲート絶縁膜２４は水素透過率が十分低い、上記条件Ｄを満足する水素透過防止特性を有するため、ゲート絶縁膜２４の下層のゲート絶縁膜２３Ｃに含有される水素がチャネル領域となる酸化物半導体層４０の酸化物半導体領域４１へ移動するのを効果的に抑制することができる。したがって、酸化物半導体層４０の酸化物半導体領域４１は高抵抗の状態を保持し、実施の形態１のＴＦＴ以上に安定したスイッチング動作が実現できる。
なお、ゲート絶縁膜２４としてＡｌ酸化膜を例に挙げたが、水素透過防止特性を有する絶縁膜としてＡｌ窒化膜・Ｔａ酸化膜・Ｔｉ酸化膜・Ｚｒ酸化膜・ＳｒＴｉＯ３膜等を用いても良い。
また、図１５で示す平面構造では、ゲート絶縁膜２４は島状のパターンで形成した場合を示したが、図５で示した実施の形態１のＴＦＴと同様にゲート電極パターンに平行方向に延在したパターンとしても良い。
図１６及び図１７は実施の形態２の製造方法の一部を示す断面図である。以下、適宜、図１６及び図１７を参照しつつ、実施の形態２のＴＦＴの製造方法を説明する。なお、実施の形態１と重複する部分は適宜説明を割愛して、実施の形態２の特徴箇所を中心に説明する。
実施の形態１と同様の方法でゲート電極１１を形成した後、例えばＣＶＤ法を用いてゲート絶縁膜２３ＣとなるＳｉＮ膜を４００ｎｍ成膜し、引き続き、例えばＭＯＣＶＤ法を用いてゲート絶縁膜２４となるＡｌ酸化膜を成膜する。
上記成膜の後、図１６に示すように、ゲート電極１１をマスクとした裏面露光とゲート電極１１に直交する方向を遮光するマスクにて表面側から露光し現像することでゲート電極１１のパターンより内側にゲート絶縁膜２４形成用のレジストパターンを有するレジスト３６を得る。
次に、レジスト３６をマスクとして、ＢＣｌ３＋Ｃｌ２＋Ｏ２系ガスを用い露出しているゲート絶縁膜２４をエッチングする。このとき、図１７に示すように、Ｏ２ガス添加の効果によりレジストも同時に後退距離方向Ｄ２＋Ｗ２分後退させることにより、ゲート絶縁膜２４のパターン端に傾斜形状を持つ先細形状領域を得ることができる。
次にスパッタ法を用いて例えばＩｎＧａＺｎＯ系の酸化物半導体層４０を５０ｎｍ成膜しレジストパターニング後に例えば蓚酸系のエッチング液を用いてウエットエッチングする。その後レジストを除去する。
その後、例えば３５０℃のアニール処理を行うことにより、酸化物半導体層４０中の電気的欠損を低減すると共にゲート絶縁膜２３Ｃと接する酸化物半導体層４０にＳｉＮ膜に含有する水素が移動し酸化物半導体層４０を還元することで低抵抗化した酸化物半導体領域４３を得ることができる。
一方、ゲート電極１１上に形成したゲート絶縁膜２４上の酸化物半導体層４０はゲート絶縁膜２４により水素の移動が防止されるので高抵抗の状態を維持した酸化物半導体領域４１となる。また、ゲート絶縁膜２４端部に傾斜形状の先細形状領域を持つ場合は水素の移動防止効果に幅を持たせることで中間の抵抗値を有する酸化物半導体領域４２を形成し、チャネル端部での電界集中を抑制によるＴＦＴ動作を安定化することができる。
すなわち、実施の形態１と同様、実施の形態２のＴＦＴは、酸化物半導体領域４１及び４３間に酸化物半導体領域４２を設けることにより、チャネル領域とソース領域及びドレイン領域との境界で電界が集中するのを緩和でき、薄膜トランジスタの動作特性の劣化を抑制するという第３の効果を奏する。
なお、以下の製造方法は実施の形態１のＴＦＴと同様なので説明を省略する。
実施の形態２のＴＦＴの製造方法は、レジスト３６により保護されているため、チャネル領域下のゲート絶縁膜が加工時のエッチング選択比による膜厚の薄膜化が発生しないので、ドライプロセス変動によりＴＦＴの動作特性が変化するのも抑制できる効果を奏する。
すなわち、実施の形態１（図１０，図１１参照）にように、ゲート絶縁膜２１Ｂ（２１）及び２３Ｂ（２３）を得る場合、エッチングの選択比の変動によりゲート絶縁膜２１Ｂの残膜が変動し、実施の形態１のＴＦＴの動作特性に影響を与える可能性がある。これに対し、実施の形態２（図１６，図１７参照）の場合、エッチングの選択比の変動があってもチャネル領域に対応するゲート絶縁膜として機能する部分はレジスト３６に覆われている部分となり、膜厚の変化は発生しない。その結果、実施の形態２のＴＦＴの製造方法はＴＦＴの動作特性に影響を与えることはない。
上記説明においてゲート絶縁膜２３Ｃは単層で構成する場合を説明したが、例えば、下層を高温で成膜したＳｉＮ膜、上層を低温で成膜したＳｉＮ膜の積層膜にしたり、下層をＳｉＮ膜、上層をＳｉＯ２膜とした積層膜としたりして、ゲート電極１１界面の膜質等を考慮した構造としても良い。さらには、ゲート絶縁膜２４のパターニング時に露出したゲート絶縁膜２３Ｃの積層膜の上層または積層膜の一部を同時にエッチング除去した構造としても良い。
＜実施の形態３＞
図１８はこの発明の実施の形態３であるＴＦＴの詳細構造を示す断面図である。図１９は実施の形態３のＴＦＴの平面構造を模式的に示す平面図である。図１９のＥ−Ｅ断面が図１８で示す構造に相当する。実施の形態３のＴＦＴも実施の形態１と同様、図３等で示すスイッチングトランジスタＴ１に相当する。以下、ＴＦＴ形成領域に絞って実施の形態３のＴＦＴの説明を行う。
絶縁性基板１０上に第１の導電膜で形成されたゲート電極１１と平面視してゲート電極１１に内包される領域に水素吸蔵膜（水素貯蔵膜）３０を例えばＴｉ合金を用いて形成している。水素吸蔵膜３０のパターン端は図１８に示すように断面形状がテーパー状の先細形状領域を有する構造となっていることが望ましい。
ゲート電極１１及び水素吸蔵膜３０を覆う様に、例えばＳｉＮ膜によりゲート絶縁膜２３Ｄ（絶縁領域２３１〜２３３）が形成されている。水素吸蔵膜３０上のゲート絶縁膜２３Ｄの絶縁領域２３１（第１の絶縁領域）の水素含有量は下方に水素吸蔵膜３０が形成されていない絶縁領域２３３（第２の絶縁領域）の水素含有量に比べ少ない。水素吸蔵膜３０のパターン端の形状が傾斜形状の先細形状領域を有する場合、先細形状領域上に形成されているゲート絶縁膜２３Ｄの絶縁領域２３２（中間絶縁領域）の水素含有量は絶縁領域２３１の水素含有量と絶縁領域２３３の水素含有量の間に位置する。
したがって、絶縁領域２３１の水素含有量は前述した条件Ａを満足する０．２（ａｔ％）以下となり、絶縁領域２３３の水素含有量は条件Ｂを満足する１０〜３５（ａｔ％）の範囲となり、絶縁領域２３２の水素含有量は、絶縁領域２３１，２３３間の間の値をとる。そして、第１の絶縁領域の水素含有量が第２の絶縁領域の水素含有量より少ないという水素関連特性を有している。
ゲート絶縁膜２３Ｄの上層にはゲート電極１１を縦断する様に酸化物半導体層４０（酸化物半導体領域４１〜４３）が形成されている。ゲート絶縁膜２３Ｄの絶縁領域２３１上に形成された酸化物半導体領域４１は、例えば前述した条件Ｃ１を満足するレベルの高抵抗であり、絶縁領域２３３上に形成された酸化物半導体領域４３は、例えば前述した条件Ｃ３を満足するレベルの低抵抗である。そして、ゲート絶縁膜２３Ｄの絶縁領域２３２上に形成された酸化物半導体領域４２は、例えば前述した条件Ｃ２を満足しつつ、酸化物半導体領域４１及び４３の中間の抵抗値を有する。
ソース電極５１及びドレイン電極５２はそれぞれ一部が酸化物半導体領域４３上に形成されることにより、酸化物半導体領域４３と電気的に接続し、酸化物半導体領域４１から離間して配置される。
このような構造を有する実施の形態３のＴＦＴは、ゲート絶縁膜２３Ｄの形成領域のうち、水素吸蔵膜３０上に形成される絶縁領域２３１を第１の絶縁領域とし、水素吸蔵膜３０以外に形成される絶縁領域２３３を第２の絶縁領域として、水素吸蔵膜３０とゲート絶縁膜２３Ｄとの積層構造によって、実施の形態１及び実施の形態２と同様、上記第１及び第２の効果を発揮することができる。
この際、絶縁領域２３１（第１の絶縁領域）及び絶縁領域２３３（第２の絶縁領域）の水素含有量は上述した条件Ａ及び条件Ｂを満足し、酸化物半導体領域４１及び４３のシート抵抗値は上述した条件Ｃ１及び条件Ｃ３を満足する。また、酸化物半導体領域４１〜４３のシート抵抗値Ｒ１〜Ｒ３はＲ１＞Ｒ２＞Ｒ３を満足する。
さらに、実施の形態３のＴＦＴは上述した構造を有することにより、チャネル領域に移動してきた水素は水素吸蔵膜３０にて捕獲することができるので、ＴＦＴアレイ基板形成完了後の後工程での処理や表示装置完成後の使用環境による酸化物半導体領域４１の導電率の変化を抑制するという、実施の形態１以上の効果を奏する。
上記では、水素吸蔵膜３０としてＴｉ合金を用いたが、代わりにＶ合金・Ｎｉ合金・Ｍｎ合金・Ｍｇ合金・Ｓｉ２Ｎ２Ｏ膜・ＳｉＡｌＯＮ膜等を用いても良い。
以下、実施の形態３のＴＦＴの製造方法を以下に説明する。なお、実施の形態１と重複する部分は適宜割愛して、実施の形態３の特徴箇所を中心に説明する。
例えば、第１の導電膜としてＡｌ合金を２００ｎｍ成膜し、その後、例えば水素吸蔵膜３０としてＴｉ合金膜を１００ｎｍ成膜する。次に、ゲート電極パターニング用のレジストを形成し、過酸化水素系のエッチング液にてＴｉ合金膜をエッチング後に、燐酸・硝酸・酢酸系のエッチング液にてＡｌ合金をエッチングし、過酸化水素系のエッチング液にて２回目のエッチングを行うことでＴｉ合金のオーバーハング部を除去すると共にゲート電極１１に内包される領域まで後退させる。その後レジストを除去することでゲート電極１１及び水素吸蔵膜３０のパターンを形成する。
次に、例えばＣＶＤ法を用いてゲート絶縁膜２３ＤとなるＳｉＮ膜を４００ｎｍ成膜するが、成膜時に水素吸蔵膜３０上のＳｉＮ膜は膜中に水素が取り込まれ難くなっているため水素含有量の少ない（条件Ａを満足する）絶縁領域２３１となる。一方、水素吸蔵膜３０より離間している領域では水素が膜中に取り込まれた（条件Ｂを満足する）絶縁領域２３３となる。
次に、スパッタ法を用いて例えばＩｎＧａＺｎＯ系の酸化物半導体層４０を５０ｎｍ成膜しレジストパターニング後に例えば蓚酸系のエッチング液を用いてウエットエッチングする。その後レジストを除去する。続いて、例えば３５０℃のアニール処理を行うことにより、酸化物半導体層４０中の電気的欠損を低減すると共に絶縁領域２３３と接する領域の酸化物半導体層４０にＳｉＮ膜に含有される水素が移動し酸化物半導体層４０が還元されることによって低抵抗化した酸化物半導体領域４３となる。
一方、ゲート電極１１上に形成したゲート絶縁膜２３Ｄの絶縁領域２３１上の酸化物半導体層４０は移動する水素が低減されているので高抵抗の状態を維持した酸化物半導体領域４１となる。
また、水素吸蔵膜３０の端部に傾斜形状の先細形状領域を有する場合は、先細形状領域上の酸化物半導体層４０は酸化物半導体領域４１及び４２の中間の抵抗値を有する酸化物半導体領域４２となり、酸化物半導体領域４２の存在によりチャネル端部での電界集中を抑制によることにより、実施の形態３のＴＦＴの動作を安定化することができる。
以降の製造プロセスは実施の形態１，実施の形態２と同等なので省略する。
図２０〜図２２は実施の形態３の変形例の断面構造を示す断面図である。図１８及び図１９で示した実施の形態３の基本構造では、ゲート絶縁膜２３Ｄを１層で形成する場合を示した。
一方、図２０に示す様に、水素吸蔵膜３０の影響を受けて、形成場所により水素含有量が異なるＳｉＮ膜からなるゲート絶縁膜２３Ｅを例えば２００ｎｍ成膜後に、図２１に示す様に例えば水素含有量が少ないＳｉＯ２膜からなるゲート絶縁膜２５を成膜し、積層構造のゲート絶縁膜を得る。
その後、酸化物半導体層４０のアニール時にゲート絶縁膜２３Ｅに含有されている水素をゲート絶縁膜２５に移動させて、図２２に示す様に各領域（絶縁領域２５１〜２５３）に応じた水素含有量を持つゲート絶縁膜２５と各領域（酸化物半導体領域４１〜４３）に応じた抵抗を持つ酸化物半導体層４０を得るようにしても良い。
図２０〜図２２で示した実施の形態３の変形例では、ゲート絶縁膜２３Ｅ及び２５によるゲート絶縁膜の積層化によりチャネル領域となる酸化物半導体領域４１での水素移動による抵抗変化をより抑制することができる。
なぜなら、実施の形態３の基本構造のように、ゲート絶縁膜２３Ｄを単層で厚くすると、水素吸蔵膜３０によって水素がトラップされにくくなるため、積層にして下層（ゲート絶縁膜２３Ｅ）を薄くして水素吸蔵膜３０から水素がトラップされ易くするとともに、上層（ゲート絶縁膜２５）の水素含有量を十分低くすることができるからである。
＜実施の形態４＞
図２３はこの発明の実施の形態４のＴＦＴの詳細構造を示す断面図である。図２４は実施の形態４のＴＦＴの平面構造を模式的に示す平面図である。図２４のＦ−Ｆ断面が図２３で示す構造に相当する。実施の形態４のＴＦＴも実施の形態１と同様、図３等で示すスイッチングトランジスタＴ１に相当する。以下、ＴＦＴ形成領域に絞って実施の形態４のＴＦＴの説明を行う。
水素含有量が多く、例えば条件Ｂを満足する窒化シリコン膜で形成されたゲート絶縁膜２６（第１のゲート絶縁膜）は、絶縁性基板１０上からゲート電極１１の端部上にかけて形成される。ゲート電極１１に内包される開口４９によりゲート電極１１の一部表面がゲート絶縁膜２６から露出している。開口４９の形状は開口上端部４９ｔに向けて高くなる傾斜形状を持つことが望ましい。すなわち、図２３に示すように、ゲート電極１１の端部上に形成されるゲート絶縁膜２６の端部は断面形状がテーパー状の先細形状領域を有することが望ましい。
そして、ゲート電極１１及びゲート絶縁膜２６上にゲート絶縁膜２７（第２のゲート絶縁膜）が形成される。したがって、ゲート絶縁膜２６及び開口４９により露出したゲート電極１１はゲート絶縁膜２７で被覆されており、開口４９の内部では水素含有量が少ない、例えば前述した条件Ａを満足する絶縁領域２７１（第１の絶縁領域）が形成されている。
一方、ゲート絶縁膜２６及び２７が積層し、開口４９の開口上端部４９ｔより外側の領域では水素含有量が多い、例えば後述する条件Ｂ１を満足する絶縁領域２７３（第２の絶縁領域）が形成されている。また、開口４９の側面領域（距離Ｗ２で示すゲート絶縁膜２７の領域）では中間の水素含有量となる絶縁領域２７２（中間絶縁領域）が形成されている。
前述した条件Ｂ１は以下の通りである。
条件Ｂ１：水素含有量は１〜３５（ａｔ%）の範囲である。
このように、実施の形態４のＴＦＴでは、ゲート絶縁膜２７の形成領域において、ゲート絶縁膜２６及び２７が積層した絶縁積層領域（中間絶縁領域を除く）に対応する絶縁領域２７３を第２の絶縁領域とし、上記絶縁積層領域以外に形成されるゲート絶縁膜２７の絶縁領域２７１を第１の絶縁領域としている。そして、第１の絶縁領域の水素含有量が第２の絶縁領域の水素含有量より少ないという水素関連特性を有している。
ゲート絶縁膜２７の上層にはゲート電極１１を縦断するように酸化物半導体層４０が形成されており、ゲート絶縁膜２７の絶縁領域２７１上に形成された酸化物半導体層４０の酸化物半導体領域４１は、例えば前述した条件Ｃ１を満足するレベルの高抵抗であり、絶縁領域２７３上に形成された酸化物半導体領域４３は、例えば前述した条件Ｃ３を満足するレベルの低抵抗である。また、絶縁領域２７２上に形成された酸化物半導体領域４２は例えば条件Ｃ２を満足しつつ、酸化物半導体領域４１及び４３との間の抵抗値を有する。
ソース電極５１及びドレイン電極５２それぞれの一部が酸化物半導体領域４３上に形成されることにより、酸化物半導体領域４３と電気的に接続されるとともに、酸化物半導体領域４１の領域から離間して配置される。
このような構造を有する実施の形態４のＴＦＴは、ゲート絶縁膜２７の形成領域において、ゲート絶縁膜２６及び２７が積層した絶縁積層領域に対応する絶縁領域２７３を第２の絶縁領域とし、上記絶縁積層領域以外に形成される絶縁領域２７１を第１の絶縁領域として、ゲート絶縁膜２０（図１参照）に相当するゲート絶縁膜をゲート絶縁膜２６及び２７の積層構造で形成している。その結果、実施の形態４のＴＦＴは、実施の形態１〜実施の形態３と同様、上記第１及び第２の効果を発揮している。
この際、絶縁領域２７１（第１の絶縁領域）及び絶縁領域２７３（第２の絶縁領域）の水素含有量は上述した条件Ａ及び条件Ｂ１を満足し、酸化物半導体領域４１及び４３のシート抵抗値は上述した条件Ｃ１及び条件Ｃ３を満足する。また、酸化物半導体領域４１〜４３のシート抵抗値Ｒ１〜Ｒ３はＲ１＞Ｒ２＞Ｒ３を満足する。
さらに、実施の形態４のＴＦＴの構造により、チャネル領域のゲート絶縁膜がエッチング選択比による膜厚の薄膜化が発生しないため、実施の形態２と同様にドライプロセス変動によりＴＦＴの動作特性が変化することを抑制できる効果を奏する。また、ゲート電極１１の端部が２層の絶縁膜構造となることで、実施の形態１と同様に歩留まりの向上が実現できる。
図２５〜図２８は実施の形態４の製造方法の一部を示す断面図である。以下、適宜、図２５〜図２８を参照しつつ、実施の形態４のＴＦＴの製造方法を説明する。なお、実施の形態１と重複する部分は適宜割愛して、実施の形態４の特徴箇所を中心に説明する。
図２５に示すように、絶縁性基板１０上にゲート電極１１を形成した後、例えばＣＶＤ法を用いてゲート絶縁膜２６となる水素含有量の多いＳｉＮ膜を２００ｎｍ成膜する。
その後、図２６に示すように、実施の形態１の第１及び第２の変形例の開口３９（図５）及び開口４８（図１３）の形成と同様な方法を用いて開口４９を形成する。
次に、図２７に示すように、ゲート絶縁膜２７となる水素含有量の少ないＳｉＯ２膜を３００ｎｍ成膜する。
次に、図２８に示すように、スパッタ法を用いて例えばＩｎＧａＺｎＯ系の酸化物半導体層４０を５０ｎｍ成膜し、レジストパターニング後に例えば蓚酸系のエッチング液を用いてウエットエッチングする。その後レジストを除去する。
その後、例えば、３５０℃のアニール処理を行うことにより、酸化物半導体層４０中の電気的欠損を低減すると共にゲート絶縁膜２６と接する領域のゲート絶縁膜２７に水素が移動し絶縁領域２７３となると共に酸化物半導体層４０は移動した水素によって還元され低抵抗化した酸化物半導体領域４３が得られる。
一方、ゲート電極１１上の開口４９内に形成したゲート絶縁膜２７にはゲート絶縁膜２６からの水素の影響が無いため水素含有量が少ない絶縁領域２７１となると共に、絶縁領域２７１上の酸化物半導体層４０は水素の移動がないので高抵抗状態を維持した酸化物半導体領域４１となる。
また、ゲート絶縁膜２６の開口４９が傾斜形状を持つ場合、すなわち、ゲート電極１１上に形成されるゲート絶縁膜２６の端部が先細形状領域を有する場合、ゲート絶縁膜２６からの水素の移動量に幅を持たせることで中間水素含有量の絶縁領域２７２及び中間の抵抗の酸化物半導体領域４２が形成され、チャネル端部での電界集中を抑制によるＴＦＴ動作を安定化することができる。
すなわち、実施の形態４のＴＦＴは、酸化物半導体領域４１及び４３間に酸化物半導体領域４２を設けることにより、実施の形態１〜実施の形態３と同様、チャネル領域とソース領域及びドレイン領域との境界で電界が集中するのを緩和でき、薄膜トランジスタの動作特性の劣化を抑制するという第３の効果を奏する。
以下の製造方法は実施の形態１と同様なので省略する。
（変形例）
図２９〜図３２は実施の形態４の変形例の断面構造を示す断面図である。以下、ＴＦＴ形成領域に絞って説明を行う。
図２９に示すように、第１の導電膜としてＡｌ合金膜２００ｎｍを用いてゲート電極１１を形成の後、例えばＣＶＤ法を用いて絶縁膜３１（第１のゲート絶縁膜）となる水素含有量の多いＳｉＮ膜を２００ｎｍ＋α成膜する。なお、「α」はプロセス変動が生じても必ずゲート電極１１の膜厚より厚くなるためのマージンである。
その後、図３０に示すように、絶縁膜３１を成膜の後ＣＭＰ法等を用いてゲート電極１１の表面が露出する様に平坦化処理を行う。その結果、絶縁膜３１の形成高さがゲート電極１１の形成高さと同程度になる。
次に、図３１に示すように、例えばＣＶＤ法を用いて水素含有量の少ないＳｉＯ２膜のゲート絶縁膜２８（第２のゲート酸化膜）を成膜し、その後、酸化物半導体層４０を成膜しパターニングする。
その後、図３２に示すように、例えば、３５０℃のアニール処理を行うことにより、酸化物半導体層４０中の電気的欠損を低減すると共に絶縁膜３１と接する領域のゲート絶縁膜２８に水素が移動し水素含有量の多い絶縁領域２８３となると共に、絶縁領域２８３上に形成された酸化物半導体層４０は絶縁領域２８３より移動した水素によって還元され低抵抗の酸化物半導体領域４３となる。
一方、ゲート電極１１上に形成されたゲート絶縁膜２８は絶縁膜３１からの水素の影響が無いため水素含有量が少ない絶縁領域２８１となり、絶縁領域２８１上の酸化物半導体層４０は高抵抗状態を維持した酸化物半導体領域４１となる。
ゲート電極１１と絶縁膜３１の境界領域（距離Ｗ２ａ（ゲート電極１１側）＋Ｗ２ｂ（絶縁膜３１側））上のゲート絶縁膜２８では、水素の拡散長の幅で中間の水素含有量の絶縁領域２８２及び中間の抵抗の酸化物半導体領域４２が形成されるため、チャネル領域となる高抵抗な酸化物半導体領域４１は必ずゲート電極１１に内包されている。
以降のプロセスは、上述した他の実施の形態の製造方法と同様であるため省略するが、ソース電極５１（５２）等が形成された後、図３２に示す構造が得られる。
なお、図３２で示す実施の形態４の変形例における絶縁膜３１及びゲート絶縁膜２８は水素含有量等の水素関連特性に関し、図２３及び図２４で示した実施の形態４の基本構造のゲート絶縁膜２６及びゲート絶縁膜２７と等価な特性を有しているため、基本構造と同様に、第１〜第３の効果を奏する。
ゲート絶縁膜２８をＳｉＮからＳｉＯ２に変更することによる誘電率の差に対応してゲート絶縁膜２８の膜厚を薄くする必要があるが、薄くすることで耐圧の低下を引き起こしていた。実施の形態４の変形例では、ゲート電極１１端部でのゲート絶縁膜２８の段差を無くし該当部分での絶縁破壊を抑制できるので、歩留まりを改善する効果を得ることができる。
このように、実施の形態４の変形例では、第２のゲート酸化膜であるゲート絶縁膜２８を段差が生じない態様で形成できるため、実施の形態４の基本構造の第１〜第３の効果に加え、段差部分でのゲート絶縁膜２８の絶縁破壊を抑制できるため、歩留まり向上を図ることができる効果を奏する。
＜実施の形態５＞
図３３はこの発明の実施の形態５であるＴＦＴの詳細構造を示す断面図である。実施の形態５のＴＦＴも実施の形態１〜実施の形態４と同様、図３等で示すスイッチングトランジスタＴ１に相当する。以下、ＴＦＴ形成領域に絞って実施の形態４のＴＦＴの説明を行う。
図３４及び図３５は実施の形態５のＴＦＴの製造方法の一部を示す断面図である。以下、図３３〜図３５を参照して、ＴＦＴ形成領域に絞って説明を行う。
絶縁性基板１０上に全面に絶縁層３２として水素含有量が比較的多い、例えば上述した条件Ｂ１を満足する窒化シリコン膜が形成されている。絶縁層３２上には第１の導電膜で形成したゲート電極１１が形成されている。
ゲート電極１１は例えば酸化シリコン膜からなるゲート絶縁膜２９に覆われている。すなわち、ゲート電極１１を含む絶縁膜３１上の全面にゲート絶縁膜２９が形成されている。
ゲート絶縁膜２９は、絶縁層３２と接している領域のゲート絶縁膜２９は水素含有量が多い、例えば前述した条件Ｂ１を満足する絶縁領域２９３（第２の絶縁領域）となり、ゲート電極１１上のゲート絶縁膜２９は水素含有量が少ない、例えば条件Ａを満足する絶縁領域２９１（第１の絶縁領域）となり、ゲート電極１１の端部領域のゲート絶縁膜２９は中間の水素含有量を持つ絶縁領域（中間絶縁領域）２９２となる。このように、ゲート絶縁膜２９は水素含有量が異なる絶縁領域２９１〜２９３から構成される。そして、第１の絶縁領域の水素含有量が第２の絶縁領域の水素含有量より少ないという水素関連特性を有している。
ゲート絶縁膜２９の各水素含有量に対応すると酸化物半導体層４０の抵抗、及びソース電極５１ドレイン電極５２の配置は実施の形態１〜実施の形態４等と同様であり、酸化物半導体層４０において絶縁領域２９１上に酸化物半導体領域４１が形成され、絶縁領域２９２上に酸化物半導体領域４２が形成され、絶縁領域２９３上に酸化物半導体領域４３が形成される。他の構成の説明は省略する。
アモルファスＳｉ-ＴＦＴの構造に対してゲート電極１１下への絶縁層３２の形成の追加、及びゲート絶縁膜２９の膜種の変更のみでソース・ドレイン領域でのソース電極５１及びドレイン電極５２と酸化物半導体領域４３との接続状態が良好なＴＦＴを形成できるため、アモルファスＳｉ-ＴＦＴアレイでの不具合対策のデータベースを用いて設計が可能となる。
このような構造を有する実施の形態５のＴＦＴは、ゲート絶縁膜２９の形成領域のうち、ゲート電極１１上に形成される領域を絶縁領域２９１（第１の絶縁領域）とし、絶縁層３２上に直接形成される領域を絶縁領域２９３（第２の絶縁領域）として、絶縁層３２とゲート絶縁膜２９との積層構造で形成することより実施の形態１〜実施の形態４と同様、上記第１及び第２の効果を発揮している。
この際、絶縁領域２９１（第１の絶縁領域）及び絶縁領域２９３（第２の絶縁領域）の水素含有量は上述した条件Ａ及び条件Ｂ１を満足する。
（変形例）
図３６及び図３７は実施の形態５の変形例の断面構造を示す断面図である。以下、図３６及び図３７を参照して、実施の形態５のＴＦＴの変形例を説明する。
図３６に示す第１の変形例では、ゲート電極１１Ｂの構造を、上層を第１の導電膜から構成される導電層１５とし下層を水素透過防止膜３３とした積層構造としている。
図３７で示す第２の変形例では、ゲート電極１１Ｃの構造を、上層を水素透過防止膜３４とし下層を第１の導電膜から構成される導電層１６とした積層構造としている。
水素透過防止膜３３，３４としてはＡｌ酸化膜、Ａｌ窒化膜、Ｔａ酸化膜、Ｔｉ酸化膜、Ｚｒ酸化膜、ＳｒＴｉＯ３膜等の絶縁膜やＴｉ窒化膜、Ｔａ窒化膜、ＴｉＳｉＮ、ＴａＳｉＮ、ＳｒＲｕＯ３、ＩｒＯ３等の導電膜を用い、例えば、上述した条件Ｄを満足する水素透過防止特性を有する。
実施の形態５の第１及び第２の変形例を用いることにより、ソース・ドレイン領域でのソース電極５１及びドレイン電極５２と酸化物半導体領域４３との接続状態を良好に保ったまま、ゲート電極１１上のゲート絶縁膜２９の絶縁領域２９１の水素含有量を更に低減することができ、チャネル領域となる酸化物半導体領域４１の高抵抗状態が維持できるので良好なＴＦＴ特性を実現できる。
すなわち、実施の形態５の第１及び第２の変形例では、ゲート電極１１Ｂ及び１１Ｃの一部として形成される水素透過防止膜３３及び３４の存在により、絶縁層３２から水素がゲート電極１１Ｂ及び１１Ｃを介して絶縁領域２９１（第１の絶縁領域）に移動する現象を確実に抑制することにより、チャネル領域となる酸化物半導体領域４１を高い抵抗値で精度良く設定することができる。
＜実施の形態６＞
図３８は、この発明の実施の形態６であるＴＦＴの詳細構造を示す断面図である。実施の形態１〜５ではゲート電極が半導体層よりも下層に位置する逆スタガ型ＴＦＴを用いて発明内容を説明してきた。一方、図３８に示すＴＦＴはトップゲート型ＴＦＴである。以下、ＴＦＴ形成領域に絞って実施の形態６のＴＦＴの説明を行う。
絶縁性基板１０上に全面に絶縁層３２が形成されている。ここで、絶縁層３２の一部は水素含有量が多い、例えば前述した条件Ｂ１を満足する絶縁領域３２３（第２の絶縁領域）となり、それ以外の領域は水素含有量が少ない、例えば条件Ａを満足する絶縁領域３２１（第１の絶縁領域）となる。そして、絶縁領域３２１（第１の絶縁領域）の水素含有量が絶縁領域３２３（第２の絶縁領域）の水素含有量より少ないという水素関連特性を有している。
絶縁層３２上には酸化物半導体層４０が形成され、酸化物半導体層４０において絶縁領域３２１上に酸化物半導体領域４１（第１の酸化物半導体領域）が形成され、絶縁領域３２３上に酸化物半導体領域４３（第２の酸化物半導体領域）が形成される。
ここで、絶縁層３２の各水素含有量に対応する酸化物半導体層４０の抵抗、及びソース電極５１、ドレイン電極５２の配置は、実施の形態１〜実施の形態４におけるゲート絶縁膜の各水素含有量に対応する配置と同様である。
図３８より、酸化物半導体層４０を覆うようにゲート絶縁膜２０が形成され、ゲート絶縁膜２０上であって絶縁領域３２１の上方には、第１の導電膜で形成したゲート電極１１が形成されている。さらに、ゲート電極１１を覆う層間絶縁膜８が形成されて、層間絶縁膜８上にソース電極５１及びドレイン電極５２が形成される。ソース電極５１及びドレイン電極５２は絶縁領域３２３の上方に形成され、層間絶縁膜８とゲート絶縁膜２０に開口するコンタクトホール６５及び６６を介して、各々酸化物半導体領域４３に接続する。
このような構造を有する実施の形態６のＴＦＴは、絶縁層３２の形成領域のうち、ゲート電極１１の下方に形成される領域を絶縁領域３２１（第１の絶縁領域）とし、ソース電極５１及びドレイン電極５２の下方に形成される領域を絶縁領域３２３（第２の絶縁領域）とすることにより実施の形態１〜実施の形態５と同様、本発明の効果を発揮している。
なお、絶縁領域３２１と絶縁領域３２３の形成方法としては、水素含有量の小さい絶縁層３２を成膜した後に、絶縁領域３２３のみに水素原子を注入してもよい。
水素含有量の小さい絶縁層を成膜した後に、絶縁領域３２１のみパターニングで残した後、水素含有量の大きい絶縁膜を成膜して、絶縁領域３２１を露出する様に水素含有量の大きい絶縁膜を加工することで絶縁領域３２３を形成してもよい。加工にはエッチング・リフトオフ等によるパターニングやＣＭＰ等による平坦化を用いてもよい。
あるいは逆に水素含有量の多い絶縁膜を先に成膜し、絶縁領域３２３となる部分を残すようにパターニングした後、水素含有量の小さい絶縁膜を成膜してもよい。
（第１の変形例）
図３９は実施の形態６の第１の変形例の断面構造を示す断面図である。図３９に示すように、予め絶縁領域３２１に相当する箇所に水素吸蔵膜３０をパターニング成形しておき、その後に水素含有量の多い絶縁層３２を形成してもよい。この場合、実施の形態３と同様の効果により各絶縁領域における水素含有量を設定することができる。
(第２の変形例)
図４０は、実施の形態６の第２の変形例の断面構造を示す断面図である。以下、図４０を参照して、実施の形態６のＴＦＴの変形例を説明する。
図４０に示す変形例では、絶縁層３２の上層であって酸化物半導体層４０の酸化物半導体領域４１（第１の酸化物半導体領域）の下層に、水素透過率が低い、例えば前述した条件Ｄを満足する水素透過防止膜３３を形成している。また、水素透過防止膜３３はゲート電極１１の下方に形成されている。なお、水素透過防止膜３３の水素含有量は絶縁層３２よりも十分低くなるように設定されている。
実施の形態６の変形例では、水素透過防止膜３３の存在により、絶縁層３２から水素が酸化物半導体領域４１（第１の酸化物半導体領域）に移動する現象を確実に抑制することにより、チャネル領域となる酸化物半導体領域４１を高い抵抗値で精度良く設定することができる。
＜その他＞
実施の形態１〜実施の形態６のＴＦＴを有するＴＮ液晶表示用等のアレイ基板は、実施の形態１〜実施の形態６と同様の効果を奏する。
なお、本発明の実施の形態においては、第２の酸化物半導体領域上にソース電極もドレイン電極も形成した構造を用いて説明した。しかし、例えば、ドレイン電極と画素電極とを酸化物半導体層で一体的に成型した場合に、ソース電極のみ第２の酸化物半導体領域上に形成する構造においても本発明の効果を奏することができる。さらに、ソース電極またはドレイン電極の少なくとも一方のみに適用した場合でも、その適用範囲においては同様の効果を奏することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ ゲート配線、５ ソース配線、６，６Ｂ 画素電極、７ 共通配線、１０ 絶縁性基板、１１，１１Ｂ，１１Ｃ ゲート電極、１５，１６ 導電膜、２０，２１，２１Ｂ，２３，２３Ｂ〜２３Ｅ，２４〜２９ ゲート絶縁膜、３０ 水素吸蔵膜、３１ 絶縁膜、３２ 絶縁層、３３，３４ 水素透過防止膜、４０ 酸化物半導体層、４１〜４３，４１ｓ 酸化物半導体領域、５１ ソース電極、５２ ドレイン電極、７１，７２ 共通電極、２３１〜２３３，２５１〜２５３，２７１〜２７３，２８１〜２８３，２９１〜２９３，３２１，３２３ 絶縁領域。

Claims (20)

  1. 絶縁性基板の上方に形成されるゲート電極と、
    前記ゲート電極上を含み前記絶縁性基板の上方に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される酸化物半導体層と、
    前記酸化物半導体層上に形成されるソース電極とを備えた薄膜トランジスタであって、
    前記ゲート絶縁膜は前記ゲート電極上に形成される第１の絶縁領域と、前記ゲート電極を介することなく前記絶縁性基板の上方に形成され、水素含有量が前記第１の絶縁領域と異なる第２の絶縁領域とを含み、
    前記酸化物半導体層は、前記第１の絶縁領域上に形成され、チャネル領域を少なくとも有する第１の酸化物半導体領域と、前記第２の絶縁領域上に形成され、前記ソース電極と接続される第２の酸化物半導体領域とを含み、
    前記第１の酸化物半導体領域の抵抗値が前記第２の酸化物半導体領域の抵抗値より高く、
    前記ゲート絶縁膜は、
    前記ゲート電極上にのみ形成される第１のゲート絶縁膜と、
    前記絶縁性基板上から、前記第１のゲート絶縁膜の端部上に延びて形成される第２のゲート絶縁膜を含み、前記第２のゲート絶縁膜の水素含有量は前記第１のゲート絶縁膜の水素含有量より多く、
    前記第１のゲート絶縁膜の形成領域において、前記第１及び第２のゲート絶縁膜が積層する絶縁積層領域を除く領域が前記第１の絶縁領域となり、
    前記第２のゲート絶縁膜の形成領域において、前記絶縁積層領域を除く領域が前記第２の絶縁領域となり、
    前記第１の絶縁領域の水素含有量は前記第２の絶縁領域の水素含有量より少ない、
    薄膜トランジスタ。
  2. 絶縁性基板の上方に形成されるゲート電極と、
    前記ゲート電極上を含み前記絶縁性基板の上方に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される酸化物半導体層と、
    前記酸化物半導体層上に形成されるソース電極とを備えた薄膜トランジスタであって、
    前記ゲート絶縁膜は前記ゲート電極上に形成される第１の絶縁領域と、前記ゲート電極を介することなく前記絶縁性基板の上方に形成され、水素含有量が前記第１の絶縁領域と異なる第２の絶縁領域とを含み、
    前記酸化物半導体層は、前記第１の絶縁領域上に形成され、チャネル領域を少なくとも有する第１の酸化物半導体領域と、前記第２の絶縁領域上に形成され、前記ソース電極と接続される第２の酸化物半導体領域とを含み、
    前記第１の酸化物半導体領域の抵抗値が前記第２の酸化物半導体領域の抵抗値より高く、
    前記ゲート絶縁膜は、
    前記ゲート電極上全面を含む前記絶縁性基板上に形成される第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に選択的に形成される第２のゲート絶縁膜とを含み、前記第２のゲート絶縁膜は前記第１のゲート絶縁膜を介して、前記絶縁性基板の上方から、前記ゲート電極の端部上方に延びて形成され、前記第２のゲート絶縁膜の水素含有量は前記第１のゲート絶縁膜の水素含有量より多く、
    前記第１及び第２のゲート絶縁膜が積層する絶縁積層領域以外の前記第１のゲート絶縁膜の形成領域が前記第１の絶縁領域となり、前記第２のゲート絶縁膜の形成領域において前記絶縁性基板上に形成される前記第１のゲート絶縁膜上の領域が前記第２の絶縁領域となり、
    前記第１の絶縁領域の水素含有量は前記第２の絶縁領域の水素含有量より少ない、
    薄膜トランジスタ。
  3. 請求項１または請求項２に記載の薄膜トランジスタであって、
    前記ゲート電極の上方における前記第２のゲート絶縁膜の端部は、断面形状がテーパー状に先細りになる先細形状領域を有し、前記先細形状領域が中間絶縁領域として規定され、
    前記酸化物半導体層は、前記中間絶縁領域上に形成される中間酸化物半導体領域をさらに含み、
    前記中間酸化物半導体領域は前記中間絶縁領域上に形成されており、その抵抗値が前記第１の酸化物半導体領域の抵抗値より低く、前記第２の酸化物半導体領域の抵抗値より高く設定されることを特徴とする、
    薄膜トランジスタ。
  4. 請求項１から請求項３のうち、いずれか１項に記載の薄膜トランジスタであって、
    前記第１の絶縁領域の水素含有量は０．２（ａｔ％）以下であり、
    前記第２の絶縁領域の水素含有量は１０〜３５（ａｔ％）の範囲にあり、
    前記第１の酸化物半導体領域のシート抵抗値は５０Ｍ（Ω/ｓｑ）以上であり、
    前記第２の酸化物半導体領域のシート抵抗値は１〜５０Ｋ（Ω／ｓｑ）の範囲にある、
    薄膜トランジスタ。
  5. 絶縁性基板の上方に形成されるゲート電極と、
    前記ゲート電極上を含み前記絶縁性基板の上方に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される酸化物半導体層と、
    前記酸化物半導体層上に形成されるソース電極とを備えた薄膜トランジスタであって、
    前記ゲート絶縁膜は前記ゲート電極上に形成される第１の絶縁領域と、前記ゲート電極を介することなく前記絶縁性基板の上方に形成され、水素含有量が前記第１の絶縁領域と異なる第２の絶縁領域とを含み、
    前記酸化物半導体層は、前記第１の絶縁領域上に形成され、チャネル領域を少なくとも有する第１の酸化物半導体領域と、前記第２の絶縁領域上に形成され、前記ソース電極と接続される第２の酸化物半導体領域とを含み、
    前記第１の酸化物半導体領域の抵抗値が前記第２の酸化物半導体領域の抵抗値より高く、
    前記ゲート絶縁膜は、
    前記ゲート電極上全面を含む前記絶縁性基板上に形成される第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜を介して前記ゲート電極の上方に選択的に形成される第２のゲート絶縁膜とを含み、前記第２のゲート絶縁膜は前記第１のゲート絶縁膜から水素の移動を抑制する水素透過防止特性を有し、
    前記第２のゲート絶縁膜の形成領域が前記第１の絶縁領域となり、前記第１及び第２のゲート絶縁膜が積層する絶縁積層領域以外の前記第１のゲート絶縁膜の形成領域が前記第２の絶縁領域となり、
    前記第１のゲート絶縁膜の水素含有量は前記第２のゲート絶縁膜の水素含有量より多く、前記第１の絶縁領域は前記水素透過防止特性を有する、
    薄膜トランジスタ。
  6. 請求項５記載の薄膜トランジスタであって、
    前記第２のゲート絶縁膜の水素透過率は６００Ｋの温度環境下で「１×１０−２５ｍｏｌ／ｃｍ／ｓｅｃ／ＫＰａ０.５」以下である、
    薄膜トランジスタ。
  7. 請求項５または請求項６に記載の薄膜トランジスタであって、
    前記第１のゲート絶縁膜の水素含有量は１０〜３５（ａｔ％）の範囲にある、
    薄膜トランジスタ。
  8. 請求項５から請求項７のうち、いずれか１項に記載の薄膜トランジスタであって、
    前記第２のゲート絶縁膜の端部は、断面形状がテーパー状に先細りになる先細形状領域を有し、前記先細形状領域が中間絶縁領域として規定され、
    前記酸化物半導体層は、前記中間絶縁領域上に形成される中間酸化物半導体領域をさらに含み、
    前記中間酸化物半導体領域は前記中間絶縁領域上に形成されており、その抵抗値が前記第１の酸化物半導体領域の抵抗値より低く、前記第２の酸化物半導体領域の抵抗値より高く設定されることを特徴とする、
    薄膜トランジスタ。
  9. 絶縁性基板の上方に形成されるゲート電極と、
    前記ゲート電極上を含み前記絶縁性基板の上方に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される酸化物半導体層と、
    前記酸化物半導体層上に形成されるソース電極とを備えた薄膜トランジスタであって、
    前記ゲート絶縁膜は前記ゲート電極上に形成される第１の絶縁領域と、前記ゲート電極を介することなく前記絶縁性基板の上方に形成され、水素含有量が前記第１の絶縁領域と異なる第２の絶縁領域とを含み、
    前記酸化物半導体層は、前記第１の絶縁領域上に形成され、チャネル領域を少なくとも有する第１の酸化物半導体領域と、前記第２の絶縁領域上に形成され、前記ソース電極と接続される第２の酸化物半導体領域とを含み、
    前記第１の酸化物半導体領域の抵抗値が前記第２の酸化物半導体領域の抵抗値より高く、
    前記ゲート電極上に形成される水素吸蔵膜をさらに備え、
    前記ゲート絶縁膜は、
    前記水素吸蔵膜上全面を含む前記絶縁性基板上に形成され、
    前記ゲート絶縁膜の形成領域のうち、前記水素吸蔵膜上に形成される領域が前記第１の絶縁領域となり、前記水素吸蔵膜上以外に形成される領域が前記第２の絶縁領域となり、
    前記第１の絶縁領域の水素含有量は前記第２の絶縁領域の水素含有量より少ない、
    薄膜トランジスタ。
  10. 請求項９記載の薄膜トランジスタであって、
    前記第１の絶縁領域の水素含有量は０．２（ａｔ％）以下であり、
    前記第２の絶縁領域の水素含有量は１０〜３５（ａｔ％）の範囲にある、
    薄膜トランジスタ。
  11. 請求項９または請求項１０記載の薄膜トランジスタであって、
    前記水素吸蔵膜の端部は、断面形状がテーパー状に先細りになる先細形状領域を有し、前記先細形状領域が中間絶縁領域として規定され、
    前記酸化物半導体層は、前記中間絶縁領域上に形成される中間酸化物半導体領域をさらに含み、
    前記中間酸化物半導体領域は前記中間絶縁領域上に形成されており、その抵抗値が前記第１の酸化物半導体領域の抵抗値より低く、前記第２の酸化物半導体領域の抵抗値より高く設定されることを特徴とする、
    薄膜トランジスタ。
  12. 請求項９から請求項１１のうち、いずれか１項に記載の薄膜トランジスタであって、
    前記ゲート絶縁膜は、
    前記水素吸蔵膜上全面を含む前記絶縁性基板上に形成される第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成される第２のゲート絶縁膜とを含み、前記第２のゲート絶縁膜の水素含有量は前記第１のゲート絶縁膜の水素含有量より少ない、
    薄膜トランジスタ。
  13. 絶縁性基板の上方に形成されるゲート電極と、
    前記ゲート電極上を含み前記絶縁性基板の上方に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される酸化物半導体層と、
    前記酸化物半導体層上に形成されるソース電極とを備えた薄膜トランジスタであって、
    前記ゲート絶縁膜は前記ゲート電極上に形成される第１の絶縁領域と、前記ゲート電極を介することなく前記絶縁性基板の上方に形成され、水素含有量が前記第１の絶縁領域と異なる第２の絶縁領域とを含み、
    前記酸化物半導体層は、前記第１の絶縁領域上に形成され、チャネル領域を少なくとも有する第１の酸化物半導体領域と、前記第２の絶縁領域上に形成され、前記ソース電極と接続される第２の酸化物半導体領域とを含み、
    前記第１の酸化物半導体領域の抵抗値が前記第２の酸化物半導体領域の抵抗値より高く、
    前記ゲート絶縁膜は、
    前記絶縁性基板上に形成される第１のゲート絶縁膜と、
    前記ゲート電極及び前記第１のゲート絶縁膜上に形成される第２のゲート絶縁膜とを含み、前記第２のゲート絶縁膜の水素含有量は前記第１のゲート絶縁膜の水素含有量より少なく、前記第１及び第２のゲート絶縁膜が積層する絶縁積層領域において前記第１のゲート絶縁膜内の水素が前記第２のゲート絶縁膜に透過され、
    前記第２のゲート絶縁膜の形成領域において、前記絶縁積層領域が前記第２の絶縁領域となり、前記絶縁積層領域以外の前記ゲート電極上の形成領域が前記第１の絶縁領域となり、
    前記第１の絶縁領域の水素含有量は前記第２の絶縁領域の水素含有量より少ない、
    薄膜トランジスタ。
  14. 請求項１３記載の薄膜トランジスタであって、
    前記第１の絶縁領域の水素含有量は０．２（ａｔ％）以下であり、
    前記第２の絶縁領域の水素含有量は１０〜３５（ａｔ％）の範囲にある、
    薄膜トランジスタ。
  15. 請求項１３または請求項１４記載の薄膜トランジスタであって、
    前記ゲート電極の上方における前記第１のゲート絶縁膜の端部は、断面形状がテーパー状に先細りになる先細形状領域を有し、前記先細形状領域上における前記第２のゲート絶縁膜の形成領域が中間絶縁領域として規定され、
    前記酸化物半導体層は、前記中間絶縁領域上に形成される中間酸化物半導体領域をさらに含み、
    前記中間酸化物半導体領域は前記中間絶縁領域上に形成されており、その抵抗値が前記第１の酸化物半導体領域の抵抗値より低く、前記第２の酸化物半導体領域の抵抗値より高く設定されることを特徴とする、
    薄膜トランジスタ。
  16. 請求項１３または請求項１４に記載の薄膜トランジスタであって、
    前記第１のゲート絶縁膜は、前記ゲート電極上に形成されることなく、側面が前記ゲート電極の側面に接し、形成高さが前記ゲート電極と一致するように形成される、
    薄膜トランジスタ。
  17. 絶縁性基板の上方に形成されるゲート電極と、
    前記ゲート電極上を含み前記絶縁性基板の上方に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される酸化物半導体層と、
    前記酸化物半導体層上に形成されるソース電極とを備えた薄膜トランジスタであって、
    前記ゲート絶縁膜は前記ゲート電極上に形成される第１の絶縁領域と、前記ゲート電極を介することなく前記絶縁性基板の上方に形成され、水素含有量が前記第１の絶縁領域と異なる第２の絶縁領域とを含み、
    前記酸化物半導体層は、前記第１の絶縁領域上に形成され、チャネル領域を少なくとも有する第１の酸化物半導体領域と、前記第２の絶縁領域上に形成され、前記ソース電極と接続される第２の酸化物半導体領域とを含み、
    前記第１の酸化物半導体領域の抵抗値が前記第２の酸化物半導体領域の抵抗値より高く、
    前記絶縁性基板上に形成され、水素を含有する絶縁層をさらに備え、
    前記ゲート電極及び前記ゲート絶縁膜は前記絶縁層を介して前記絶縁性基板の上方に形成され、
    前記ゲート絶縁膜は、
    前記ゲート電極上全面を含む前記絶縁層上に形成され、前記ゲート絶縁膜の水素含有量は前記絶縁層の水素含有量より少なく、前記ゲート絶縁膜と前記絶縁層とが積層する絶縁積層領域において前記絶縁層内の水素が前記ゲート絶縁膜に透過され、
    前記ゲート絶縁膜の形成領域のうち、前記ゲート電極上に形成される領域が前記第１の絶縁領域となり、前記絶縁層上に形成される領域が前記第２の絶縁領域となり、
    前記第１の絶縁領域の水素含有量は前記第２の絶縁領域の水素含有量より少ない、
    薄膜トランジスタ。
  18. 請求項１７記載の薄膜トランジスタであって、
    前記第１の絶縁領域の水素含有量は０．２（ａｔ％）以下であり、
    前記第２の絶縁領域の水素含有量は１０〜３５（ａｔ％）の範囲にある、
    薄膜トランジスタ。
  19. 請求項１７または請求項１８記載の薄膜トランジスタであって、
    前記ゲート電極は、
    導電層と水素透過を防止する水素透過防止膜との積層構造を有する、
    薄膜トランジスタ。
  20. 請求項１から請求項１９のうち、いずれか１項に記載の薄膜トランジスタを含む、
    アレイ基板。
JP2015165463A 2015-08-25 2015-08-25 薄膜トランジスタ及びアレイ基板 Active JP6611521B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015165463A JP6611521B2 (ja) 2015-08-25 2015-08-25 薄膜トランジスタ及びアレイ基板
US15/241,760 US10566437B2 (en) 2015-08-25 2016-08-19 Thin film transistor and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015165463A JP6611521B2 (ja) 2015-08-25 2015-08-25 薄膜トランジスタ及びアレイ基板

Publications (2)

Publication Number Publication Date
JP2017045779A JP2017045779A (ja) 2017-03-02
JP6611521B2 true JP6611521B2 (ja) 2019-11-27

Family

ID=58095952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015165463A Active JP6611521B2 (ja) 2015-08-25 2015-08-25 薄膜トランジスタ及びアレイ基板

Country Status (2)

Country Link
US (1) US10566437B2 (ja)
JP (1) JP6611521B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001664A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 半導体装置およびその製造方法
CN104733473A (zh) * 2015-03-13 2015-06-24 京东方科技集团股份有限公司 显示基板及其制备方法
KR102563157B1 (ko) * 2015-08-26 2023-08-04 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
CN108695394A (zh) * 2017-04-06 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管、其制备方法、阵列基板及显示装置
CN108803171B (zh) * 2018-06-27 2021-03-26 Tcl华星光电技术有限公司 阵列基板、液晶显示屏及阵列基板制造方法
JP7061941B2 (ja) * 2018-08-06 2022-05-02 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
CN112736092B (zh) * 2020-12-30 2024-03-08 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN115101024B (zh) * 2022-07-07 2023-07-21 惠科股份有限公司 像素结构、阵列基板及显示面板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
CN101861642B (zh) * 2007-11-15 2013-04-17 夏普株式会社 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
WO2009093462A1 (ja) * 2008-01-25 2009-07-30 Sharp Kabushiki Kaisha 半導体素子およびその製造方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
KR20120071398A (ko) * 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US8692948B2 (en) * 2010-05-21 2014-04-08 Apple Inc. Electric field shielding for in-cell touch type thin-film-transistor liquid crystal displays
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
JPWO2012043338A1 (ja) 2010-09-28 2014-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP5404963B2 (ja) * 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140009904A (ko) * 2011-05-10 2014-01-23 파나소닉 주식회사 박막 트랜지스터 장치의 제조 방법, 박막 트랜지스터 장치 및 표시 장치
US8860023B2 (en) 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102551443B1 (ko) * 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6152348B2 (ja) * 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP6108898B2 (ja) * 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
TWM477048U (en) * 2013-12-02 2014-04-21 Chunghwa Picture Tubes Ltd Metal oxide semiconductor thin film transistor
JP2015115469A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
KR20160129160A (ko) * 2015-04-29 2016-11-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2017045779A (ja) 2017-03-02
US20170062580A1 (en) 2017-03-02
US10566437B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
JP6611521B2 (ja) 薄膜トランジスタ及びアレイ基板
CN107636841B (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
JP5518966B2 (ja) 半導体装置
JP5275519B2 (ja) 表示装置用基板及びその製造方法、表示装置
JP4543385B2 (ja) 液晶表示装置の製造方法
JP4301259B2 (ja) 液晶表示装置及びその製造方法
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
JP6026433B2 (ja) 半導体装置、表示装置、ならびに半導体装置の製造方法
JP5384088B2 (ja) 表示装置
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
US9696602B2 (en) Manufacturing method of liquid crystal display
JP2009211009A (ja) 液晶表示装置
JP2005062802A (ja) 薄膜トランジスタアレイ基板の製法
WO2016104216A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
WO2018061954A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
JP5111167B2 (ja) 液晶表示装置
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
WO2017090477A1 (ja) 半導体装置および半導体装置の製造方法
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
WO2016104253A1 (ja) 半導体装置
WO2015137337A1 (ja) 半導体装置およびその製造方法
WO2018061851A1 (ja) アクティブマトリクス基板およびその製造方法
JP4329847B2 (ja) 電気光学装置及び電気光学装置製造方法
JP2005227538A (ja) 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191029

R150 Certificate of patent or registration of utility model

Ref document number: 6611521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250