CN112736092B - 阵列基板及其制备方法、显示面板 - Google Patents
阵列基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN112736092B CN112736092B CN202011611419.2A CN202011611419A CN112736092B CN 112736092 B CN112736092 B CN 112736092B CN 202011611419 A CN202011611419 A CN 202011611419A CN 112736092 B CN112736092 B CN 112736092B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- interlayer insulating
- active layer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims abstract description 509
- 239000011229 interlayer Substances 0.000 claims abstract description 93
- 239000010409 thin film Substances 0.000 claims abstract description 79
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 41
- 239000001257 hydrogen Substances 0.000 claims abstract description 38
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 38
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 17
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- -1 hydrogen ions Chemical class 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 3
- 230000001105 regulatory effect Effects 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 35
- 230000008569 process Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000001502 supplementing effect Effects 0.000 description 4
- 238000001994 activation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
一种阵列基板，包括衬底、设置于衬底上的低温多晶硅薄膜晶体管和氧化物薄膜晶体管，低温多晶硅薄膜晶体管包括第一有源层，第一有源层上依次层叠覆盖有栅极绝缘层和层间绝缘层，栅极绝缘层包括氧硅化物层，氧化物薄膜晶体管包括第二有源层，层间绝缘层上设置有凹槽，凹槽与低温多晶硅薄膜晶体管不具有交叠面，凹槽贯穿层间绝缘层，且凹槽的深度延伸至氧硅化物层的表面，第二有源层位于凹槽内的氧硅化物层表面。将LTPO显示面板中的氧化物薄膜晶体管的第二有源层下方的含有高氢含量的第一层间绝缘层去除，使得第二有源层与下方的低氢含量的第一栅极绝缘层接触，从而降低第二有源层周围的氢含量，提高氧化物薄膜晶体管的稳定性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
目前在显示面板领域，为了实现高响应速度、高对比度、高亮度的屏幕显示，有机发光二极管技术在显示领域得到了大幅的发展。但是随着可穿戴设备以及可穿戴显示领域的发展，以及在目前电池领域技术未得到显著突破的背景下，人们对显示设备的功耗要求越来越高。目前用于驱动薄膜晶体管和开关薄膜晶体管的低温多晶硅技术是一种主流技术趋势，低温多晶硅薄膜晶体管的功耗较低。但是由于低温多晶硅的载流子迁移率较大，存在漏电流较高的问题。因此LTPO(Low Temperature Polycrystalline-Si Oxide，低温多晶氧化物)技术应运而生。它结合了低温多晶硅和氧化物两者的优异点，形成了一种响应速度快，功耗更低的LTPO解决方案。
LTPO同时采用了两种有源层，在形成低温多晶硅有源层上的层间绝缘层时，需要在层间绝缘层引入氮硅化物(SiNx)，在活化和补氢制程时以提供氢。但是氧化物有源层对于氢含量较为敏感，氢含量过高会导致氧化物有源层呈现导体化效应，降低氧化物薄膜晶体管的开关性能。
因此，现有的LTPO显示面板的结构有待改进。
发明内容
本发明实施例提供一种阵列基板及其制备方法、显示面板，以解决现有的LTPO显示面板，由于同时采用了两种有源层，在形成低温多晶硅有源层上的层间绝缘层时，需要进行补氢制程，而氧化物有源层对氢含量较为敏感，氢含量过高会导致氧化物有源层呈现导体化效应，进而影响氧化物薄膜晶体管特性的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，包括衬底、设置于所述衬底上的低温多晶硅薄膜晶体管，以及氧化物薄膜晶体管，所述低温多晶硅薄膜晶体管包括第一有源层，所述第一有源层上依次层叠覆盖有栅极绝缘层和层间绝缘层，所述栅极绝缘层包括氧硅化物层，所述氧化物薄膜晶体管包括第二有源层；其中，所述层间绝缘层上设置有凹槽，所述凹槽在所述衬底上的正投影与所述低温多晶硅薄膜晶体管在所述衬底上的正投影错开，所述凹槽贯穿所述层间绝缘层，且所述凹槽的深度延伸至所述氧硅化物层的表面，所述第二有源层位于所述凹槽内的所述氧硅化物层表面。
在本发明的一种实施例中，所述低温多晶硅薄膜晶体管包括设置于所述第一有源层上的第一栅极，所述第一栅极与所述第一有源层之间设置有第一栅极绝缘层，所述第一栅极上覆盖有第一层间绝缘层，所述凹槽贯穿所述第一层间绝缘层，且所述凹槽的深度延伸至所述第一栅极绝缘层的表面。
在本发明的一种实施例中，所述低温多晶硅薄膜晶体管包括设置于所述第一有源层上的第一栅极和金属层，所述第一栅极与所述第一有源层之间设置有第一栅极绝缘层，所述金属层与所述第一栅极之间设置有第二栅极绝缘层，所述金属层上覆盖有第一层间绝缘层，所述凹槽依次贯穿所述第一层间绝缘层和所述第二栅极绝缘层且所述凹槽的深度延伸至所述第一栅极绝缘层的表面。
在本发明的一种实施例中，所述低温多晶硅薄膜晶体管还包括设置于所述第一层间绝缘层上的第一连接层，所述第一层间绝缘层还包括第一过孔，所述第一连接层通过所述第一过孔与所述第一有源层连接，所述第一连接层与所述第二有源层的材料相同。
在本发明的一种实施例中，所述阵列基板还包括氢氧调节层，所述氢氧调节层覆盖所述第二有源层。
在本发明的一种实施例中，所述氧化物薄膜晶体管还包括设置于所述第二有源层上的源极和漏极，所述氢氧调节层设置于所述源极和漏极上。
本发明实施例还提供一种阵列基板的制备方法，包括：
S10，在一衬底上形成低温多晶硅薄膜晶体管的第一有源层；
S20，在所述第一有源层上依次形成栅极绝缘层、第一栅极以及层间绝缘层，其中，所述栅极绝缘层包括氧硅化物层；
S30，对所述层间绝缘层进行刻蚀以形成凹槽，其中，所述凹槽避让于所述第一有源层且贯穿所述层间绝缘层，所述凹槽的深度延伸至所述氧硅化物层的表面；以及
S40，在所述凹槽内形成氧化物薄膜晶体管的第二有源层。
在本发明的一种实施例中，在所述S20中，在所述第一有源层上依次形成第一栅极绝缘层、第一栅极、第二栅极绝缘层、金属层以及第一层间绝缘层；在所述S30中，对所述第一层间绝缘层和所述第二栅极绝缘层进行刻蚀以形成凹槽，其中，所述凹槽的深度延伸至所述第一栅极绝缘层的表面。
在本发明的一种实施例中，在所述S40后，所述制备方法还包括：
在所述第二有源层上形成氢氧调节层，其中，所述氢氧调节层覆盖所述第二有源层。
本发明实施例还提供一种显示面板，包括上述任一实施例中的阵列基板以及设置于所述阵列基板上的发光层。
本发明的有益效果为：将LTPO显示面板中的氧化物薄膜晶体管的第二有源层下方的含有高氢含量的第一层间绝缘层去除，使得第二有源层与下方的低氢含量的第一栅极绝缘层接触，从而降低第二有源层周围的氢含量，提高氧化物薄膜晶体管的稳定性，另外通过在第二有源层上方设置氢氧调节层，调节氢氧调节层中的氢含量，从而调控氧化物薄膜晶体管的电性。
附图说明
图1为本发明实施例提供的阵列基板的结构示意图。
图2为本发明实施例提供的阵列基板的又一结构示意图。
图3为本发明其他实施例提供的阵列基板的结构示意图。
图4为本发明其他实施例提供的阵列基板的又一结构示意图。
图5为本发明实施例提供的显示面板的结构示意图。
图6为本发明实施例提供的阵列基板的制备方法的步骤流程图。
图7至图10为本发明实施例提供的阵列基板的制备过程的结构示意图。
图11为本发明其他实施例提供的阵列基板的制备过程的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的LTPO显示面板，由于同时采用了两种有源层，在形成低温多晶硅有源层上的层间绝缘层时，需要进行补氢制程，而氧化物有源层对氢含量较为敏感，氢含量过高会导致氧化物呈现导体化效应，进而影响氧化物薄膜晶体管特性的技术问题，提出实施例以克服该缺陷。
请参阅图1，本发明实施例提供一种阵列基板100，包括衬底10、低温多晶硅薄膜晶体管20以及氧化物薄膜晶体管30，所述低温多晶硅薄膜晶体管20和所述氧化物薄膜晶体管30均设置于所述衬底10上，所述低温多晶硅薄膜晶体管20包括第一有源层21，所述氧化物薄膜晶体管30包括第二有源层31。
其中，所述第一有源层21上层叠覆盖有栅极绝缘层和层间绝缘层，所述栅极绝缘层包括氧硅化物(SiOx)层。
由于所述阵列基板100同时采用了所述第一有源层21和所述第二有源层31两种有源层，在形成所述第一有源层21上的层间绝缘层时，需要在所述层间绝缘层中引入氮硅化物(SiNx)，以在活化和补氢制程时能够提供氢，因此所述层间绝缘层中的氢含量较高，具有氧硅化物层的栅极绝缘层的氢含量较低。由于所述氧化物薄膜晶体管30的所述第二有源层31对于氢含量很敏感，若氢含量较高，会对所述氧化物薄膜晶体管30的特性造成影响，一般现有技术中的第二有源层设置在所述层间绝缘层表面，在第二有源层的退火以及有机膜层的退火等后续高温制程中，所述层间绝缘层中的氢会扩散到第二有源层中去，导致第二有源层导体化。
针对上述问题，本发明实施例在所述层间绝缘层上设置凹槽101，所述凹槽101贯穿所述层间绝缘层，所述凹槽101在所述衬底10上的正投影与所述低温多晶硅薄膜晶体管20再所述衬底10上的正投影错开，以避免所述凹槽101开设的区域与所述低温多晶硅薄膜晶体管20的区域重叠，即所述凹槽101与所述低温多晶硅薄膜晶体管20不具有交叠面。且所述凹槽101的深度延伸至所述氧硅化物层的表面，将所述第二有源层31设置在所述凹槽101内的所述氧硅化物层表面，从而避免所述第二有源层31直接与高氢含量的所述层间绝缘层接触，降低所述第二有源层31周围的氢含量，提高所述氧化物薄膜晶体管30的稳定性。
具体地，可对所述层间绝缘层进行刻蚀，将所述第二有源层31对应处的高氢含量的所述层间绝缘层去除，露出所述栅极绝缘层的氧硅化物层，形成所述凹槽101，将所述第二有源层31设置于所述凹槽101内的所述氧硅化物层表面。
在垂直于所述衬底的方向上，所述第二有源层对应处的所述氧硅化物层的厚度小于或等于覆盖所述第一栅极处的所述第一栅极绝缘层40的厚度。
具体地，在刻蚀过程中，可对所述氧硅化物层进行部分刻蚀，降低所述第二有源层31对应处的氧硅化物层的厚度，即所述第二有源层31对应处的所述氧硅化物层的厚度可小于所述第一有源层21覆盖处的氧硅化物层的厚度。也可不对所述氧硅化物层进行刻蚀，保留完整的所述氧硅化物层，即所述第二有源层31对应处的所述氧硅化物层的厚度可与所述第一有源层21覆盖处的氧硅化物层的厚度相同，可根据实际需求进行设计，这里不做限制。
所述第二有源层31对应处的所述第一栅极绝缘层40的厚度可为50～1300埃。
所述低温多晶硅薄膜晶体管20和所述氧化物薄膜晶体管30可为双栅结构，也可为单栅结构。
请参阅图1，一种实施例中，所述低温多晶硅薄膜晶体管20为单栅结构，所述氧化物薄膜晶体管30为单栅结构。
所述低温多晶硅薄膜晶体管20还包括第一栅极24和第一源漏极层22，所述氧化物薄膜晶体管30还包括第二栅极33和第二源漏极层32。
所述第一栅极24、所述第一源漏极层22中的源极和漏极分别构成所述低温多晶硅薄膜晶体管20的栅极、源极以及漏极。
所述第二栅极33、所述第二源漏极层32中的源极和漏极分别构成所述氧化物薄膜晶体管30的栅极、源极以及漏极。
具体地，所述第一栅极24设置于所述第一有源层21上，所述第一栅极24与所述第一有源层21之间设置有第一栅极绝缘层40，所述第一栅极上覆盖有第一层间绝缘层50。
所述第二栅极33与所述第二源漏极层32之间设置有第三栅极绝缘层70。
所述凹槽101贯穿所述第一层间绝缘层50，且所述凹槽101的深度延伸至所述第一栅极绝缘层40表面。
具体地，所述第一栅极绝缘层40可为氧硅化物(SiOx)层，相比其他无机材料，氧硅化物成膜的台阶覆盖性较好，制得的器件特性更佳，且氧硅化物与多晶硅的应力匹配性更好。
所述第一层间绝缘层50可为叠层结构，具体可包括氮硅化物层和氧硅化物层，所述第一层间绝缘层50的氮硅化物层和氧硅化物层依次覆盖于所述第一栅极24上，虽然所述第一层间绝缘层50的顶层为氧硅化物层，可隔绝部分下层氮硅化物层中的氢扩散，但不能有完全消除下层氮硅化物层所造成的影响，因此需要本实施例中的凹槽101设计。
请参阅图1，以所述衬底10所在的表面为水平面，所述第二有源层31对应处的所述第一栅极绝缘层40的顶面可保持与覆盖所述第一栅极24处的所述第一栅极绝缘层40的顶面在同一水平面上，即在刻蚀形成所述凹槽101的过程中，不对所述凹槽101对应处的所述第一栅极绝缘层40进行刻蚀。
在其他实施例中，请参阅图2，所述第二有源层31对应处的所述第一栅极绝缘层40的顶面可低于覆盖所述第一栅极24处的所述第一栅极绝缘层40的顶面，即在刻蚀形成所述凹槽101的过程中，对所述凹槽101对应处的所述第一栅极绝缘层40进行部分刻蚀。
具体地，所述第二有源层31对应处的所述第一栅极绝缘层40的厚度H可为50～1300埃。
所述低温多晶硅薄膜晶体管20还包括设置于所述第一层间绝缘层50上的第一连接层23，所述第一源漏极层22通过所述第一连接层23与所述第一有源层21连接。
所述第一层间绝缘层50包括第一过孔，所述第一连接层23通过所述第一过孔与所述第一有源层21连接。其中，所述第一过孔可与所述凹槽101经过同一掩模板经刻蚀形成，通过对所述第一层间绝缘层50刻蚀不同的深度形成所述第一过孔和所述凹槽101，从而减少光罩制程。
具体地，所述第一连接层23与所述第二有源层31的材料相同，均为氧化物，具体可为IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)。
请参阅图2，一种实施例中，所述第一过孔的深度可与所述凹槽101的深度相同，所述第一过孔和所述凹槽101可经过同一刻蚀工艺形成。
所述第一连接层13上设置有第二层间绝缘层60，所述第二层间绝缘层覆盖所述第一连接层23、所述第二栅极33以及所述第二有源层31。
所述第一源漏极层22设置于所述第二层间绝缘层60上。所述第二层间绝缘层60包括第二过孔，所述第二过孔与所述第一连接层23对应且露出所述第一连接层23的至少一部分，使得所述第一源漏极层22通过所述第二过孔与所述第一连接层23连接。
所述第二源漏极层32设置于所述第二层间绝缘层60上，所述第二层间绝缘层60还包括第三过孔，所述第二源漏极层32通过所述第三过孔与所述第二有源层31连接。
一种实施例中，所述第一源漏极层22和所述第二源漏极层32可通过同一光罩工艺形成，从而减少光罩制程。
一种实施例中，所述阵列基板100还包括氢氧调节层80，所述氢氧调节层80覆盖所述第二有源层31。所述氢氧调节层80可为氧硅化物层，通过吸收氢离子，来调节所述氧化物薄膜晶体管30的电性。
一种实施例中，所述氢氧调节层80可设置于所述第二源漏极层32上；在其他实施例中，所述氢氧调节层80还可设置于所述第二栅极33和所述第二层间绝缘层60之间。
在其他实施例中，请参阅图3，所述低温多晶硅薄膜晶体管20还可包括金属层。
所述氧化物薄膜晶体管30的结构与上述实施例的描述相同或相似，可参考上述实施例的描述。与上述实施例不同的是，所述低温多晶硅薄膜晶体管20还可包括金属层25。所述金属层25用于形成所述阵列基板100上的像素电路中的存储电容的其中一极板，所述存储电容的另一极板可由所述第一栅极24构成。
具体地，所述低温多晶硅薄膜晶体管20包括设置于所述第一有源层21上的第一栅极24和金属层25，所述第一栅极24与所述第一有源层21之间设置有第一栅极绝缘层40，所述金属层25与所述第一栅极24之间设置有第二栅极绝缘层90，所述金属层25上覆盖有第一层间绝缘层50，所述凹槽101依次贯穿所述第一层间绝缘层50和所述第二栅极绝缘层90，且所述凹槽101的深度延伸至所述第一栅极绝缘层40的表面。
一种实施例中，所述第二栅极绝缘层90的材料可为氮硅化物。
所述第二有源层31对应处的所述第一栅极绝缘层40的厚度可保持与覆盖所述第一栅极24处的所述第一栅极绝缘层40的厚度相同。
在其他实施例中，请参阅图4，所述第二有源层31对应处的所述第一栅极绝缘层40的厚度可小于覆盖所述第一栅极24处的所述第一栅极绝缘层40的厚度。
一种实施例中，所述阵列基板100上还依次层叠设置有缓冲层和阻挡层，所述第一有源层21设置于所述阻挡层上。
在其他实施例中，所述氧化物薄膜晶体管30可为双栅结构，除了包括上述实施例中的第二栅极33外，还包括第三栅极。具体地，所述第三栅极可设置于所述缓冲层与所述阻挡层之间，所述第三栅极构成所述氧化物薄膜晶体管30的底栅部分。
请参阅图5，本发明实施例还提供一种显示面板1000，所述显示面板1000包括上述任一实施例所述的阵列基板100，还包括设置于所述阵列基板100上的发光层200。
在本发明实施例中，所述氧化物薄膜晶体管30为开关薄膜晶体管，所述低温多晶硅薄膜晶体管20为驱动薄膜晶体管，所述发光层200与所述低温多晶硅薄膜晶体管20连接。
具体地，所述发光层200包括阳极210、发光材料层220以及阴极230，在本实施例中，所述发光层200可为顶发光器件。所述阳极210与所述低温多晶硅薄膜晶体管20的第一源漏极层22连接。
一种实施例中，所述第一源漏极层22和所述第二源漏极层32上覆盖有第一平坦层110，所述第一平坦层110包括第四过孔和第五过孔，所述第四过孔与所述第一源漏极层22对应，所述第五过孔与第二源漏极层32对应。
所述第一平坦层110上设置有图案化的第二连接层120，所述第二连接层120起到连接上下膜层或相邻膜层的作用。所述第二连接层120包括多个第二子连接层121和122，起到不同的连接作用。例如所述第一子连接层121穿过所述第四过孔与所述第一源漏极层22的源极和漏极中的一者连接，从而实现所述阳极210与所述第一源漏极层22的连接；所述第二子连接层122穿过所述第四过孔与所述第一源漏极层22的源极和漏极中的另一者连接，还穿过所述第五过孔与所述第二源漏极层32的源极和漏极中的一者连接，从而实现所述低温多晶硅薄膜晶体管20和所述氧化物薄膜晶体管30的连接。
所述第二连接层120上覆盖有第二平坦层130，所述第二平坦层130包括第六过孔，所述阳极210设置于所述第二平坦层130上，且穿过所述第六过孔与所述第二连接层120连接。
所述显示面板1000还包括像素定义层140，所述像素定义层140限定出多个子像素区域，所述发光材料层220位于多个所述子像素区域内。
所述显示面板1000可为柔性显示面板也可为刚性显示面板，所述显示面板1000可应用于可穿戴设备，如智能手环、智能手表、VR(Virtual Reality，即虚拟现实)等设备，还可应用于电子书、电子报纸、电视机、便携式电脑，以及可折叠、可卷曲等OLED柔性显示及照明等。
请参阅图6至图10，本发明实施例还提供上述实施例中的阵列基板100的制备方法，所述制备方法包括：
S10，在一衬底10上形成低温多晶硅薄膜晶体管20的第一有源层21；
S20，在所述第一有源层21上依次形成栅极绝缘层、第一栅极以及层间绝缘层，其中，所述栅极绝缘层包括氧硅化物层；
S30，对所述层间绝缘层进行刻蚀以形成凹槽101，其中，所述凹槽101避让于所述第一有源层21且贯穿所述层间绝缘层，所述凹槽101的深度延伸至所述氧硅化物层的表面；以及
S40，在所述凹槽101内形成氧化物薄膜晶体管30的第二有源层31。
本发明实施例先制备所述低温多晶硅薄膜晶体管20的第一有源层21，再制备所述氧化物薄膜晶体管30的第二有源层31，是因为在制备第一有源层21时，将非晶硅转化为多晶硅过程中需要使用准分子激光退火工艺，温度较高，且氢活化制程也涉及到高温制程，而高温会使非晶态的第二有源层31的氧化物结晶化，使器件呈现导体状态，影响所述氧化物薄膜晶体管30的电性。
具体地，以所述低温多晶硅薄膜晶体管20和所述氧化物薄膜晶体管30均为单栅结构，对本实施例的制备方法进行说明。
请参阅图7，在所述S20中，在所述第一有源层21上依次形成第一栅极绝缘层40、第一栅极24以及第一层间绝缘层50。
具体地，在所述第一有源层21上整面沉积氧硅化物膜层以形成所述第一栅极绝缘层40，所述第一栅极绝缘层40覆盖所述第一有源层21，再在所述第一栅极绝缘层40上沉积金属并图案化以形成所述第一栅极24，之后在所述第一栅极24上依次整面沉积氮硅化物层和氧硅化物层，以形成所述第一层间绝缘层50。
在所述S30中，利用同一掩模板，对所述第一层间绝缘层50和第一栅极绝缘层40进行刻蚀，在相应位置，形成所述凹槽101的同时，形成第一过孔102。其中，所述凹槽101露出所述第一栅极绝缘层40的部分表面，所述第一过孔102露出所述第一有源层21的两端的表面，以便于后续低温多晶硅薄膜晶体管的源、漏极与该露出的表面连接。
进一步地，在刻蚀过程中，可经过同一道刻蚀工艺，将所述凹槽101和所述第一过孔102刻蚀为相同的深度，以节省一道刻蚀工艺。即所述凹槽101对应处的第一栅极绝缘层40受到部分刻蚀。
在形成图案化的第一层间绝缘层50之后，再对第一有源层21进行活化和氢化处理。所述凹槽101延伸至所述第一栅极绝缘层40的表面，能够避免所述第二有源层31直接与高氢含量的所述第一层间绝缘层50接触，避免后续高温制程导致氢扩散至所述第二有源层31内。
请参阅图8，在所述S40中，先在所述凹槽101内和所述第一层间绝缘层50表面沉积金属氧化物，例如铟镓锌氧化物，再对该金属氧化物进行刻蚀形成图案化的金属氧化物膜层，在所述凹槽101内形成所述第二有源层31的同时，在所述第一过孔102处覆盖所述金属氧化物膜层以形成第一连接层23。
请参阅图9，之后在所述第二有源层31上形成图案化的第三栅极绝缘层70和第二栅极33，再对所述金属氧化物膜层进行等离子体处理，使得所述第二栅极33未覆盖的所述第二有源层31的部分和所述第一连接层23导体化，导体化的金属氧化物中氧含量较低。
在其他实施例中，所述第一连接层23也可不利用所述金属氧化物膜层来形成，可通过单独的一道金属制程来形成，但需要在沉积所述金属氧化物膜层之前来沉积该金属，避免金属层的刻蚀影响所述金属氧化物的特性。
相比于单独沉积金属来形成所述第一连接层23，利用一道图案化工艺来形成所述第二有源层31的同时来形成所述第一连接层，不仅能够减少制程，降低成本，同时也有利于减少膜厚，提高阵列基板100的弯折性能。
请参阅图10，在形成所述氧化物薄膜晶体管的所述第二有源层31、所述第二栅极33之后，在所述第一连接层23、所述第二栅极33以及所述第二有源层31上整面沉积氧硅化物层以形成第二层间绝缘层60，对所述氧硅化物层进行刻蚀，以在所述第一连接层23对应处形成第二过孔103以露出所述第一连接层23的表面，在所述第二有源层31对应处形成第三过孔104以露出所述第二有源层31两端的表面。
请参阅图1，在形成所述第二过孔103和所述第三过孔104之后，在所述第二层间绝缘层60上沉积金属并图案化，以在所述第二过孔103对应处形成所述第一源漏极层22，在所述第三过孔104对应处形成所述第二源漏极层32。其中，所述第一源漏极层22通过所述第二过孔103与所述第一连接层23连接，所述第二源漏极层32通过所述第三过孔104与所述第二有源层31连接。
在其他实施例中，所述低温多晶硅薄膜晶体管20还可包括金属层25，与上述实施例中的低温多晶硅薄膜晶体管20的制备方法的不同之处在于，多了一层金属层和栅极绝缘层的制备步骤，其他制备过程与上述实施例相同。
请参阅图11,具体地，在所述S20中，在所述第一有源层21上依次形成第一栅极绝缘层40、第一栅极24、第二栅极绝缘层90、金属层25以及第一层间绝缘层50。
在所述S30中，对所述第一层间绝缘层50和所述第二栅极绝缘层90进行刻蚀以形成凹槽101，其中，所述凹槽101的深度延伸至所述第一栅极绝缘层40的表面。
具体地，可利用同一掩模板对所述第一层间绝缘层50、第二栅极绝缘层90以及第一栅极绝缘层40进行刻蚀，在相应位置，形成所述凹槽101的同时，形成第一过孔102。其中，所述凹槽101贯穿所述第一层间绝缘层50和所述第二栅极绝缘层90以露出所述第一栅极绝缘层40的部分表面，所述第一过孔102贯穿所述第一层间绝缘层50和所述第二栅极绝缘层90，以及穿过所述第一栅极绝缘层40的部分厚度的膜层，以露出所述第一有源层21的两端的表面，以便于后续低温多晶硅薄膜晶体管20的源、漏极与该露出的表面连接。
进一步地，在刻蚀过程中，可经过同一道刻蚀工艺，将所述凹槽101和所述第一过孔102刻蚀为相同的深度，以节省一道刻蚀工艺。即所述凹槽101对应处的第一栅极绝缘层40受到部分刻蚀。
其他膜层的制备过程与上述实施例的描述相似或相同，可参考图7至图10中的实施例的描述，这里不再赘述。
本发明实施例通过将LTPO显示面板中的氧化物薄膜晶体管30的第二有源层31下方的含有高氢含量的第一层间绝缘层50去除，使得第二有源层31与下方的低氢含量的第一栅极绝缘层40接触，从而降低第二有源层31周围的氢含量，提高氧化物薄膜晶体管30的稳定性，另外通过在第二有源层31上方设置氢氧调节层80，调节氢氧调节层80中的氢含量，从而调控氧化物薄膜晶体管30的电性。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (7)
1.一种阵列基板，其特征在于，包括：
衬底；
低温多晶硅薄膜晶体管，包括设置于所述衬底上的第一有源层；
栅极绝缘层，覆盖所述第一有源层和所述衬底，所述栅极绝缘层包括氧硅化物层；
第一层间绝缘层，位于所述栅极绝缘层远离所述衬底的表面上；
第一过孔，贯穿所述第一层间绝缘层并延伸至所述栅极绝缘层中；
凹槽，贯穿所述第一层间绝缘层并延伸至所述栅极绝缘层中，所述凹槽的深度与所述第一过孔的深度相同，所述凹槽在所述衬底上的正投影与所述低温多晶硅薄膜晶体管在所述衬底上的正投影错开；
导体化的第一连接层，填充所述第一过孔并位于所述第一层间绝缘层上，导体化的所述第一连接层包括离子化处理的金属氧化物；
氧化物薄膜晶体管，包括设置于所述凹槽中且与所述栅极绝缘层的所述氧硅化物层接触的第二有源层，所述第二有源层包括金属氧化物；
第二层间绝缘层，覆盖导体化的所述第一连接层、所述凹槽的侧壁以及所述第二有源层，所述第二层间绝缘层包括氧硅化物层，且包括贯穿所述第二层间绝缘层的第二过孔和第三过孔；
第一源漏极层，位于所述第二层间绝缘层上，且通过所述第二过孔与导体化的所述第一连接层连接；
第二源漏极层，位于所述第二层间绝缘层上，且通过所述第三过孔与所述第二有源层连接；以及
氢氧调节层，位于所述第二层间绝缘层上，覆盖所述第二源漏极层且与第二栅极重叠，包括与所述第二层间绝缘层接触的氧硅化物层，并用于吸收氢离子。
2.根据权利要求1所述的阵列基板，其特征在于，所述低温多晶硅薄膜晶体管包括设置于所述第一有源层上的第一栅极，所述第一栅极与所述第一有源层重叠；
所述栅极绝缘层包括设置于所述第一栅极与所述第一有源层之间的第一栅极绝缘层。
3.根据权利要求1所述的阵列基板，其特征在于，所述低温多晶硅薄膜晶体管包括设置于所述第一有源层上的第一栅极和金属层，所述金属层位于所述第一栅极远离所述第一有源层的一侧，所述第一栅极与所述第一有源层重叠，且所述金属层与所述第一栅极重叠；
所述第一栅极与所述第一有源层之间设置有第一栅极绝缘层，所述金属层与所述第一栅极之间设置有第二栅极绝缘层，所述栅极绝缘层包括所述第一栅极绝缘层和所述第二栅极绝缘层，所述第一栅极绝缘层包括氧硅化物层；
所述金属层上覆盖所述第一层间绝缘层，所述凹槽依次贯穿所述第一层间绝缘层和所述第二栅极绝缘层并延伸至所述第一栅极绝缘层中。
4.根据权利要求1所述的阵列基板，其特征在于，所述氢氧调节层覆盖所述第二有源层。
5.一种阵列基板的制备方法，其特征在于，包括：
在一衬底上形成低温多晶硅薄膜晶体管的第一有源层；
形成覆盖所述第一有源层和所述衬底的第一栅极绝缘层，所述第一栅极绝缘层包括氧化硅层；
于所述第一栅极绝缘层远离所述衬底的一侧形成第一层间绝缘层，对所述第一层间绝缘层和所述第一栅极绝缘层进行蚀刻，以形成凹槽和第一过孔，所述凹槽和所述第一过孔贯穿所述第一层间绝缘层并延伸至所述第一栅极绝缘层中，所述凹槽的深度与所述第一过孔的深度相同，所述第一过孔暴露所述第一有源层的部分，所述凹槽在所述衬底上的正投影与所述第一有源层在所述衬底上的正投影错开；
在所述第一层间绝缘层上沉积金属氧化物膜，对所述金属氧化物膜进行图案化处理，形成第二有源层和第一连接层，所述第二有源层位于所述凹槽中且与所述第一栅极绝缘层接触，所述第一连接层位于所述过孔中且位于所述第一层间绝缘层上；
在所述第二有源层上形成第三栅极绝缘层，并形成位于所述第三栅极绝缘层上的第二栅极，对图案化处理之后的所述金属氧化膜进行等离子体处理，使得所述第二栅极未覆盖的所述第二有源层和所述第一连接层导体化，得到导体化的第一连接层；
形成覆盖所述第二栅极、所述凹槽的侧壁、导体化的所述第一连接层以及所述第二有源层的第二层间绝缘层，对所述第二层间绝缘层进行蚀刻，以形成贯穿所述第二层间绝缘层的第二过孔和第三过孔，所述第二过孔暴露导体化的所述第一连接层，所述第三过孔暴露所述第二有源层，所述第二层间绝缘层包括氧硅化物层；
在所述第二层间绝缘层上沉积金属并图案化，以在所述第二过孔处形成第一源漏极层，并在所述第三过孔处形成第二源漏极层，所述第一源漏极层通过所述第二过孔与所述第一连接层连接，所述第二源漏极层通过所述第三过孔与所述第二有源层连接；以及
形成位于所述第二层间绝缘层上，覆盖所述第二源漏极层且与所述第二栅极重叠的氢氧调节层，所述氢氧调节层包括与所述第二层间绝缘层接触的氧硅化物层，并用于吸收氢离子。
6.根据权利要求5所述的制备方法，其特征在于，所述形成位于所述第二层间绝缘层上，覆盖所述第二源漏极层且与所述第二栅极重叠的氢氧调节层包括：
使所述氢氧调节层覆盖所述第二有源层。
7.一种显示面板，其特征在于，包括如权利要求1~4任一项所述的阵列基板以及设置于所述阵列基板上的发光层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011611419.2A CN112736092B (zh) | 2020-12-30 | 2020-12-30 | 阵列基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011611419.2A CN112736092B (zh) | 2020-12-30 | 2020-12-30 | 阵列基板及其制备方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112736092A CN112736092A (zh) | 2021-04-30 |
| CN112736092B true CN112736092B (zh) | 2024-03-08 |
Family
ID=75610991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011611419.2A Active CN112736092B (zh) | 2020-12-30 | 2020-12-30 | 阵列基板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112736092B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023765B (zh) * | 2021-10-21 | 2023-07-25 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452756A (zh) * | 2017-07-28 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制造方法、显示面板、显示装置 |
| CN107818991A (zh) * | 2017-10-23 | 2018-03-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN109841632A (zh) * | 2019-01-31 | 2019-06-04 | 合肥京东方光电科技有限公司 | 显示基板、显示面板和显示基板的制作方法 |
| CN109860235A (zh) * | 2018-12-05 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 阵列基板的制备方法、阵列基板、显示面板和显示装置 |
| CN110649044A (zh) * | 2019-09-30 | 2020-01-03 | 厦门天马微电子有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016076168A1 (ja) * | 2014-11-11 | 2016-05-19 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2017013691A1 (ja) * | 2015-07-17 | 2017-01-26 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JP6611521B2 (ja) * | 2015-08-25 | 2019-11-27 | 三菱電機株式会社 | 薄膜トランジスタ及びアレイ基板 |
| US9911762B2 (en) * | 2015-12-03 | 2018-03-06 | Innolux Corporation | Display device |
| CN107507841B (zh) * | 2017-09-22 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2020
- 2020-12-30 CN CN202011611419.2A patent/CN112736092B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452756A (zh) * | 2017-07-28 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制造方法、显示面板、显示装置 |
| CN107818991A (zh) * | 2017-10-23 | 2018-03-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN109860235A (zh) * | 2018-12-05 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 阵列基板的制备方法、阵列基板、显示面板和显示装置 |
| CN109841632A (zh) * | 2019-01-31 | 2019-06-04 | 合肥京东方光电科技有限公司 | 显示基板、显示面板和显示基板的制作方法 |
| CN110649044A (zh) * | 2019-09-30 | 2020-01-03 | 厦门天马微电子有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112736092A (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11997883B2 (en) | Organic light emitting diode display device | |
| US20200105789A1 (en) | Array substrate, method of manufacturing the same, and display panel | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| CN104716156A (zh) | 一种有机发光显示装置及其制备方法 | |
| CN110391283B (zh) | 有机发光显示面板和有机发光显示装置 | |
| US20220149137A1 (en) | Display substrate, method for manufacturing same, and display apparatus | |
| JP2004063085A (ja) | アクティブマトリクス有機ｅｌ表示装置及びその製造方法 | |
| CN107681063A (zh) | 阵列基板及其制备方法、显示装置 | |
| US20240172477A1 (en) | Display panel and display device | |
| CN111785740A (zh) | 一种薄膜晶体管阵列基板及显示装置 | |
| CN111415995B (zh) | 一种显示面板、其制作方法及显示装置 | |
| WO2018196289A1 (zh) | 薄膜晶体管及其制备方法 | |
| TW200539293A (en) | Thin film transistor | |
| CN112736092B (zh) | 阵列基板及其制备方法、显示面板 | |
| CN102496621B (zh) | 半导体组件及电致发光组件及其制作方法 | |
| CN113178492A (zh) | 显示面板及显示装置 | |
| CN113889526A (zh) | 薄膜晶体管、显示基板及显示基板的制备方法 | |
| WO2020037850A1 (zh) | 阵列基板及其制造方法、显示面板 | |
| CN212517205U (zh) | 低温多晶氧化物阵列基板 | |
| WO2022148260A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板 | |
| US20240016017A1 (en) | Display panel and method for manufacturing same | |
| CN114335015A (zh) | 显示装置及显示装置的制备方法 | |
| CN112713157A (zh) | 阵列基板、显示面板以及阵列基板的制备方法 | |
| CN113066818A (zh) | 一种显示屏和电子设备 | |
| US11997891B2 (en) | Display substrate, fabricating method thereof and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |