CN111415995B - 一种显示面板、其制作方法及显示装置 - Google Patents
一种显示面板、其制作方法及显示装置 Download PDFInfo
- Publication number
- CN111415995B CN111415995B CN202010250432.3A CN202010250432A CN111415995B CN 111415995 B CN111415995 B CN 111415995B CN 202010250432 A CN202010250432 A CN 202010250432A CN 111415995 B CN111415995 B CN 111415995B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- electrode
- region
- driving transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 138
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 326
- 239000000758 substrate Substances 0.000 claims description 122
- 238000000034 method Methods 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 46
- 239000010408 film Substances 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 26
- 230000000149 penetrating effect Effects 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 239000011800 void material Substances 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 7
- 239000000203 mixture Substances 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006355 external stress Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Abstract
本发明公开了一种显示面板、其制作方法及显示装置，本发明通过在驱动晶体管的有源层中单独设置材料为金属的导体部，驱动晶体管的源极与该导体部电连接，这样不会由于工艺问题导致源极原本要电连接的有源层的导体化部分缺失而导致源极与遮光层短路的问题，因此在源极施加电压时不会造成亮点不良，能够有效提升显示效果和产品品质。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种显示面板、其制作方法及显示装置。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是以透明玻璃为基材的一种具有多功能薄膜层的场效应晶体管，它对显示器的工作性能具有十分重要的作用。工艺上常使用薄膜晶体管阵列技术来改善画面品质，因而被广泛应用于手机、平板、电脑显示器、电视等电子显示设备中。
顶栅型TFT是TFT类型中的一种，它具有短沟道的特点，使其工作时的开态电流可以得到有效提升。另外，顶栅型TFT的栅极与源漏极重叠面积小，因而产生的寄生电容较小，因而可以显著提升显示效果并且能有效降低功耗。由于顶栅型TFT具有上述显著优点，所以越来越受到人们的关注。目前顶栅型TFT大都采用具有高载流子迁移率的铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)半导体做有源层。
发明内容
本发明实施例提供一种显示面板、其制作方法及显示装置，用以解决现有技术中驱动晶体管的源极与遮光层容易短路造成亮点不良的问题。
因此，本发明实施例提供了一种显示面板，包括衬底基板以及位于所述衬底基板上多个阵列排布的驱动晶体管；
所述驱动晶体管包括：
有源层，位于所述衬底基板上，所述有源层包括相互电连接的导体部和半导体部；其中，所述半导体部包括第一导体化区、第二导体化区以及位于所述第一导体化区和所述第二导体化区之间的沟道区；所述导体部位于所述第一导体化区远离所述沟道区的一侧，且所述导体部的材料为金属材料；
栅绝缘层，位于所述有源层背离所述衬底基板一侧；所述栅绝缘层在所述衬底基板上的正投影仅与所述沟道区在所述衬底基板上的正投影交叠；
栅极，位于所述栅绝缘层背离所述衬底基板一侧；
层间绝缘层，位于所述栅极背离所述衬底基板一侧；
源漏极层，位于所述层间绝缘层背离所述衬底基板一侧，且所述源漏极层包括源极和电源线；所述源极的一端与所述电源线电连接，所述源极的另一端通过贯穿所述层间绝缘层的第一过孔与所述导体部电连接；
所述导体部在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影。
可选地，在具体实施时，在本发明实施例提供的上述显示面板中，所述导体部和所述半导体部的厚度相同，所述导体部和所述驱动晶体管的栅极采用同一构图工艺形成。
可选地，在具体实施时，在本发明实施例提供的上述显示面板中，所述源漏极层还包括独立设置的辅助电极，所述辅助电极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影交叠，且所述辅助电极通过贯穿所述层间绝缘层的第二过孔与所述栅极电连接。
可选地，在具体实施时，在本发明实施例提供的上述显示面板中，所述驱动晶体管的栅极的厚度不小于所述有源层的厚度。
可选地，在具体实施时，在本发明实施例提供的上述显示面板中，还包括：位于所述衬底基板与所述驱动晶体管之间覆盖所述衬底基板的缓冲层，位于所述驱动晶体管和所述缓冲层之间覆盖所述驱动晶体管的遮光层，位于所述驱动晶体管背离所述衬底基板一侧的钝化层，位于所述钝化层背离所述衬底基板一侧的平坦层，以及位于所述平坦层背离所述衬底基板一侧的阳极；
所述源漏极层还包括漏极；所述漏极的第一端通过贯穿所述层间绝缘层的第三过孔与所述第二导体化区电连接，所述漏极的第二端通过贯穿所述层间绝缘层和所述缓冲层的第四过孔与所述遮光层电连接，所述漏极的第三端通过贯穿所述钝化层和所述平坦层的第五过孔与所述阳极电连接。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。
相应地，本发明实施例还提供了一种显示面板的制作方法，包括在衬底基板上形成多个阵列排布的驱动晶体管；
形成所述驱动晶体管具体包括：
在所述衬底基板上沉积半导体材料膜层，构图并导体化形成包括导体部空留区、第一导体化区、第二导体化区以及位于所述第一导体化区和所述第二导体化区之间的沟道区的半导体部；所述导体部空留区位于所述第一导体化区远离所述沟道区的一侧；
在所述半导体材料膜层背离所述衬底基板一侧沉积栅绝缘层；所述栅绝缘层在所述衬底基板上的正投影仅与所述沟道区在所述衬底基板上的正投影交叠；
在所述栅绝缘层背离所述衬底基板一侧沉积栅极金属膜层，构图形成导体部和所述薄膜晶体管的栅极；其中，所述导体部和所述半导体部电连接，所述导体部位于所述导体部空留区，所述导体部和所述半导体部构成所述驱动晶体管的有源层；
在所述栅极背离所述衬底基板一侧形成包括第一过孔的层间绝缘层，所述导体部在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影；
在所述层间绝缘层背离所述衬底基板一侧沉积源漏金属膜层，构图形成所述薄膜晶体管的源漏极层；其中，所述源漏极层包括源极和电源线，所述源极的一端与所述电源线电连接，所述源极的另一端通过所述第一过孔与所述导体部电连接。
可选地，在具体实施时，在本发明实施例提供的上述制作方法中，形成所述导体部和所述驱动晶体管的栅极，具体包括：
在所述栅绝缘层背离所述衬底基板一侧沉积栅极金属膜层；
在所述金属膜层背离所述衬底基板一侧涂覆光刻胶层；
采用半色调掩膜进行曝光显影工艺，完全保留所述栅极对应的不透光区光刻胶，部分保留所述导体部对应的半透光区光刻胶，显影去除完全透光区的光刻胶；
对所述金属膜层进行刻蚀，形成所述导体部和所述驱动晶体管的栅极；
剥离剩余的光刻胶层。
可选地，在具体实施时，在本发明实施例提供的上述制作方法中，形成所述导体部和所述驱动晶体管的栅极，具体包括：
在所述栅绝缘层背离所述衬底基板一侧沉积栅极金属膜层；
在所述金属膜层背离所述衬底基板一侧涂覆光刻胶层；
采用半色调掩膜进行曝光显影工艺，部分保留所述栅极对应的半透光区光刻胶，部分保留所述导体部对应的半透光区光刻胶，显影去除完全透光区的光刻胶；
对所述金属膜层进行刻蚀，形成所述导体部和所述驱动晶体管的栅极；
剥离剩余的光刻胶层。
可选地，在具体实施时，在本发明实施例提供的上述制作方法中，在形成所述层间绝缘层时，还包括：形成贯穿所述层间绝缘层的第二过孔；
在形成所述源漏极层时，还包括：通过一次构图工艺形成独立的辅助电极；其中，所述辅助栅极通过所述第二过孔与所述栅极电连接。
本发明实施例的有益效果包括：
本发明实施例提供的显示面板、其制作方法及显示装置，该显示面板中驱动晶体管的有源层包括相互电连接的导体部和半导体部，半导体部包括第一导体化区、第二导体化区以及位于第一导体化区和第二导体化区之间的沟道区；导体部位于第一导体化区远离所述沟道区的一侧，且导体部的材料为金属材料；驱动晶体管的源漏极层包括源极和电源线，源极的一端与电源线电连接，源极的另一端通过贯穿层间绝缘层的第一过孔与导体部电连接，导体部在衬底基板上的正投影覆盖第一过孔在衬底基板上的正投影。即本发明通过在驱动晶体管的有源层中单独设置材料为金属的导体部，驱动晶体管的源极与该导体部电连接，这样不会由于工艺问题导致源极原本要电连接的有源层的导体化部分缺失而导致源极与遮光层短路的问题，因此在源极施加电压时不会造成亮点不良，能够有效提升显示效果和产品品质。
附图说明
图1为一种驱动晶体管所在显示面板的剖面结构示意图；
图2为一种本发明实施例中子像素电路连接示意图；
图3为另一种驱动晶体管所在显示面板的剖面结构示意图；
图4为另一种驱动晶体管所在显示面板的剖面结构示意图；
图5为另一种驱动晶体管所在显示面板的剖面结构示意图；
图6为一种显示面板的制作方法流程示意图；
图7为另一种显示面板的制作方法流程示意图；
图8为另一种显示面板的制作方法流程示意图；
图9A-图9H为本发明实施例提供的显示面板的制作方法在执行每一步骤之后的剖面结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的显示面板、其制作方法及显示装置的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状不反映显示面板的真实比例，目的只是示意说明本发明内容。
图1为一种驱动晶体管所在显示面板的剖面结构示意图，该显示面板包括衬底基板1，以及制备在衬底基板1上的多个驱动晶体管，该驱动晶体管包括有源层2、栅极3以及源漏极层4，有源层2在衬底基板1上的正投影区域与栅极3在衬底基板1上的正投影区域存在重叠和非重叠的部分。
在具体实施时，在本发明实施例中有源层2所选用的材料为IGZO，非重叠部分可通过掺杂金属离子成为导体化区01，用于与后续形成的源漏极电连接；重叠部分则构成驱动晶体管的沟道区02。
在衬底基板1和驱动晶体管之间还包括一层遮光层5，遮光层5的材料为金属，遮光层5由与多个驱动晶体管一一对应的多个遮光部组成，每个遮光部在衬底基板1上的正投影至少与每个驱动晶体管在衬底基板1上的正投影重叠，遮光层5用于保护其上的驱动晶体管中的有源层2结构免于光线的直接照射以避免驱动晶体管的功能失效或减弱。
显示面板中还包括：位于遮光层5和有源层2之间覆盖衬底基板1的缓冲层6，缓冲层6用于缓解外部应力对显示面板内部的影响；位于有源层2和栅极3之间的栅绝缘层7，栅绝缘层7用于使有源层2和栅极3之间避免电连接；位于栅极3和源漏极层4之间用于防止源漏极层4与显示面板中其它连接线电连接的层间绝缘层8；位于驱动晶体管背离衬底基板1一侧的钝化层9，钝化层9用于保护源漏极层4；位于钝化层9背离衬底基板1一侧的平坦层10，平坦层10用于为后续制作的发光器件提供平坦的表面；以及位于平坦层10背离衬底基板1一侧的阳极11；具体地，显示面板中驱动晶体管的源漏极通过贯穿层间绝缘层8的第一过孔V1和第三过孔V3与有源层2中的导体化区01电连接；显示面板中驱动晶体管的源漏极通过贯穿层间绝缘层8和缓冲层6的第四过孔V4与遮光层5电连接，显示面板中驱动晶体管的源/漏极通过贯穿钝化层9和平坦层10的第五过孔V5与阳极11电连接，阳极11的材料可以为透明电极如ITO。
在有源矩阵有机发光二极管(Active-matrix organic light emitting diode，AMOLED)产品电路设计中，采用如图2为一种本发明实施例中子像素电路连接示意图，以N型晶体管为例示意出了子像素电路的基本结构，具体地，子像素电路包括第一开关晶体管T1、第二开关晶体管T2、驱动晶体管T3和发光器件。具体地，第一开关晶体管T1的第一极与数据线Data电连接，第一开关晶体管T1的第二极与驱动晶体管T3的栅极电连接，第一开关晶体管T1的栅极与第一扫描线G1电连接；驱动晶体管T3的第一极与第一电源端VDD电连接，驱动晶体管T3的第二极与发光器件L的阳极电连接，发光器件L的阴极与第二电源端VSS电连接；第二开关晶体管T2的第一极与驱动晶体管T3的第二极电连接，第二开关晶体管T2的第二极与检测线Sense电连接，第二开关晶体管T2的栅极与第二扫描线G2电连接。
在本发明实施例中，采用IGZO半导体作为有源层。制作晶体管的工艺流程包括：在衬底基板上采用化学气相沉积工艺(以下简称沉积)并利用光学掩膜版通过涂光刻胶、曝光、显影等工序(以下简称构图)形成遮光层，进一步地沉积缓冲层，进一步地沉积并构图形成有源层，进一步地沉积栅绝缘层，进一步地沉积并构图形成栅极，进一步地不剥离栅极上方的光刻胶，采用自对准工艺对下方的栅绝缘层进行高能气体干刻刻蚀工艺，进一步地进行有源层的导体化工艺，进一步地沉积层间绝缘层并构图继续干刻形成第一过孔V、第三过孔和第四过孔，进一步地沉积并构图形成源/漏极，最后沉积钝化层、平坦层和阳极。其中，驱动晶体管的源极与第一电源端VDD电连接，漏极通过贯穿钝化层9和平坦层10的第五过孔V5与阳极11电连接，漏极通过贯穿层间绝缘层8和缓冲层6的第四过孔V4与遮光层5电连接，通过源漏极层实现电信号的接入。
在具体实施时，有源层2中非沟道部分的导体化区01与源漏极层4和遮光层5共同构成并联存储电容，可存储更多的电荷量，工作性能优异。
在实际制作晶体管的工艺过程中，由于大面积干刻的不均匀性，会导致像素区的栅绝缘层刻蚀不均，一些位置会刻蚀到下方的缓冲层，导致发光器件的出光效率不均；其次，由于不同位置缓冲层被刻蚀程度不一，导致后续进行层间绝缘层刻蚀时工艺不好掌握，容易对下方的遮光层造成刻蚀损伤；另外，由于制备过孔时刻蚀量不易控制，常常过刻蚀造成短路的情况，使显示设备某些像素点无法正常点亮而带来坏点。基于以上相关技术的缺陷和不足，需要在实际工艺操作时提出全新的显示面板结构设计和显示面板制作方法，从而提升产品的显示品质。
在实际工艺过程中，由于形成上述第一过孔V1时，栅绝缘层7和层间绝缘层8刻蚀完全，而工艺中的干刻强弱不易控制，容易出现过刻量较大的情况；加上有源层2在实际工艺中一般成膜较薄，而造成某些部分(第一过孔V1下方)易缺失或者被干刻掉，导致第一过孔V1一致打到下方的遮光层5上，从而造成源极41与遮光层5短接，如图3所示，形成源极41→遮光层5→漏极42→阳极11的通路，即导致驱动晶体管一直处于导通状态而失效，从而在源极41施加电压时，信号直接由遮光层5传递到阳极11，直接将像素电路，从而导致像素亮点的不良发生，严重影响产品的显示品质。
本发明实施例提供了一种显示面板，用以解决因源极与遮光层短路造成的亮点高发不良，从而显著提升产品的显示质量。具体地，本发明实施例提供的显示面板，如图4所示，该显示面板包括衬底基板1以及位于衬底基板1上多个阵列排布的驱动晶体管；
驱动晶体管具体包括：
有源层2，位于衬底基板1上，有源层2包括相互电连接的导体部21和半导体部22；其中，半导体部22包括第一导体化区221、第二导体化区222以及位于第一导体化区221和第二导体化区222之间的沟道区223；导体部21位于第一导体化区221远离沟道区223的一侧，且导体部21的材料为金属材料；沟道区223在衬底基板1上的正投影与后续形成的栅极在衬底基板1上的正投影重叠，有源层2中除沟道区223外的其余部分与后续形成的栅极在衬底基板1上的正投影不重叠；有源层2的材料可以为非晶硅、多晶硅、金属氧化物等半导体材料；可选地，在本发明实施例中所选用的材料为IGZO，沟道区223的材料即为IGZO，第一导体化区221和第二导体化区222均为IGZO进行等离子处理后形成；
栅绝缘层7，位于有源层2背离衬底基板1一侧；栅绝缘层7在衬底基板1上的正投影仅与沟道区223在衬底基板1上的正投影重叠；栅绝缘层7用于使有源层2和后续形成的栅极3之间避免电连接；
栅极3，位于栅绝缘层7背离衬底基板1一侧；
层间绝缘层8，位于栅极3背离衬底基板1一侧；层间绝缘层8用于防止后续形成的源漏极层4与显示面板中其它连接线电连接；
源漏极层4，位于层间绝缘层8背离衬底基板1一侧，且源漏极层4包括源极41和电源线；源极41的一端与电源线电连接，源极41的另一端通过贯穿层间绝缘层8的第一过孔V1与导体部21电连接；
导体部21在衬底基板1上的正投影覆盖第一过孔V1在衬底基板1上的正投影。
本发明实施例提供的上述显示面板，通过在驱动晶体管的有源层2中单独设置材料为金属的导体部21，驱动晶体管的源极41与该导体部21电连接，这样不会由于工艺问题导致源极41原本要电连接的有源层2的导体化部分缺失而导致源极41与遮光层5短路的问题，因此在源极41施加电压时不会造成亮点不良，能够有效提升显示效果和产品品质。
在具体实施时，在本发明实施例提供的上述显示面板中，导体部的材料可以为Mo等导电性良好的金属材料，可以根据实际需要进行选择金属材料的种类，本发明对此不做限定。
在具体实施时，在本发明实施例提供的上述显示面板中，如图4所示，导体部21和半导体部22的厚度相同，导体部21和驱动晶体管的栅极3采用同一构图工艺形成。这样，只需要在形成栅极3时改变原有的构图图形，即可通过一次构图工艺形成导体部21与栅极3的图形，不用增加单独制备导体部21的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
需要说明的，在具体实施时，在形成有源层的图形时，需要将导体部对应区域的导体化部分去除，这样在后续形成栅极时在该区域形成导体部，以避免有源层由于高发缺失导致源极与遮光层短接的问题。
具体地，由于在制作栅极时，同时在有源层中导体部对应的位置制作导体部，这样可以确保因工艺问题导致原本导体部位置的有源层的导体化区缺失造成的源极与遮光层短接的问题，从而可以确保源极是与有源层电连接的，不会形成源极→遮光层→漏极→阳极的通路，从而避免在源极加电压时造成亮点不良的问题。
在具体实施时，本发明实施例图4所示的结构中，是以导体部21和驱动晶体管的栅极3采用同一构图工艺形成为例进行说明的。当然，导体部21也可以单独制作，即在形成有源层的图形时，将导体部21对应区域的导体化部分去除，然后再沉积一层厚度与有源层厚度相同的金属膜层，通过构图工艺仅保留导体部21对应区域的金属膜层，去除其余部分的金属膜层，从而保留的金属膜层就构成图4中的导体部21，后续再制作栅绝缘层7、栅极3等膜层。
需要说明的是，晶体管中栅极的厚度一般大于有源层的厚度，图4中的结构是以导体部21的厚度与有源层2的厚度相同，即采用半色调掩膜版制作栅极3和导体部21，栅极3对应的光刻胶不曝光，导体部21对应的光刻胶部分曝光，即采用不同的曝光方式形成栅极3和导体部21。
当然在具体实施时，也可以采用相同的曝光方式形成栅极和导体部，即栅极和导体部对应的光刻胶均采用部分曝光，形成厚度减薄的栅极，这样会导致栅极的电阻较大，影响驱动晶体管的性能，因此在具体实施时，在本发明实施例提供的上述显示面板中，如图5所示，当栅极3和导体部21对应的光刻胶均采用部分曝光，形成厚度减薄的栅极3时，为了降低栅极3的电阻，本发明实施例中的源漏极层4还包括独立设置的辅助电极43，辅助电极43在衬底基板1上的正投影与栅极3在衬底基板1上的正投影交叠，且辅助电极43通过贯穿层间绝缘层8的第二过孔V2与栅极3电连接。这样，只需要在形成源漏极层4时改变原有的构图图形，即可通过一次构图工艺形成辅助电极43与源漏极层4的图形，不用增加单独制备辅助电极43的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
在具体实施时，在本发明实施例提供的上述显示面板中，驱动晶体管的栅极的厚度不小于有源层的厚度。具体地，图5所示的结构是栅极3的厚度等于有源层2的厚度，为了降低栅极3的电阻，通过在制作源漏极层4时采用一次构图工艺形成与栅极3电连接的辅助电极43；当然在具体实施时，图4所示的结构中，栅极3采用与相关技术中的制作方法一样形成大于有源层2的厚度，但是为了进一步提高驱动晶体管的性能，也可以在制作源漏极层4时也制作辅助电极与栅极3电连接。
在具体实施时，在本发明实施例提供的上述显示面板中，如图4和图5所示，还包括：位于衬底基板1与驱动晶体管之间覆盖衬底基板1的缓冲层6，位于驱动晶体管和缓冲层6之间覆盖驱动晶体管的遮光层5，位于驱动晶体管背离衬底基板1一侧的钝化层9，位于钝化层9背离衬底基板1一侧的平坦层10，以及位于平坦层10背离衬底基板1一侧的阳极11；
源漏极层4还包括漏极42；漏极42的第一端通过贯穿层间绝缘层8的第三过孔V3与第二导体化区222电连接，漏极42的第二端通过贯穿层间绝缘层8和缓冲层6的第四过孔V4与遮光层5电连接，漏极42的第三端通过贯穿钝化层9和平坦层10的第五过孔V5与阳极11电连接。
具体地，缓冲层6用于缓解外部应力对显示面板内部的影响，遮光层5用于保护其上的驱动晶体管中的有源层2结构免于光线的直接照射以避免驱动晶体管的功能失效或减弱，钝化层9用于保护源漏极层4，平坦层10用于为后续制作的发光器件提供平坦的表面，阳极11的材料可以为透明电极如ITO。
需要说明的是，有源层由于较薄，容易发生缺失，本发明实施例是在源极下方对应的第一导体化区位置设置导体部防止源极与遮光层电连接，而不在漏极下方对应的第二导体化区位置设置导体部，是由于漏极本身就和遮光层电连接，即使该处有源层缺失，也不会发生像素亮点不良的问题，因此只需在源极下方对应的第一导体化区位置设置导体部防止源极与遮光层电连接。
基于同一发明构思，本发明实施例还提供了一种显示面板的制作方法，包括在衬底基板上形成多个阵列排布的驱动晶体管；
如图6所示，形成驱动晶体管具体包括：
S601、在衬底基板上沉积半导体材料膜层，构图并导体化形成包括导体部空留区、第一导体化区、第二导体化区以及位于第一导体化区和第二导体化区之间的沟道区的半导体部；导体部空留区位于第一导体化区远离沟道区的一侧；
S602、在半导体材料膜层背离衬底基板一侧沉积栅绝缘层；栅绝缘层在衬底基板上的正投影仅与沟道区在衬底基板上的正投影交叠；
S603、在栅绝缘层背离衬底基板一侧沉积栅极金属膜层，构图形成导体部和薄膜晶体管的栅极；其中，导体部和半导体部电连接，导体部位于导体部空留区，导体部和半导体部构成驱动晶体管的有源层；
S604、在栅极背离衬底基板一侧形成包括第一过孔的层间绝缘层，导体部在衬底基板上的正投影覆盖第一过孔在衬底基板上的正投影；
S605、在层间绝缘层背离衬底基板一侧沉积源漏金属膜层，构图形成薄膜晶体管的源漏极层；其中，源漏极层包括源极和电源线，源极的一端与电源线电连接，源极的另一端通过第一过孔与导体部电连接。
本发明实施例提供的上述显示面板的制作方法，通过在驱动晶体管的有源层中单独制作材料为金属的导体部，驱动晶体管的源极与该导体部电连接，这样不会由于工艺问题导致源极原本要电连接的有源层的导体化部分缺失而导致源极与遮光层短路的问题，因此在源极施加电压时不会造成亮点不良，能够有效提升显示效果和产品品质。
在具体实施时，在本发明实施例提供的上述制作方法中，如图7所示，形成导体部和驱动晶体管的栅极，具体可以包括：
S701、在栅绝缘层背离衬底基板一侧沉积栅极金属膜层；
S702、在金属膜层背离衬底基板一侧涂覆光刻胶层；
S703、采用半色调掩膜进行曝光显影工艺，完全保留栅极对应的不透光区光刻胶，部分保留导体部对应的半透光区光刻胶，显影去除完全透光区的光刻胶；
S704、对金属膜层进行刻蚀，形成导体部和驱动晶体管的栅极；
S705、剥离剩余的光刻胶层。
在具体实施时，在本发明实施例提供的上述制作方法中，如图8所示，形成导体部和驱动晶体管的栅极，具体可以包括：
S801、在栅绝缘层背离衬底基板一侧沉积栅极金属膜层；
S802、在金属膜层背离衬底基板一侧涂覆光刻胶层；
S803、采用半色调掩膜进行曝光显影工艺，部分保留栅极对应的半透光区光刻胶，部分保留导体部对应的半透光区光刻胶，显影去除完全透光区的光刻胶；
S804、对金属膜层进行刻蚀，形成导体部和驱动晶体管的栅极；
S805、剥离剩余的光刻胶层。
需要说明的是，上述图7和图8制作导体部和驱动晶体管的栅极的区别仅在于：图7是采用不同曝光量，而图8是采用相同的曝光量。因此采用本发明实施例提供的采用一次构图工艺制作导体部驱动晶体管的栅极，可以有效解决因源极与遮光层短接造成的亮点高发不良的问题，从而显著提升产品的显示质量，并且本发明的制作方法不需要增加单独制作导体部的工序，只需在形成栅极时形成导体部即可，制作工艺较简单。
在具体实施时，在本发明实施例提供的上述制作方法中，在形成层间绝缘层时，还包括：形成贯穿层间绝缘层的第二过孔；
在形成源漏极层时，还包括：通过一次构图工艺形成独立的辅助电极；其中，辅助栅极通过第二过孔与栅极电连接。
具体地，上述通过在制作源漏极层时采用一次构图工艺形成与栅极电连接的辅助电极，可以降低栅极的电阻，提高驱动晶体管的特性。
下面通过具体实施例对图4所示的显示面板的制作方法进行详细阐述。
(1)在衬底基板1上依次形成遮光层5和缓冲层6，如图9A所示；
(2)在形成有缓冲层6的衬底基板上沉积金属氧化物薄膜如IGZO材料，通过构图工艺以及导体化形成包括导体部空留区001、第一导体化区221、第二导体化区222和沟道区223的有源层2图形，导体部空留区001位于第一导体化区221远离沟道区223一侧，如图9B所示；
(3)在形成有源层2的衬底基板1上沉积并构图形成覆盖沟道区223的栅绝缘层7(材料可以为SiO2)，如图9C所示；
(4)在形成有栅绝缘层7的衬底基板1上沉积一层栅极金属膜层，此金属材料可为Cu或Al，在栅极金属膜层背离衬底基板1一侧涂覆光刻胶层12，采用半色调掩膜进行曝光显影工艺，完全保留栅极3对应的不透光区光刻胶12，部分保留导体部21对应的半透光区光刻胶12，显影去除完全透光区的光刻胶12，如图9D所示；
(5)对栅极金属膜层进行刻蚀，形成导体部21和驱动晶体管的栅极3，剥离剩余的光刻胶层12；即通过涂胶-曝光-显影-刻蚀-光刻胶剥离工序，形成驱动晶体管的栅极3以及在导体部空留区001形成导体部21，如图9E所示；
(6)在形成有栅极3的衬底基板上沉积一层层间绝缘层8(材料可以为SiO2)，在与导体部21对应的区域通过刻蚀工艺在层间绝缘层8内形成第一过孔V1，在与第二导体化区222对应的区域通过刻蚀工艺在层间绝缘层8内形成第一过孔V3，在第二导体化区222远离沟道区223一侧对应的区域通过刻蚀工艺在层间绝缘层8和缓冲层6内形成第四过孔V4，如图9F所示；
(7)在层间绝缘层8上方沉积一层金属层,此金属材料可为Cu或Al，再通过刻蚀-剥离等工艺形成源漏极层4(源极41、漏极42)，源极41通过第一过孔V1与导体部21电连接，漏极42通过第三过孔V3与第二导体化区222电连接，漏极42通过第四过孔V4与遮光层5电连接，如图9G所示；
(8)在源漏极层4(源极41、漏极42)上方沉积一层钝化层9(材料可以为SiO2)，在钝化层9上方沉积平坦层10，并在钝化层9和平坦层10中与漏极42对应的区域形成第五过孔V5，如图9H所示；
(9)在平坦层10上方沉积ITO电极层，通过涂胶-曝光-刻蚀-剥离一系列工序形成阳极11，阳极11通过第五过孔与漏极V5与漏极42电连接，如图4所示。
通过上述实施例一的步骤(1)至步骤(9)后可以得到本发明实施例提供的图4所示的显示面板。
在图4的基础上还包括形成发光层、阴极、封装层等，这些均与现有技术中的工艺相同，在此不做详述。
需要说明的是，本发明实施例是以图4所示的结构为例对显示面板的制作方法进行说明，图5的结构与图4的结构区别在于在形成栅极和导体部时采用相同曝光量形成厚度减薄的栅极，在形成层间绝缘层时，在栅极对应的位置制作第二过孔，然后在形成源漏极层时，通过一次构图工艺形成辅助栅极，辅助栅极与栅极通过第二过孔电连接，其余膜层的制作工艺相同，在此不做赘述。
需要说明的是，本发明实施例提供的制作方法是以导体部与栅极通过一次构图工艺为例进行说明的，当然，在具体实施时，导体部也可以单独制作，在此不做详述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
本发明实施例提供的上述显示装置中具有图4或图5中的显示面板，其制作工艺简单、工艺可靠性高，解决局部短路带来的亮点不良的问题，能够有效提升显示效果和产品质量。
本发明实施例提供的显示面板、其制作方法及显示装置，该显示面板中驱动晶体管的有源层包括相互电连接的导体部和半导体部，半导体部包括第一导体化区、第二导体化区以及位于第一导体化区和第二导体化区之间的沟道区；导体部位于第一导体化区远离沟道区的一侧，且导体部的材料为金属材料；驱动晶体管的源漏极层包括源极和电源线，源极的一端与电源线电连接，源极的另一端通过贯穿层间绝缘层的第一过孔与导体部电连接，导体部在衬底基板上的正投影覆盖第一过孔在衬底基板上的正投影。即本发明通过在驱动晶体管的有源层中单独设置材料为金属的导体部，驱动晶体管的源极与该导体部电连接，这样不会由于工艺问题导致源极原本要电连接的有源层的导体化部分缺失而导致源极与遮光层短路的问题，因此在源极施加电压时不会造成亮点不良，能够有效提升显示效果和产品品质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种显示面板，其特征在于，包括衬底基板以及位于所述衬底基板上多个阵列排布的驱动晶体管；
所述驱动晶体管包括：
有源层，位于所述衬底基板上，所述有源层包括相互电连接的导体部和半导体部；其中，所述半导体部包括第一导体化区、第二导体化区以及位于所述第一导体化区和所述第二导体化区之间的沟道区；所述导体部位于所述第一导体化区远离所述沟道区的一侧，且所述导体部的材料为金属材料；
栅绝缘层，位于所述有源层背离所述衬底基板一侧；所述栅绝缘层在所述衬底基板上的正投影仅与所述沟道区在所述衬底基板上的正投影交叠；
栅极，位于所述栅绝缘层背离所述衬底基板一侧；
层间绝缘层，位于所述栅极背离所述衬底基板一侧；
源漏极层，位于所述层间绝缘层背离所述衬底基板一侧，且所述源漏极层包括源极和电源线；所述源极的一端与所述电源线电连接，所述源极的另一端通过贯穿所述层间绝缘层的第一过孔与所述导体部电连接；
所述导体部在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影；
位于所述衬底基板与所述驱动晶体管之间覆盖所述衬底基板的缓冲层，位于所述驱动晶体管和所述缓冲层之间覆盖所述驱动晶体管的遮光层。
2.如权利要求1所述的显示面板，其特征在于，所述导体部和所述半导体部的厚度相同，所述导体部和所述驱动晶体管的栅极采用同一构图工艺形成。
3.如权利要求1所述的显示面板，其特征在于，所述源漏极层还包括独立设置的辅助电极，所述辅助电极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影交叠，且所述辅助电极通过贯穿所述层间绝缘层的第二过孔与所述栅极电连接。
4.如权利要求3所述的显示面板，其特征在于，所述驱动晶体管的栅极的厚度不小于所述有源层的厚度。
5.如权利要求1所述的显示面板，其特征在于，还包括：位于所述驱动晶体管背离所述衬底基板一侧的钝化层，位于所述钝化层背离所述衬底基板一侧的平坦层，以及位于所述平坦层背离所述衬底基板一侧的阳极；
所述源漏极层还包括漏极；所述漏极的第一端通过贯穿所述层间绝缘层的第三过孔与所述第二导体化区电连接，所述漏极的第二端通过贯穿所述层间绝缘层和所述缓冲层的第四过孔与所述遮光层电连接，所述漏极的第三端通过贯穿所述钝化层和所述平坦层的第五过孔与所述阳极电连接。
6.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的显示面板。
7.一种显示面板的制作方法，其特征在于，包括在衬底基板上形成多个阵列排布的驱动晶体管；
形成所述驱动晶体管具体包括：
在所述衬底基板上沉积半导体材料膜层，构图并导体化形成包括导体部空留区、第一导体化区、第二导体化区以及位于所述第一导体化区和所述第二导体化区之间的沟道区的半导体部；所述导体部空留区位于所述第一导体化区远离所述沟道区的一侧；
在所述半导体材料膜层背离所述衬底基板一侧沉积栅绝缘层；所述栅绝缘层在所述衬底基板上的正投影仅与所述沟道区在所述衬底基板上的正投影交叠；
在所述栅绝缘层背离所述衬底基板一侧沉积栅极金属膜层，构图形成导体部和薄膜晶体管的栅极；其中，所述导体部和所述半导体部电连接，所述导体部位于所述导体部空留区，所述导体部和所述半导体部构成所述驱动晶体管的有源层；
在所述栅极背离所述衬底基板一侧形成包括第一过孔的层间绝缘层，所述导体部在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影；
在所述层间绝缘层背离所述衬底基板一侧沉积源漏金属膜层，构图形成所述薄膜晶体管的源漏极层；其中，所述源漏极层包括源极和电源线，所述源极的一端与所述电源线电连接，所述源极的另一端通过所述第一过孔与所述导体部电连接；
位于所述衬底基板与所述驱动晶体管之间覆盖所述衬底基板的缓冲层，位于所述驱动晶体管和所述缓冲层之间覆盖所述驱动晶体管的遮光层。
8.如权利要求7所述的制作方法，其特征在于，形成所述导体部和所述驱动晶体管的栅极，具体包括：
在所述栅绝缘层背离所述衬底基板一侧沉积栅极金属膜层；
在所述栅极金属膜层背离所述衬底基板一侧涂覆光刻胶层；
采用半色调掩膜进行曝光显影工艺，完全保留所述栅极对应的不透光区光刻胶，部分保留所述导体部对应的半透光区光刻胶，显影去除完全透光区的光刻胶；
对所述栅极金属膜层进行刻蚀，形成所述导体部和所述驱动晶体管的栅极；
剥离剩余的光刻胶层。
9.如权利要求7所述的制作方法，其特征在于，形成所述导体部和所述驱动晶体管的栅极，具体包括：
在所述栅绝缘层背离所述衬底基板一侧沉积栅极金属膜层；
在所述栅极金属膜层背离所述衬底基板一侧涂覆光刻胶层；
采用半色调掩膜进行曝光显影工艺，部分保留所述栅极对应的半透光区光刻胶，部分保留所述导体部对应的半透光区光刻胶，显影去除完全透光区的光刻胶；
对所述栅极金属膜层进行刻蚀，形成所述导体部和所述驱动晶体管的栅极；
剥离剩余的光刻胶层。
10.如权利要求9所述的制作方法，其特征在于，在形成所述层间绝缘层时，还包括：形成贯穿所述层间绝缘层的第二过孔；
在形成所述源漏极层时，还包括：通过一次构图工艺形成独立的辅助电极；其中，所述辅助电极通过所述第二过孔与所述栅极电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010250432.3A CN111415995B (zh) | 2020-04-01 | 2020-04-01 | 一种显示面板、其制作方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010250432.3A CN111415995B (zh) | 2020-04-01 | 2020-04-01 | 一种显示面板、其制作方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111415995A CN111415995A (zh) | 2020-07-14 |
| CN111415995B true CN111415995B (zh) | 2023-05-26 |
Family
ID=71493405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010250432.3A Active CN111415995B (zh) | 2020-04-01 | 2020-04-01 | 一种显示面板、其制作方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111415995B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113972236A (zh) * | 2020-07-23 | 2022-01-25 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN111916464B (zh) * | 2020-09-15 | 2023-12-01 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN113140607B (zh) * | 2021-04-19 | 2022-11-25 | 合肥京东方卓印科技有限公司 | 显示面板、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04156513A (ja) * | 1990-10-19 | 1992-05-29 | Sanyo Electric Co Ltd | 液晶表示パネル |
| CN104362125A (zh) * | 2014-09-25 | 2015-02-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN109585303A (zh) * | 2018-11-23 | 2019-04-05 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
| CN110729313A (zh) * | 2019-11-29 | 2020-01-24 | 京东方科技集团股份有限公司 | 显示面板、显示面板制备方法、显示装置 |
-
2020
- 2020-04-01 CN CN202010250432.3A patent/CN111415995B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04156513A (ja) * | 1990-10-19 | 1992-05-29 | Sanyo Electric Co Ltd | 液晶表示パネル |
| CN104362125A (zh) * | 2014-09-25 | 2015-02-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN109585303A (zh) * | 2018-11-23 | 2019-04-05 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
| CN110729313A (zh) * | 2019-11-29 | 2020-01-24 | 京东方科技集团股份有限公司 | 显示面板、显示面板制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111415995A (zh) | 2020-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11152443B2 (en) | Display panel having a storage capacitor and method of fabricating same | |
| US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
| US10937816B2 (en) | Switching element, manufacturing method thereof, array substrate and display device | |
| US11489029B2 (en) | Transparent display substrate including capacitor overlapping driving and switching TFTs, and manufacturing method therefor | |
| US9685469B2 (en) | Display with semiconducting oxide and polysilicon transistors | |
| US7319243B2 (en) | Flat panel display device and method of manufacturing the same | |
| US10886409B2 (en) | Display backplate and fabrication method thereof, display panel and display device | |
| US11665940B2 (en) | Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus | |
| CN111415995B (zh) | 一种显示面板、其制作方法及显示装置 | |
| US20210305284A1 (en) | Array substrate, display panel, display device and method for forming array substrate | |
| CN111192884A (zh) | Oled显示装置及tft阵列基板的制备方法 | |
| CN110729313A (zh) | 显示面板、显示面板制备方法、显示装置 | |
| US11133366B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| CN109427820B (zh) | 一种显示装置用基板及其制备方法、显示面板 | |
| CN109309122B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN111863839B (zh) | 一种阵列基板、其制备方法及显示面板 | |
| CN210723028U (zh) | 显示面板、显示装置 | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| CN210403734U (zh) | 一种显示基板、显示装置 | |
| CN111146212B (zh) | 半导体基板 | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| US20240038783A1 (en) | Display device and manufacturing method thereof | |
| KR20170078394A (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| US20200091204A1 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |