CN113889526A - 薄膜晶体管、显示基板及显示基板的制备方法 - Google Patents

薄膜晶体管、显示基板及显示基板的制备方法 Download PDF

Info

Publication number
CN113889526A
CN113889526A CN202111164535.9A CN202111164535A CN113889526A CN 113889526 A CN113889526 A CN 113889526A CN 202111164535 A CN202111164535 A CN 202111164535A CN 113889526 A CN113889526 A CN 113889526A
Authority
CN
China
Prior art keywords
substrate
layer
slope
insulating layer
far away
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111164535.9A
Other languages
English (en)
Other versions
CN113889526B (zh
Inventor
刘军
王海东
郭春升
杨越
苏同上
张扬
栾兴龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111164535.9A priority Critical patent/CN113889526B/zh
Publication of CN113889526A publication Critical patent/CN113889526A/zh
Application granted granted Critical
Publication of CN113889526B publication Critical patent/CN113889526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开实施例提供一种薄膜晶体管、显示基板及显示基板的制备方法，所述薄膜晶体管包括设置在衬底上的栅极、有源层、设于所述有源层的远离所述衬底一侧的层间绝缘层，以及设于所述层间绝缘层的远离所述衬底一侧的源极和漏极；所述有源层包括沟道区，以及位于所述沟道区两侧的源极区和漏极区，所述源极区设有第一斜坡部，所述漏极区设有第二斜坡部；所述源极通过贯穿所述层间绝缘层的第一过孔与所述第一斜坡部搭接，所述漏极通过贯穿所述层间绝缘层的第二过孔与所述第二斜坡部搭接。本公开实施例的薄膜晶体管可以降低源电极和漏电极与有源层搭接部分的接触电阻，降低功耗。

Description

薄膜晶体管、显示基板及显示基板的制备方法
技术领域
本公开实施例涉及显示技术领域，具体涉及薄膜晶体管、显示基板及显示基板的制备方法。
背景技术
薄膜晶体管(TFT)是有源矩阵驱动的液晶显示面板、有机电致发光二极管显示面板的重要电子器件。一些显示面板中，薄膜晶体管的源电极和漏电极分别通过贯穿无机绝缘层的两个过孔与薄膜晶体管的有源层的源极区和漏极区搭接，搭接部分存在接触电阻较大的问题，这增加了显示面板的功耗。
发明内容
本公开实施例提供一种薄膜晶体管、显示基板及显示基板的制备方法，可以降低薄膜晶体管的源电极和漏电极与有源层搭接部分的接触电阻，降低显示基板的功耗。
本公开实施例提供一种薄膜晶体管，包括设置在衬底上的栅极、有源层、设于所述有源层的远离所述衬底一侧的层间绝缘层，以及设于所述层间绝缘层的远离所述衬底一侧的源极和漏极；所述有源层包括沟道区，以及位于所述沟道区两侧的源极区和漏极区，所述源极区设有第一斜坡部，所述漏极区设有第二斜坡部；所述源极通过贯穿所述层间绝缘层的第一过孔与所述第一斜坡部搭接，所述漏极通过贯穿所述层间绝缘层的第二过孔与所述第二斜坡部搭接。
可选地，所述第一斜坡部的远离所述衬底的表面为斜面或曲面；或/和，所述第二斜坡部的远离所述衬底的表面为斜面或曲面。
可选地，所述第一过孔在靠近所述第一斜坡部的位置处孔径变大，并将所述第一斜坡部的远离所述衬底的表面至少部分地暴露；所述第二过孔在靠近所述第二斜坡部的位置处孔径变大，并将所述第二斜坡部的远离所述衬底的表面至少部分地暴露。
可选地，所述第一过孔还贯穿所述第一斜坡部，所述第二过孔还贯穿所述第二斜坡部。
可选地，所述薄膜晶体管还包括第一栅绝缘层；所述有源层、所述第一栅绝缘层、所述栅极和所述层间绝缘层依次叠设于所述衬底上；所述栅极在所述衬底上的正投影与所述沟道区在所述衬底上的正投影相同。
本公开实施例还提供一种显示基板，包括所述的薄膜晶体管。
可选地，所述显示基板还包括依次叠设于所述衬底上的遮光层和缓冲层，所述薄膜晶体管设于所述缓冲层的远离所述衬底一侧；
所述遮光层在所述衬底上的正投影包含所述有源层在所述衬底上的正投影，所述遮光层的远离所述衬底的表面设有第一坡面和第二坡面，所述第一斜坡部在所述衬底上的正投影与所述第一坡面在所述衬底上的正投影存在交叠区域，所述第二斜坡部在所述衬底上的正投影与所述第二坡面在所述衬底上的正投影存在交叠区域。
可选地，所述第一坡面为斜面或曲面；或/和，所述第二坡面为斜面或曲面。
可选地，所述遮光层的远离所述衬底的表面还设有连接所述第一坡面和所述第二坡面的连接面，所述连接面在所述衬底上的正投影包含所述沟道区在所述衬底上的正投影。
可选地，所述遮光层在所述第一坡面处的厚度在沿远离所述连接面的方向上逐渐增大，所述遮光层在所述第二坡面处的厚度在沿远离所述连接面的方向上逐渐增大；所述遮光层在所述连接面处的厚度为d1，0.12um≤d1≤0.15um；所述遮光层在所述第一坡面和所述第二坡面处的最小厚度为d2，d2≥d1，所述遮光层在所述第一坡面和所述第二坡面处的最大厚度为d3，0.25um≤d3≤0.3um。
可选地，所述薄膜晶体管还包括第一栅绝缘层和第二栅绝缘层；所述有源层、所述第一栅绝缘层、所述栅极、所述第二栅绝缘层和所述层间绝缘层依次叠设于所述缓冲层的远离所述衬底一侧；所述第一过孔和所述第二过孔还贯穿所述第二栅绝缘层和所述第一栅绝缘层；所述显示基板还包括电容，所述电容的一个极板设置在所述第二栅绝缘层上。
可选地，所述第一过孔在所述第一栅绝缘层的靠近所述第一斜坡部的部分孔径变大，并将所述第一斜坡部的远离所述衬底的表面至少部分地暴露；
所述第二过孔在所述第一栅绝缘层的靠近所述第二斜坡部的部分孔径变大，并将所述第二斜坡部的远离所述衬底的表面至少部分地暴露。
本公开实施例还提供一种制备所述显示基板的方法，包括：
在衬底上形成遮光薄膜；
在所述遮光薄膜上形成第一掩膜层，所述第一掩膜层包括第一区和与所述第一区的两侧分别连接的第二区和第三区，所述第二区和所述第三区的厚度沿远离所述第一区的方向逐渐增加；
对覆盖有所述第一掩膜层的所述遮光薄膜进行刻蚀，使所述遮光薄膜的未被所述第一掩膜层覆盖的部分完全刻蚀掉，所述遮光薄膜的被所述第一掩膜层覆盖的部分被刻蚀成所述遮光层；
在所述遮光层的远离所述衬底一侧沉积缓冲薄膜并形成缓冲层；
在所述缓冲层的远离所述衬底一侧沉积半导体薄膜，采用构图工艺对所述半导体薄膜进行图案化处理并形成半导体薄膜图案，对所述半导体薄膜图案的配置为与所述源极和所述漏极连接的区域进行导体化处理并形成所述有源层。
可选地，所述第一区的厚度为a，0<a≤0.3um，所述第二区和所述第三区的最小厚度大于等于所述第一区的厚度，所述第二区和所述第三区的最大厚度为b，1um≤b≤1.5um。
可选地，所述遮光层的材料包括钼金属或者钼合金。
可选地，所述对覆盖有所述第一掩膜层的所述遮光薄膜进行刻蚀的过程中，所采用的刻蚀气体为六氟化硫和氧气的混合气体，所述第一掩膜层的灰化速度与所述遮光薄膜的灰化速度的比值大于等于1/3。
本公开实施例的薄膜晶体管，有源层的源极区设有第一斜坡部，漏极区设有第二斜坡部，源极通过第一过孔与第一斜坡部搭接，漏极通过第二过孔与第二斜坡部搭接，这样，通过设置第一斜坡部和第二斜坡部，可以增大源极区与源极的接触面积以及增大漏极区与漏极的接触面积，从而可降低源极区与源极的接触电阻以及降低漏极区与漏极的接触电阻，有利于降低采用有所述薄膜晶体管的显示基板的功耗。
本公开实施例的显示基板的制备方法，在遮光薄膜上形成第一掩膜层，通过将第一掩膜层的不同区域设置为不同厚度，并在后续对覆盖有第一掩膜层的遮光薄膜进行刻蚀过程中使第一掩膜层和遮光薄膜一同被刻蚀，最终使得刻蚀形成的遮光层的远离衬底的表面具有第一坡面和第二坡面，这样，使得后续沉积的半导体薄膜的对应于第一坡面和第二坡面的位置可自然地形成第一斜坡部和第二斜坡部。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一些示例性实施例的薄膜晶体管的结构示意图；
图2a为一些示例性实施例的显示基板的结构示意图；
图2b为一些示例性实施例的显示基板的5T1C像素驱动电路的等效电路示意图；
图3为一些示例性的显示基板的制备方法中在衬底上形成遮光薄膜和第一掩膜层后的结构示意图；
图4为一些示例性的显示基板的制备方法中形成遮光层后的结构示意图；
图5为一些示例性的显示基板的制备方法中形成缓冲层和半导体薄膜后的结构示意图；
图6为一些示例性的显示基板的制备方法中形成半导体薄膜图案后的结构示意图；
图7为一些示例性的显示基板的制备方法中形成第一栅绝缘薄膜和第一栅金属薄膜后的结构示意图；
图8为一些示例性的显示基板的制备方法中形成栅极和第一栅绝缘层后的结构示意图；
图9为一些示例性的显示基板的制备方法中对半导体薄膜图案进行导体化处理形成源极区和漏极区后的结构示意图；
图10为一些示例性的显示基板的制备方法中形成第二栅绝缘层和第二栅金属层后的结构示意图；
图11为一些示例性的显示基板的制备方法中形成层间绝缘层后的结构示意图；
图12为一些示例性的显示基板的制备方法中形成源电极和漏电极后的结构示意图。
附图标记为：
10、衬底，11、缓冲层，12、第一栅绝缘层，13、第二栅绝缘层，14、层间绝缘层，15、平坦层，16、遮光层，21、阳极，22、发光层，23、阴极，24、像素定义层，31、封装层，41、第一过孔，42、第二过孔，51、遮光薄膜，52、第一掩膜层，53、半导体薄膜，54、半导体薄膜图案，61、第一极板，62、第二极板，71、第一栅金属薄膜；
100、薄膜晶体管，101、有源层，102、栅极，103、源极，104、漏极，161、第一坡面，162、第二坡面，163、连接面，201、第一斜坡部，202、第二斜坡部，521、第一区，522、第二区，523、第三区，531、第一斜坡结构，532、第二斜坡结构，1011、沟道区，1012、源极区，1013、漏极区。
具体实施方式
本领域的普通技术人员应当理解，可以对本公开实施例的技术方案进行修改或者等同替换，而不脱离本公开实施例技术方案的精神和范围，均应涵盖在本公开的权利要求范围当中。
一些采用LTPS(低温多晶硅)技术的背板工艺中，接触孔干刻工艺是个较难兼顾的问题，一些接触孔干刻工艺需要刻蚀层间绝缘层(ILD)、第二栅绝缘层(GI2)以及第一栅绝缘(GI1)层，总厚度接近800nm，故而刻蚀时间长，且由于高PPI(像素密度)原因，孔角度无法太缓以避免与其他膜层有重叠，这样，后续沉积的源漏极通过接触孔与有源层搭接后，搭接面积较小，易出现搭接异常且使得接触电阻增加，从而影响显示面板品质和增加显示面板的功耗。
本公开实施例提供一种薄膜晶体管，在一些示例性实施例中，如图1所示，所述薄膜晶体管包括设置在衬底10上的栅极102、有源层101、设于所述有源层101的远离所述衬底10一侧的层间绝缘层14，以及设于所述层间绝缘层14的远离所述衬底10一侧的源极103和漏极104；所述有源层101包括沟道区1011，以及位于所述沟道区1011两侧的源极区1012和漏极区1013，所述源极区1012设有第一斜坡部201，所述漏极区1013设有第二斜坡部202；所述源极103通过贯穿所述层间绝缘层14的第一过孔41与所述第一斜坡部201搭接，所述漏极104通过贯穿所述层间绝缘层14的第二过孔42与所述第二斜坡部202搭接。
本公开实施例的薄膜晶体管，有源层101的源极区1012设有第一斜坡部201，漏极区1013设有第二斜坡部202，源极103通过第一过孔41与第一斜坡部201搭接，漏极104通过第二过孔42与第二斜坡部202搭接，这样，通过设置第一斜坡部201和第二斜坡部202，可以增大源极区1012与源极103的接触面积以及增大漏极区1013与漏极104的接触面积，从而可降低源极区1012与源极103的接触电阻以及降低漏极区1013与漏极104的接触电阻，有利于降低采用有所述薄膜晶体管的显示基板的功耗。
在一些示例性实施例中，如图1所示，所述第一斜坡部201的远离所述衬底10的表面为斜面或曲面(图1示例中为斜面)；或/和，所述第二斜坡部202的远离所述衬底10的表面为斜面或曲面(图1示例中为斜面)。所述曲面可以为弧面或波浪面。
本实施例的一个示例中，如图1所示，所述源极区1012的远离所述衬底10的表面可以包括第一平面、第二平面，以及连接在所述第一平面和所述第二平面之间的第一倾斜过渡面(图1的示例中为斜面，其他实施方式中可以为弧面)，所述源极区1012的与所述第一倾斜过渡面对应的部分为所述第一斜坡部201。所述漏极区1013的远离所述衬底10的表面可以包括第三平面、第四平面，以及连接在所述第三平面和所述第四平面之间的第二倾斜过渡面(图1的示例中为斜面，其他实施方式中可以为弧面)，所述漏极区1013的与所述第二倾斜过渡面对应的部分为所述第二斜坡部202。
本公开实施例的薄膜晶体管可以为顶栅型薄膜晶体管或者底栅型薄膜晶体管。在一些示例性实施例中，如图1所示，所述薄膜晶体管为顶栅型薄膜晶体管，所述薄膜晶体管还包括第一栅绝缘层12；所述有源层101、所述第一栅绝缘层12、所述栅极102和所述层间绝缘层14依次层叠(沿远离衬底10的方向)于衬底10上。所述栅极102在所述衬底10上的正投影可以与所述沟道区1011在所述衬底10上的正投影相同。
在一些示例性实施例中，如图1所示，所述第一过孔41还贯穿所述第一斜坡部201，所述第二过孔42还贯穿所述第二斜坡部202。这样，源极103可以搭接在第一过孔41的位于第一斜坡部201的孔壁上，实现与有源层101的源极区1012电连接；漏极104可以搭接在第二过孔42的位于第二斜坡部202的孔壁上，实现与有源层101的漏极区1013电连接。
在一些示例性实施例中，如图1所示，所述第一过孔41在靠近所述第一斜坡部201的位置处孔径可以变大，并将所述第一斜坡部201的远离所述衬底10的表面至少部分地暴露。所述第一过孔41可以贯穿或不贯穿所述第一斜坡部201。所述源极103可以与所述第一斜坡部201的远离所述衬底10的表面的被所述第一过孔41暴露的部分搭接，或/和，所述源极103与所述第一过孔41的位于所述第一斜坡部201的孔壁搭接。同理，所述第二过孔42在靠近所述第二斜坡部202的位置处孔径可以变大，并将所述第二斜坡部202的远离所述衬底10的表面至少部分地暴露。所述第二过孔42可以贯穿或不贯穿所述第二斜坡部202。所述漏极104可以与所述第二斜坡部202的远离所述衬底10的表面的被所述第二过孔42暴露的部分搭接，或/和，所述漏极104与所述第二过孔42的位于所述第二斜坡部202的孔壁搭接。
本实施例的一个示例中，如图1所示，所述第一过孔41贯穿所述层间绝缘层14、所述第一栅绝缘层12和所述第一斜坡部201，且所述第一过孔41在所述第一栅绝缘层12的靠近所述第一斜坡部201的部分孔径变大，这样，可以使所述第一斜坡部201的远离所述衬底10的表面更多地被第一过孔41暴露，提高第一斜坡部201与源极103的搭接面积，降低接触电阻。同理，所述第二过孔42贯穿所述层间绝缘层14、所述第一栅绝缘层12和所述第二斜坡部202，且所述第二过孔42在所述第一栅绝缘层12的靠近所述第二斜坡部202的部分孔径变大，这样，可以使所述第二斜坡部202的远离所述衬底10的表面更多地被第二过孔42暴露，提高第二斜坡部202与漏极104的搭接面积，降低接触电阻。示例性地，第一栅绝缘层12可以采用氧化硅层和氮化硅层的叠设结构，在刻蚀形成第一过孔41和第二过孔42过程中，可以先进行干法刻蚀以将层间绝缘层14、第一栅绝缘层12和有源层101贯穿，然后可采用刻蚀液进行湿法刻蚀，刻蚀液对有源层101不起作用，而对第一栅绝缘层12中的靠近有源层101的部分(比如氧化硅层)进行刻蚀，这样可以使得湿法刻蚀后第一过孔41和第二过孔42在第一栅绝缘层12的靠近有源层101的部分孔径变大。
本公开实施例还提供一种显示基板，包括前文任一实施例所述的薄膜晶体管。比如，所述显示基板可以为液晶显示面板的阵列基板，或者OLED显示面板的设有薄膜晶体管阵列的显示基板等。
在一些示例性实施例中，如图2a所示，所述显示基板还可以包括依次叠设于所述衬底10上的遮光层16和缓冲层11，所述薄膜晶体管100设于所述缓冲层11的远离所述衬底10一侧；所述遮光层16在所述衬底10上的正投影包含所述有源层101在所述衬底10上的正投影。本文中，“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。
所述遮光层16的远离所述衬底10的表面设有第一坡面161和第二坡面162，所述第一斜坡部201与所述第一坡面161位置对应，即，所述第一斜坡部201在所述衬底10上的正投影与所述第一坡面161在所述衬底10上的正投影存在交叠区域；所述第二斜坡部202与所述第二坡面162位置对应，即，所述第二斜坡部202在所述衬底10上的正投影与所述第二坡面162在所述衬底10上的正投影存在交叠区域。
本实施例中，将遮光层16的远离所述衬底10的表面设有第一坡面161和第二坡面162，如此，可以使得后续沉积的用于形成有源层101的半导体薄膜的对应于第一坡面161和第二坡面162的位置可自然地形成第一斜坡部201和第二斜坡部202；且遮光层16可以阻挡外界光线照射到有源层101的沟道区1011，对沟道区1011起到保护作用。
在一些示例性实施例中，所述第一坡面161可以为斜面或曲面；或/和，所述第二坡面162可以为斜面或曲面。如图2a所示，所述第一坡面161和所述第二坡面162均为斜面。在其他实施方式中，所述第一坡面161和所述第二坡面162可均为曲面，比如弧面或波浪面等。
本实施例的一个示例中，如图2a所示，所述遮光层16的远离所述衬底10的表面还可以设有连接所述第一坡面161和所述第二坡面162的连接面163，所述连接面163在所述衬底10上的正投影包含所述沟道区1011在所述衬底10上的正投影。所述连接面163可以为平行于所述衬底10的平面，所述遮光层16的远离所述衬底10的表面还可以设有第五平面和第六平面，所述第一坡面161连接在所述第五平面和所述连接面163之间，所述第二坡面162连接在所述连接面163和所述第六平面之间，所述第五平面、第一坡面161、连接面163、第二坡面162和第六平面依次连接。所述遮光层16在所述第一坡面161处的厚度在沿远离所述连接面163的方向上逐渐增大，所述遮光层16在所述第二坡面162处的厚度在沿远离所述连接面163的方向上逐渐增大。所述遮光层16在所述连接面163处的厚度可以为d1，0.12um≤d1≤0.15um，遮光层16在所述第五平面和第六平面处的厚度可以为d3，0.25um≤d3≤0.3um，即，所述遮光层16在所述第一坡面161和所述第二坡面162处的最大厚度为d3，0.25um≤d3≤0.3um。所述遮光层16在所述第一坡面161和所述第二坡面162处的最小厚度可以为d2，d2≥d1。第一坡面161和所述第二坡面162关于所述连接面163可以对称设置。
在一些示例性实施例中，如图2a所示，所述薄膜晶体管100还可以包括第一栅绝缘层12和第二栅绝缘层13；所述有源层101、所述第一栅绝缘层12、所述栅极102、第二栅绝缘层13和所述层间绝缘层14依次叠设于所述缓冲层11的远离所述衬底10一侧；所述第一过孔41和所述第二过孔42贯穿所述层间绝缘层14、所述第二栅绝缘层13和所述第一栅绝缘层12。所述显示基板还可以包括电容，所述电容的一个极板可以设置在所述第二栅绝缘层13上。
本实施例的一个示例中，如图2a所示，所述电容可以包括相对设置第一极板61和第二极板62，第一极板61可以与所述栅极102同层设置，所述栅极102和所述第一极板61所在的膜层可以称为第一栅金属层，所述栅极102和所述第一极板61可通过同一次构图工艺形成。所述显示基板还可以包括设于所述第二栅绝缘层13和所述层间绝缘层14之间的第二栅金属层，第二栅金属层可以包括所述第二极板62，所述第二极板62与所述第一极板61位置相对并形成电容。
在一些示例性实施例中，如图2a所示，所述第一过孔41在所述第一栅绝缘层13的靠近所述第一斜坡部201的部分孔径变大，并将所述第一斜坡部201的远离所述衬底10的表面至少部分地暴露。其中，所述第一过孔41在所述第一栅绝缘层13的靠近所述第一斜坡部201的部分孔径变大，这样，可以使所述第一斜坡部201的远离所述衬底10的表面更多地被第一过孔41暴露，提高第一斜坡部201与源极103的搭接面积，降低接触电阻。同理，所述第二过孔42在所述第一栅绝缘层13的靠近所述第二斜坡部202的部分孔径变大，并将所述第二斜坡部202的远离所述衬底10的表面至少部分地暴露。其中，所述第二过孔42在所述第一栅绝缘层13的靠近所述第二斜坡部202的部分孔径变大，这样，可以使所述第二斜坡部202的远离所述衬底10的表面更多地被第二过孔42暴露，提高第二斜坡部202与漏极104的搭接面积，降低接触电阻。
在一些示例性实施例中，如图2a所示，所述显示基板还可以包括设于所述源极103和所述漏极104的远离所述衬底10一侧的平坦层15，以及依次叠设于所述平坦层15上的发光结构层和封装层31。
示例性地，所述显示基板包括显示区和设于显示区外围的非显示区，显示区包括阵列排布的多个子像素，每个子像素可以包括发射设定颜色光线的发光器件和驱动该发光器件发光的像素驱动电路。所述发光器件可以为OLED器件，所述像素驱动电路可以包括多个薄膜晶体管和电容，至少一个薄膜晶体管可以采用本公开实施例所述的薄膜晶体管100，所述电容可以由所述的第二极板62与所述第一极板61形成。示例性地，所述像素驱动电路可以为3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构，本实施例对此不作限制。
图2b为一些示例性实施例的显示基板的5T1C像素驱动电路的等效电路示意图，如图2b所示，一个子像素的像素驱动电路与扫描线G1、第一控制信号线G2、第二控制信号线G3、发光控制线EM、第一电源线OVDD、参考电压线Vref、初始电压线Vint和数据线Data电连接。像素驱动电路包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和存储电容Cst。
示例性地，第一晶体管T1的栅电极与扫描线G1连接，第一晶体管T1的第一极与数据线Data连接。第二晶体管T2的栅电极与第一控制信号线G2连接，第二晶体管T2的第一极与参考电压线Vref连接。第三晶体管T3的栅电极与第二控制信号线G3连接，第三晶体管T3的第二极与初始电压线Vint连接。第四晶体管T4的栅电极与发光控制线EM连接，第四晶体管T4的第一极与第一电源线OVDD连接。第五晶体管T5的栅电极与第二晶体管T2的第二极、存储电容Cst的第一电容极板以及第一晶体管T1的第二极连接，第五晶体管T5的第一极与第四晶体管T4的第二极连接，第五晶体管T5的第二极与存储电容Cst的第二电容极板、第三晶体管T3的第一极和发光元件EL的第一电极连接。发光元件EL的第二电极与第二电源线OVSS连接。发光元件EL被配置为响应第五晶体管T5的第二极的电流而发出相应亮度的光。第三晶体管T3能够响应补偿的时序提取第五晶体管T5的阈值电压Vth以及迁移率，以对阈值电压Vth进行补偿。存储电容Cst被配置为保持在一帧发光周期内第五晶体管T5的栅电极和第二极的节点电压。其中，第五晶体管T5为驱动晶体管，除第五晶体管T5之外的其他晶体管均为开关晶体管。本示例性实施方式提供的第一晶体管T1至第五晶体管T5可以均为P型晶体管或N型晶体管。图2a的示例中，薄膜晶体管100可以为所述的第五晶体管T5，所述的第二极板62与所述第一极板61可以形成所述存储电容Cst。
示例性地，所述发光结构层可以包括阳极21、像素定义层24、有机发光层22和阴极23；阳极21可以通过贯穿所述平坦层15的过孔与薄膜晶体管100的漏极104连接，像素定义层24设有像素开口，像素定义层24将阳极21的靠近周向边缘的部分覆盖，像素开口将阳极21的其余部分暴露出，有机发光层22叠设在阳极21上，阴极23叠设在有机发光层22上。阳极21、有机发光层22和阴极23层叠设置并形成发光器件，有机发光层22在阳极21和阴极23的电压驱动下出射相应颜色的光线。
示例性地，所述封装层31可以包括依次叠设的第一封装层31、第二封装层31和第三封装层31，第一封装层31和第三封装层31可以采用无机材料，第二封装层31可以采用有机材料。封装层31可以阻挡外界水汽侵入发光结构层，提高显示基板的寿命。
基于本公开实施例的显示基板，本公开实施例还提供一种显示基板的方法，包括：
在衬底上形成遮光薄膜；
在所述遮光薄膜上形成第一掩膜层，所述第一掩膜层包括第一区和与所述第一区的两侧分别连接的第二区和第三区，所述第二区和所述第三区的厚度沿远离所述第一区的方向逐渐增加；
对覆盖有所述第一掩膜层的所述遮光薄膜进行刻蚀，使所述遮光薄膜的未被所述第一掩膜层覆盖的部分完全刻蚀掉，所述遮光薄膜的被所述第一掩膜层覆盖的部分被刻蚀成所述遮光层；
在所述遮光层的远离所述衬底一侧沉积缓冲薄膜并形成缓冲层；
在所述缓冲层的远离所述衬底一侧沉积半导体薄膜，采用构图工艺对所述半导体薄膜进行图案化处理并形成半导体薄膜图案，对所述半导体薄膜图案的配置为与所述源极和所述漏极连接的区域进行导体化处理并形成所述有源层。
下面以图2a示例的显示基板的结构示例性地说明本公开显示基板的制备方法。本公开所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用选自喷涂和旋涂中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在衬底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。
(1)在衬底上形成遮光层，可以包括：
在衬底10上沉积遮光薄膜51，如图3所示。遮光薄膜51的材料可以包括钼金属或者钼合金，比如遮光薄膜51可以为钼(Mo)金属层、钼层和铝层的叠设结构，或者钼合金层等。遮光薄膜51的厚度可以为
Figure BDA0003291243820000131
至
Figure BDA0003291243820000132
。
在遮光薄膜51的远离衬底10的表面沉积第一掩膜薄膜(可为光刻胶)，厚度可为1.0um至1.5um。对第一掩膜薄膜进行掩模曝光、显影形成第一掩膜层52，如图3所示。其中，所述第一掩膜层52可以包括第一区521和与所述第一区521的两侧分别连接的第二区522和第三区523，所述第二区522和所述第三区523的厚度沿远离所述第一区521的方向逐渐增加。示例性地，所述第一区521的厚度为a，0<a≤0.3um，所述第二区522和所述第三区523的最小厚度大于等于所述第一区521的厚度，所述第二区522和所述第三区523的最大厚度为b，1um≤b≤1.5um。
对覆盖有所述第一掩膜层52的所述遮光薄膜51进行刻蚀，使所述遮光薄膜51的未被所述第一掩膜层52覆盖的部分完全刻蚀掉，所述遮光薄膜51的被所述第一掩膜层52覆盖的部分被刻蚀成所述遮光层16，其中，所述遮光层16的远离所述衬底10的表面的对应于第一掩膜层52的第二区522的位置形成第一坡面161，对应于第一掩膜层52的第三区523的位置形成第二坡面162，对应于第一掩膜层52的第一区521的位置形成连接面163，如图4所示。其中，所述遮光层16在所述第一坡面161处的厚度在沿远离所述连接面163的方向上逐渐增大，所述遮光层16在所述第二坡面162处的厚度在沿远离所述连接面163的方向上逐渐增大；所述遮光层16在所述连接面163处的厚度可以为d1，0.12um≤d1≤0.15um；所述遮光层16在所述第一坡面161和所述第二坡面162处的最小厚度(以第一坡面161为例，即图4的示例中K1位置处的厚度)可以为d2，d2≥d1，所述遮光层16在所述第一坡面161和所述第二坡面162处的最大厚度(以第一坡面161为例，即图4的示例中K2位置处的厚度)可以为d3，0.25um≤d3≤0.3um。第一坡面161和所述第二坡面162关于所述连接面163可以对称设置。
示例性地，可采用干法刻蚀工艺，所采用的刻蚀气体可以为六氟化硫(SF6)和氧气(O2)的混合气体，刻蚀过程中因需要同时刻蚀第一掩膜层52，故刻蚀气体中O2的百分含量高于SF6的百分含量，比如，SF6％:O2％为1：2。可采用高源置功率以及高偏置功率进行，使得所述第一掩膜层52的灰化速度与所述遮光薄膜51的灰化速度的比值大于等于1/3，以在不增加过多刻蚀时间下使得干刻过程中尽快刻蚀第一掩膜层52后刻蚀所述遮光薄膜51，因第一掩膜层52的第二区522和第三区523的厚度为渐变厚度以及第一区521的较薄厚度，因此在干刻完成后可以形成具有斜坡结构的遮光层16，干法刻蚀后可进行湿法剥离去除第一掩膜层52。由于遮光层16的斜坡结构，后续沉积的薄膜(比如，层间绝缘层14及其之前形成的膜层)因此自然地在相应位置形成斜坡结构。
(2)形成缓冲层和半导体薄膜图案，可以包括：
在遮光层16的背离衬底10一侧沉积缓冲层11，如图5所示。其中，缓冲层11可以为依次叠设的SiN层和SiO层，SiN层的厚度0.3um至0.7um，SiO层的厚度可以为1.0um至1.2um。缓冲层11的与遮光层16的第一坡面161和第二坡面162对应的位置会自然地形成两个斜坡结构。
在缓冲层11的背离背离衬底10一侧沉积半导体薄膜53，如图5所示。半导体薄膜53的材料可以为非晶硅(a-Si)，非晶硅的厚度可以为0.05um。其中，半导体薄膜53的与遮光层16的第一坡面161对应的位置自然地形成第一斜坡结构531，半导体薄膜53的与遮光层16的第二坡面162对应的位置自然地形成第二斜坡结构532。
而后，先在高温条件(如300℃至350℃)下对非晶硅进行脱氢处理，以防止在后续的ELA(Excimer Laser Annealing，准分子激光晶化)工艺过程中出现氢爆现象。脱氢完成后对非晶硅薄膜进行ELA工艺，将非晶硅转化为多晶硅。其中，ELA工艺是利用准分子激光作为热源，激光经过投射系统后，产生能量分布均匀的光束，投射于非晶硅薄膜上，当非晶硅结构吸收准分子激光的能量后，会转变成为多晶硅(p-Si)结构。
使用数字曝光机或掩膜形成硅岛掩膜，而后对多晶硅薄膜进行干刻，示例性地，可以使用CF4和O2的混合气体进行干刻，干刻后湿法剥离硅岛掩膜，形成半导体薄膜图案54，半导体薄膜图案54保留所述第一斜坡结构531和第二斜坡结构532，如图6所示。
(3)形成第一栅绝缘层和栅极，可以包括：
在半导体薄膜图案54的远离衬底10一侧沉积第一栅绝缘薄膜，即形成第一栅绝缘层12，如图7所示。其中，第一栅绝缘层12可以为氧化硅和氮化硅的层叠结构，氧化硅的厚度可以为0.03um至0.06um，氮化硅的厚度可以为0.05um至0.09um。
在第一栅绝缘层12的远离衬底10一侧沉积第一栅金属薄膜71，如图7所示。第一栅金属薄膜71的材料可以为钼金属，厚度可为0.25um至0.3um。
使用数字曝光机或掩膜形成栅极掩膜，随后可以采用湿法刻蚀或者使用SF6和O2的混合气体对第一栅金属薄膜71进行干法刻蚀以形成第一栅金属层图案，第一栅金属层图案可以包括栅极102和第一极板61，如图8所示。其中，干法刻蚀过程中，可采用高流量SF6和低流量O2的混合气体进行干刻，CF4的流量可以为2000sccm(Standard Cubic Centimeter perMinute，每分钟标准毫升)至2500sccm，O2的流量可以为1000sccm至1500sccm。为保证第一栅金属薄膜71被刻蚀完全，第一栅金属薄膜71可以被过刻。
干刻结束后，可使用栅极102自对准工艺对所述半导体薄膜图案54的未被栅极102覆盖区域的多晶硅进行离子注入掺杂(掺杂可使用磷烷或硼烷，可以为中度掺杂)以导体化，以形成源极区1012和漏极区1013，如图9所示，半导体薄膜图案54的第一斜坡结构531即形成源极区1012的第一斜坡部201，半导体薄膜图案54的第二斜坡结构532即形成漏极区1013的第二斜坡部202，至此形成所述有源层101。之后，湿法剥离去除栅极掩膜，而后进行退火以修复受离子掺杂损伤的多晶硅和无机膜膜层，退火温度可为500℃至600℃。
(4)形成第二栅金属层，以及形成源极和漏极，可以包括：
在第一栅金属层的远离衬底10一侧沉积第二栅绝缘薄膜，形成第二栅绝缘层13，如图10所示。第二栅绝缘层13可以为SiO层和SiN层的层叠结构。
在第二栅绝缘层13的远离衬底10一侧沉积第二栅金属薄膜，采用构图工艺对第二栅金属薄膜进行图案化处理形成第二栅金属层，第二栅金属层可以包括第二极板62，第二极板62可以与所述第一极板61位置对应并形成电容，如图10所示。
在第二栅金属层的远离衬底10一侧沉积层间绝缘薄膜，层间绝缘薄膜可以为SiO层和SiN层的层叠结构，SiO层的厚度可以为0.2um至0.5um，SiN层的厚度可以为0.2um至0.3um。可采用光刻和干刻(刻蚀气体可采用CF4和O2的混合气体)工艺形成贯穿层间绝缘薄膜、第二栅绝缘层13和第一栅绝缘层12的第一过孔41和第二过孔42(图11的示例中，第一过孔41和第二过孔42还贯穿有源层101)，干刻结束后形成层间绝缘层14，如图11所示。其中，所述第一过孔41在所述第一栅绝缘层12的靠近所述第一斜坡部201的部分孔径变大，这样，可以使所述第一斜坡部201的远离所述衬底10的表面更多地被第一过孔41暴露，提高第一斜坡部201与后续形成的源极103的搭接面积，降低接触电阻。同理，所述第二过孔42在所述第一栅绝缘层12的靠近所述第二斜坡部202的部分孔径变大，这样，可以使所述第二斜坡部202的远离所述衬底10的表面更多地被第二过孔42暴露，提高第二斜坡部202与后续形成的漏极104的搭接面积，降低接触电阻。
在层间绝缘层14的远离衬底10一侧沉积源漏金属薄膜，源漏金属薄膜可以为第一金属钛(Ti)层、金属铝(Al)层和第二金属钛层的叠设结构，第一金属钛层的厚度可以为
Figure BDA0003291243820000171
至
Figure BDA0003291243820000172
金属铝层的厚度可以为
Figure BDA0003291243820000173
至
Figure BDA0003291243820000174
第二金属钛层的厚度可以为
Figure BDA0003291243820000175
至
Figure BDA0003291243820000176
然后，可使用数字曝光机或者掩膜形成源漏层掩膜，可以使用BCl3和Cl2的混合气体对源漏金属薄膜进行刻蚀，形成源漏金属层。源漏金属层包括源极103和漏极104，源极103通过第一过孔41与有源层101的源极区1012的第一斜坡部201连接，漏极104通过第二过孔42与有源层101的漏极区1013的第二斜坡部202连接，如图12所示。
(5)形成平坦层，以及发光结构层和封装层，可以包括：
在源漏金属层的远离衬底10一侧涂覆有机材料的平坦薄膜，平坦薄膜可以覆盖衬底10上的前述结构，然后通过掩膜、曝光、显影和后烘工艺，在平坦薄膜上形成过孔，以暴露出漏极104，从而形成平坦层15，如图2a所示。平坦层15的厚度可以为1.5um至2um。
在平坦层15上沉积透明导电薄膜，透明导电薄膜可以为ITO/Ag/ITO的叠层结构。使用数字曝光机或者掩膜形成阳极层掩膜，使用刻蚀液对透明导电薄膜进行湿法刻蚀，而后将阳极层掩膜湿法剥离，形成阳极21图案。阳极21通过平坦层15上的所述过孔与漏极104连接，如图2a所示。
在形成前述图案的衬底10上涂覆像素定义薄膜，通过掩膜、曝光、显影、后烘工艺，形成像素定义(PDL)层24。像素定义层24的像素开口将阳极21的表面露出，如图2a所示。像素定义层24的厚度可以为1.4um至1.8um。
在形成前述图案的衬底10上依次形成有机发光层22和阴极23，如图2a所示。阳极21、有机发光层22和阴极23层叠组成发光器件。
在形成前述图案的衬底10上形成封装层31，如图2a所示。后续还可以在封装层31上形成触控结构层等。
在附图中，有时为了明确起见，夸大表示了构成要素的大小、层的厚度或区域。因此，本公开的实施方式并不一定限定于该尺寸，附图中每个部件的形状和大小不反映真实比例。此外，附图示意性地示出了一些例子，本公开的实施方式不局限于附图所示的形状或数值。
在本文描述中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，包括85°以上且95°以下的角度的状态。
在本文描述中，术语“上”、“下”、“左”、“右”、“顶”、“内”、“外”、“轴向”、“四角”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开实施例的简化描述，而不是指示或暗示所指的结构具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
在本文描述中，除非另有明确的规定和限定，术语“连接”、“固定连接”、“安装”、“装配”应做广义理解，例如，可以是固定连接，或是可拆卸连接，或一体地连接；术语“安装”、“连接”、“固定连接”可以是直接相连，或通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开实施例中的含义。

Claims (16)

1.一种薄膜晶体管，其特征在于：包括设置在衬底上的栅极、有源层、设于所述有源层的远离所述衬底一侧的层间绝缘层，以及设于所述层间绝缘层的远离所述衬底一侧的源极和漏极；
所述有源层包括沟道区，以及位于所述沟道区两侧的源极区和漏极区，所述源极区设有第一斜坡部，所述漏极区设有第二斜坡部；
所述源极通过贯穿所述层间绝缘层的第一过孔与所述第一斜坡部搭接，所述漏极通过贯穿所述层间绝缘层的第二过孔与所述第二斜坡部搭接。
2.如权利要求1所述的薄膜晶体管，其特征在于：所述第一斜坡部的远离所述衬底的表面为斜面或曲面；或/和，所述第二斜坡部的远离所述衬底的表面为斜面或曲面。
3.如权利要求1所述的薄膜晶体管，其特征在于：所述第一过孔在靠近所述第一斜坡部的位置处孔径变大，并将所述第一斜坡部的远离所述衬底的表面至少部分地暴露；
所述第二过孔在靠近所述第二斜坡部的位置处孔径变大，并将所述第二斜坡部的远离所述衬底的表面至少部分地暴露。
4.如权利要求3所述的薄膜晶体管，其特征在于：所述第一过孔还贯穿所述第一斜坡部，所述第二过孔还贯穿所述第二斜坡部。
5.如权利要求1所述的薄膜晶体管，其特征在于：所述薄膜晶体管还包括第一栅绝缘层；所述有源层、所述第一栅绝缘层、所述栅极和所述层间绝缘层依次叠设于所述衬底上；所述栅极在所述衬底上的正投影与所述沟道区在所述衬底上的正投影相同。
6.一种显示基板，其特征在于：包括权利要求1至5任一项所述的薄膜晶体管。
7.如权利要求6所述的显示基板，其特征在于：所述显示基板还包括依次叠设于所述衬底上的遮光层和缓冲层，所述薄膜晶体管设于所述缓冲层的远离所述衬底一侧；
所述遮光层在所述衬底上的正投影包含所述有源层在所述衬底上的正投影，所述遮光层的远离所述衬底的表面设有第一坡面和第二坡面，所述第一斜坡部在所述衬底上的正投影与所述第一坡面在所述衬底上的正投影存在交叠区域，所述第二斜坡部在所述衬底上的正投影与所述第二坡面在所述衬底上的正投影存在交叠区域。
8.如权利要求7所述的显示基板，其特征在于：所述第一坡面为斜面或曲面；或/和，所述第二坡面为斜面或曲面。
9.如权利要求7所述的显示基板，其特征在于：所述遮光层的远离所述衬底的表面还设有连接所述第一坡面和所述第二坡面的连接面，所述连接面在所述衬底上的正投影包含所述沟道区在所述衬底上的正投影。
10.如权利要求9所述的显示基板，其特征在于：所述遮光层在所述第一坡面处的厚度在沿远离所述连接面的方向上逐渐增大，所述遮光层在所述第二坡面处的厚度在沿远离所述连接面的方向上逐渐增大；
所述遮光层在所述连接面处的厚度为d1，0.12um≤d1≤0.15um；
所述遮光层在所述第一坡面和所述第二坡面处的最小厚度为d2，d2≥d1，所述遮光层在所述第一坡面和所述第二坡面处的最大厚度为d3，0.25um≤d3≤0.3um。
11.如权利要求7所述的显示基板，其特征在于：所述薄膜晶体管还包括第一栅绝缘层和第二栅绝缘层；所述有源层、所述第一栅绝缘层、所述栅极、所述第二栅绝缘层和所述层间绝缘层依次叠设于所述缓冲层的远离所述衬底一侧；所述第一过孔和所述第二过孔还贯穿所述第二栅绝缘层和所述第一栅绝缘层；所述显示基板还包括电容，所述电容的一个极板设置在所述第二栅绝缘层上。
12.如权利要求11所述的显示基板，其特征在于：所述第一过孔在所述第一栅绝缘层的靠近所述第一斜坡部的部分孔径变大，并将所述第一斜坡部的远离所述衬底的表面至少部分地暴露；
所述第二过孔在所述第一栅绝缘层的靠近所述第二斜坡部的部分孔径变大，并将所述第二斜坡部的远离所述衬底的表面至少部分地暴露。
13.一种制备权利要求7所述的显示基板的方法，其特征在于：包括：
在衬底上形成遮光薄膜；
在所述遮光薄膜上形成第一掩膜层，所述第一掩膜层包括第一区和与所述第一区的两侧分别连接的第二区和第三区，所述第二区和所述第三区的厚度沿远离所述第一区的方向逐渐增加；
对覆盖有所述第一掩膜层的所述遮光薄膜进行刻蚀，使所述遮光薄膜的未被所述第一掩膜层覆盖的部分完全刻蚀掉，所述遮光薄膜的被所述第一掩膜层覆盖的部分被刻蚀成所述遮光层；
在所述遮光层的远离所述衬底一侧沉积缓冲薄膜并形成缓冲层；
在所述缓冲层的远离所述衬底一侧沉积半导体薄膜，采用构图工艺对所述半导体薄膜进行图案化处理并形成半导体薄膜图案，对所述半导体薄膜图案的配置为与所述源极和所述漏极连接的区域进行导体化处理并形成所述有源层。
14.如权利要求13所述的方法，其特征在于：所述第一区的厚度为a，0<a≤0.3um，所述第二区和所述第三区的最小厚度大于等于所述第一区的厚度，所述第二区和所述第三区的最大厚度为b，1um≤b≤1.5um。
15.如权利要求13所述的方法，其特征在于：所述遮光层的材料包括钼金属或者钼合金。
16.如权利要求13所述的方法，其特征在于：所述对覆盖有所述第一掩膜层的所述遮光薄膜进行刻蚀的过程中，所采用的刻蚀气体为六氟化硫和氧气的混合气体，所述第一掩膜层的灰化速度与所述遮光薄膜的灰化速度的比值大于等于1/3。
CN202111164535.9A 2021-09-30 2021-09-30 薄膜晶体管、显示基板及显示基板的制备方法 Active CN113889526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111164535.9A CN113889526B (zh) 2021-09-30 2021-09-30 薄膜晶体管、显示基板及显示基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111164535.9A CN113889526B (zh) 2021-09-30 2021-09-30 薄膜晶体管、显示基板及显示基板的制备方法

Publications (2)

Publication Number Publication Date
CN113889526A true CN113889526A (zh) 2022-01-04
CN113889526B CN113889526B (zh) 2024-04-26

Family

ID=79004980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111164535.9A Active CN113889526B (zh) 2021-09-30 2021-09-30 薄膜晶体管、显示基板及显示基板的制备方法

Country Status (1)

Country Link
CN (1) CN113889526B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332272A (zh) * 2022-10-14 2022-11-11 广州华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
WO2024093171A1 (zh) * 2022-10-31 2024-05-10 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069162A1 (en) * 2011-09-15 2013-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for active region design layout
US20140001561A1 (en) * 2012-06-27 2014-01-02 International Business Machines Corporation Cmos devices having strain source/drain regions and low contact resistance
CN103632937A (zh) * 2012-08-21 2014-03-12 意法半导体公司 具有倾斜源极/漏极的半导体器件和关联方法
US20160042109A1 (en) * 2014-08-07 2016-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Active region design layout
CN108807549A (zh) * 2018-06-01 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
US20190006521A1 (en) * 2017-06-30 2019-01-03 Lg Display Co., Ltd. Display Device and Method for Manufacturing the Same
CN111403489A (zh) * 2020-04-15 2020-07-10 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法
CN112259562A (zh) * 2020-10-28 2021-01-22 武汉华星光电技术有限公司 阵列基板、其制作方法及显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069162A1 (en) * 2011-09-15 2013-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for active region design layout
US20140001561A1 (en) * 2012-06-27 2014-01-02 International Business Machines Corporation Cmos devices having strain source/drain regions and low contact resistance
CN103632937A (zh) * 2012-08-21 2014-03-12 意法半导体公司 具有倾斜源极/漏极的半导体器件和关联方法
US20160042109A1 (en) * 2014-08-07 2016-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Active region design layout
US20190006521A1 (en) * 2017-06-30 2019-01-03 Lg Display Co., Ltd. Display Device and Method for Manufacturing the Same
CN109216374A (zh) * 2017-06-30 2019-01-15 乐金显示有限公司 显示装置及其制造方法
CN108807549A (zh) * 2018-06-01 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
CN111403489A (zh) * 2020-04-15 2020-07-10 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法
CN112259562A (zh) * 2020-10-28 2021-01-22 武汉华星光电技术有限公司 阵列基板、其制作方法及显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332272A (zh) * 2022-10-14 2022-11-11 广州华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN115332272B (zh) * 2022-10-14 2023-01-24 广州华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
WO2024093171A1 (zh) * 2022-10-31 2024-05-10 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置

Also Published As

Publication number Publication date
CN113889526B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
US11152443B2 (en) Display panel having a storage capacitor and method of fabricating same
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
KR101280827B1 (ko) 어레이 기판 및 이의 제조방법
US20210151540A1 (en) Display substrate and manufacturing method thereof, and display panel
US20240038787A1 (en) Thin film transistor, array substrate, display panel, and method for fabricating array substrate
CN106992185B (zh) 薄膜晶体管基板、包括其的显示器及其制造方法
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US10192993B2 (en) Thin film transfer, manufacturing method thereof, array substrate and manufacturing method thereof
CN113889526B (zh) 薄膜晶体管、显示基板及显示基板的制备方法
CN104576682A (zh) 一种有机发光显示装置及其制备方法
KR101406889B1 (ko) 박막트랜지스터 및 그의 제조 방법
US20240099057A1 (en) Light-emitting panel and preparation method therefor, and light-emitting apparatus
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109148535B (zh) 阵列基板及其制造方法、显示面板
KR20180085850A (ko) 트랜지스터 표시판 및 그 제조 방법
US12004380B2 (en) Organic light-emitting diode display device and manufacturing method thereof
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
CN112736092B (zh) 阵列基板及其制备方法、显示面板
KR101257928B1 (ko) 박막 트랜지스터 및 그 제조방법
CN114335015A (zh) 显示装置及显示装置的制备方法
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
KR20120053770A (ko) 박막트랜지스터 어레이기판 제조방법
CN115360141B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法
CN113488485B (zh) 阵列基板、阵列基板的制作方法及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant