CN111403489A - 薄膜晶体管、显示基板及其制作方法 - Google Patents

薄膜晶体管、显示基板及其制作方法 Download PDF

Info

Publication number
CN111403489A
CN111403489A CN202010295387.3A CN202010295387A CN111403489A CN 111403489 A CN111403489 A CN 111403489A CN 202010295387 A CN202010295387 A CN 202010295387A CN 111403489 A CN111403489 A CN 111403489A
Authority
CN
China
Prior art keywords
substrate
thin film
film transistor
active layer
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010295387.3A
Other languages
English (en)
Other versions
CN111403489B (zh
Inventor
黄勇潮
程磊磊
刘军
王庆贺
何敏
王超
成军
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010295387.3A priority Critical patent/CN111403489B/zh
Publication of CN111403489A publication Critical patent/CN111403489A/zh
Application granted granted Critical
Publication of CN111403489B publication Critical patent/CN111403489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

本公开实施例公开了一种薄膜晶体管、显示基板及其制作方法，涉及显示技术领域，用于防止薄膜晶体管的沟道区导体化，以提升其电学性能的稳定性，从而保证显示装置的显示效果。所述薄膜晶体管包括有源层。有源层包括沟道区、以及分别位于沟道区的两侧的源极区和漏极区。其中，源极区和漏极区均沿远离衬底的方向凸起设置。本公开实施例提供的薄膜晶体管、显示基板及其制作方法用于金属氧化物薄膜晶体管。

Description

薄膜晶体管、显示基板及其制作方法
技术领域
本公开涉及显示技术领域，尤其涉及一种薄膜晶体管、显示基板及其制作方法。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)作为一种常用电子器件，广泛应用于薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，简称TFT-LCD)、机发光二极管(Organic Light-Emitting Diode，简称OLED)显示面板以及集成电路(Integrated Circuit，简称IC)等领域。薄膜晶体管包括非晶硅(a-Si)薄膜晶体管、多晶硅(Low Temperature Ploy Silicon，简称LTPS)薄膜晶体管和金属氧化物薄膜晶体管等。
发明内容
本公开实施例的目的在于提供一种薄膜晶体管、显示基板及其制作方法，用于防止薄膜晶体管的沟道区导体化，以提升其电学性能的稳定性，进而保证显示装置的显示效果。
为达到上述目的，本公开一些实施例提供了如下技术方案：
一方面，提供了一种薄膜晶体管。该薄膜晶体管包括有源层。有源层包括沟道区、以及分别位于沟道区的两侧的源极区和漏极区。其中，源极区和漏极区均沿远离衬底的方向凸起设置。
与相关技术中源极区、漏极区和沟道区的远离衬底的表面位于同一水平面相比，本公开实施例的薄膜晶体管中，有源层的源极区和漏极区沿远离衬底的方向凸起设置，可以在对源极区和漏极区进行等离子体轰击时，使得等离子体的出射束优先轰击至源极区和漏极区的顶部，从而确保源极区和漏极区的凸起的顶部及凸起的中部能够较多的承受等离子体的轰击力，具备较好的导体化效果。并且，在等离子体的出射束与源极区和漏极区的凸起顶部的碰撞作用下，源极区和漏极区的凸起的底部，也即其靠近沟道区且与沟道区相连的部分承受较小的等离子体的轰击力，或无等离子体的轰击力作用。这样能够有效防止有源层的沟道区因被等离子体轰击而出现导体化的情况，也即防止沟道区变窄，从而确保薄膜晶体管的电学性能稳定，进而保证显示装置的显示效果。
此外，容易理解地是，由于有源层的源极区和漏极区沿远离衬底的方向凸出设置，使得源极区的靠近沟道区的交界线的部分以及漏极区的靠近其与沟道区的交界线的部分具有坡度，因此，在沟道区的远离衬底的表面上形成绝缘层(例如栅绝缘层)时，可以利用绝缘层在覆盖沟道区的同时局部覆盖源极区和漏极区中靠近沟道区的坡度部分，然后再对源极区和漏极区进行等离子体轰击。这样能够利用绝缘层进一步有效地保护有源层的沟道区不被导体化。
在一些实施例中，所述凸起的纵截面的形状包括弧形或梯形。
在一些实施例中，沿垂直于衬底的方向，所述凸起的远离衬底的表面与沟道区的远离衬底的表面之间的最大距离小于或等于第一阈值。
在一些实施例中，薄膜晶体管还包括沿远离有源层的方向依次层叠设置的栅绝缘层、栅极、层间绝缘层，以及设置于层间绝缘层的远离有源层的表面上的源极和漏极。有源层的沟道区在衬底上的正投影位于栅绝缘层在衬底上的正投影内。源极与有源层的源极区电连接。漏极与有源层的漏极区电连接。
另一方面，提供了一种显示基板。该显示基板包括衬底以及设置于衬底上的多个如上述实施例所述的薄膜晶体管。
在一些实施例中，显示基板还包括分别设置于衬底与每个薄膜晶体管之间的第一凸起和第二凸起。第一凸起在衬底上的正投影位于薄膜晶体管的源极区在衬底上的正投影内。第二凸起在衬底上的正投影位于薄膜晶体管的漏极区在衬底上的正投影内。
在一些实施例中，第一凸起和第二凸起同层设置。
在一些实施例中，第一凸起和第二凸起的材料包括吸光材料。
在一些实施例中，显示基板还包括设置于第一凸起和第二凸起的靠近衬底的一侧的遮光图案。薄膜晶体管在衬底上的正投影位于遮光图案在衬底上的正投影内。本公开实施例中的显示基板多能达到的有益效果与上述实施例中的薄膜晶体管所能达到的有益效果相同，此处不再赘述。
再一方面，提供了一种显示基板的制作方法，应用于制作如上述一些实施例所述的显示基板。该制作方法包括如下步骤。提供一衬底，在衬底的一侧分别制作多个第一凸起和多个第二凸起。在第一凸起和第二凸起的远离衬底的一侧形成有源层图案；其中，有源层图案包括多个有源层。有源层的源极区在衬底上的正投影覆盖一个第一凸起在衬底上的正投影。有源层的漏极区在衬底上的正投影覆盖一个第二凸起在衬底上的正投影。在有源层的沟道区的远离衬底的表面上形成绝缘层。对有源层的源极区和漏极区分别进行等离子体轰击，使其导体化。
本公开实施例提供的显示基板的制作方法所能达到的有益效果与上述一些实施例中的显示基板所能达到的有益效果相同，此处不再赘述。
附图说明
此处所说明的附图用来提供对本公开一些实施例的进一步理解，构成本公开实施例的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开一些实施例提供的一种薄膜晶体管的结构示意图；
图2为本公开一些实施例提供的另一种薄膜晶体管的结构示意图；
图3为本公开一些实施例提供的再一种薄膜晶体管的结构示意图；
图4为本公开一些实施例提供的又一种薄膜晶体管的结构示意图；
图5为本公开一些实施例提供的又一种薄膜晶体管的结构示意图；
图6为本公开一些实施例提供的又一种薄膜晶体管的结构示意图；
图7为本公开一些实施例提供的一种显示基板的俯视图；
图8为图7所示的一种显示基板的沿O-O’方向的局部剖面图；
图9为本公开一些实施例提供的一种显示基板的制作方法的流程示意图；
图10为本公开一些实施例提供的一种显示基板的制作流程图。
具体实施方式
为便于理解，下面结合说明书附图，对本公开一些实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开的一些实施例，本领域技术人员所能获得的所有其他实施例，均属于本公开保护的范围。
金属氧化物薄膜晶体管具有电子迁移率高(1～100cm2/Vs)、制备温度低(<400℃，远低于玻璃的熔点)、成本低(只需要普通的溅射工艺即可完成)以及持续工作稳定性好的优点，是薄膜晶体管领域的研究热点。金属氧化物薄膜晶体管中的有源层采用金属氧化物半导体材料制作形成。在金属氧化物薄膜晶体管的制作过程中，通常需要通过等离子体(Plasma)轰击工艺对有源层的源极区和漏极区进行处理，使其导体化，以降低源极与源极区之间、漏极与漏极区之间的接触电阻，从而提升薄膜晶体管的电学性能，进而能够提升薄膜晶体管所在显示面板的显示效果。
此处，等离子体轰击工艺的原理是：利用等离子体的轰击力打断金属氧化物半导体材料中的金属-O键，从而使金属氧化物半导体材料失氧，实现其导体化。
然而，在上述导体化的过程中，金属氧化物薄膜晶体管的源极区和漏极区分别位于沟道区的两侧，使得沟道区容易因等离子体轰击的波及而出现部分区域导体化的现象，也即使得沟道区变窄，从而导致金属氧化物薄膜晶体管的阈值电压发生漂移，电学性能变差。
请参阅图1～图4，本公开一些实施例提供了一种薄膜晶体管。该薄膜晶体管包括有源层1。该有源层1包括沟道区102、以及分别位于沟道区102的两侧的源极区101和漏极区103。源极区101和漏极区103均沿远离衬底7的方向凸起设置。
此处，有源层1的沟道区102、源极区101和漏极区103分别为有源层1中的不同部分。沟道区102沿平行于衬底7的方向平整设置。源极区101和漏极区103分别从沟道区102的两侧与沟道区102平滑连接。
源极区101和漏极区103沿远离衬底7的方向凸起设置，是指源极区101和漏极区103各自至衬底7的最大距离(例如源极区101和漏极区103的凸起顶部至衬底7的距离)大于沟道区102至衬底7的距离。
源极区101和漏极区103的凸起形状可以根据实际情况选择确定，本公开实施例对此不做限定。以下凸起的纵截面是指其与衬底7垂直的截面。
在一些示例中，源极区101和漏极区103的凸起的纵截面的形状为弧形。
可选的，如图1所示，源极区101和漏极区103的靠近衬底7的表面与沟道区102的靠近衬底7的表面平齐，源极区101和漏极区103的远离衬底7的表面为弧面，且弧面的曲率中心位于其靠近衬底7的一侧。
可选的，如图3所示，源极区101的靠近衬底7的表面及其远离衬底7的表面均为弧面，漏极区103的靠近衬底7的表面及其远离衬底7的表面均为弧面。例如，源极区101与衬底7之间设有呈弧形的第一凸起801，第一凸起801在衬底7上的正投影位于源极区101在衬底7上的正投影内，这样源极区101可以形成在第一凸起801的远离衬底7的一侧，使得源极区101的形状跟随第一凸起801的形状。同理，漏极区103与衬底7之间设有呈弧形的第二凸起802，第二凸起802在衬底7上的正投影位于漏极区103在衬底7上的正投影内，这样漏极区103可以形成在第二凸起802的远离衬底7的一侧，使得漏极区103的形状跟随第二凸起802的形状。如此，源极区101、沟道区102和漏极区103的膜层厚度可以保持一致，也即有源层1可以通过等厚膜层沉积工艺制作形成，方便制作。
在另一些示例中，源极区101和漏极区103的凸起的纵截面的形状为梯形。
可选的，如图2所示，源极区101和漏极区103的靠近衬底7的表面与沟道区102的靠近衬底7的表面平齐。源极区101和漏极区103的远离衬底7的表面的纵切形状为梯形，该表面包括顶面以及与顶面倾斜设置的侧面，其中一个侧面与沟道区102的远离衬底7的表面平滑连接，顶面位于该侧面的远离衬底7的一侧。
可选的，如图4所示，源极区101的靠近衬底7的表面及其远离衬底7的表面的纵切形状均为梯形，漏极区103的靠近衬底7的表面及其远离衬底7的表面的纵切形状均为梯形表面。例如，源极区101与衬底7之间设有采用梯形结构的第一凸起801，第一凸起801在衬底7上的正投影位于源极区101在衬底7上的正投影内，这样源极区101可以形成在第一凸起801的远离衬底7的一侧，使得源极区101的形状跟随第一凸起801的形状。同理，漏极区103与衬底7之间设有采用梯形结构的第二凸起802，第二凸起802在衬底7上的正投影位于漏极区103在衬底7上的正投影内，这样漏极区103可以形成在第二凸起802的远离衬底7的一侧，使得漏极区103的形状跟随第二凸起802的形状。如此，源极区101、沟道区102和漏极区103的膜层厚度可以保持一致，也即有源层1可以通过等厚膜层沉积工艺制作形成，方便制作。
此外，上述第一凸起801和第二凸起802的结构相同，二者可以采用相同的有机材料制作形成。
与相关技术中源极区101、漏极区103和沟道区102的远离衬底7的表面位于同一水平面相比，本公开实施例的薄膜晶体管中，有源层1的源极区101和漏极区103沿远离衬底7的方向凸起设置，可以在对源极区101和漏极区103进行等离子体轰击时，使得等离子体的出射束优先轰击至源极区101和漏极区103的顶部，从而确保源极区101和漏极区103的凸起的顶部及凸起的中部能够较多的承受等离子体的轰击力，具备较好的导体化效果。并且，在等离子体的出射束与源极区101和漏极区103的凸起顶部的碰撞作用下，源极区101和漏极区103的凸起的底部，也即其靠近沟道区102且与沟道区102相连的部分承受较小的等离子体的轰击力，或无等离子体的轰击力作用。这样能够有效防止有源层1的沟道区102因被等离子体轰击而出现导体化的情况，也即防止沟道区102变窄，从而确保薄膜晶体管的电学性能稳定，进而保证显示装置的显示效果。
此外，容易理解地是，由于有源层1的源极区101和漏极区103沿远离衬底7的方向凸出设置，使得源极区101的靠近沟道区102的交界线的部分以及漏极区103的靠近其与沟道区102的交界线的部分具有坡度，因此，在沟道区102的远离衬底7的表面上形成绝缘层(例如栅绝缘层4)时，可以利用绝缘层在覆盖沟道区102的同时局部覆盖源极区101和漏极区103中靠近沟道区102的坡度部分，然后再对源极区101和漏极区103进行等离子体轰击。这样能够利用绝缘层有效保护有源层1的沟道区102不被导体化。
需要说明的是，源极区101和漏极区103的凸起的尺寸可以根据实际情况选择确定，本公开实施例对此不做限定。
示例的，沿垂直于衬底7的方向，源极区101和漏极区103的凸起的远离衬底7的表面与沟道区102的远离衬底7的表面之间的最大距离小于或等于第一阈值。第一阈值可以根据实际需求选择设置，例如为1μm。如此，能够保证有源层1的源极区101和漏极区103的凸起顶部与沟道区102之间具有较小的段差，源极区101和漏极区103二者与沟道区102之间的连接坡度较为平缓，从而利于保证后续形成于有源层1的表面上的膜层(例如绝缘层或源漏电极层等)具有良好的连续性，进而保证薄膜晶体管的电学性能良好。
本公开实施例中的薄膜晶体管的有源层1材料为能够通过等离子体轰击实现导体化的半导体材料。
在一些实施例中，有源层1的材料为金属氧化物半导体。
示例地，有源层1的材料可以为包含铟、镓、锌、锡等元素中一种或多种的氧化物，例如可以为氧化锌、氧化铟锌、氧化铟锡、氧化铟镓、氧化锌锡、氧化铟镓锡或氧化铟镓锌等。
薄膜晶体管的有源层1中源极区101和漏极区103的导体化工艺，与薄膜晶体管的结构相关，例如与栅极5和有源层1的之间的相对位置有关。根据薄膜晶体管中栅极5与有源层1的相对位置不同，薄膜晶体管可以分为为顶栅型薄膜晶体管或底栅型薄膜晶体管。
在一些实施例中，薄膜晶体管为顶栅型薄膜晶体管。请继续参阅图1～图4，薄膜晶体管还包括：沿远离有源层1的方向依次层叠设置的栅绝缘层4、栅极5、层间绝缘层6，以及设置于层间绝缘层6的远离有源层1的表面上的源极2和漏极3。有源层1的沟道区102在衬底7上的正投影位于栅绝缘层4在衬底7上的正投影内。源极2穿过层间绝缘层6中的对应过孔与有源层1的源极区101电连接。漏极3穿过层间绝缘层6中的对应过孔与有源层1的漏极区103电连接。
此处，有源层1的沟道区102在衬底7上的正投影位于栅绝缘层4在衬底7上的正投影内，也就是，栅绝缘层4能够完全覆盖沟道区102、源极区101与沟道区102的交界线以及漏极区103与沟道区102的交界线。这样，在对源极区101和漏极区103进行导体化时，已形成的栅绝缘层4能够有效阻挡等离子体对沟道区102的轰击，也就能够有效的防止沟道区102发生导体化。
在另一些实施例中，薄膜晶体管为底栅型薄膜晶体管。请参阅图5～图6，薄膜晶体管还包括：栅极5、栅绝缘层4、层间绝缘层6、源极2和漏极3。栅极5和栅绝缘层4层叠设置于衬底7和有源层1之间。层间绝缘层6设置于有源层1的远离衬底7的表面上。源极2和漏极3分别设置于层间绝缘层6的远离有源层1的表面上。源极2穿过层间绝缘层6中的对应过孔与有源层1的源极区101电连接。漏极3穿过层间绝缘层6中的对应过孔与有源层1的漏极区103电连接。
此处，层间绝缘层6能够完全覆盖沟道区102、源极区101与沟道区102的交界线以及漏极区103与沟道区102的交界线。这样，在对源极区101和漏极区103进行导体化时，已形成的层间绝缘层6能够有效阻挡等离子体对沟道区102的轰击，也就能够有效的防止沟道区102发生导体化。
此外，如图6所示，在衬底7上设有第一凸起801和第二凸起802的情况下，栅极5在衬底7上的正投影位于第一凸起801和第二凸起802在衬底7上的正投影外，栅绝缘层4覆盖第一凸起801和第二凸起802，且栅绝缘层4的覆盖第一凸起801和第二凸起802的部分的形状也呈凸起状。有源层1形成在栅绝缘层4的远离衬底7的表面上。
本公开实施例还提供了一种显示基板。该显示基板包括衬底7以及设置于衬底7上的多个如上述实施例所述的薄膜晶体管。
此处，显示基板可以为液晶显示(Liquid Crystal Display，简称LCD)阵列基板、机发光二极管(Organic Light-Emitting Diode，简称OLED)显示基板、有源矩阵量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)显示基板或发光二极管(Light Emitting Diodes，简称LED)显示基板等。
上述衬底7的类型包括多种，可以根据实际需要选择设置，本公开实施例对此不做限定。示例地，衬底7包括刚性衬底，例如玻璃衬底。示例的，衬底7包括柔性衬底，例如PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底、PEN(Polyethylenenaphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底或PI(Polyimide，聚酰亚胺)衬底。
上述显示基板中的薄膜晶体管可以应用于像素电路，以驱动发光器件进行发光显示；也可以应用于显示基板中的各栅极驱动电路，以控制各像素电路；还可以应用于其他任何包括薄膜晶体管的功能电路。
在一些实施例中，请参阅图8，显示基板还包括分别设置于衬底7与每个薄膜晶体管之间的第一凸起801和第二凸起802，其中，第一凸起801在衬底7上的正投影位于薄膜晶体管的源极区101在衬底7上的正投影内，第二凸起802在衬底7上的正投影位于薄膜晶体管的漏极区103在衬底7上的正投影内。
第一凸起801和第二凸起802的形状可以根据实际需求选择设置，例如为弧形或梯形。薄膜晶体管的有源层1中源极区101的凸起形状可以跟随第一凸起801的形状制作形成，漏极区103的凸起形状可以跟随第二凸起802的形状制作形成。
第一凸起801和第二凸起802在衬底7上的制作工艺可以根据实际需求选择设置，例如，第一凸起801和第二凸起802同层设置。也即，第一凸起801和第二凸起802采用相同的材料在一次构图工艺中制作完成。所述构图工艺包括光刻工艺，或包括光刻工艺以及刻蚀步骤在内的工艺。所述光刻工艺是指包括成膜(例如化学气相淀积成膜，Chemical VaporDeposition，简称CVD)、曝光、显影等工艺过程且利用光刻胶、掩模板、曝光机等形成图形的工艺。
可选的，第一凸起801和第二凸起802采用的材料为无机材料(例如二氧化硅或氮化硅等)或有机材料(例如有机树脂等)，具体根据实际需要选择确定，本公开实施例对此不做限定。
第一凸起801和第二凸起802在显示基板中的设置位置可以根据实际需求选择设置，例如直接形成在衬底7的表面，或形成在某一薄膜的靠近有源层1的表面。
示例的，第一凸起801和第二凸起802直接形成在衬底7的表面。显示基板还包括设置于第一凸起801和第二凸起802的远离衬底7一侧的缓冲层10。缓冲层10采用无机材料制作形成。缓冲层10覆盖第一凸起801和第二凸起802的部分的形状跟随对应的第一凸起801和第二凸起802的形状。薄膜晶体管的有源层1形成在缓冲层10的远离衬底7的表面上。缓冲层10能够在显示基板受压时缓冲应力，以对显示基板中的电子器件(例如薄膜晶体管)进行保护。
示例的，显示基板中衬底7的远离薄膜晶体管的表面为显示面，也即衬底7的远离薄膜晶体管的表面朝向用户，可供用户观看显示图像。请继续参阅图8，显示基板还包括设置于第一凸起801和第二凸起802的靠近衬底7的一侧的遮光图案9。第一凸起801和第二凸起802形成在遮光图案9的远离衬底7的表面上。薄膜晶体管在衬底7上的正投影位于遮光图案9在衬底7上的正投影内。
遮光图案9能够遮挡外界环境光，以避免外界环境光照射至薄膜晶体管的有源层1，而导致薄膜晶体管的阈值电压因光线照射发生漂移。从而有效保证了薄膜晶体管的电学性能，可以确保显示装置的显示效果。
此处，遮光图案9的材料可以根据实际需求选择设置。示例的，遮光图案9的材料为遮光浓度(Optical Density，简称OD)值在4.0～4.5范围内(包括4.0和4.5)的金属材料(例如钼或氧化钼)、或黑矩阵(Black Matrix，简称BM)材料(例如黑色树脂)等。
相应的，第一凸起801和第二凸起802的材料可以选择吸光材料。示例地，第一凸起801和第二凸起802的材料为OD值在4.0～4.5范围内(包括4.0和4.5)的光学材料，例如黑色无机材料或黑色有机材料等。这样，第一凸起801和第二凸起802还能够辅助遮光图案9，进一步防止外界环境光照射至薄膜晶体管，从而更有效地保证薄膜晶体管的电学稳定性以及显示装置的显示效果。
值得一提地是，在一些实施例中，请继续参阅图8，遮光图案9的材料为金属材料。至少一个薄膜晶体管中的源极2或漏极3(通常为源极2)与遮光图案9电连接，能够利用源极2或漏极3及时导走遮光图案9上累积的感应电荷，以避免其对薄膜晶体管的阈值电压产生影响，也即便于保证薄膜晶体管阈值电压的稳定性。
本公开实施例中的显示基板所能达到的有益效果与上述实施例中的薄膜晶体管所能达到的有益效果相同，此处不再赘述。
为了更加清楚地说明上述显示基板的结构，本公开下述一些实施例将以底发光的OLED显示基板为例进行整体性说明。
在本实施例中薄膜晶体管为上述一些实施例所述的顶栅型薄膜晶体管，且应用于OLED显示基板中的像素电路。
请参阅图7，显示基板具有显示区AA和位于显示区AA的至少一侧的非显示区BB。显示基板包括呈阵列状分布于显示区AA内的多个像素PX。每个像素PX包括一个像素电路。像素电路中的薄膜晶体管为如上述一些实施例所述的顶栅型薄膜晶体管。
需要说明地是，每个像素PX包括发光区和非发光区。发光区是指对应像素PX中的OLED的有效发光区域。非发光区是指对应像素PX中设置像素电路等且位于发光区以外的区域。
请参阅图8，显示基板包括：衬底7、遮光图案9、多个第一凸起801、多个第二凸起802和缓冲层10。遮光图案9形成在衬底7的表面上。第一凸起801和第二凸起802分别形成在遮光图案9的远离衬底7的表面，且第一凸起801和第二凸起802一一对应。一个第一凸起801和一个第二凸起802对应一个薄膜晶体管。第一凸起801和第二凸起802采用吸光材料制作形成。缓冲层10形成在第一凸起801和第二凸起802的远离衬底7的表面上。缓冲层10的覆盖第一凸起801和第二凸起802的部分的形状跟随对应第一凸起801和第二凸起802的形状。
请继续参阅图8，显示基板中的薄膜晶体管形成在有源层1的远离衬底7的表面上。薄膜晶体管中的有源层1、栅绝缘层4、栅极5和层间绝缘层6，沿远离衬底7的方向，依次层叠设置于缓冲层10的远离衬底7的表面上。薄膜晶体管中的源极2和漏极3分别形成在层间绝缘层6的远离衬底7的表面上，源极2穿过层间绝缘层6中的过孔与有源层1的源极区101电连接，漏极3穿过层间绝缘层6中的过孔与有源层1的漏极区103电连接。有源层1的源极区101对应位于第一凸起801的远离衬底7的一侧，漏极区103对应位于第二凸起802的远离衬底7的一侧。有源层1的源极区101和漏极区103均沿远离衬底7的方向凸起设置。栅绝缘层4覆盖有源层1的沟道区102。遮光图案9为金属图案，薄膜晶体管中的源极2还与遮光图案9电连接。
请继续参阅图8，显示基板还包括沿远离衬底7的方向依次层叠设置的钝化层11、平坦层13和像素界定层15，其中，钝化层11形成在源极2和漏极3的远离衬底7的表面上。像素界定层15具有与像素PX一一对应的多个像素开口。显示基板还包括设置于每个像素开口内的发光器件，例如OLED。发光器件与像素电路电连接，能够在像素电路的驱动下发光。
示例的，OLED为白光OLED。该OLED包括相对设置的阳极14和阴极17，以及位于阳极14和阴极17之间的发光层16。阳极14位于发光层16的靠近衬底7的一侧，并与像素电路中一个薄膜晶体管的漏极3电连接。发光层16配置为在阳极14和阴极17的电压的控制下出射白色光。
在OLED为底发射型的情况下，OLED中发光层16的出射光从阳极14一侧射出。阳极14为透光电极，例如ITO电极。相应的，显示基板还包括设置于平坦层13和像素界定层15之间的彩膜图案12。彩膜图案12位于每个像素PX内的部分位于相同像素PX内OLED的出光区域，使得OLED出射的白色光在经过彩膜图案12的滤色处理后，能够以彩色光射出，以实现彩色显示。在显示基板采用RGB色彩显示模式的情况下，彩膜图案12位于每个像素PX内的部分包括红色子膜12(R)、绿色子膜12(G)和蓝色子膜12(B)。
本公开实施例还提供了一种显示基板的制作方法，用于制作如上述一些实施例所述的显示基板。请参阅图9，该制作方法包括S100～S400。
S100，提供一衬底7，在衬底7的一侧分别制作多个第一凸起801和多个第二凸起802。
此处，第一凸起801和第二凸起802一一对应，且每个第一凸起801和对应的第二凸起802之间具有间隔。每个第一凸起801对应一个待形成的薄膜晶体管中有源层1的源极区101。每个第二凸起802对应一个待形成的薄膜晶体管中有源层1的漏极区103。
第一凸起801和第二凸起802形成在衬底7位于显示区AA内的部分上，或者形成在衬底7位于非显示区BB内的部分上，均可。具体根据实际需要选择确定。示例地，待形成的薄膜晶体管用于像素电路，对应的第一凸起801和第二凸起802形成在衬底7的位于显示区AA内的部分上。示例地，待形成的薄膜晶体管用于栅极驱动电路，对应的第一凸起801和第二凸起802形成在衬底7的位于非显示区BB内的部分上。
S200，在第一凸起801和第二凸起802的远离衬底7的一侧形成有源层图案。
此处，有源层图案包括多个有源层1。有源层1的源极区101在衬底7上的正投影覆盖一个第一凸起801在衬底7上的正投影。有源层1的漏极区103在衬底7上的正投影覆盖一个第二凸起802在衬底7上的正投影。
容易理解地是，一个有源层1对应一个待形成的薄膜晶体管。
在已形成的第一凸起801和第二凸起802的基础上，形成的对应有源层1的源极区101和漏极区103相对于沟道区102沿远离衬底7的方向凸起。并且，源极区101靠近其与沟道区102的交界线的一侧以及漏极区103靠近其与沟道区102的交界线的一侧具有坡度。
S300，在有源层1的沟道区102的远离衬底7的表面上形成绝缘层。
此处，绝缘层可以为有源层1对应的薄膜晶体管中的栅绝缘层4，也可以为显示基板中的其他绝缘膜层，具体根据实际情况选择确定。
示例地，薄膜晶体管为顶栅型薄膜晶体管，则绝缘层为该顶栅型薄膜晶体管中的栅绝缘层4。示例地，薄膜晶体管为底栅型薄膜晶体管，则绝缘层为该底栅型薄膜晶体管中的层间绝缘层6。
上述绝缘层覆盖对应有源层1的沟道区102，能够有源层1的沟道区102进行绝缘保护。此外，由于源极区101靠近其与沟道区102的交界线的一侧以及漏极区103靠近其与沟道区102的交界线的一侧具有坡度，因此绝缘层也能相应覆盖沟道区102与源极区101之间的交界线，以及沟道区102与漏极区103之间的交界线。
S400，对有源层1的源极区101和漏极区103分别进行等离子体轰击，使其导体化。
此处，等离子体可以为氦气等离子体(He plasma)、氨气等离子体(NH3 plasma)或氢气等离子体(H2 plasma)等。
容易理解地是，在已形成的上述绝缘层的保护下，等离子体无法轰击到有源层1的沟道区102。这样，也就能够有效避免沟道区102因受等离子体轰击而发生导体化，从而保证制作形成的薄膜晶体管具有稳定的阈值电压，也即具有稳定的电学性能。
为了更清楚的说明本公开实施例中的显示基板的制作方法，下面以如图8所示的底发射型的OLED显示基板(其中的薄膜晶体管为顶栅型金属氧化物薄膜晶体管)为例进行详细说明。
请参阅图10，本实施例中底发射型的OLED显示基板的制作方法包括ST100～ST1000。
ST100，提供一衬底7，例如图10中(a)所示。
ST200，在衬底7的一侧表面形成遮光图案9，例如图10中(b)所示。
ST300，在遮光图案9的远离衬底7的表面形成多个第一凸起801和多个第二凸起802，例如图10中(c)所示。
ST400，在多个第一凸起801和多个第二凸起802的远离衬底7的一侧形成缓冲层10，例如图10中(d)所示。
示例地，缓冲层10的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)或有机材料中的一种或几种的组合。缓冲层10采用膜层沉积工艺制作，能够跟随第一凸起801和第二凸起802的形状在对应位置上呈凸起状。
ST500，在缓冲层10的远离衬底7的一侧的表面形成有源层图案。
示例地，采用沉积、曝光和刻蚀等工艺形成有源层图案，例如图10中(e)所示。
有源层图案的材料可以为包含铟、镓、锌、锡等元素中一种或多种的氧化物，例如可以为氧化锌、氧化铟锌、氧化铟锡、氧化铟镓、氧化锌锡、氧化铟镓锡或氧化铟镓锌等，具体根据实际需要选择确定，本公开实施例对此不做限定。
有源层图案包括多个有源层1。有源层1采用膜层沉积工艺制作，每个有源层1的源极区101能够跟随对应第一凸起801的形状呈凸起状，每个有源层1的漏极区103能够跟随对应第二凸起802的形状呈凸起状。
ST600，在有源层1的沟道区102的远离衬底7的表面上依次形成栅绝缘层4和栅极5，例如图10中(f)。
栅绝缘层4的材料包括硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)或有机材料中的一种或几种的组合。栅极5的材料可以为钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层。
栅绝缘层4和栅极5可以通过一次构图工艺制作形成。并且，栅绝缘层4覆盖对应有源层1的沟道区102。
ST700，对有源层1的源极区101和漏极区103分别进行等离子体轰击。
ST800，在栅极5的远离衬底7的一侧形成层间绝缘层6，并在层间绝缘层6与源极区101、漏极区103以及遮光图案9对应的部分开设过孔，如图10中(g)所示。
层间绝缘层6的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)或有机材料中的一种或几种的组合。
ST900，在层间绝缘层6的远离衬底7的表面上形成源极2和漏极3，使得源极2穿过层间绝缘层6中的对应过孔与有源层1的源极区101电连接，漏极3穿过层间绝缘层6中的对应过孔与有源层1的漏极区103电连接，如图10中(h)所示。此外，源极2还可以穿过层间绝缘层6和缓冲层10中的对应过孔与遮光图案9电连接。
源极2或漏极3的材料可以为钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层。
ST1000，在源极2和漏极3的远离衬底7的表面上依次层叠形成钝化层11、彩膜图案12、平坦层13、阳极图案、像素界定层15、发光层图案和阴极层，例如图10中(i)所示。
阳极图案包括与像素PX一一对应的多个阳极14。每个阳极14与像素电路中一个薄膜晶体管的漏极3电连接。发光层图案包括与阳极14一一对应的多个发光层16。像素界定层15具有与像素PX一一对应的多个像素开口，每个发光层16形成在对应的像素开口内。
本公开实施例提供的显示基板的制作方法所能达到的有益效果与上述一些实施例中的显示基板所能达到的有益效果相同，此处不再赘述。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括有源层；所述有源层包括沟道区、以及分别位于所述沟道区的两侧的源极区和漏极区；其中，
所述源极区和所述漏极区均沿远离衬底的方向凸起设置。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述凸起的纵截面的形状包括弧形或梯形。
3.根据权利要求1所述的薄膜晶体管，其特征在于，沿垂直于所述衬底的方向，所述凸起的远离所述衬底的表面与所述沟道区的远离所述衬底的表面之间的最大距离小于或等于第一阈值。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：沿远离所述有源层的方向依次层叠设置的栅绝缘层、栅极、层间绝缘层，以及设置于所述层间绝缘层的远离所述有源层的表面上的源极和漏极；其中，
所述有源层的沟道区在所述衬底上的正投影位于所述栅绝缘层在所述衬底上的正投影内；
所述源极与所述有源层的源极区电连接；
所述漏极与所述有源层的漏极区电连接。
5.一种显示基板，其特征在于，包括衬底以及设置于所述衬底上的多个如权利要求1～4任一项所述的薄膜晶体管。
6.根据权利要求5所述的显示基板，其特征在于，所述显示基板还包括分别设置于所述衬底与每个所述薄膜晶体管之间的第一凸起和第二凸起；其中，
所述第一凸起在所述衬底上的正投影位于所述薄膜晶体管的源极区在所述衬底上的正投影内；
所述第二凸起在所述衬底上的正投影位于所述薄膜晶体管的漏极区在所述衬底上的正投影内。
7.根据权利要求6所述的显示基板，其特征在于，
所述第一凸起和所述第二凸起同层设置。
8.根据权利要求6所述的显示基板，其特征在于，
所述第一凸起和所述第二凸起的材料包括吸光材料。
9.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括：设置于所述第一凸起和所述第二凸起的靠近所述衬底的一侧的遮光图案；
所述薄膜晶体管在所述衬底上的正投影位于所述遮光图案在所述衬底上的正投影内。
10.一种显示基板的制作方法，用于制作如权利要求6～9任一项所述的显示基板；其特征在于，所述制作方法包括：
提供一衬底，在所述衬底的一侧分别制作多个第一凸起和多个第二凸起；
在所述第一凸起和所述第二凸起的远离所述衬底的一侧形成有源层图案；其中，所述有源层图案包括多个所述有源层；所述有源层的源极区在所述衬底上的正投影覆盖一个所述第一凸起在所述衬底上的正投影，所述有源层的漏极区在所述衬底上的正投影覆盖一个所述第二凸起在所述衬底上的正投影；
在所述有源层的沟道区的远离所述衬底的表面上形成绝缘层；
对所述有源层的源极区和漏极区分别进行等离子体轰击，使其导体化。
CN202010295387.3A 2020-04-15 2020-04-15 薄膜晶体管、显示基板及其制作方法 Active CN111403489B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010295387.3A CN111403489B (zh) 2020-04-15 2020-04-15 薄膜晶体管、显示基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010295387.3A CN111403489B (zh) 2020-04-15 2020-04-15 薄膜晶体管、显示基板及其制作方法

Publications (2)

Publication Number Publication Date
CN111403489A true CN111403489A (zh) 2020-07-10
CN111403489B CN111403489B (zh) 2023-06-27

Family

ID=71413832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010295387.3A Active CN111403489B (zh) 2020-04-15 2020-04-15 薄膜晶体管、显示基板及其制作方法

Country Status (1)

Country Link
CN (1) CN111403489B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786453A (zh) * 2021-01-18 2021-05-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法和显示装置及其制作方法
CN113629077A (zh) * 2021-08-11 2021-11-09 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN113889526A (zh) * 2021-09-30 2022-01-04 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及显示基板的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698882A (en) * 1993-12-28 1997-12-16 Samsung Electronics Co., Ltd. LDD Polysilicon thin-film transistor
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
KR20050052765A (ko) * 2003-12-01 2005-06-07 삼성전자주식회사 박막 트랜지스터 표시판
US20090117693A1 (en) * 2007-11-07 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107369693A (zh) * 2017-08-04 2017-11-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108807549A (zh) * 2018-06-01 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698882A (en) * 1993-12-28 1997-12-16 Samsung Electronics Co., Ltd. LDD Polysilicon thin-film transistor
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
KR20050052765A (ko) * 2003-12-01 2005-06-07 삼성전자주식회사 박막 트랜지스터 표시판
US20090117693A1 (en) * 2007-11-07 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107369693A (zh) * 2017-08-04 2017-11-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108807549A (zh) * 2018-06-01 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786453A (zh) * 2021-01-18 2021-05-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法和显示装置及其制作方法
CN113629077A (zh) * 2021-08-11 2021-11-09 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
WO2023015637A1 (zh) * 2021-08-11 2023-02-16 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN113889526A (zh) * 2021-09-30 2022-01-04 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及显示基板的制备方法
CN113889526B (zh) * 2021-09-30 2024-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及显示基板的制备方法

Also Published As

Publication number Publication date
CN111403489B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US11895886B2 (en) Display device with insulating layer in through hole or notch
KR102586038B1 (ko) 디스플레이 장치
US11152443B2 (en) Display panel having a storage capacitor and method of fabricating same
US11462714B2 (en) Organic light emitting diode display device
US11322564B2 (en) Display device
US11121204B2 (en) Display device
US8609181B2 (en) Light emitting device and method for fabricating light emitting device
KR20190064716A (ko) 디스플레이 장치 및 그 제조 방법
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
KR20200060761A (ko) Tft기판과 그의 제조방법, 및 oled패널의 제조방법
CN111403489B (zh) 薄膜晶体管、显示基板及其制作方法
KR20170051680A (ko) 유기 발광 표시 장치
US11678528B2 (en) Display substrate, method of manufacturing display substrate, and display device including display substrate
CN111326554A (zh) 显示装置
CN112289841A (zh) 显示面板及显示装置
US11393886B2 (en) Display panel and manufacturing method thereof, and display device
US20220149137A1 (en) Display substrate, method for manufacturing same, and display apparatus
KR101592012B1 (ko) 유기 발광표시 장치 및 그 제조 방법
CN113707725B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
KR102507095B1 (ko) 발광 표시 장치 및 이의 제조 방법
JP2005215649A (ja) 電気光学装置及び電子機器
KR20160039092A (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR102661283B1 (ko) 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN117320513A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant