CN1236981A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1236981A
CN1236981A CN99107059A CN99107059A CN1236981A CN 1236981 A CN1236981 A CN 1236981A CN 99107059 A CN99107059 A CN 99107059A CN 99107059 A CN99107059 A CN 99107059A CN 1236981 A CN1236981 A CN 1236981A
Authority
CN
China
Prior art keywords
mentioned
film
electrode
thin film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99107059A
Other languages
English (en)
Inventor
河北哲郎
仓增敬三郎
生田茂雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1236981A publication Critical patent/CN1236981A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

本发明的目的是下述(1)、(2)两项:(1)在近些年来的大型且像素密度高的大型液晶显示屏等中使用的小的薄膜晶体管的源极和漏极电极用的接触孔形成中,防止因刻蚀不足所引起的绝缘膜刻蚀不尽,或因过刻蚀所引起的半导体层的消失这一现象的发生。(2)使源极电极、漏极电极与半导体层之间进行确实的电接触。为此,(1)通过把接触孔部分的硅膜作成为2层构造等预先形成得厚。(2)在电极金属和半导体之间设置硅化物层。

Description

薄膜晶体管及其制造方法
本发明涉及薄膜晶体管，特别是涉及在液晶显示器等中使用的基板上以规定的排列形成的薄膜晶体管及其制造方法。
现在，在多媒体机器和便携、通信机器中，使用了许多液晶显示装置。而且，在这些电子机器中使用的液晶显示装置日益要求高精细化，即日益要求像素的微细化高性能化。
特别是在薄膜晶体管(以下，也记为TFT)中使用的液晶显示部分中，一直在推进构成像素部分及其驱动电路的TFT的尺寸的缩小化。
以下，在图1中示出了以前一直使用的像素部分TFT之内被人们叫做顶部栅极(top gate)式的构造的一个例子。
如本图所示，在玻璃基板1上边形成了作为底层涂敷层的SiO2膜2，在其上边形成了由用激光退火法使非晶硅多晶化后的硅构成的半导体层(材料)3。然后，在将要形成栅极电极的部分上形成栅极绝缘膜5，在其上边形成栅极电极6，再在其上边形成层间绝缘膜7。另外，该层间绝缘膜的作用在于防止在基板上边形成了多个晶体管器件时其源极电极线、漏极电极线和半导体层接触，防止像素电极等的短路等。
此外，在作为被源极电极和漏极电极夹持的区域的沟道的两端部的层间绝缘膜上，形成有达到半导体层3的接触孔9，在该部分上形成有由金属构成的源极电极10和漏极电极11。
接着，用离子掺杂等向与源极电极和漏极电极接触的部分的半导体层31、32中掺入3价或5价的杂质原子，使其表面低电阻化。
这样做的目的是大大地缓和在半导体层和金属层接触时产生的电势垒以减小接触电阻。
但是，在本图所示的构造中，在今后还要进一步向使TFT微细化和显示屏尺寸大型化发展时，会产生以下要说明的那种问题。
首先是构造方面的问题。当向微细化前进时，由于器件整体的尺寸变小，故半导体层和金属层的接触面积也将变小。因此，接触电阻与此相反地将变大。然而，该接触电阻受薄膜晶体管的驱动能力的影响很大，当该值变大时驱动能力将降低。
于是，当在将来的TFT的日益小型化的情况下这种倾向增大时，在基板上边排列TFT的情况下，处于离供给信号的一侧远的位置的晶体管就不动作，因此，像素就不能充分地充上电荷，就会出现图象模糊的现象。
其次，从制造方面来看，难于形成接触孔。
以下，边参照图2边说明这一情况。
(a)在多晶化半导体薄膜3上边形成栅极绝缘膜5，再在其上边形成栅极电极6和层间绝缘膜7。
(b)为了形成源极电极和漏极电极就要形成接触孔，但是随着TFT的尺寸的变小，该接触孔的直径也将变得小于10微米，可以预料近几年内目标将指向数微米，而将来会变成1微米。因此，若用湿法刻蚀形成接触孔，从形成该直径的尺寸等方面来看是困难的(在现如今自然是困难的，即便是不远的将来，无论如何也会产生2、3微米左右的误差)，结果将变成为用干法刻蚀进行。
为此，首先在将要形成各个电极的区域上形成具有开口80的光刻胶图形8。
(C)结果变成为用干蚀气体来除去该开口下的层间绝缘膜和栅极绝缘膜。另外，这时使用的气体21，例如，是CF4和CHF3和O2的混合气体，进行反应性离子刻蚀(RIE)。
然而，在该刻蚀中所使用的气体是刻蚀Si系及Si-Ge、Si-Ge-C等材料时使用的气体，对层间绝缘膜或栅极氧化膜等的氧化膜和Si这两方都进行刻蚀。因此，在制作用来形成源极电极或漏极电极的接触孔时，必须设定提高氧化膜与Si的选择比的条件(易于刻蚀前者的条件)。
但是，要设定完全地仅仅刻蚀氧化膜不刻蚀Si这样的条件，由于两种物质的化学性质相近，故在申请本专利时自不待言，即便是在将来，设定仅仅完全地刻蚀氧化膜不刻蚀硅这样的条件，也是困难的。
其结果是，要想在整个基板的范围内，完全干净地刻蚀掉在接触孔底部作为层间绝缘膜和栅极绝缘膜形成的氧化膜5、71，就必须多少刻蚀到其下边的半导体层(Si)。
但是，不仅仅是从近些年来对TFT的小型化的要求，从在玻璃基板上边用激光照射使非晶硅熔融、再结晶以及从这时的TFT的电场效应迁移率的提高等的性能方面来看，也要求尽可能大的晶体、而且理想的是用单晶的要求来看，该硅层应该薄膜化为1000埃以下，理想的是300～600埃，特别理想的是500埃前后。
因此，在进行这种刻蚀之际，若氧化膜的厚度的不均一性或刻蚀速率不均一性大，则半导体层会因过刻蚀而如图2的(d)所示的那样变薄，在严重的情况下，甚至会发生完全消失了的部位30。
此外，即便是没有变薄，该接触孔底部的半导体层也会因受到损伤而发生形成高电阻层33之类的事情。
这样的话，特别是在接触孔底部的直径小的情况下是这样，或者是因下部的半导体层与源极电极或漏极电极之间的接触电阻变得非常之高，或者是因变得不能导通，都会引起接触不合格。
特别是伴随着近些年来的液晶显示屏的大型化所产生的像素密度的增大等，在TFT的微细化和个数的增大化的情况下，这一问题是一个重大的问题。
话虽如此，使半导体层形成得厚，或在进行刻蚀时仅刻蚀绝缘物而且良好地进行作用，这要使用一种什么样的别的气体呢？这个问题现如今不言而喻，在不久的将来也是困难的。
此外，在底部栅极(bottom gate)式晶体管中也存在着同样的问题。
因此，希望开发这样一种TFT及其制造方法：不论是哪一种类型的TFT、晶体管，在使之微细化时，接触电阻不会变高，而且，接触孔形成时的刻蚀也容易进行。
本发明就是有鉴于上述课题而发明的，第1发明组定为仅仅把半导体膜的与源极电极和漏极电极相邻接的区域或其附近形成得比沟道区域还厚。这样一来，在可以确保作为TFT的器件的性能的优秀性的同时，还可以在用干蚀法在宽阔的基板上形成接触孔之际，防止因多少的过刻蚀使半导体层消失，同时还可以确保低的接触电阻。
此外，第2发明组定为在半导体膜与源极电极和漏极电极之间形成薄的硅化物膜。这样一来，就可以使各个电极和半导体膜的电接触变得确实可靠，同时在刻蚀层间绝缘膜时，还起着刻蚀阻挡层的作用。
具体地说，其构成如下。
在第1发明组的第1方面中，是一种在具有通过(利用)如果是底部栅极式则在层间绝缘膜上，如果是顶部栅极式则除此之外还要在栅极绝缘膜上形成的接触孔，把将成为沟道区域、源极区域、漏极区域的半导体薄膜、层间绝缘膜、栅极绝缘膜连接到半导体薄膜上的源极电极和漏极电极的基板上边形成的薄膜晶体管的制造方法，其特征是，具有一个非沟道区域增厚形成工序，用于形成把用来至少连接半导体膜的源极电极和漏极电极的接触孔的区域(包括其附近的1～2微米的周围。另外，在现如今还存在着制造技术上的制约，大多为这种情况或更为宽一点的情况)形成为比沟道区域厚例如2倍(1.5～2.5，理想的是1.85～2.15)左右或300(200～400，理想的是270～330)埃左右。
此外，虽然慎重地说其它的发明也是如此，但对于基板上边的半导体来说，就如作为TFT充分地发挥作用那样，不言而喻，去除氢、进行激光退火、悬空键的结合、掺杂等的处理应根据需要适当地进行。
在第2方面的发明中，第1方面的发明的非沟道区域增厚形成工序是一种多次成膜工序，用于用多次(为了减少所需工时，原则上定为2次)成膜工序把半导体膜的至少是与源极电极和漏极电极邻接的区域形成得比其它部分厚。
在第3方面的发明中，具有下述工序：第1半导体薄膜形成工序，用于仅仅在与基板上边的源极电极和漏极电极对应的位置上形成第1半导体薄膜；第2半导体薄膜形成工序，用于把所形成的第1半导体薄膜覆盖起来仅仅在薄膜晶体管的形成部分上选择性地形成第2半导体薄膜；栅极绝缘膜形成工序，用于把所形成的第2半导体薄膜覆盖起来形成栅极绝缘膜；栅极电极形成工序，用于在所形成的栅极绝缘膜的上部形成栅极电极；层间绝缘膜形成工序，用于把所形成的栅极绝缘膜和栅极电极覆盖起来形成层间绝缘膜；接触孔形成工序，用于在所形成的栅极绝缘膜和层间绝缘膜中与源极电极和漏极电极对应的位置处用干蚀法，以充分的尺寸精度对每个器件形成2个接触孔；电极形成工序，用于每次使用一个所形成的接触孔在其内部对每个器件各形成一个连接到上述半导体膜上的源极电极、漏极电极。
在第4方面的发明中，与第3方面的发明以顶部栅极式的薄膜晶体管为对象相反，以底部栅极式的薄膜晶体管为对象。为此，基于晶体管构造等的差别，各个工序的顺序存在不同之处，但重要的工序是相同的，并可发挥同样的效果。
在第5方面的发明中，具有下述工序：第1半导体薄膜形成工序，用于在基板上边的规定的位置上形成第1半导体薄膜；第2半导体薄膜形成工序，用于仅仅在与所形成的第1半导体薄膜上的源极电极和漏极电极对应的位置上(当然，考虑多少的余裕，也包括在两电极的外周部分形成的情况)形成第2半导体薄膜；栅极绝缘膜形成工序，用于在把所形成的第1和第2半导体薄膜覆盖起来形成栅极绝缘膜；栅极电极形成工序，用于在所形成的栅极绝缘膜的上部形成栅极电极；层间绝缘膜形成工序，用于把所形成的栅极绝缘膜和栅极电极覆盖起来形成层间绝缘膜；接触孔形成工序，用于在与所形成的栅极绝缘膜和层间绝缘膜的源极电极和漏极电极对应的位置上，用干蚀法，形成接触孔；电极形成工序，用于在所形成的接触孔内形成连接到上述半导体膜上的源极电极、漏极电极。
在第6方面的发明中，与第5方面的发明以顶部栅极式的薄膜晶体管为对象相反，以底部栅极式的薄膜晶体管为对象。为此，基于晶体管构造等的差别，各个工序的顺序存在不同之处，但重要的工序是相同的，并可发挥同样的效果。
在第7方面的发明中，具有下述工序：半导体厚薄膜形成工序，用于在例如14～20英寸左右的液晶显示装置用的玻璃基板上边把半导体薄膜形成得比本来所需要的厚度还厚；薄膜化工序，用于仅仅剩下与所形成的半导体薄膜的源极电极和漏极电极对应的区域，对其它的区域进行反应除去等处理使之变薄为作为本来的TFT的沟道区域必须的厚度；栅极绝缘膜形成工序，用于覆盖变薄后的半导体薄膜形成栅极绝缘膜；栅极电极形成工序，用于在所形成的栅极绝缘膜的上部形成栅极电极；层间绝缘膜形成工序，用于把所形成的栅极绝缘膜和栅极电极覆盖起来形成层间绝缘膜；接触孔形成工序，用于在与所形成的栅极绝缘膜和层间绝缘膜的源极电极和漏极电极对应的位置上，用干蚀法，形成接触孔；电极形成工序，用于在所形成的接触孔内形成连接到半导体薄膜上的(结果变成为被连接)的源极电极、漏极电极。
在第8方面的发明中，与第7方面的发明以顶部栅极式的薄膜晶体管为对象相反，以底部栅极式的薄膜晶体管为对象。为此，基于晶体管构造等的差别，各个工序的顺序存在不同之处，但重要的工序是相同的，并可发挥同样的效果。
在第9方面的发明中，是一种在具有通过如果是底部栅极式则在层间绝缘膜上，如果是顶部栅极式则除此之外还要在栅极绝缘膜上形成的接触孔，把将成为沟道区域、源极区域、漏极区域的半导体薄膜、层间绝缘膜、栅极绝缘膜连接到半导体薄膜上的源极电极和漏极电极的基板上边形成的薄膜晶体管的制造方法，其特征是，为了用上述的各种制造方法进行制造，具有把将要形成用来连接半导体薄膜的源极电极和漏极电极的接触孔的区域形成得比沟道区域的外周部分还厚的非沟道区域增厚形成的半导体部分。
另外，从确保用激光进行非晶硅的退火时的均质性的方面考虑，理想的是形成2倍左右或300埃左右的厚度，但是，这要与基板的大小和干蚀的精度之间取得平衡。
在第10方面的发明中，半导体薄膜是一种与绝缘材料同一系且在液晶显示装置中使用的由硅、硅·锗、硅·锗·碳构成的硅系半导体薄膜。
此外，在本发明的第2发明组的第11方面的发明中，在与第1发明组同一目的、同一用途的半导体器件的制造方法中，不论是顶部栅极式还是底部栅极式的晶体管器件，为了使源极电极和漏极电极与半导体薄膜之间，确实地进行两者间的电连，并在形成接触孔时保护多晶硅膜，都设有可以说作为两电极的一部分(最下层)的硅氧化物层。
在第12方面的发明中，作为第11方面的发明的硅化物，选定了易于控制与硅之间的反应，且与用非晶硅或激光退火制造的多晶硅之间，用从比玻璃基板的耐热温度还低的温度形成硅化物的钛、镍、铂或钴中选定的金属的化合物。另外，在作为非常大的晶体的单晶硅的情况下，若是用特别的催化剂则另当别论，但即便是这些金属，要形成实用上必要的硅化物，也需要600℃以上的温度。
在第13方面的发明中，其特征是：第11方面的发明的源极电极和漏极电极分别是由多种金属构成的多层金属源极电极和多层漏极电极；在形成硅化物层之前，具有最下层形成工序，用于在将要形成多层源极电极和漏极电极的部分上，在硅膜上边，作为多层源极电极和多层漏极电极的最下层的层，形成从钛、镍、铂或钴中选定的至少一种金属膜；硅化物膜形成工序，具有兼具使所形成的最下层的膜的金属的(至少)下部和硅膜上部的硅确实地电连并使之进行反应的小工序。
在第14方面的发明中，其特征是具有下述工序：硅膜形成工序，用于在基板上边的规定的位置上形成硅膜；栅极绝缘膜形成工序，用于在所形成的硅膜上边整个面上形成栅极绝缘膜；第1金属膜形成工序，用于在除去了与源极电极和漏极电极对应的位置(这里，所谓‘对应的位置’，也包括比电极形成用的接触孔的(底部的)直径还多少宽一点的位置)上形成的栅极绝缘膜后，在整个面上形成第1金属膜；硅化物层形成工序，用于与所形成的第1金属膜相同，在直接与硅膜相接连的部分处，使第1金属和硅以对于玻璃基板的耐热温度有余裕的温度进行反应以形成硅化物层；考虑栅极电极形成的层间绝缘膜形成工序，用于去除栅极绝缘膜上边的第1金属膜，然后在与上述硅膜上边的栅极电极对应的位置上，形成由后述的层间绝缘膜用的刻蚀气体难于侵入的金属构成的第2金属膜，然后，在整个面上形成层间绝缘膜；接触孔形成工序，用于把硅化物层和第2金属膜作为刻蚀阻挡层干蚀层间绝缘膜，仅仅在与栅极电极、源极电极和漏极电极对应的位置上形成接触孔；电极等形成工序，用于之后在整个面上形成由与硅化物接触良好的金属构成的第3金属膜，除掉不需要的部分仅仅在必要的部分上选择性地形成栅极电极、源极电极和漏极电极或这些电极的最下层金属层(在这种情况下，定为与上部不同的金属)。
在笫15方面的发明中，其特征是：硅膜形成工序是一种薄的硅膜形成工序，用于形成由硅化物产生的电阻的下降效果大的650埃以下的膜厚，同样，接触孔形成工序是一种小直径接触孔形成工序，用于形成底部的直径小于4微米的接触孔。
在第16方面的发明中，其特征是：在接触孔形成工序之前，具有同一金属选定工序，用于作为第3金属膜的材料，为了提高电接触，把与第1金属膜相同的金属选定为材料。
在第17、18、19方面的发明中，与第14、第15、第16方面的发明以顶部栅极式的薄膜晶体管为对象相反，以各个底部栅极式的薄膜晶体管为对象。为此，基于晶体管构造等的差别，各个工序的顺序存在不同之处，但重要的工序是相同的，并可发挥同样的效果。
在第20方面的发明中，虽然作为对象物的薄膜晶体管与第14方面的薄膜晶体管相同，但是，不同的是具有下述工序：硅膜形成工序，用于在基板上边的规定位置形成硅膜；硅化物层形成工序，用于在所形成的硅膜上边的仅仅与源极电极和漏极电极对应的位置上形成了第1金属膜之后，使该金属膜和硅膜进行反应，在两膜间形成硅化物层；绝缘金属膜形成工序，用于在其后在硅膜的整个面上形成绝缘膜，接着形成由绝缘膜用的刻蚀气体不侵入的金属构成的第2金属膜；栅极电极层间绝缘膜形成工序，用于仅仅在与栅极电极对应的位置上(选择性地)剩下在绝缘膜上边形成的第2金属膜之后，在整个面上形成层间绝缘膜。
第15、16方面的发明中，作为对象物的薄膜晶体管是第14方面发明的薄膜晶体管，与此不同，第21、22方面的发明是第20方面的发明的薄膜晶体管。但第14方面的发明和第20方面发明的薄膜晶体管作为制造方法所得到的产品是相同的。所以，第21、22方面的发明，被进行了和第15、第16方面的发明相同的处理，并可发挥同样的效果。
在第23方面的发明中，形成在刻蚀下层、层间绝缘膜时使形成硅化物的金属变成为阻挡层的、电阻低的金属作为上层，使源极电极和漏极电极方向的断面至少一方2段状进行变化的掩模兼用栅极电极。为了发挥作为LDD构造薄膜晶体管的功能，以该掩模兼用栅极电极作为掩模注入杂质。为此，栅极电极的各层的膜厚应在考虑这种情况后决定。
在第24、25方面的发明中，与作为对象物的第15、16发明的薄膜晶体管是一般薄膜晶体管不同，限定为LDD构造的薄膜晶体管。所以除这一点以外，与第15、第16方面的发明进行了同样的处理，并发挥了相同的效果。
此外，在第25方面的发明中，可以抑制沟道区域的氢注入。
在第26方面的发明中，在第23方面的发明中的掩模兼用栅极电极，可以在最下层的金属、中层的硅化物、上层的硅的状态下进行杂质注入。因此，LDD构造将变成2段。上层的硅在完成时剩下一部分或完全除去都行。另外，金属层和硅层的厚度、硅化物层的形成温度和时间，应考虑到作为掩模的使用后决定。
在第27、第28方面的发明中，与作为对象物的第24、25发明的薄膜晶体管是LDD构造的薄膜晶体管不同，限定为2段LDD构造的薄膜晶体管。所以除这一点以外，分别与第24、25、并进一步与第15、16方面的发明进行了同样的处理，并发挥了同样的效果。
在第29方面的发明中，是一种在具有通过如果是底部栅极式则在层间绝缘膜上，如果是顶部栅极式则除此之外还要在栅极绝缘膜上形成的接触孔，把将成为沟道区域、源极区域、漏极区域的半导体薄膜、层间绝缘膜、栅极绝缘膜连接到半导体薄膜上的源极电极和漏极电极的基板上边形成的薄膜晶体管，其特征是：在形成用来连接半导体薄膜的源极电极和漏极电极的接触孔的区域的半导体薄膜与源极电极和漏极电极之间，具有用来使电极和半导体层之间的电接触变成为良好的接触的硅化物层。
在第30方面的发明中，其特征是：源极电极和漏极电极，不论其是否多层构造，总起来说，与每一源极区域、漏极区域上边的上述硅化物层接连的部分都是和硅化物的原料金属同一种金属，故不仅仅是一种在材料部署方面，电接触(方面)也将变成良好的材料金属统一型源极电极、材料金属统一型漏极电极。
在第31和笫33方面的发明中，由于各电极与半导体接触部分的硅化物的原料金属含有钛、镍、铂或钴，故容易形成硅化物。
在第32、第34方面的发明中，由于硅膜厚度小于650埃，接触孔直径小于4μm，使电极部分的电阻下降效果显著。
在第35到第40方面的发明中，与第23到第28方面的发明是方法发明不同，是各产品的发明，但虽然类别不同，作为产品具有相同的结构，并可发挥相同的效果。
图1是现有的TFT的剖面构造图。
图2示出了在现有的薄膜晶体管的制造方法中，逐步形成晶体管的情况。
图3示出了在本发明的实施例1中，逐步形成晶体管的情况。
图4示出了在本发明的实施例2中，逐步形成晶体管的情况。
图5示出了在本发明的实施例3中，逐步形成晶体管的情况。
图6是作为本发明的实施例4的薄膜晶体管(底部栅极式)的剖面构造图。
图7示出了在本发明的实施例5中，逐步形成晶体管的情况。
图8示出了在本发明的实施例6中，逐步形成晶体管的情况。
图9是作为本发明的实施例7的薄膜晶体管(底部栅极式)的剖面构造图。
图10是作为本发明的实施例8的薄膜晶体管的剖面构造图。
图11示出了在本发明的实施例9中，逐步形成晶体管的情况。
图12示出了在本发明的实施例10中，逐步形成晶体管的情况。
以下，依据其理想的实施例对本发明进行说明。
(实施例1)
本实施例属于第1发明组。
图3示出了本发明的薄膜晶体管的制造方法的实施例1的内容，具体地说，示出了伴随着各种处理逐步制造薄膜晶体管的情况。以下，边参照本图边依次说明其制造步骤。
(a)在玻璃基板上边整个面地形成底层涂层SiO2膜2。其次，从其上边仅仅在将要形成TFT的源极电极和漏极电极的位置上，形成厚度约几百埃的硅膜3。另外，该形成位置和后述的形成TFT的位置，由作为最终产品的液晶显示装置的显示面中像素及其驱动部分的配置决定。还有，作为仅仅在特定的位置上形成硅膜的方法，虽然有先在基板整个面上形成了硅膜之后除去不需要的部分等种种的方法，但是这些都是众所周知的技术，故除去与本发明直接有关的情况外免予对其进行详细的说明。对于其它物质形成的膜也同样对待。
(b)仅仅在将要形成TFT的位置上形成厚度约几百埃的硅膜4。
用这种办法，由于之后与源极电极和漏极电极进行接触的区域的硅膜是硅膜3和硅膜4的2层构造，故已经变成为比沟道区域厚。另外，在本实施例中，硅膜3和4用CVD法成膜，故可以借助于准分子激光退火等进行多晶化。
(c)在基板的整个面上形成栅极绝缘膜5。另外，作为该栅极绝缘膜的形成方法，理想的是CVD法，其厚度约为几百埃。
(d)在由TFT的配置、形状决定的规定的位置上形成由金属构成的栅极电极6。在这里，出于低电阻的考虑采用了铝合金膜。
此外，在基板整个面上形成层间绝缘膜7。形成方法采用CVD法，以5000埃的厚度形成SiO2膜。此外，厚度为几千埃即可。
(e)进行目的为形成接触孔的预处理。具体地说，首先，为了在与源漏极电极对应的位置上形成接触孔，进行与之对应的位置的光刻胶8的涂敷，就是说，形成光刻胶图形。在本图(e)中，可以看出在层间绝缘膜的接触孔形成部分上，不形成光刻胶地设有孔80。
(f)用干蚀对层间绝缘膜7和栅极绝缘膜5加工，在分别与源极电极、漏极电极对应的位置上，形成接触孔9。另外，作为刻蚀气体使用CF4和CHF3以及O2的混合气体，进行反应性离子刻蚀(RIE)。
在这种情况下，接触孔的下边或其附近的硅膜是2层构造，故即便是为了完全去除层间绝缘膜和栅极绝缘膜而多少进行过刻蚀，硅膜也不会消失。
于是，在接触孔底部作为层间绝缘膜的SiO2膜不会剩下，反过来半导体层却充分地存在，结果变成为形成了良好的接触孔。而且，这时，除了可以确保接触孔部分的硅膜充分地厚之外，还可以充分地确保后述的源极电极、漏极电极和硅膜的接触面积。这一点，在后述的其它实施例中也是相同的。
(g)在除去了光刻胶图形后，在整个面上形成源极和漏极电极形成用膜，再仅仅在与源极电极、漏极电极对应的位置上留下上述电极形成用膜其余的都刻蚀掉。借助于此，通过接触孔形成与半导体层良好地接触的源极电极10、漏极电极11。
除上述之外，不用说，还要根据需要向源极电极部分、漏极电极部分和栅极电极部分施行作为杂质的P或B离子的注入，但是，由于这些是众所周知的技术，故免予进行说明。另外，这种情况对于其它的实施例也是同样的。
如以上说明的那样，倘采用本实施例，由于在形成接触孔的工序中把绝缘膜下边的半导体膜设定得厚，故在目的为除去绝缘膜的干蚀时，可以具有余裕地进行过刻蚀。为此，就可以在基板整个面上形成良好的接触孔。
而且，由于不仅仅是使接触孔和电极之间的接触变得良好，在接触孔形成部分的外周部分还存在着厚膜部分的形成上的制约(难于制作恰好与接触孔的直径相同直径的厚膜部分，因此，无论如何也要比接触孔的直径多少大一点)，硅圆筒状地存在，所以在该接触孔内形成的源极电极、漏极电极与硅膜之间的接触面积将会增大。为此，从这一方面来看，接触电阻也将变小。
此外，与作为晶体管器件的基本功能发挥关系深远的沟道区域是原来厚度的膜，故不会在用激光退火进行的熔融、再结晶化方面产生什么不满意，而且，由于由结晶粒子大的硅构成，故也不会有作为器件的基本功能的劣化。这些情况在后述的实施例2～4中也是一样的。
另外，由于对过刻蚀具有余裕，故在接触孔形成之际，作业人员、监视人员在精神方面也会宽松，于是，从这方面来看还会提高生产性。
采用用以上的方法来制造薄膜晶体管的办法，就可以在大的显示器基板整个面上用干蚀法稳定地形成接触孔。就是说，不管是什么样的晶体管也可以得到良好的接触电阻和稳定的特性。另外，这些效果，在后述的所有的实施例中也都是相同的。
(实施例2)
图4示出了本发明的薄膜晶体管的制造方法的实施例2。
以下，参照本图说明其步骤。
(a)在基板(玻璃基板)1上边整个面地形成底层涂层SiO2膜2。其次，从其上边仅仅在将要形成TFT的源极电极和漏极电极的位置上，形成厚度约几百埃的硅膜3。
(b)从其上边，仅仅在将要形成TFT的源极电极和漏极电极的位置上选择性地形成硅膜。作为具体的方法，采用剥离法。因此，首先为了在与源漏极电极对应的位置上形成硅膜，在除去该位置之外的位置上进行光刻胶的涂敷，就是说，形成光刻胶图形8。接着，在该光刻胶层上，形成开口80。
(c)在其上边，整个面地形成厚度约几百埃的硅膜。为此，结果变成为在第1层的硅膜上边，仅仅在要形成源极电极、漏极电极的部分及其附近形成第2硅膜41、42，除此之外的部分将被光刻胶层挡住而不能形成。
(d)对其上表面的每一个硅层40，除去在除去开口部分之外的上表面上形成第2硅层的光刻胶图形。因此，结果就变成为第2硅膜的只有那些在将要形成源极电极和漏极电极的位置上形成的膜才选择性地留了下来。
采用以上的办法，之后使源极电极和漏极电极连接的(进行接触)区域的硅膜将变成2层构造，因此，变成为比沟道区域厚。
(e)用准分子激光退火等的方法使硅膜3、41、42同时多晶化变成为多晶硅膜。然后，经与先前的实施例1相同的处理，形成栅极绝缘膜5、栅极电极6、层间绝缘膜7、接触孔9、源极电极10和漏极电极11，制成TFT。
由以上说明可知，即便是在本实施例中，由于也与先前的实施例一样，把源极电极和漏极电极部分的半导体膜形成得厚，故在形成接触孔之际，就可以具有余裕地进行过刻蚀。为此，结果就变成为绝缘膜完全被除去，而在该部分处却存在有充分厚的半导体膜。而且，在基板整个面的晶体管上可以形成良好的接触孔。
(实施例3)
图5示出了本发明的薄膜晶体管的实施例3的制造方法。以下边参照本图边说明本制造方法。
(a)在基板(玻璃基板)1上边整个面地形成底层涂层SiO2膜2。其次，从其上边仅仅在将要形成TFT的源极电极和漏极电极的位置上，将硅膜3形成得比原本所需要的厚度还厚，具体地说，约几百～一千几百埃。
(b)进行加工使得仅仅在形成源极电极和漏极电极的位置处硅膜变厚。具体地说，首先，仅仅在与源极电极、漏极电极对应的位置上涂敷光刻胶81、82。就是说，形成光刻胶图形。
(c)以光刻胶图形为掩模刻蚀硅膜使之变成本来所需要的几百微米的厚度。因此，只有存在着光刻胶的部分的硅膜41、42才维持原来的厚度不变。
(d)除去光刻胶图形。借助于此，仅仅在形成源极电极和漏极电极的位置及其附近才剩下厚的硅膜。然后，用准分子激光退火等方法，使硅膜多晶化使之变成多晶硅膜。另外，在这里之所以只用1次的步骤对用2次步骤形成的硅膜进行激光退火，是由于要使接触孔部分和栅极电极部分的厚度不同的2个硅层一体性地进行结晶化，以改善特性。
(e)以下，经与先前的实施例相同的处理，形成栅极绝缘膜5、栅极电极6、层间绝缘膜7、接触孔9、源极电极10和漏极电极11，制成TFT。
由以上的说明得知，在本实施例中也与先前的实施例一样，在形成接触孔之际，由于预先把源极电极和漏极电极设定得厚，故可以以充分的余裕进行过刻蚀。而且，可以在完全除去绝缘膜的同时，剩下足够的厚度的半导体膜，可以在基板整个面的晶体管上形成良好的接触孔。
(实施例4)
本实施例涉及底部栅极式晶体管。
图6示出了本实施例的晶体管的剖面构造。
在本图中，1是玻璃基板。2是作为底层涂层的SiO2膜。3是多晶硅膜。5是栅极绝缘膜。6是在基板上边形成的栅极电极。7是层间绝缘膜。10是源极电极。11是漏极电极。
如本图所示，源极电极和漏极电极部分及其附近的多晶硅膜41、42，形成得比其它部分厚。
因此，于先前的实施例一样，为了形成源极电极和漏极电极，在层间绝缘膜上形成接触孔之际，不存在削掉多晶硅膜的危险性。此外，还可以确保源极电极、漏极电极和多晶硅膜之间的接触面积，同时没有使沟道区域的多晶硅的性能降低之虞。
另外，本实施例的TFT的制造方法使用的是基本上与先前的各个实施例相同的技术，故略去对其说明。
(实施例5)
本实施例和到以下的实施例7为止，属于第2发明组。
边参照图7边对本实施例的薄膜晶体管的制造方法进行说明。
(a)在玻璃基板1上边整个面地形成底层涂层SiO2膜2。其次，从其上边仅仅在将要形成TFT的源极电极和漏极电极的位置上，选择性地形成多晶硅膜3。
(b)用CVD法在整个面上形成厚度约几百埃的栅极绝缘膜5。
(c)除去源极电极、漏极电极的形成位置51的栅极氧化膜。
另外，作为该除去方法，理想的是用湿法刻蚀尽可能地仅仅选择性地除去栅极氧化膜，使得在多晶硅膜上不产生损伤，作为刻蚀液使用稀释后的氟酸或氟酸与氟化铵液的混合液。
(d)在基板整个面上叠层钛膜15和电阻低的铝合金膜16。厚度分别定为数千埃。
之后，在对于玻璃基板的耐热界限具有充分的余裕的300～400℃左右进行1小时左右的热处理。这时，由于已经除去了将要变成源极电极、漏极电极的位置的栅极绝缘膜，故多晶硅膜和钛膜直接接触，在该区域中硅借助于热向钛膜一侧扩散进去，作为确实地确保电接触和干蚀时的阻挡层形成了足够厚度的钛硅化物膜17。
另外，在形成该钛膜之际，若用溅射法形成，则即便是不进行热处理，也可以在界面上充分地形成钛硅化物膜。此外，该金属膜即便不是钛，只要是在200～450℃左右可以形成硅，特别是多晶硅和硅化物膜的金属即可，例如除去钛之外，还可以举出镍、铂，钴等等。
(e)形成栅极电极。
具体地说，首先形成与栅极电极的位置对应的光刻胶图形8，其次，刻蚀已经形成的铝合金膜和钛膜。这时的刻蚀，铝合金膜干蚀、湿蚀都可以。但是钛膜则用湿蚀进行。这是为了不使与多晶硅膜或钛膜相同的含钛的钛硅化物膜产生损伤的缘故。另外这时，结果变成为在与源极电极、漏极电极对应的部分处，除去未与硅反应的钛膜。
结果变成为用该工序仅仅使将要变成源极电极、漏极电极的位置的多晶硅膜的表面硅化物化。
(f)除去光刻胶图形，再在整个面上形成层间绝缘膜7。形成方法使用CVD法，以5000埃的厚度形成SiO2膜。作为厚度可为几千埃。
(g)在与栅极电极、源极电极、漏极电极对应的位置上形成接触孔。
具体地说，为了在对应的位置上形成接触孔，除去该位置外形成光刻胶层。就是说，形成光刻胶图形81。之后，用干蚀法在与栅极电极、源极电极、漏极电极对应的位置上形成接触孔9。
这时，使用CF3/CHF3/O2的混合气体，进行反应性离子刻蚀(RIE)。而在源极电极、漏极电极部分处形成的硅化物膜，若用这种干蚀气体(在实用上)则完全不会被刻蚀。
因此，硅化物膜与已经形成的层间绝缘膜比较，对刻蚀气体的选择比(耐性)可以取得充分地高，所以例如即便是硅化物层薄，即便是进行稍许的过刻蚀，在多晶硅膜上也不会形成损伤。
因此，可以形成良好的接触孔而不会在接触孔底部剩下作为层间绝缘膜的SiO2膜，或者发生因在基板内的刻蚀速率的不均一产生的刻蚀不合格。
(h)在除去了光刻胶图形后，在整个面上，再次薄薄地形成钛膜，该钛膜与构成硅化物的金属相同，而且与这种钛膜的形成相对应地改善了与硅化物的接触性。其次，由于与钛为同一金属，故在整个面上将形成与钛膜良好地进行接触，且电阻低，不受层间绝缘膜用的气体或液体刻蚀的铝合金膜。在这种基础上，采用仅仅在与栅极电极、源极电极、漏极电极对应的位置上剩下上述钛膜92和铝合金膜93，其余的地方刻蚀除去这些金属的办法，形成栅极电极6、源极电极10和漏极电极11。
如上所述，倘采用本实施例，由于结果变成为在半导体膜和源漏电极之间存在着形成为使得与两者确实地进行接触的硅化物膜，故可以减小接触电阻的同时，由于在对层间绝缘膜等进行干蚀时，硅化物膜与层间绝缘膜比较，对于刻蚀气体具有高的选择性(耐性)，从结果上看，还可以减小因过刻蚀带给对半导体层的损伤。
另外，由实验结果可知，在接触孔的直径为5微米，特别是在4微米以下的情况下使电阻下降的效果大。
此外还得知，在半导体的膜厚为650埃以下的情况下使电阻下降的效果大。
这些情况，在后述的实施例6、7中也是一样的。
还有，也可以得到与先前的实施例1～4同样的效果。
(实施例6)
以下，边参照图8边说明本发明的另一实施例的薄膜晶体管的制造方法。
(a)在玻璃基板1上边整个面地形成作为底层涂层的SiO2膜2。其次，在其上边仅仅在将要形成薄膜晶体管的源极电极和漏极电极的位置上，选择性地形成多晶硅膜3。
(b)仅仅在与源极电极和漏极电极对应的位置上形成钛硅化物膜17。另外，作为仅仅在必要的部分选择性地形成钛硅化物膜的方法，有以下的2种方法。
在第1种方法中，仅仅在想形成钛硅化物膜的位置上预先形成具有开口部分的光刻胶图形，并在其上边整个面地形成了钛膜之后，用剥离法，除去光刻胶图形，仅仅在必要的部分选择性地留下钛膜。之后，在约300～450℃进行约1个小时的热处理，使钛膜和多晶硅膜反应，在两者的界面上形成钛硅化物膜17。之后，为了除去未反应的钛膜，用酸系的刻蚀液进行处理。作为形成钛膜的方法，在使用溅射法的情况下，可以省去热处理或者可以缩短时间。
在第2种方法中，在形成了多晶硅膜后，在整个面上形成钛膜，然后，仅仅在与源极电极和漏极电极对应的位置上形成光刻胶图形，用酸系的刻蚀液除去不要的部分，仅仅在源极电极、漏极电极的上边剩下钛膜。但是在这种情况下，钛膜限于用电阻加热法或EB蒸镀法形成。
之后，进行上述那样的热处理，在两者的界面上形成钛硅化物膜。然后，为了除去未反应的钛膜，用酸系的刻蚀液进行处理。
(c)用CVD法在整个面上形成厚度约几百埃的栅极绝缘膜5。
(d)在整个面上先叠层钛膜22，接着叠层铝合金膜23。厚度分别为几千埃。
(e)形成栅极电极。具体地说，首先形成与栅极电极对应的光刻胶图形，接着，刻蚀铝合金膜和钛膜。这时的刻蚀，铝合金膜无论是干蚀、湿蚀都行。
(f)在除去了光刻胶图形之后，在整个面上形成层间绝缘膜7。形成方法是用CVD法形成SiO2膜，厚度虽然定为5000埃，但是作为厚度只要有几千埃就可以。
(g)形成接触孔。具体地说，为了在与栅极电极、源极电极、漏极电极对应的位置上形成接触孔9，首先，除该部分外用光刻胶覆盖起来，就是说，形成光刻胶图形81。然后，用干蚀法在与栅极电极、源极电极、漏极电极对应的位置上形成接触孔。这时，使用CF3/CHF3/O2的混合气体，进行反应性离子刻蚀(RIE)。
在源极电极、漏极电极部分形成的硅化物膜(实用上)完全不会被干蚀气体刻蚀。因此由于和所形成的层间绝缘膜比对于刻蚀气体的选择比(耐性比)可以取得充分地高，故为了形成确实的接触孔，即便是对层间绝缘膜进行过刻蚀也不会给多晶硅膜带来损伤。
借助于此，可以形成良好的接触孔，而不会在接触孔底部91上剩下作为层间绝缘膜的SiO2，或者产生因在基板中的刻蚀速率不均一带来的刻蚀不合格。
(h)在除去了光刻胶图形后，在整个面上，再次薄薄地形成与钛硅化物膜接触性良好的钛膜，其次在整个面上以比接触孔还深的厚度形成因为是同一种金属故与钛膜接触性良好且电阻低(与其这么说，还不如说与钛膜比较的话膜厚)的铝合金膜23，并采用仅仅在与栅极电极、源极电极、漏极电极对应的位置上剩下上述钛膜92和铝合金膜93其余被刻蚀掉的办法，形成栅极电极6、源极电极10和漏极电极11。
在本实施例中，也与先前的实施例一样，由于结果变成为在半导体膜与源/漏极电极之间存在着硅化物膜，故可以减小接触电阻的同时，在对层间绝缘膜等进行干蚀之际，由于硅化物膜具有高的选择性，故从结果上看，还可以减小因过刻蚀给半导体层带来的损伤。
(实施例7)
本实施例涉及底部栅极式晶体管。
图9示出了本实施例的晶体管的剖面构造图。
在本图中，1是玻璃基板。2是作为底层涂层的SiO2膜。3是多晶硅膜。5是栅极绝缘膜。6是在基板上边形成的栅极电极。7是层间绝缘膜。10是源极电极。11是漏极电极。
如图所示，在源极电极和漏极电极部分及其附近的多晶硅膜上边形成有钛硅化物薄膜17。
因此，与先前的实施例5和实施例6一样，为了形成漏极电极和源极电极，在层间绝缘膜上形成接触孔之际，不存在削掉多晶硅膜的危险性。
此外，还可以充分确保源极电极、漏极电极与多晶硅膜之间的电接触，也不存在沟道区域的多晶硅性能降低的危险。
本实施例的TFT的制造方法，由于基本上使用与先前的实施例5和实施例6相同的技术，故略去对其说明。
(实施例8)
本实施例涉及采用了第1发明组和第2发明组这两者的晶体管。
图10示出了这种晶体管。本图的(a)是在图3的(g)中示出的晶体管的源极电极和漏极电极的下部形成了硅化物层17的剖面图。本图的(b)是在图6中示出的晶体管的源极电极和漏极电极的下部形成了硅化物层17的剖面图。
但是，由于这些可以用已经说明过的实施例相同的步骤制造，故略去对其说明。
用这种构成，结果将变成为即便是使漏极电极和源极电极细直径化，也可以使得电极和半导体层之间确实地进行电接触。
(实施例9)
本实施例是图7所示的先前的实施例5的应用例。
以下，仅对与先前的实施例7的不同之处，边参照仅仅示出了与实施例5的不同之处的图11边进行说明。
首先，到步骤(d)为止，与图7是相同的。
(e-1)在图7的步骤(e)，使形成多层构造的栅极电极的最下层的钛层151变成为比其上部的铝合金层161还向漏极电极一侧和源极电极一侧探出约1～4微米的形式。
(e-2)接着，以该栅极电极为掩模从上部注入杂质离子(图中为P)。
在这种情况下，由于掩模足够地厚，故不会侵入到铝合金层和钛层已经重叠的沟道区域中去。在仅有钛层的部分中，由于掩模少而薄，故杂质离子多少要侵入进去。其它的部分，由于不存在掩模故杂质离子侵入得多。因此，结果变成为可以容易地制造LDD构造的晶体管。
(f-1)与图7的步骤(f)相同，形成层间绝缘膜7。
以下，与图7相同。
在本实施例中，由于在沟道区域和LDD区域的掩模中，使用与氢之间的结合力高的钛，故因杂质的原料气体或稀释气体发生的高能的氢离子向半导体部分的侵入多少可以受抑制。因此，变成为非常出色的产品。
(实施例10)
本实施例也是图7所示的先前的实施例5的应用例。
以下，仅对与先前的实施例7的不同之处，边参照仅仅示出了与实施例7的不同之处的图12边进行说明。
首先，到步骤(c)为止，与图7是相同的。
(d-1)在图7的步骤(d)，不仅在源极电极部分和漏极电极部分152上，在栅极电极部分153上也形成钛膜。
(d-2)在栅极电极部分的钛膜的上部，以向源极电极一侧和漏极电极一侧探出约1～4微米的形式形成硅膜155。
(d-3)借助于热处理，不仅使源极电极部分和漏极电极部分的钛膜152与其下部的硅，还使栅极电极部分的钛膜与其上部的硅膜进行反应，形成硅化物层。但是这时，栅极电极部分的钛膜1530与其上部的硅膜1550，要事先作成为在钛膜与硅膜之间形成硅化物层1540，使得它们完全不进行反应。
(d-3-1)接着，以该栅极电极为掩模从上部注入杂质离子(图中为P)。
硅化物对杂质的屏蔽能力大体上在钛(密度4.5)和硅(密度2.3)的中间。因此，结果就变成为该栅极电极的屏蔽能力3个阶段地进行变化。就是说，在硅层、硅化物层和钛层重叠的沟道区域中，由于掩模充分，故杂质离子不侵入。在硅化物层和硅层的部分中，由于掩模从形状和密度方面来看不充分，故杂质离子多少会侵入。其余的部分，由于不存在掩模，故杂质离子就侵入得多。因此，结果变成为可以容易地制造2段LDD构造的晶体管。
(f-1)与图7(f)步骤相同，形成层间绝缘膜7。
以下，与实施例7相同。
在本实施例中，由于在沟道区域和LDD区域的掩模中，使用与氢之间的结合力高的钛，故因杂质的原料气体或稀释气体发生的高能的氢离子向半导体部分的侵入多少可以受抑制。而且具有2段LDD构造。因此，变成为非常出色的产品。
以上，根据若干实施例对本发明进行了说明，但不言而喻，本发明不受限于上述实施例。就是说，从作为器件的基本性能发挥方面来看，本发明的主旨在于：在使用薄膜半导体(材料)的微细的晶体管(器件)及其制造中，在把半导体薄膜覆盖起来的绝缘膜上，形成用来形成源极电极、漏极电极的接触孔的情况下，不论是什么样的方法，由于绝缘膜材质和半导体材料之间的化学性质相似，故在若不加任何变动，则难于形成正确的深度的接触孔的时候，在使接触孔部分的半导体膜具有余裕的同时，沟道部分保持原有的薄膜不变。
此外，主旨还在于：为了求得源极电极、漏极电极与半导体层之间的确实的电接触，利用硅化物。此外，主旨还在于：着眼于多晶硅和非晶硅与单晶硅不同，在足够低的温度下与钛等的金属形成硅化物。
因此，结果变成为只要是不违背该主旨，就都被包含在本发明中。具体地说，例如，可以变成为下述那样。
1)虽然在实施例中，在硅膜的刻蚀加工后进行多晶化工序，但是，在先多晶化之后再进行刻蚀加工。
2)基板变成为石英等。
3)各个薄膜的形成，变成为其它的方法。
4)栅极电极等的材料，变成为铜或银或它们的合金等别的金属等。
5)作为半导体，使用作为半导体的性质及化学性质与Si类似的Si-Ge(Ge：最大30％)、Si-Ge-C(C：最大5％)等而不是硅，进一步地说，在将来技术发达起来之后，作为薄膜晶体管用半导体会使用一种什么别的物质而不是硅系统的物质。
6)在将来的技术的发展的基础上，在进行第2硅膜等的干蚀之际，接触孔部分的膜厚的余裕会变得更小。
同样，使在要形成源极电极、漏极电极的部分中的硅的膜厚具有余裕的区域的直径(就是说，平面性的余裕)变成为小到接触孔部分的直径的+1微米以下或者+0等那么小。
硅化物的直径，对于两个电极，也多少使之具有余裕，或者由于一种什么理由，反过来使之变小。
7)与显示器(面板)的大小无关。
同样，硅化物的直径变成为10微米以上，而不是本发明的效果特别大的4微米以下。
同样，半导体层的厚度变成为1000埃以上，而不是本发明的效果特别大的650埃以下。
8)接触孔的形状变成为下部狭窄，而不是圆筒形。

Claims (40)

1．一种在基板上形成薄膜晶体管的方法，具有通过如果是底部栅极式则在层间绝缘膜，如果是顶部栅极式则除此之外还要在栅极绝缘膜中形成的接触孔，把将成为沟道区域、源极区域、漏极区域的半导体薄膜、层间绝缘膜、栅极绝缘膜连接到半导体薄膜上的源极电极和漏极电极，其特征是：
具有非沟道区域增厚形成工序，用于把上述半导体薄膜的用来至少与源极电极和漏极电极连接的接触孔的形成区域形成得比沟道区域还厚。
2．权利要求1所述的薄膜晶体管的制造方法，其特征是：上述非沟道区域增厚形成工序，是用多次成膜工序把上述半导体薄膜的至少与源极电极和漏极电极接连的区域形成得比其它部分厚的多次成膜工序。
3．一种薄膜晶体管的制造方法，其特征是具有下述工序：
第1半导体薄膜形成工序，用于仅仅在与基板上边的源极电极和漏极电极对应的位置上形成第1半导体薄膜；
第2半导体薄膜形成工序，用于把上述所形成的第1半导体薄膜覆盖起来在薄膜晶体管的形成部分上选择性地形成第2半导体薄膜；
栅极绝缘膜形成工序，用于把上述所形成的第2半导体薄膜覆盖起来形成栅极绝缘膜；
栅极电极形成工序，用于在上述所形成的栅极绝缘膜的上部形成栅极电极；
层间绝缘膜形成工序，用于把上述所形成的栅极绝缘膜和栅极电极覆盖起来形成层间绝缘膜；
接触孔形成工序，用于在上述所形成的栅极绝缘膜和层间绝缘膜中与源极电极和漏极电极对应的位置处用干蚀法形成接触孔；
电极形成工序，用于在上述所形成的接触孔内形成连接到上述半导体薄膜上的源极电极、漏极电极。
4．一种薄膜晶体管的制造方法，其特征是具有下述工序：
栅极电极形成工序，用于在基板上边的规定位置上形成栅极电极；
栅极绝缘膜形成工序，用于把上述所形成的栅极电极覆盖起来形成栅极绝缘膜；
第1半导体薄膜形成工序，用于仅仅在与基板上边或栅极绝缘膜上边的源极电极和漏极电极对应的位置上形成第1半导体薄膜；
第2半导体薄膜形成工序，用于把上述所形成的第1半导体薄膜覆盖起来，在薄膜晶体管形成部分上选择性地形成第2半导体薄膜；
层间绝缘膜形成工序，用于把上述所形成的第2半导体薄膜覆盖起来形成层间绝缘膜；
接触孔形成工序，用于在上述所形成的层间绝缘膜中与源极电极和漏极电极对应的位置处用干蚀法形成接触孔；
电极形成工序，用于在上述所形成的接触孔内形成连接到上述半导体薄膜上的源极电极、漏极电极。
5．一种薄膜晶体管的制造方法，其特征是具有下述工序：
第1半导体薄膜形成工序，用于在基板上边的规定位置上形成第1半导体薄膜；
第2半导体薄膜形成工序，用于仅仅在与上述所形成的第1半导体薄膜上边的源极电极和漏极电极对应的位置上形成第2半导体薄膜；
栅极绝缘膜形成工序，用于把上述所形成的第1和第2半导体薄膜覆盖起来形成栅极绝缘膜；
栅极电极形成工序，用于在上述所形成的栅极绝缘膜的上部形成栅极电极；
层间绝缘膜形成工序，用于把上述所形成的栅极绝缘膜和栅极电极覆盖起来形成层间绝缘膜；
接触孔形成工序，用于在上述所形成的栅极绝缘膜和层间绝缘膜中与源极电极和漏极电极对应的位置处用干蚀法形成接触孔；
电极形成工序，用于在上述所形成的接触孔内形成连接到上述半导体薄膜上的源极电极、漏极电极。
6．一种薄膜晶体管的制造方法，其特征是具有下述工序：
栅极电极形成工序，用于在基板上边的规定位置上形成栅极电极；
栅极绝缘膜形成工序，用于把上述所形成的栅极电极覆盖起来形成栅极绝缘膜；
第1半导体薄膜形成工序，用于把上述所形成的栅极电极覆盖起来形成第1半导体薄膜；
第2半导体薄膜形成工序，用于仅仅在与上述所形成的第1半导体薄膜上边的源极电极和漏极电极对应的位置上形成第2半导体薄膜；
层间绝缘膜形成工序，用于把上述所形成的第2半导体薄膜覆盖起来形成层间绝缘膜；
接触孔形成工序，用于在上述所形成的层间绝缘膜中与源极电极和漏极电极对应的位置处用干蚀法形成接触孔；
电极形成工序，用于在上述所形成的接触孔内形成连接到上述半导体薄膜上的源极电极、漏极电极。
7．一种薄膜晶体管的制造方法其特征是具有下述工序：
半导体厚薄膜形成工序，用于在基板上边把半导体薄膜形成得比本来所需要的厚度还厚；
薄膜化工序，用于仅仅剩下上述半导体薄膜的与源极电极和漏极电极对应的区域，把其它的区域加工变为本来的厚度；
栅极绝缘膜形成工序，用于覆盖上述加工后的半导体薄膜形成栅极绝缘膜；
栅极电极形成工序，用于在上述所形成的栅极绝缘膜的上部形成栅极电极；
层间绝缘膜形成工序，用于把上述所形成的栅极电极和栅极绝缘膜覆盖起来形成层间绝缘膜；
接触孔形成工序，用于在上述所形成的栅极绝缘膜和层间绝缘膜中与源极电极和漏极电极对应的位置处用干蚀法形成接触孔；
电极形成工序，用于在上述所形成的接触孔内形成连接到上述半导体薄膜上的源极电极、漏极电极。
8．一种薄膜晶体管的制造方法，其特征是具有下述工序：
栅极电极形成工序，用于在基板上边的规定位置上形成栅极电极；
栅极绝缘膜形成工序，用于把上述所形成的栅极电极覆盖起来形成栅极绝缘膜；
半导体厚薄膜形成工序，用于把上述所形成的栅极电极覆盖起来把半导体薄膜形成得比本来所需要的厚度还厚；
薄膜化工序，用于仅仅剩下上述半导体薄膜的与源极电极和漏极电极对应的区域，把其它的区域加工变薄为本来的厚度；
层间绝缘膜形成工序，用于把上述加工后的半导体薄膜覆盖起来形成层间绝缘膜；
接触孔形成工序，用于在上述所形成的层间绝缘膜中与源极电极和漏极电极对应的位置处用干蚀法形成接触孔；
电极形成工序，用于在上述所形成的接触孔内形成连接到上述半导体薄膜上的源极电极、漏极电极。
9．一种薄膜晶体管，这是一种在具有通过如果是底部栅极式则在层间绝缘膜中，如果是顶部栅极式则除此之外还要在栅极绝缘膜中形成的接触孔，把将成为沟道区域、源极区域、漏极区域的半导体薄膜、层间绝缘膜、栅极绝缘膜连接到半导体薄膜上的源极电极和漏极电极的基板上边形成的薄膜晶体管，其特征是：
具有非沟道区域增厚形成的半导体部分，该半导体部分把用来连接上述半导体薄膜的源极电极和漏极电极的接触孔的形成区域的半导体薄膜，形成得比沟道区域厚。
10．权利要求9所述的薄膜晶体管，其特征是：上述半导体薄膜是由硅、硅·锗或硅·锗·碳构成的硅系统半导体薄膜。
11．一种在基板上边具有具备沟道区域、源极区域和漏极区域的半导体膜、栅极电极、源极电极和漏极电极的薄膜晶体管的制造方法，其特征是：
具有在上述半导体膜与上述源极电极和上述漏极电极之间形成硅化物膜的硅化物膜形成工序。
12．权利要求11所述的薄膜晶体管的制造方法，其特征是：在上述硅化物膜形成工序之前，具有硅化物金属选定工序，用于选定从钛、镍、铂或钴中选出的至少一种金属的硅化物作为所形成的硅化物。
13．权利要求11所述的薄膜晶体管的制造方法，其特征是：
上述源极电极和漏极电极是分别由多层金属层构成的多层源极电极和多层漏极电极，
在上述硅化物层形成工序之前，具有在形成多层源极电极和多层漏极电极的部分处，作为多层源极电极和多层漏极电极的最下层，在上述硅膜上形成由钛、镍、铂或钴中选出的至少一种的金属膜，
上述硅化物膜形成工序，具有使上述所形成的最下层的膜的金属的下部和硅膜的硅进行反应的小反应工序。
14．一种薄膜晶体管的制造方法，其特征是具有下述工序：
硅膜形成工序，用于在基板上边的规定位置上形成硅膜；
栅极绝缘膜形成工序，用于在上述所形成的硅膜上边整个面地形成栅极绝缘膜；
第1金属膜形成工序，用于在除去了与源极电极和漏极电极对应位置的上述所形成的栅极绝缘膜之后，在整个面上形成第1金属膜；
硅化物层形成工序，用于使所形成的第1金属膜与硅膜，在直接相接连的部分处，用热使两者进行反应以形成硅化物层；
考虑形成栅极电极的层间绝缘膜形成工序，用于去除上述第1金属膜，然后在与上述硅膜上边的栅极电极对应的位置上边，形成由层间绝缘膜用的刻蚀气体不会侵入的金属构成的第2金属膜，然后，在整个面上形成层间绝缘膜；
接触孔形成工序，用于以上述硅化物层和上述第2金属膜作为刻蚀阻挡层干蚀上述层间绝缘膜，在与栅极电极、源极电极和漏极电极对应的位置上形成接触孔；
电极等形成工序，用于之后在整个面上形成第3金属膜，除掉不需要的部分形成栅极电极、源极电极和漏极电极或这些电极最下层的金属层。
15．权利要求14所述的薄膜晶体管的制造方法，其特征是：
上述硅膜形成工序，是形成650埃以下膜厚的薄硅膜形成工序；
上述接触孔形成工序，是形成底部直径小于4微米的小直径接触孔形成工序。
16．权利要求15所述的薄膜晶体管的制造方法，其特征是：
在上述接触孔形成工序之前，具有同一金属选定工序，用于作为上述第3金属膜的材料，把与上述第1金属膜相同的金属选定为材料。
17．一种薄膜晶体管的制造方法，其特征是具有下述工序：
栅极电极形成工序，用于在基板上边的规定位置上形成栅极电极；
栅极绝缘膜形成工序，用于把上述所形成的栅极电极覆盖起来形成栅极绝缘膜；
硅膜形成工序，用于在上述栅极绝缘膜上边的规定位置上形成硅膜；
第1金属膜形成工序，用于仅仅在与源极电极和漏极电极对应的位置上形成第1金属膜；
硅化物层形成工序，用于使上述所形成的第1金属膜和硅膜在直接接连的部分处用热使两者进行反应形成硅化物层；
层间绝缘膜形成工序，用于在形成了硅化物层的硅膜上边整个面地形成层间绝缘膜；
接触孔形成工序，用于以上述硅化物层为刻蚀阻挡层，对上述层间绝缘膜进行干蚀，在与漏极电极、源极电极对应的位置上形成接触孔；
电极等形成工序，用于之后在整个面上形成第2金属膜，除去不需要的部分，以形成漏极电极、源极电极或它们的最下层的金属层。
18．权利要求17所述的薄膜晶体管的制造方法，其特征是：
上述硅膜形成工序，是形成650埃以下膜厚的薄硅膜形成工序；
上述接触孔形成工序，是形成底部直径小于4微米的小直径接触孔形成工序。
19．权利要求18所述的薄膜晶体管的制造方法，其特征是：
在上述接触孔形成工序之前，具有同一金属选定工序，用于作为上述第2金属膜的材料，把与上述第1金属膜相同的金属选定为材料。
20．一种薄膜晶体管的制造方法，其特征是具有下述工序：
硅膜形成工序，用于在基板上边的规定位置上形成硅膜；
硅化物层形成工序，用于在所形成的硅膜上边的仅仅与源极电极和漏极电极对应的位置上形成了第1金属膜之后，使该第1金属膜和上述硅膜进行反应，在两膜间形成硅化物层；
绝缘膜金属膜形成工序，用于之后在硅膜上边的整个面上形成绝缘膜，接着形成由绝缘膜用的刻蚀气体不会侵入的金属构成的第2金属膜；
栅极电极层间绝缘膜形成工序，用于仅仅在与栅极电极对应的位置上剩下在上述绝缘膜上边形成的第2金属膜之后，在整个面上形成层间绝缘膜。
接触孔形成工序，用于以上述所形成的硅化物层和仅仅在与栅极电极对应的位置上剩下的第2金属膜为刻蚀阻挡层，对上述层间绝缘膜进行干蚀，在与栅极电极、漏极电极、源极电极对应的位置上形成接触孔；
电极等形成工序，用于然后在整个面上形成第3金属膜，除去不需要的部分，以形成栅极电极、漏极电极、源极电极或它们的最下层的金属层。
21．权利要求20所述的薄膜晶体管的制造方法，其特征是：
上述硅膜形成工序，是形成650埃以下膜厚的薄硅膜形成工序；
上述接触孔形成工序，是形成底部直径小于4微米的小直径接触孔形成工序。
22．权利要求21所述的薄膜晶体管的制造方法，其特征是：
在上述接触孔形成工序之前，具有同一金属选定工序，用于作为上述第3金属膜的材料，把与上述第1金属膜相同的金属选定为材料。
23．一种在基板上形成薄膜晶体管的方法，具有通过将要成为沟道区域、源极区域和漏极区域的硅薄膜、层间绝缘膜、栅极绝缘膜、在层间绝缘膜和栅极绝缘膜中形成的接触孔内的硅化物层连接到硅薄膜上的源极电极和漏极电极，其特征是具有下述工序：
第1金属膜形成工序，用于在接触孔内形成了硅化物之后，在栅极绝缘膜上边与栅极电极对应的位置上，用与形成上述硅化物的材料金属相同的金属，形成由多层构造构成的将成为栅极电极的最下层的规定厚度的第1金属膜；
第2金属膜形成工序，用于在上述第1金属膜上边，形成将成为由多层构造构成的栅极电极的第2层的规定厚度的、而且由不受上述层间绝缘膜用的刻蚀气体侵入的金属构成的第2金属膜；
栅极电极兼掩模形成工序，用于在除去了上述所形成的第1金属膜和第2金属膜的不需要的部分之后，形成第1金属膜对于第2金属膜向源极电极一侧、漏极电极一侧中的至少一方少许探出来的形状的栅极电极兼掩模；
掺杂工序，用于从基板上部一侧向形成了上述栅极电极兼掩模的半成品状薄膜晶体管中注入规定的杂质离子。
24．权利要求23所述的薄膜晶体管的制造方法，其特征是具有：
薄硅膜形成工序，用于形成厚度为650埃以下的硅薄膜；
小直径接触孔形成工序，用于形成最下部的内直径小于4微米的接触孔。
25．权利要求24所述的薄膜晶体管的制造方法，其特征是：具有金属材料选定工序，用于选定易于控制与硅之间的反应，而且掺杂时对氢的侵入防止能力高的金属作为形成上述硅化物和形成第1金属膜的金属材料。
26．一种在基板上形成薄膜晶体管的方法，具有通过将要成为沟道区域、源极区域和漏极区域的硅薄膜、层间绝缘膜、栅极电极、栅极绝缘膜、在层间绝缘膜和栅极绝缘膜中形成的接触孔内的硅化物层连接到硅薄膜上的源极电极和漏极电极，其特征是具有下述工序：
栅极电极第1金属膜形成工序，用于在栅极绝缘膜上边与栅极电极对应的位置上，用与形成上述硅化物的材料金属相同的金属，形成由多层构造构成的将成为栅极电极的最下层的规定厚度的第1金属膜；
硅膜形成工序，用于在上述栅极电极的位置上形成的第1金属膜上边，以源极电极一侧、漏极电极一侧中的至少一方少许探出来的形式，形成规定厚度的硅膜；
硅化物用金属膜形成工序，用于在尚未形成上述硅化物层的接触孔内硅膜上边，形成用来形成硅化物的金属膜；
硅化物层形成工序，用于在接触孔内形成硅化物层，并在栅极电极位置的第1金属膜与其上部、两侧部的硅膜之间，形成硅化物层；
掺杂工序，用于从基板上边一侧，以栅极电极部分的第1金属膜、硅化物层、硅层为掩模，向在上述栅极电极部分上形成了硅化物层的半成品上边的薄膜晶体管中，注入规定的杂质离子。
27．权利要求26所述的薄膜晶体管的制造方法，其特征是具有：
薄硅膜形成工序，用于形成厚度为650埃以下的硅薄膜；
小直径接触孔形成工序，用于形成最下部的内直径小于4微米的接触孔。
28．权利要求27所述的薄膜晶体管的制造方法，其特征是具有金属材料选定工序，用于选定易于控制与硅之间的反应，而且掺杂时的氢防止能力高的金属作为形成上述硅化物和形成第1金属膜的金属材料。
29．一种薄膜晶体管，这是一种在具有通过如果是底部栅极式则在层间绝缘膜中，如果是顶部栅极式则除此之外还要在栅极绝缘膜中形成的接触孔，把将成为沟道区域、源极区域、漏极区域的半导体薄膜、层间绝缘膜、栅极电极、栅极绝缘膜连接到半导体薄膜上的源极电极和漏极电极的基板上边形成的薄膜晶体管，其特征是：
在用来连接上述半导体薄膜的源极电极和漏极电极的接触孔的形成区域的半导体薄膜与源极电极和漏极电极之间，具有硅化物层。
30．权利要求29所述的薄膜晶体管，其特征是：上述源极电极和漏极电极，不论是否多层构造，总的说，各自的与上述源极区域、漏极区域上边的上述硅化物层接连的部分，都是由与硅化物的原料金属相同的金属构成的材料金属统一型源极电极、材料金属统一型漏极电极。
31．权利要求30所述的薄膜晶体管，其特征是：上述硅化物层是钛、镍、铂或钴的硅化物。
32．权利要求31所述的薄膜晶体管，其特征是：
上述硅膜是其厚度为650埃以下的膜；
上述接触孔，其最下部的直径小于4微米。
33．权利要求29所述的薄膜晶体管，其特征是：
上述硅化物层是钛、镍、铂或钴的硅化物。
34．权利要求33所述的薄膜晶体管，其特征是：
上述硅膜是其厚度为650埃以下的膜；
上述接触孔，其最下部的直径小于4微米。
35．一种薄膜晶体管，这是一种在具有通过将要成为沟道区域、源极区域和漏极区域的半导体薄膜、层间绝缘膜、栅极电极、栅极绝缘膜、在层间绝缘膜和栅极绝缘膜中形成的接触孔连接到半导体薄膜上的源极电极和漏极电极、在基板上边形成的、而且还具有LDD构造的薄膜晶体管，其特征是：
在形成了用来连接上述半导体薄膜的源极电极和漏极电极的接触孔的区域的半导体薄膜与源极电极和漏极电极之间，具有硅化物层，
上述栅极电极是一种掩模兼用多层栅极电极，这种电极为多层构造，其最下层由与构成上述硅化物层的金属相同的金属层构成，其上部层由比上述下层金属层向源极区域或漏极区域中的至少一方缩进去的形状的金属层构成，
上述半导体薄膜，是一种LDD构造的掩模兼用多层栅极对应的LDD构造薄膜，其注入杂质离子浓度分布与上述掩模兼用多层栅极电极的屏蔽能力相对应。
36．权利要求35所述的薄膜晶体管，其特征是：
上述栅极电极、源极电极、漏极电极的硅化物是钛、镍，铂或钴的硅化物。
37．权利要求36所述的薄膜晶体管，其特征是：
上述半导体薄膜，其厚度小于650埃；
上述源极电极和漏极电极，分别是一种与硅化物层接连的部分的直径小于4微米的细源极电极和细漏极电极。
38．一种薄膜晶体管，这是一种在具有通过将要成为沟道区域、源极区域和漏极区域的半导体薄膜、层间绝缘膜、栅极电极、栅极绝缘膜、在层间绝缘膜和栅极绝缘膜上形成的接触孔连接到半导体薄膜上的源极电极和漏极电极、在基板上边形成的、而且还具有LDD构造的薄膜晶体管，其特征是：
在形成了用来连接上述半导体薄膜的源极电极和漏极电极的接触孔的区域的半导体薄膜与源极电极和漏极电极之间，具有硅化物层，
上述栅极电极是一种掩模兼用多层栅极电极，这种电极为多层构造，其最下层由与构成上述硅化物层的金属相同的金属层构成，其上部层由比上述下层金属层向源极区域或漏极区域中的至少一方探出来的形状的金属层构成，
上述半导体薄膜，是一种LDD构造的掩模兼用多层栅极对应的LDD构造薄膜，其注入杂质离子浓度分布与上述掩模兼用多层栅极电极的屏蔽能力相对应。
39．权利要求38所述的薄膜晶体管，其特征是：
上述栅极电极、源极电极、漏极电极的硅化物是钛、镍，铂或钴的硅化物。
40．权利要求39所述的薄膜晶体管，其特征是：
上述半导体层，其厚度小于650埃；
上述源极电极和漏极电极，分别是一种与硅化物层接连部分的直径小于4微米的细源极电极和细漏极电极。
CN99107059A 1998-05-26 1999-05-26 薄膜晶体管及其制造方法 Pending CN1236981A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP14389298 1998-05-26
JP143892/98 1998-05-26
JP019535/99 1999-01-28
JP1953599 1999-01-28

Publications (1)

Publication Number Publication Date
CN1236981A true CN1236981A (zh) 1999-12-01

Family

ID=26356374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99107059A Pending CN1236981A (zh) 1998-05-26 1999-05-26 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (2) US6331476B1 (zh)
KR (1) KR19990088504A (zh)
CN (1) CN1236981A (zh)
TW (1) TW518444B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356526C (zh) * 2000-05-15 2007-12-19 国际商业机器公司 制造晶体管的方法
CN101989619A (zh) * 2009-07-29 2011-03-23 Nec液晶技术株式会社 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管
CN102005483A (zh) * 2010-10-25 2011-04-06 友达光电股份有限公司 薄膜晶体管
CN102184970A (zh) * 2000-09-14 2011-09-14 株式会社半导体能源研究所 半导体器件及其制造方法
CN102237344A (zh) * 2010-04-30 2011-11-09 通用电气公司 具有电力覆盖互连的压装模块
CN102789989A (zh) * 2012-08-15 2012-11-21 京东方科技集团股份有限公司 多晶硅晶体管制造方法及多晶硅晶体管、显示器件
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103377887A (zh) * 2012-04-24 2013-10-30 中芯国际集成电路制造(上海)有限公司 场效应晶体管及其制作方法
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN105321825A (zh) * 2015-11-18 2016-02-10 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN106684154A (zh) * 2016-12-30 2017-05-17 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN108110061A (zh) * 2017-12-22 2018-06-01 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
CN111403489A (zh) * 2020-04-15 2020-07-10 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
AT409429B (de) * 1999-07-15 2002-08-26 Sez Semiconduct Equip Zubehoer Verfahren zum ätzbehandeln von halbleitersubstraten zwecks freilegen einer metallschicht
JP3394483B2 (ja) * 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
KR100778834B1 (ko) * 2000-02-21 2007-11-22 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법
KR100503128B1 (ko) 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2002141514A (ja) * 2000-11-07 2002-05-17 Sanyo Electric Co Ltd ボトムゲート型薄膜トランジスタ及びその製造方法
JP4511092B2 (ja) * 2000-12-11 2010-07-28 セイコーエプソン株式会社 半導体素子の製造方法
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
CN100444353C (zh) * 2005-10-17 2008-12-17 财团法人工业技术研究院 具有多个晶体管的半导体装置及其制造方法
KR100839747B1 (ko) * 2006-12-05 2008-06-19 삼성에스디아이 주식회사 평판 표시 장치용 트랜지스터의 제조 방법
US9177811B2 (en) * 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100918025B1 (ko) * 2007-12-05 2009-09-18 한국전자통신연구원 검출 소자
US7910929B2 (en) * 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
TWI418039B (zh) * 2010-10-12 2013-12-01 Au Optronics Corp 薄膜電晶體
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
KR102256455B1 (ko) * 2013-12-09 2021-05-26 엘지디스플레이 주식회사 엑스레이 검출기의 어레이 기판 및 그의 제조 방법
CN112530873B (zh) * 2019-09-18 2023-09-26 云谷（固安）科技有限公司 显示面板及其制造方法和电子设备
KR20220022519A (ko) * 2020-08-18 2022-02-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN113555287B (zh) * 2021-07-22 2022-05-24 吉林建筑大学 一种水分触发降解的p型瞬态薄膜晶体管制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252667A (ja) 1985-05-01 1986-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JPH0611060B2 (ja) * 1987-08-21 1994-02-09 日本電気株式会社 薄膜トランジスタの製造方法
JPH03108319A (ja) 1989-09-21 1991-05-08 Seiko Epson Corp 半導体装置の製造方法
JPH03239370A (ja) * 1990-02-16 1991-10-24 Matsushita Electric Ind Co Ltd 薄膜トランジスタと駆動回路内蔵型液晶表示装置と駆動回路内蔵型イメージセンサー
JPH04152676A (ja) 1990-10-17 1992-05-26 Seiko Epson Corp 薄膜半導体装置の製造方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3419073B2 (ja) 1994-03-31 2003-06-23 カシオ計算機株式会社 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356526C (zh) * 2000-05-15 2007-12-19 国际商业机器公司 制造晶体管的方法
CN102184970B (zh) * 2000-09-14 2014-06-25 株式会社半导体能源研究所 半导体器件及其制造方法
CN102184970A (zh) * 2000-09-14 2011-09-14 株式会社半导体能源研究所 半导体器件及其制造方法
CN101989619A (zh) * 2009-07-29 2011-03-23 Nec液晶技术株式会社 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管
CN101989619B (zh) * 2009-07-29 2014-12-31 Nlt科技股份有限公司 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管
CN102237344B (zh) * 2010-04-30 2016-08-24 通用电气公司 具有电力覆盖互连的压装模块
CN102237344A (zh) * 2010-04-30 2011-11-09 通用电气公司 具有电力覆盖互连的压装模块
CN102005483B (zh) * 2010-10-25 2012-08-22 友达光电股份有限公司 薄膜晶体管
CN102005483A (zh) * 2010-10-25 2011-04-06 友达光电股份有限公司 薄膜晶体管
CN103377887B (zh) * 2012-04-24 2016-03-16 中芯国际集成电路制造(上海)有限公司 场效应晶体管及其制作方法
CN103377887A (zh) * 2012-04-24 2013-10-30 中芯国际集成电路制造(上海)有限公司 场效应晶体管及其制作方法
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2014012320A1 (zh) * 2012-07-20 2014-01-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN102789989A (zh) * 2012-08-15 2012-11-21 京东方科技集团股份有限公司 多晶硅晶体管制造方法及多晶硅晶体管、显示器件
WO2015067068A1 (zh) * 2013-11-08 2015-05-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
US10008516B2 (en) 2013-11-08 2018-06-26 Boe Technology Group Co., Ltd. LTPS TFT array substrate, its manufacturing method, and display device
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
US9911618B2 (en) 2015-05-05 2018-03-06 Boe Technology Group Co., Ltd. Low temperature poly-silicon thin film transistor, fabricating method thereof, array substrate and display device
CN105321825A (zh) * 2015-11-18 2016-02-10 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN106684154A (zh) * 2016-12-30 2017-05-17 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN107316874B (zh) * 2017-07-28 2020-03-10 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN108110061A (zh) * 2017-12-22 2018-06-01 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
CN111403489A (zh) * 2020-04-15 2020-07-10 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法
CN111403489B (zh) * 2020-04-15 2023-06-27 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法

Also Published As

Publication number Publication date
US20020016029A1 (en) 2002-02-07
TW518444B (en) 2003-01-21
US6331476B1 (en) 2001-12-18
KR19990088504A (ko) 1999-12-27

Similar Documents

Publication Publication Date Title
CN1236981A (zh) 薄膜晶体管及其制造方法
CN1139129C (zh) 半导体集成电路器件及其制造方法
CN100350626C (zh) 具有槽型结构的半导体器件
CN1205664C (zh) 半导体装置及其制造方法
CN1311549C (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN1246909C (zh) 半导体器件及其制造方法
CN1284241C (zh) 有源矩阵显示装置
CN1218403C (zh) 半导体装置
CN1277312C (zh) 半导体器件及其制造方法
CN1599067A (zh) 薄膜半导体器件、其制造工艺以及液晶显示器
CN1725511A (zh) 半导体器件及其制造方法
CN1577891A (zh) 半导体装置以及其制造方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1532943A (zh) 炭化硅半导体器件及其制造方法
CN1722468A (zh) 便携式信息终端
CN1617353A (zh) 半导体器件的制造方法
CN1599961A (zh) 半导体装置及其制造方法
CN1893114A (zh) 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法
CN1838430A (zh) Mis半导体器件和互补mis半导体器件
CN1909243A (zh) 半导体装置及其制造方法
CN1838433A (zh) 半导体器件以及图像显示装置
CN1612345A (zh) 半导体器件和显示器件
CN1171314C (zh) 半导体装置及半导体装置的制造方法
CN1728388A (zh) 半导体存储装置及其制造方法
CN1421914A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication