KR100778834B1 - 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 - Google Patents
박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 Download PDFInfo
- Publication number
- KR100778834B1 KR100778834B1 KR1020000008305A KR20000008305A KR100778834B1 KR 100778834 B1 KR100778834 B1 KR 100778834B1 KR 1020000008305 A KR1020000008305 A KR 1020000008305A KR 20000008305 A KR20000008305 A KR 20000008305A KR 100778834 B1 KR100778834 B1 KR 100778834B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- active layer
- layer
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 142
- 239000010408 film Substances 0.000 claims abstract description 70
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000011810 insulating material Substances 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 15
- 239000000243 solution Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000012895 dilution Substances 0.000 claims description 8
- 238000010790 dilution Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000007812 deficiency Effects 0.000 abstract description 4
- 238000007865 diluting Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
상기 소오스 및 드레인 전극 형성 후 열처리하여 상기 활성층의 불순물을 활성화시키는 단계를 더 포함한다.
본 발명에 따른 액정표시소자의 제조방법은 임의의 기판 상에 평탄화된 버퍼절연막을 형성하는 단계와, 상기 버퍼절연막의 상부에 활성층을 형성하는 단계와, 상기 활성층 상에 순차적으로 절연물질과 단일 금속으로 이루어지는 게이트 금속층을 형성하고 상기 절연물질 및 게이트 금속층을 동시에 패터닝하여 게이트 절연막 및 상기 게이트 절연막과 동일형상을 갖는 게이트 전극을 형성하는 단계와, 상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 층간절연막을 형성하고 상기 층간 절연막을 건식에칭하여 컨택홀을 형성하는 단계와, 희석용액을 이용한 클리닝(Cleaning) 공정에 의해 상기 건식에칭에 노출되어 형성된 상기 활성층의 결핍층을 제거하는 단계와, 상기 컨택홀을 통해 상기 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계와, 상기 소오스 및 드레인 전극이 형성되어진 상기 층간절연막의 상부에 보호막을 형성하고 컨택홀을 형성하는 단계와, 상기 컨택홀을 통해 상기 드레인전극과 접촉되는 투명전극을 형성하는 단계를 포함한다.
상기 소오스 및 드레인 전극 형성 후 열처리하여 상기 활성층의 불순물을 활성화시키는 단계를 더 포함하는 것을 특징으로 한다.
상기 투명전극 형성 후 열처리하여 상기 활성층의 불순물을 활성화시키는 단계를 더 포함한다.
Claims (8)
- 임의의 기판 상에 평탄화된 버퍼절연막을 형성하는 단계와,상기 버퍼절연막의 상부에 활성층을 형성하는 단계와,상기 활성층 상에 순차적으로 절연물질과 단일 금속으로 이루어지는 게이트 금속층을 형성하고 상기 절연물질 및 게이트 금속층을 동시에 패터닝하여 게이트 절연막 및 상기 게이트 절연막과 동일 형상을 갖는 게이트 전극을 형성하는 단계와,상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 층간절연막을 형성하고 상기 층간 절연막을 건식에칭하여 컨택홀을 형성하는 단계와,희석용액을 이용한 클리닝(Cleaning) 공정에 의해 상기 건식에칭에 노출되어 형성된 상기 활성층의 결핍층을 제거하는 단계와,상기 컨택홀을 통해 상기 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 삭제
- 제 1 항에 있어서,상기 소오스 및 드레인 전극 형성 후 열처리하여 상기 활성층의 불순물을 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 임의의 기판 상에 평탄화된 버퍼절연막을 형성하는 단계와,상기 버퍼절연막의 상부에 활성층을 형성하는 단계와,상기 활성층 상에 순차적으로 절연물질과 단일 금속으로 이루어지는 게이트 금속층을 형성하고 상기 절연물질 및 게이트 금속층을 패터닝하여 게이트 절연막 및 상기 게이트 절연막과 중첩되는 게이트 전극을 형성하는 단계와;상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 층간절연막을 형성하고 상기 층간 절연막을 건식에칭하여 컨택홀을 형성하는 단계와,희석용액을 이용한 클리닝(Cleaning) 공정에 의해 상기 건식에칭에 노출되어 형성된 상기 활성층의 결핍층을 제거하는 단계와,상기 컨택홀을 통해 상기 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계와,상기 소오스 및 드레인 전극이 형성되어진 상기 층간절연막의 상부에 보호막을 형성하고 컨택홀을 형성하는 단계와,상기 컨택홀을 통해 상기 드레인전극과 접촉되는 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 삭제
- 제 4 항에 있어서,상기 소오스 및 드레인 전극 형성 후 열처리하여 상기 활성층의 불순물을 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 4 항에 있어서,상기 투명전극 형성 후 열처리하여 상기 활성층의 불순물을 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서,상기 희석용액으로는 HF 희석용액이 이용되는 것을 특징으로 하는 박막트랜지스터 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000008305A KR100778834B1 (ko) | 2000-02-21 | 2000-02-21 | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000008305A KR100778834B1 (ko) | 2000-02-21 | 2000-02-21 | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010082829A KR20010082829A (ko) | 2001-08-31 |
KR100778834B1 true KR100778834B1 (ko) | 2007-11-22 |
Family
ID=19648479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000008305A KR100778834B1 (ko) | 2000-02-21 | 2000-02-21 | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100778834B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100828298B1 (ko) * | 2001-10-10 | 2008-05-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335578A (ja) * | 1992-06-03 | 1993-12-17 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
JPH0756190A (ja) * | 1993-08-12 | 1995-03-03 | Seiko Epson Corp | 薄膜トランジスタおよびその製造方法 |
KR19990088504A (ko) * | 1998-05-26 | 1999-12-27 | 모리시타 요이찌 | 박막트랜지스터및그제조방법 |
KR100318838B1 (ko) * | 1995-11-27 | 2002-09-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
-
2000
- 2000-02-21 KR KR1020000008305A patent/KR100778834B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335578A (ja) * | 1992-06-03 | 1993-12-17 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
JPH0756190A (ja) * | 1993-08-12 | 1995-03-03 | Seiko Epson Corp | 薄膜トランジスタおよびその製造方法 |
KR100318838B1 (ko) * | 1995-11-27 | 2002-09-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
KR19990088504A (ko) * | 1998-05-26 | 1999-12-27 | 모리시타 요이찌 | 박막트랜지스터및그제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20010082829A (ko) | 2001-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6337234B2 (en) | Method of fabricating a buried bus coplanar thin film transistor | |
US8749069B2 (en) | Semiconductor device and method of fabricating the same | |
US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
KR20050112031A (ko) | 반도체 소자 및 그 형성 방법 | |
JPH0854649A (ja) | 液晶表示装置及びその製造方法 | |
US5920362A (en) | Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode | |
JPH1195256A (ja) | アクティブマトリクス基板 | |
US6716768B2 (en) | Method of manufacturing thin-film transistor, and liquid-crystal display | |
JPH10270701A (ja) | 薄膜トランジスタおよびその製法 | |
KR100737910B1 (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
KR100778834B1 (ko) | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 | |
US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
JP3312490B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH11345975A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100752370B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
JPH09307115A (ja) | 薄膜トランジスタ | |
KR100359022B1 (ko) | 폴리실리콘형 박막트랜지스터 제조 방법 | |
JPH09139508A (ja) | 薄膜トランジスタの製造方法 | |
JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
KR100254924B1 (ko) | 화상표시장치의 제조방법 | |
KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
KR100249222B1 (ko) | 액정표시장치및그제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 12 |