KR20010082829A - 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 - Google Patents
박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 Download PDFInfo
- Publication number
- KR20010082829A KR20010082829A KR1020000008305A KR20000008305A KR20010082829A KR 20010082829 A KR20010082829 A KR 20010082829A KR 1020000008305 A KR1020000008305 A KR 1020000008305A KR 20000008305 A KR20000008305 A KR 20000008305A KR 20010082829 A KR20010082829 A KR 20010082829A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- active layer
- insulating film
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000010409 thin film Substances 0.000 title abstract description 31
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 132
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000007812 deficiency Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 46
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 238000000151 deposition Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000012895 dilution Substances 0.000 description 4
- 238000010790 dilution Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 코플래너 구조를 가지는 박막트랜지스터 제조방법과 그를 이용한 액정표시소자 제조방법에 관한 것이다.
본 발명의 박막트랜지스터의 제조방법은 임의의 기판 상에 평탄화된 버퍼절연막을 형성하는 단계와, 버퍼절연막의 상부에 활성층을 형성하는 단계와, 활성층 상에 적층되어진 게이트절연막과 단일 금속층의 게이트전극을 형성하는 단계와, 상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 층간절연막을 형성하고 건식에칭하여 컨택홀을 형성하는 단계와, 층간절연막의 상부에 상기 컨택홀을 통해 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 게이트전극으로 단일 금속층을 이용함으로써 박막트랜지스터 소자의 불량율을 최소화함과 아울러 제조공정을 단순화할 수 있게 된다.
Description
본 발명은 코플래너(Coplaner) 구조를 가지는 박막트랜지스터 제조방법과 그를 이용한 액정표시소자 제조방법에 관한 것이다.
통상, 박막트랜지스터는 집적화 및 제조가 용이하여 반도체 메모리 및 액정표시장치 등에 주로 사용되고 있다. 이 박막트랜지스터는 사용될 회로장치에 따라 고온 또는 저온에서 제조된다. 예를 들어, 반도체 메모리에 사용될 경우 박막트랜지스터는 고온에서 제조되고 액정표시장치에 사용될 경우에는 저온에서 제조된다. 액정표시장치에 사용되는 박막트랜지스터가 저온에서 제조되는 이유는 유리기판이 주위온도에 의해 쉽게 변형되기 때문이다. 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 화상을 표시하는 액정표시소자는 액정셀들을 스위칭하는 소자로 박막트랜지스터를 이용하고 있다.
박막트랜지스터는 반도체층으로서 아몰퍼스(Amorphous) 실리콘과 폴리(Poly) 실리콘을 사용하는가에 따라 아몰퍼스실리콘형과 폴리실리콘형으로 구분된다. 아몰퍼스실리콘형 박막트랜지스터는 아몰퍼스실리콘막이 비교적 균일성이 좋고 특성이 안정된 장점을 가지고 있으나 전하이동도가 비교적 작아 화소밀도를 향상시키는 경우에는 적용이 어려운 단점이 있다. 또한, 아몰퍼스실리콘형 박막트랜지스터를 사용하는 경우 주변 구동회로를 별도로 제작하여 액정패널에 실장시켜야 하므로 LCD의 제조비용이 높다는 단점이 있다. 반면에, 폴리실리콘형 박막트랜지스터는 전하이동도가 높음에 따라 화소밀도 증가에 어려움이 없을 뿐만 아니라 주변 구동회로를 액정패널 상에 일체화하여 실장하게 되므로 제조단가를 낮출 수 있는 장점이 가지고 있다. 폴리실리콘형 박막트랜지스터로는 도 1에 도시된 바와 같이 폴리실리콘으로 이루어진 활성층의 상부에 게이트전극이 형성된 코플래너(Coplana) 구조가 대표적이다.
도 1을 참조하면, 종래의 액정표시소자에서 박막트랜지스터 기판은 투명기판(10) 상에 형성된 버퍼절연막(12)과 층간절연막(20) 사이에 적층된 활성층(14), 게이트절연막(16) 및 게이트전극(18)과, 층간절연막(20) 위에 컨택홀을 통해 활성층(14)과 전기적으로 연결되게 형성된 소오스 및 드레인 전극(22, 24)으로 구성되는 을 구비하는 코플래너 구조의 박막트랜지스터를 구비한다. 소오스 및 드레인 전극(22, 24) 및 층간절연막(20) 위에는 보호막(26)이 형성된다. 보호막(26) 표면에는 컨택홀을 통해 소오스 및 드레인 전극(22, 24)과 게이트전극(18)에 전기적으로 연결되도록 투명전극들(28)이 형성된다. 게이트전극(18)은AlNd층(15)과 Mo층(17)이 적층된 이중 금속층 구조를 가진다. Mo층(17)은 층간절연막(20)에 컨택홀 형성시 에천트(Etchant), 즉 BOE에 의해 AlNd층(15)이 손상되는 것을 방지하는 역할을 하게 된다. 그런데, 이 Mo층(17)에 의해 AlNd층(15) 측면의 경사도 조절이 어려워 후속 증착공정에 불리한 형태를 가지게 됨으로써 그 위에 도포되는 층간절연막(20)의 스텝 커버리지(Step Coverage) 불량으로 소오스 및 드레인 전극(22, 24)이 단선되는 문제가 발생하게 된다. 또한, 게이트전극(18)이 이중 금속층 구조를 가짐에 따라 제조공정이 복잡한 문제점이 있었다.
도 2a 내지 도 2e는 도 1에 도시된 박막트랜지스터 기판의 제조방법을 단계적으로 나타낸 것이다.
도 2a를 참조하면, 투명기판(10) 위에 버퍼절연막(12)이 형성되고 그 버퍼절연막(12) 위에 활성층(14)이 형성된다. 버퍼절연막(12)은 투명기판(10) 상에 SiO2등의 절연물질을 증착함으로써 형성하게 된다. 활성층(14)은 다결정실리콘으로 이루어진 것으로 버퍼절연막(12) 위에 비정질실리콘을 균일한 두께로 증착한 후 레이저를 이용하여 결정화시켜 다결정실리콘막을 형성한 후 패터닝함으로써 형성하게 된다.
활성층(14)이 형성된 버퍼절연막(12)의 상부에는 도 2b에 도시된 바와 같이 게이트절연막(16)과 게이트전극(18)이 형성된다. 버퍼절연막(12) 상에 활성층(14)을 덮도록 SiO2등의 절연물질과 AlNd과 Mo을 순차적으로 증착한 후 포토레지스터패턴(30)을 이용하여 패터닝함으로써 게이트절연막(16)과 게이트전극(18)을 형성하게된다. 게이트전극(18) 형성공정을 상세히 하면, AlNd층(15)과 Mo층(17)을 포토레지스터패턴(30)을 이용하여 습식에칭하는 경우 AlNd의 에칭속도가 Mo 보다 빠르기 때문에 도 3a에 도시된 바와 같이 Mo층(17)은 오버행(Over Hang) 구조를 가지게 된다. 이에 따라, 도 3b에 도시된 바와 같이 포토레지스터패턴(30)을 애싱(Ashing)하고, 그 애싱된 포토레지스터패턴(30A)을 이용하여 그 하부의 Mo층(17)을 건식에칭함으로써 Mo층(17)의 오버행부를 제거하게 된다. 그리고, 게이트전극(48)을 마스크로 이용하여 활성층(14)의 노출된 부분에 P형 불순물을 이온주입하고 레이저빔을 조사하여 불순물을 활성화시킴으로써 소오스 및 드레인영역으로 이용되는 불순물영역을 형성하게 된다.
그 다음, 기판 전체에 SiO2등의 절연물질을 증착하여 층간절연막(20)을 형성한 후 도 2c에 도시된 바와 같이 포토레지스터패턴(32)을 이용하여 그 층간절연막(20)을 습식에칭함으로써 컨택홀을 형성하게 된다. 이 컨택홀에 의해 활성층(14)의 소오스 및 드레인 영역과 게이트전극(18)의 Mo층(17)이 노출되게 된다.
이어서, 도 2d에 도시된 바와 같이 층간절연막(20) 위에 금속물질을 증착한 후 패터닝함으로써 소오스 및 드레인 전극(22, 24)을 형성하게 된다. 소오스 및 드레인 전극(22, 24) 각각은 층간절연막(20)의 컨택홀을 통해 노출된 활성층(14)의 소오스 및 드레인 영역 각각에 전기적으로 접속되게 된다.
도 2e에 도시된 바와 같이 소오스 및 드레인 전극(22, 24)이 형성된 층간절연막(20) 상에 SiO2등의 절연물질을 증착하여 보호막(26)을 형성한 후 패터닝하여 컨택홀을 형성하게 된다. 이 컨택홀에 의해 소오스 및 드레인 전극(22, 24)과 게이트전극(18)의 Mo층(17)이 노출되게 된다. 이어서, 보호막(26) 상에 투명전극물질을 증착한 후 패터닝함으로써 투명전극들(28)을 형성하게 된다. 이 경우, 투명전극들(28) 각각은 컨택홀을 통해 소오스 및 드레인 전극(22, 24)과 게이트전극(18)에 전기적으로 접속되게 된다.
이와 같이, 종래의 코플래너 구조의 박막트랜지스터에서는 컨택홀 형성을 위한 습식에칭시 에천트에 의해 AlNd층(15)이 손상되는 것을 방지하기 위하여 게이트전극(18)을 AlNd층(15) 및 Mo층(17)이 적층된 이중 금속층 구조로 형성하고 있다. 그런데, 이 Mo층(17)과 AlNd층(15)의 에칭속도가 다름에 따라 도 3b에 도시된 바와 같은 Mo층(17)의 오버행부를 제거하는 공정이 필요하게 되므로 제조공정이 복잡해지게 된다. 또한, 게이트전극(18) 형성을 위한 습식에칭시 Mo층(17)에 의해 AlNd층(15) 측면의 경사도 조절이 어려워 후속 증착공정에 불리한 형태를 가지게 됨으로써 도 4에 도시된 바와 같이 그 위에 도포되는 층간절연막(20)의 단차부에 골이 발생하는 등과 같이 스텝 커버리지 불량이 발생하게 된다. 층간절연막(20)의 스텝 커버리지 불량에 의해 그 위에 형성되는 소오스 및 드레인 전극(22, 24)이 단선되어 박막트랜지스터 및 그를 이용한 액정표시소자의 불량율이 높아지게 된다.
따라서, 본 발명의 목적은 게이트전극으로 단일 금속층을 이용하여 불량율을최소화할 수 있는 박막트랜지스터 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 게이트전극으로 단일 금속층을 이용하여 제조공정을 단순화할 수 있는 박막트랜지스터 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 박막트랜지스터 제조방법을 이용한 액정표시소자 제조방법을 제공하는 것이다.
도 1은 종래의 액정표시소자에서 박막트랜지스터 기판의 단면도.
도 2a 내지 도 2e는 도 1에 도시된 박막트랜지스터 기판의 제조방법을 단계적으로 나타낸 단면도.
도 3a 및 도 3b는 도 2b에 도시된 게이트전극 형성공정을 단계적으로 나타낸 도면.
도 4는 종래의 박막트랜지스터 기판에서 층간절연막의 스텝 커버리지 불량으로 소오스전극이 단선된 경우를 나타낸 도면.
도 5a 내지 도 5e는 본 발명의 실시 예에 따른 박막트랜지스터 기판의 제조방법을 단계적으로 나타낸 단면도.
도 6은 본 발명의 실시예에 따른 박막트랜지스터 기판에서 층간절연막의 스텝 커버리지가 양호함을 나타낸 도면.
<도면의 주요부분에 대한 부호의 간단한 설명>
10, 40 : 투명기판 12, 42 : 버퍼절연막
14, 44 : 활성층 15 : Mo층
16, 46 : 게이트절연막 17 : AlNd층
18, 48 : 게이트전극 20, 52 : 층간절연막
22, 56 : 소오스전극 24, 58 : 드레인전극
26, 60 : 보호막 28, 62 : 투명전극
30, 32, 50, 54 : 포토레지스터패턴
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터의 제조방법은 임의의 기판 상에 평탄화된 버퍼절연막을 형성하는 단계와, 버퍼절연막의 상부에 활성층을 형성하는 단계와, 활성층 상에 적층되어진 게이트절연막과 단일 금속층의 게이트전극을 형성하는 단계와, 상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 층간절연막을 형성하고 건식에칭하여 컨택홀을 형성하는 단계와, 층간절연막의 상부에 상기 컨택홀을 통해 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시소자의 제조방법은 임의의 기판 상에 평탄화된 버퍼절연막을 형성하는 단계와, 버퍼절연막의 상부에 활성층을 형성하는 단계와, 활성층 상에 순차적으로 적층되어진 게이트절연막과 단일 금속층으로 이루어진 게이트전극을 형성하는 단계와, 상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 층간절연막을 형성하고 건식에칭하여 컨택홀을 형성하는 단계와, 층간절연막의 상부에 상기 컨택홀을 통해 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계와, 소오스 및 드레인 전극이 형성되어진 층간절연막의 상부에 보호막을 형성하고 컨택홀을 형성하는 단계와, 상기 보호막의 상부에 상기 컨택홀을 통해 드레인전극과 접촉되는 투명전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 5a 내지 도 6을 참조하여 상세하게 설명하기로 한다.
도 5a 내지 도 5e는 본 발명의 실시 예에 따른 액정표시소자에서 박막트랜지스터 기판의 제조방법을 단계적으로 나타낸 것이다.
도 5a를 참조하면, 투명기판(40) 위에 버퍼절연막(42)이 형성되고 그 버퍼절연막(42) 위에 활성층(44)이 형성된다. 버퍼절연막(42)은 투명기판(40) 상에 SiO2등의 절연물질을 증착함으로써 형성하게 된다. 활성층(44)은 다결정실리콘으로 이루어진 것으로 버퍼절연막(42) 위에 비정질실리콘을 균일한 두께로 증착한 후 레이저를 이용하여 결정화시켜 다결정실리콘막을 형성한 후 패터닝함으로써 형성하게 된다.
활성층(44)이 형성된 버퍼절연막(42)의 상부에는 도 5b에 도시된 바와 같이 게이트절연막(46)과 게이트전극(48)이 형성된다. 버퍼절연막(42) 상에 활성층(44)을 덮도록 SiO2등의 절연물질과 AlNd을 순차적으로 증착한 후포토레지스터패턴(50)을 이용하여 패터닝함으로써 게이트절연막(46)과 게이트전극(48)을 형성하게 된다. 이 경우, 게이트전극(48)은 AlNd 단일층으로 이루어짐으로써 습식에칭만으로도 형성될 수 있으며 습식에칭시 경사도 조절이 용이해지게 된다. 그리고, 게이트전극(48)을 마스크로 이용하여 활성층(44)의 노출된 부분에 P형 불순물을 이온주입하고 레이저빔을 조사하여 불순물을 활성화시킴으로써 소오스 및 드레인영역으로 이용되는 불순물확산영역을 형성하게 된다.
이렇게 게이트전극(48) 및 게이트절연막(46)이 형성되면 기판 전체에 SiO2등의 절연물질을 증착하여 층간절연막(52)을 형성한 후 도 5c에 도시된 바와 같이 포토레지스터패턴(54)을 이용하여 그 층간절연막(50)을 건식에칭함으로써 컨택홀을 형성하게 된다. 이 컨택홀에 의해 활성층(44)의 소오스 및 드레인 영역과 게이트전극(48)이 노출되게 된다. 컨택홀 형성시 플라즈마를 이용한 건식에칭방법을 이용함으로써 AlNd 단일층으로 이루어진 게이트전극(48)의 손상을 막을 수 있게 된다. 그런데, 활성층(44)의 고농도의 불순물이 도핑된 소오스 및 드레인 영역이 플라즈마에 노출되어 플라즈마의 충돌 등으로 손상된 수십Å 정도의 결핍층이 발생하게 된다. 이러한 결핍층이 그 위에 형성될 소오스 및 드레인 전극과 그대로 접촉되는 경우 접촉저항이 증가하게 된다. 이를 방지하기 위하여 층간절연막(52)에 컨택홀을 형성한 후 HF 희석용액을 이용하여 클리닝(Cleaning)함으로써 활성층(44)의 결핍층을 제거하게 된다.
이어서, 도 5d에 도시된 바와 같이 층간절연막(52) 위에 Mo, Mo/AlNd, AlNd 등의 금속물질을 증착한 후 패터닝함으로써 소오스 및 드레인 전극(56, 58)을 형성하게 된다. 소오스 및 드레인 전극(56, 58) 각각은 층간절연막(52)의 컨택홀을 통해 노출된 활성층(44)의 소오스 및 드레인 영역 각각에 전기적으로 접속되게 된다.
이러한 소오스 및 드레인 전극(56, 58)이 형성된 층간절연막(52) 상에 도 5e에 도시된 바와 같이 SiO2등의 절연물질을 증착하여 보호막(60)을 형성한 후 패터닝하여 컨택홀을 형성하게 된다. 이 컨택홀에 의해 소오스 및 드레인 전극(56, 58)과 게이트전극(48)이 노출되게 된다. 이어서, 보호막(60) 상에 투명전극물질을 증착한 후 패터닝함으로써 투명전극들(62)을 형성하게 된다. 이 경우, 투명전극들(62) 각각은 컨택홀을 통해 소오스 및 드레인 전극(56, 58)과 게이트전극(48)에 전기적으로 접속되게 된다.
그리고, 전술한 과정을 통해 박막트랜지스터 기판을 완성한 후 열처리를 통해 활성층(44)의 소오스 및 드레인 영역에 도핑된 불순물을 활성화시켜 잔존하는 결핍층으로 이동되게 함으로써 소오스 및 드레인 전극(56, 58)과 활성층(44)의 소오스 드레인 영역(P+ Si)간의 계면저항을 줄여주게 된다.
한편, 상기에서 HF 희석용액을 이용하여 활성층(44)의 결핍층을 제거하지 않을 경우 활성층(44)과 소오스 및 드레인 전극(56, 58)간의 접촉저항이 결핍층을 제거한 경우에 비하여 1∼2 order 높은 비저항값을 보이게 되며, 이러한 관계는 후속공정에서 열처리를 동일하게 적용한 경우에도 유지된다. 통상적으로 소오스 및 드레인 전극과 활성층의 불순물 확산영역간의 접촉저항 특성으로 비저항값이 10-4Ω·㎠이하인 경우 양호한 트랜지스터 특성을 얻을 수 있게 되는데, HF 희석용액을이용하여 활성층(44)의 결핍층을 제거하고 열처리하는 경우 10-5Ω·㎠의 비저항값을 얻을 수 있게 된다.
이와 같이, 본 발명에 따른 박막트랜지스터 제조방법에서는 층간절연막(52)의 컨택홀 형성시 건식에칭방법을 이용함으로써 게이트전극(48)으로 AlNd로 이루어진 단일 층을 이용할 수 있게 된다. 이에 따라, 게이트전극(48) 형성시 측면 경사도 조절이 용이하여 도 6에 도시된 바와 같이 게이트전극(48) 위에 형성되는 층간절연막(52)의 스텝 커버리지가 양호하여 소오스 및 드레인 전극(56, 58)의 단선 문제가 발생하지 않게 된다. 그리고, 플라즈마에 노출되어 손상된 활성층(44)의 표면층을 HF희석용액으로 제거하고 후속공정에서 열처리하여 함으로서 소오스 및 드레인 전극(56, 58)과 활성층(44)의 접촉저항이 증가되는 것을 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 박막트랜지스터 제조방법에 의하면 층간절연막의 컨택홀 형성시 건식에칭방법을 이용함으로써 게이트전극으로 AlNd로 이루어진 단일 층을 이용할 수 있게 된다. 이에 따라, 게이트전극 형성시 측면 경사도 조절이 용이하여 게이트전극 위에 형성되는 층간절연막의 스텝 커버리지가 양호하여 소오스 및 드레인 전극의 단선 문제가 발생하지 않게 된다. 그리고, 건식에칭후 플라즈마에 의해 손상된 활성층을 HF 희석용액으로 클리닝하고 후속공정에서 열처리하여 함으로서 소오스 및 드레인 전극과 활성층의 접촉저항이 증가되는 것을방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (7)
- 임의의 기판 상에 평탄화된 버퍼절연막을 형성하는 단계와,상기 버퍼절연막의 상부에 활성층을 형성하는 단계와,상기 활성층 상에 순차적으로 적층되어진 게이트절연막과 단일 금속층으로 이루어진 게이트전극을 형성하는 단계와,상기 활성층, 게이트절연막, 게이트전극이 적층되어진 버퍼절연막의 상부에 층간절연막을 형성하고 건식에칭하여 컨택홀을 형성하는 단계와,상기 컨택홀을 통해 상기 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제 1 항에 있어서,상기 건식에칭에 노출되어 형성된 상기 활성층의 결핍층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 2 항에 있어서,상기 소오스 및 드레인 전극 형성 후 열처리하여 상기 활성층의 불순물을 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 임의의 기판 상에 평탄화된 버퍼절연막을 형성하는 단계와,상기 버퍼절연막의 상부에 활성층을 형성하는 단계와,상기 활성층 상에 순차적으로 적층되어진 게이트절연막과 단일 금속층으로 이루어진 게이트전극을 형성하는 단계와,상기 활성층, 게이트절연막, 게이트전극이 적층되어진 상기 버퍼절연막의 상부에 층간절연막을 형성하고 건식에칭하여 컨택홀을 형성하는 단계와,상기 컨택홀을 통해 상기 활성층과 전기적으로 접속되는 소오스 및 드레인 전극을 형성하는 단계와,상기 소오스 및 드레인 전극이 형성되어진 상기 층간절연막의 상부에 보호막을 형성하고 컨택홀을 형성하는 단계와,상기 컨택홀을 통해 상기 드레인전극과 접촉되는 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 4 항에 있어서,상기 건식에칭에 노출되어 형성된 상기 활성층의 결핍층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 5 항에 있어서,상기 소오스 및 드레인 전극 형성 후 열처리하여 상기 활성층의 불순물을 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 5 항에 있어서,상기 투명전극 형성 후 열처리하여 상기 활성층의 불순물을 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000008305A KR100778834B1 (ko) | 2000-02-21 | 2000-02-21 | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000008305A KR100778834B1 (ko) | 2000-02-21 | 2000-02-21 | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010082829A true KR20010082829A (ko) | 2001-08-31 |
| KR100778834B1 KR100778834B1 (ko) | 2007-11-22 |
Family
ID=19648479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000008305A KR100778834B1 (ko) | 2000-02-21 | 2000-02-21 | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100778834B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100828298B1 (ko) * | 2001-10-10 | 2008-05-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3127580B2 (ja) * | 1992-06-03 | 2001-01-29 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP3309509B2 (ja) * | 1993-08-12 | 2002-07-29 | セイコーエプソン株式会社 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
| US5940732A (en) * | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
| US6331476B1 (en) * | 1998-05-26 | 2001-12-18 | Mausushita Electric Industrial Co., Ltd. | Thin film transistor and producing method thereof |
-
2000
- 2000-02-21 KR KR1020000008305A patent/KR100778834B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100828298B1 (ko) * | 2001-10-10 | 2008-05-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100778834B1 (ko) | 2007-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| KR100268007B1 (ko) | 액정표시소자 제조방법 | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| JPH0854649A (ja) | 液晶表示装置及びその製造方法 | |
| US5920362A (en) | Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode | |
| KR100697263B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| US6716768B2 (en) | Method of manufacturing thin-film transistor, and liquid-crystal display | |
| KR100737910B1 (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
| JPH10270701A (ja) | 薄膜トランジスタおよびその製法 | |
| KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
| JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
| KR100778834B1 (ko) | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JPH11345975A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| KR100359022B1 (ko) | 폴리실리콘형 박막트랜지스터 제조 방법 | |
| JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| JPH09307115A (ja) | 薄膜トランジスタ | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| KR100254924B1 (ko) | 화상표시장치의 제조방법 | |
| KR100249222B1 (ko) | 액정표시장치및그제조방법 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 12 |