KR100268007B1 - 액정표시소자 제조방법 - Google Patents

액정표시소자 제조방법 Download PDF

Info

Publication number
KR100268007B1
KR100268007B1 KR1019920025127A KR920025127A KR100268007B1 KR 100268007 B1 KR100268007 B1 KR 100268007B1 KR 1019920025127 A KR1019920025127 A KR 1019920025127A KR 920025127 A KR920025127 A KR 920025127A KR 100268007 B1 KR100268007 B1 KR 100268007B1
Authority
KR
South Korea
Prior art keywords
layer
source
electrode
semiconductor layer
drain
Prior art date
Application number
KR1019920025127A
Other languages
English (en)
Other versions
KR940015562A (ko
Inventor
양명수
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019920025127A priority Critical patent/KR100268007B1/ko
Priority to US08/168,018 priority patent/US5429962A/en
Priority to JP34635193A priority patent/JPH06295924A/ja
Publication of KR940015562A publication Critical patent/KR940015562A/ko
Application granted granted Critical
Publication of KR100268007B1 publication Critical patent/KR100268007B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Abstract

본 발명은 액정표시소자 제조방법에 관한 것으로, 스위칭소자인 박막트랜지스터의 소오스/드레인전극 및 데이타라인을 불순물 도핑된 반도체층과 금속이 적층된 2층(Double Layer) 구조로 하여 데이타라인의 단선 및 투명전극의 전류효과(Galvanic effect)를 방지하고 소오스/드레인 콘택저항을 감고 하기 위한 것이다.
이와 같은 본 발명은 투명기판상에 버퍼층을 형성하고 버퍼층상에 박막트랜지스터 영역에 활성층을 형성하는 공정과, 활성층(3a)상에 게이트절연막(4)과 게이트전극(5a) 및 게이트라인(5b)을 형성하는 공정과, 게이트전극(5a)을 마스크로 이용하여 활성층(3a)에 불순물 이온주입으로 소오스/드레인영역(6a, 6b)을 형성하는 공정과, 전면에 절연막(7)을 증착하고 소오스/드레인 영역상에 콘택홀(8)을 형성하고 화소영역의 절연막(7)상에 투명전극(9)을 형성하는 공정과, 전면에 고농도 불순물이 도핑된 반도체층 및 금속을 증착하고 반도체층과 금속층을 선택적으로 식각하여 소오스영역(6a)에 연결되도록 소오스전극 및 데이타라인을 형성하고 드레인영역(6b)과 투명전극(9)이 연결되도록 드레인전극을 형성하는 공정을 포함하여 이루어진다.

Description

액정표시소자 제조방법
제1도는 종래의 톱게이트형 다결정 실리콘 박막트랜지스터 액정표시소자 제조방법을 나타내는 공정단면도.
제2도는 본 발명의 톱게이트형 다결정 실리콘 박막트랜지스터 액정표시소자 제조방법을 나타낸 공정단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 기판 2 : 버퍼층
3 : 활성층 4 : 게이트 절연막
5 : 게이트 전극 6 : 게이트 라인
7 : 층간 절연막 8 : 소오스-드레인 접촉홀
9 : 투명전극 10 : 소오스-드레인전극
11 : n+다결정 실리콘층
본 발명은 액정표시소자(Liquid Crystal Display)에 관한 것으로써, 특히 톱(top)게이트 다결정 실리콘 박막트랜지스터를 스위칭 소자로 사용하는 액정표시소자에서 소오스-드레인 전극을 n+다결정 실리콘과 금속을 사용하여 형성하는 액정표시소자 제조방법에 관한 것이다.
일반적으로 액정표시소자(Liquid Crystal Display)는 전극이 형성된 2장의 유리기판 사이에 액정이 주입된 구조로써, 전극에 전압을 인가하여 액정분자의 배열 상태를 변화시키면 액정의 광학적 성립이 변화함을 이용하여 상(Image)을 나타내는 것이다.
이와 같은 액정표시소자는 크게 시분할 구동을 이용한 주사전압과 데이타 신호전압의 평균화법을 사용하는 단순 매트릭스(Simple Matrix) 구동방식과, 각각의 화소전극에 독립적인 능동소자(Active Element)(스위칭 소자)를 부착하여 각각의 화소를 독립적으로 구동하여 인접화소의 데이타 신호에 의한 영향을 최소화시켜 콘트라스트비를 높이면서 주사선 수를 증가시키는 액티브 매트릭스(Active Matrix) 구동방식이 있다.
이와 같은 액티브 매트릭스 구동방식에서는 능동소자로 박막트랜지스터(Thin Film Transistor)를 사용하고 있고, 상기 박막트랜지스터는 만들어진 재료에 따라 비정질 실리콘 박막트랜지스터(Amorphous Silicon TFT)와 다결정 실리콘 박막트랜지스터(Poly Silicon TFT)로 나누어지고, 형태에 따라 스태거(Stagger)형, 커플래서(Coplanar)형, 자기정렬(Self-Aligned)형, 톱게이트(Top-Gate)형 등이 있다.
이와 같은 액정표시소자 중 종래의 톱게이트형 다결정 실리콘 박막트랜지스터를 스위칭 소자로 사용한 액정표시소자의 화소구조를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 톱게이트형 다결정 실리콘 박막트랜지스터 액정표시소자 공정단면도로써, 제1도 (a)와 같이 버퍼층(2) 위에 반도체층(3)을 형성한다. 제1도 (b)와 같이 반도체층(3)을 포토에치(Photo Etch) 공정을 이용하여 박막트랜지스터 형성영역에만 남도록 선택적으로 제거하여 활성층(3a)을 형성한다.
제1도 (c)와 같이 전면에 게이트 절연막(4)과 금속층(5)을 차례로 증착하고, 제1도 (d)와 같이 금속층(5)과 게이트 절연막(4)을 선택적으로 제거하여 활성층(3a)상에 게이트 전극(5a)을 형성하고, 버퍼층(2)상에 게이트 라인(5b)을 형성한다.
그리고 제1도 (e)와 같이 게이트 전극(5a)을 마스크로 이용하여 활성층(3a)에 고농도 n형 이온주입하고 열처리하여 박막트랜지스터의 소오스/드레인 영역(6a, 6b)을 형성한다.
제1도 (f)와 같이 전면에 층간 절연막(7)을 증착하고 상기 소오스/드레인 영역(6a, 6b)이 노출되도록 층간절연막(7)을 선택적으로 식간하여 콘택홀(Contact hole)(8)을 형성한다.
계속해서 제1도 (g)와 같이 박막트랜지스터 일측화소영역에 투명전극(9)을 형성한 뒤 전면에 알루미늄 등의 금속을 증착하고 포토에치공정으로 콘택홀(8) 부위에만 남도록 선택적으로 제거하여 상기 콘택홀(8)을 통해 드레인 영역(6b)과 투명전극(9)이 연결되도록 하고, 소오스 영역(6a)과 데이타라인(도면에는 도시되지 않음)과 연결되도록 소오스/드레인 전극(10)을 형성하여 종래의 액정표시소자를 제조하였다.
이와 같이 제조된 종래의 액정표시소자의 동작은 다음과 같다.
즉, 게이트 전극(5a)에 문턱전압 이상의 전압을 인가하면 게이트 절연막(4)과 활성층(3a) 계면에 채널(Channel)이 형성되고 이때 데이타라인에 신호 전압이 걸리면 소오스영역과 드레인영역이 도통되어 신호전압을 투명전극(9)에 전달하여 디스플레이시킨다.
그러나 이와 같은 종래의 액정표시소자 제조방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 콘택홀(8)을 통해서 소오스/드레인 영역(6a, 6b)에 소오스/드레인 전극(10)을 직접 연결하므로써, 소오스/드레인 영역(6a, 6b)과 소오스/드레인 전극(10)의 접촉저항을 제어하기가 어렵다.
둘째, 소오스/드레인 전극(10) 형성시 알루미늄을 증착하고 감광막을 도모하여 노광 및 현상할 때 현상액의 전해질이 알루미늄의 언덕(hillock)을 타고 상기 투명전극(9)과 접촉하여 전류효과(Galvanic Effect)에 의해 알루미늄 에칭시 투명전극(9)도 함께 에칭될 가능성이 있어 단선 및 투명전극 패턴형성이 불완전하게 된다.
셋째, 소오스/드레인 전극(10) 형성시 데이타라인도 형성되므로 데이타라인을 알루미늄 단일판(Single Layer)으로 형성하므로 데이타라인이 단선될 가능성이 있어 신뢰도가 저하된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 데이타 라인 및 소오스/드레인 전극을 고농도 n형 반도체층과 금속으로 형성하여 투명전극의 전류효과(Galvanic Effect)를 방지하고 소오스/드레인의 콘택저항을 감소 및 제어를 용이하게 하며, 데이타라인의 단락방지 및 오프 셋(off-sef) 구조가 가능하도록 한 액정표시소자 제조방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 투명기판상에 버퍼층을 형성하고 버퍼층상에 박막트랜지스터 영역에 활성층을 형성하는 공정과, 활성층(3a)상에 게이트절연막(4)과 게이트전극(5a) 및 게이트라인(5b)을 형성하는 공정과, 게이트전극(5a)을 마스크로 이용하여 활성층(3a)에 불순물 이온주입으로 소오스/드레인 영역(6a, 6b)을 형성하는 공정과, 전면에 절연막(7)을 증착하고 소오스/드레인 영역상에 콘택홀(8)을 형성하고 화소영역의 절연막(7)상에 투명전극(9)을 형성하는 공정과, 전면에 고농도 불순물이 도핑된 반도체층 및 금속을 증착하고 반도체층과 금속층을 선택적으로 식각하여 소오스영역(6a)에 연결되도록 소오스전극 및 데이타라인을 형성하고 드레인영역(6b)과 투명전극(9)이 연결되도록 드레인전극을 형성하는 공정을 포함하여 이루어진다.
이와 같은 본 발명의 액정표시소자 제조방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 톱게이트(Top Gate)형 다결정 실리콘 박막트랜지스터 액정표시소자 제조방법을 나타낸 공정단면도로써, 본 발명의 액정표시소자 제조방법을 나타낸 공정단면도로써, 본 발명의 액정표시소자 제조방법은 다음과 같다.
제2도 (a)와 같이 버퍼층(2) 위에 반도체층(3)을 형성한다.
제2도 (b)와 같이 반도체층(3)을 포토에치(Photo Etch) 공정을 이용하여 박막트랜지스터 형성영역에만 남도록 선택적으로 제거하여 활성층(3a)을 형성한다.
제2도 (c)와 같이 전면에 게이트 절연막(4)과 금속층(5)을 차례로 증착하고, 제2도 (d)와 같이 금속층(5)과 게이트 절연막(4)을 선택적으로 제거하여 활성층(3a)상에 게이트 전극(5a)을 형성하고, 버퍼층(2)상에 게이트 라인(5b)을 형성한다.
그리고 제2도 (e)와 같이 게이트 전극(5a)을 마스크로 이용하여 활성층(3a)에 고농도 n형 이온주입하고 열처리하여 박막트랜지스터의 소오스/드레인 영역(6a, 6b)을 형성한다.
제2도 (f)와 같이 전면에 층간 절연막(7)을 증착하고 상기 소오스/드레인 영역(6a, 6b)이 노출되도록 층간절연막(7)을 선택적으로 식간하여 콘택홀(Contact hole)(8)을 형성한다.
계속해서, 제2도 (g)와 같이 박막트랜지스터 일측화소영역에 투명전극(9)을 형성한다.
제2도 (h)와 같이 콘택홀(8)을 통해 소오스/드레인 영역(6a, 6b)과 연결되도록 전면에 n형 불순물이 고농도로 도핑된 폴리실리콘(11)과 알루미늄(Al)등의 금속(12)을 차례로 증착하고 그 위에 감광제(13)를 도포한 후 소오스/드레인 전극 패턴마스크를 이용, 노광 및 현상하여 소오스/드레인 전극영역을 정의(Difine)한다.
그리고, 제2도 (i)와 같이 정의된 감광제(13)를 마스크로 이용하여 상기 금속(12)층과 폴리실리콘(11)층을 선택적으로 제거하여 상기 콘택홀(8)을 통해 소오스 영역(6a)과 연결되도록 금속(12a)과 폴리실리콘(11a)이 적층된 소오스 전극 및 데이타라인(도면에는 도시되지 않음)을 형성하고, 콘택홀(8)을 통해 드레인영역(6b)과 투명전극(9)이 연결되도록 금속(12b)과 폴리실리콘(11b)이 적층과 드레인전극을 형성한 다음 감광막(13)을 제거함으로써, 본 발명의 액정표시소자를 제조한다.
이와 같이 제조된 본 발명의 액정표시소자의 동작은 종래와 같다.
이상에서 설명한 바와 같은 본 발명의 액정표시소자 제조방법에 있어서는 고농도 n형으로 도핑된 다결정실리콘과 알루미늄 등의 금속을 연속증착한 후 그 위에 감광막을 도포하고 노광 및 현상하므로 감광막 현상시 현상액의 전해질이 알루미늄의 언덕(hillock)을 타고 내려오더라도 상기 다결정실리콘이 저지막(Blocking Layer) 역할을 하므로써, 현상액의 전해질이 투명전극(9)과 접촉할 수 없어서 전류효과(Galvanic Effect)를 방지하게 되며, 소오스/드레인영역(6a, 6b)에 고농도 n형 도핑된 다결정실리콘이 접촉되므로써 접촉저항을 감소시키고 접촉저항제어가 용이해질 뿐만 아니라 데이타 라인은 금속층으로만 하는 싱글라인이 아니라 고농도 n형 도핑된 다결정실리콘과, 금속층을 적층하여 이루어진 소오스/드레인전극 및 데이타라인(11) 2중 구조를 채택하여 형성하므로써 단락하며 한편 세트-오프(Set-off) 구조가 가능하게 되는 효과가 있다.

Claims (2)

  1. 투명기판상에 버퍼층을 형성하고, 버퍼층상에 박막트랜지스터 영역에 활성층을 형성하는 공정과, 활성층(3a)상에 게이트 절연막(4)과 게이트 전극(5a) 및 게이트라인(5b)을 형성하는 공정과, 게이트전극(5a)을 마스크로 이용하여 활성층(3a)에 불순물 이온주입으로 소오스/드레인영역(6a, 6b)을 형성하는 공정과, 전면에 절연막(7)을 증착하고 소오스/드레인 영역상에 콘택홀(8)을 형성하고 화소영역의 절연막(7)상에 투명전극(9)을 형성하는 공정과, 전면에 고농도 불순물이 도핑된 반도체층 및 금속을 차례로 증착하고 반도체층과 금속층을 선택적으로 식각하여 상기 소오스영역(6a)에 연결되며 반도체층과 금속층의 2층으로 이루어진 소오스 전극 및 데이터 라인을 형성하고 드레인영역(6b)과 투명전극(9)에 연결되며 상기 반도체층과 금속층의 2층으로 이루어진 드레인전극을 형성하는 공정을 포함하여 구성됨을 특징으로 하는 액정표시소자 제조방법.
  2. 제1항에 있어서, 반도체층은 고농도 n형 불순물이 도핑된 다결정 실리콘으로 형성함을 특징으로 하는 액정표시소자 제조방법.
KR1019920025127A 1992-12-22 1992-12-22 액정표시소자 제조방법 KR100268007B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920025127A KR100268007B1 (ko) 1992-12-22 1992-12-22 액정표시소자 제조방법
US08/168,018 US5429962A (en) 1992-12-22 1993-12-15 Method for fabricating a liquid crystal display
JP34635193A JPH06295924A (ja) 1992-12-22 1993-12-22 液晶表示素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920025127A KR100268007B1 (ko) 1992-12-22 1992-12-22 액정표시소자 제조방법

Publications (2)

Publication Number Publication Date
KR940015562A KR940015562A (ko) 1994-07-21
KR100268007B1 true KR100268007B1 (ko) 2000-10-16

Family

ID=19346313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025127A KR100268007B1 (ko) 1992-12-22 1992-12-22 액정표시소자 제조방법

Country Status (3)

Country Link
US (1) US5429962A (ko)
JP (1) JPH06295924A (ko)
KR (1) KR100268007B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027575A (ko) 2017-09-07 2019-03-15 변형준 조류퇴치기

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858821A (en) * 1993-05-12 1999-01-12 Micron Technology, Inc. Method of making thin film transistors
DE4435461C2 (de) * 1993-10-06 2001-09-20 Micron Technology Inc N D Ges Dünnfilmtransistor und dessen Herstellverfahren
KR0124958B1 (ko) * 1993-11-29 1997-12-11 김광호 액정용 박막트랜지스터 및 그 제조방법
US5627103A (en) * 1995-03-02 1997-05-06 Sony Corporation Method of thin film transistor formation with split polysilicon deposition
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
KR100192347B1 (ko) * 1996-03-26 1999-06-15 구자홍 액정표시장치의 구조 및 제조방법
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
US6043507A (en) * 1997-09-24 2000-03-28 Micron Technology, Inc. Thin film transistors and methods of making
US6063653A (en) * 1998-07-07 2000-05-16 Industrial Technology Research Institute Method of fabricating a TFT-LCD
EP1050562A1 (en) * 1999-05-04 2000-11-08 Fina Research S.A. Low aromatics composition
KR100640207B1 (ko) * 1999-10-29 2006-10-31 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
JP4021392B2 (ja) * 2002-10-31 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3791517B2 (ja) * 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
US7505321B2 (en) * 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
FR2890236B1 (fr) * 2005-08-30 2007-11-30 Commissariat Energie Atomique Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN103794651A (zh) * 2014-01-23 2014-05-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
KR102493127B1 (ko) 2015-10-01 2023-01-31 삼성디스플레이 주식회사 반도체 소자 및 그의 제조 방법
CN113948579B (zh) * 2020-07-17 2023-06-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380225A (ja) * 1989-08-23 1991-04-05 Seiko Epson Corp アクティブマトリックス基板
JPH0566419A (ja) * 1991-09-09 1993-03-19 Fujitsu Ltd 液晶装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190188A (ja) * 1984-10-09 1986-05-08 セイコーインスツルメンツ株式会社 薄膜表示装置
JP2682997B2 (ja) * 1987-11-14 1997-11-26 株式会社日立製作所 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
GB2235326A (en) * 1989-08-16 1991-02-27 Philips Electronic Associated Active matrix liquid crystal colour display devices
JP2798769B2 (ja) * 1990-02-22 1998-09-17 三洋電機株式会社 薄膜トランジスタの製造方法
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
KR960002202B1 (ko) * 1991-02-04 1996-02-13 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 액정 전기 광학 장치 제작 방법
US5214295A (en) * 1992-01-28 1993-05-25 Micron Technology, Inc. Thin film field effect transistor, CMOS inverter, and methods of forming thin film field effect transistors and CMOS inverters
US5272099A (en) * 1992-11-27 1993-12-21 Etron Technology Inc. Fabrication of transistor contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380225A (ja) * 1989-08-23 1991-04-05 Seiko Epson Corp アクティブマトリックス基板
JPH0566419A (ja) * 1991-09-09 1993-03-19 Fujitsu Ltd 液晶装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027575A (ko) 2017-09-07 2019-03-15 변형준 조류퇴치기

Also Published As

Publication number Publication date
KR940015562A (ko) 1994-07-21
JPH06295924A (ja) 1994-10-21
US5429962A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
KR100268007B1 (ko) 액정표시소자 제조방법
KR0156202B1 (ko) 액정표시장치 및 그 제조방법
US5712495A (en) Semiconductor device including active matrix circuit
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
US5940151A (en) Liquid crystal display and method for fabricating the same
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
US5789283A (en) LDD polysilicon thin film transistor and manufacturing method thereof
US5658808A (en) Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
KR20000010123A (ko) 박막트랜지스터 및 그 제조 방법
US5981317A (en) Method of fabricating a thin film transistor
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR20050052305A (ko) 평판표시장치 및 그의 제조방법
KR20010019665A (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
US6589826B2 (en) Thin film transistor and a method of forming the same
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
KR100268895B1 (ko) 박막트랜지스터 및 이의 제조방법
CN115588696A (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法
JP3391176B2 (ja) 薄膜トランジスタの製造方法
JP3210196B2 (ja) 薄膜トランジスタとその製造方法
US6730548B1 (en) Method of fabricating a thin film transistor
KR100339346B1 (ko) 액정표시소자제조방법
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100267994B1 (ko) 액정표시장치의제조방법
KR100275931B1 (ko) 박막트랜지스터 제조방법
KR950001160B1 (ko) 박막트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee