JPH0566419A - 液晶装置及びその製造方法 - Google Patents
液晶装置及びその製造方法Info
- Publication number
- JPH0566419A JPH0566419A JP22794891A JP22794891A JPH0566419A JP H0566419 A JPH0566419 A JP H0566419A JP 22794891 A JP22794891 A JP 22794891A JP 22794891 A JP22794891 A JP 22794891A JP H0566419 A JPH0566419 A JP H0566419A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- transparent
- liquid crystal
- transparent substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】本発明は、ＴＦＴ（薄膜トランジスタ）アクテ
ィブマトリクスＬＣＤ（液晶装置）及びその製造方法に
関し、下地の絶縁膜と透明電極との間の密着性を向上
し、かつ透明電極の周辺端部の形状を改善することがで
きる液晶装置及びその製造方法の提供を目的とする。 【構成】透明基板２７上の、トランジスタの導電型領域
層18ａが形成されている素子形成層１６と、前記導電型
領域層18ａと接続している電極22ａと、一部分が前記電
極22ａと接続し、かつ他の部分が前記透明基板２７上に
延在する透明電極２３とを有する液晶装置であって、前
記透明基板２７上に延在する透明電極２３の周縁部と前
記透明基板２７との間に帯状のバッファ層22ｃが介在し
ていることを含み構成する。
ィブマトリクスＬＣＤ（液晶装置）及びその製造方法に
関し、下地の絶縁膜と透明電極との間の密着性を向上
し、かつ透明電極の周辺端部の形状を改善することがで
きる液晶装置及びその製造方法の提供を目的とする。 【構成】透明基板２７上の、トランジスタの導電型領域
層18ａが形成されている素子形成層１６と、前記導電型
領域層18ａと接続している電極22ａと、一部分が前記電
極22ａと接続し、かつ他の部分が前記透明基板２７上に
延在する透明電極２３とを有する液晶装置であって、前
記透明基板２７上に延在する透明電極２３の周縁部と前
記透明基板２７との間に帯状のバッファ層22ｃが介在し
ていることを含み構成する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶装置及びその製造
方法に関し、更に詳しく言えば、ＴＦＴ（薄膜トランジ
スタ）アクティブマトリクスＬＣＤ（液晶装置）及びそ
の製造方法に関する。
方法に関し、更に詳しく言えば、ＴＦＴ（薄膜トランジ
スタ）アクティブマトリクスＬＣＤ（液晶装置）及びそ
の製造方法に関する。
【０００２】
【従来の技術】図３（ａ）は従来例のＴＦＴ（薄膜トラ
ンジスタ）アクティブマトリクスＬＣＤ（液晶装置）を
示す断面図である。また、図３（ｂ）は上面図で、図３
（ａ）は図３（ｂ）のＡ−Ａ線断面図となっている。
ンジスタ）アクティブマトリクスＬＣＤ（液晶装置）を
示す断面図である。また、図３（ｂ）は上面図で、図３
（ａ）は図３（ｂ）のＡ−Ａ線断面図となっている。
【０００３】この図３（ａ），（ｂ）を参照しながらこ
のような液晶装置の製造方法について説明する。まず、
透明なガラス基板１上にゲート電極２を選択的に形成し
た後、ゲート電極２を被覆して窒化膜（Si3N4 膜）から
なるゲート絶縁膜３を形成する。
のような液晶装置の製造方法について説明する。まず、
透明なガラス基板１上にゲート電極２を選択的に形成し
た後、ゲート電極２を被覆して窒化膜（Si3N4 膜）から
なるゲート絶縁膜３を形成する。
【０００４】次いで、ゲート電極２上方のゲート絶縁膜
３上にアモルファスシリコン（ａ−Ｓｉ）からなる素子
形成層４を選択的に形成する。次に、ゲート電極２上方
のａ−Ｓｉからなる素子形成層４上に、ゲート電極２と
対応する大きさの絶縁性のチャネル保護膜５を形成す
る。
３上にアモルファスシリコン（ａ−Ｓｉ）からなる素子
形成層４を選択的に形成する。次に、ゲート電極２上方
のａ−Ｓｉからなる素子形成層４上に、ゲート電極２と
対応する大きさの絶縁性のチャネル保護膜５を形成す
る。
【０００５】なお、チャネル保護膜５の両側の素子形成
層４がソース領域層６ａ及びドレイン領域層１６ｂとな
る。次に、ｎ型のａ−Ｓｉ層／チタン（Ｔｉ）層の２層
の導電体膜を形成した後、ＣＣｌ4 ガスを用いたドライ
エッチングによりａ−Ｓｉ層／チタン（Ｔｉ）層の２層
の導電体膜を選択的にエッチング・除去し、ソース領域
層６ａ及びドレイン領域層６ｂとそれぞれ接続するソー
ス電極９ａ及びドレイン電極９ｂを形成する。
層４がソース領域層６ａ及びドレイン領域層１６ｂとな
る。次に、ｎ型のａ−Ｓｉ層／チタン（Ｔｉ）層の２層
の導電体膜を形成した後、ＣＣｌ4 ガスを用いたドライ
エッチングによりａ−Ｓｉ層／チタン（Ｔｉ）層の２層
の導電体膜を選択的にエッチング・除去し、ソース領域
層６ａ及びドレイン領域層６ｂとそれぞれ接続するソー
ス電極９ａ及びドレイン電極９ｂを形成する。
【０００６】次いで、透明導電体膜を全面に形成した
後、ウエットエッチングにより不図示のレジストパター
ンをマスクとして透明導電体膜を選択的にエッチング・
除去し、一部がソース電極９ａ上で終端し、他の部分が
ゲート絶縁膜３上に延在する、方形状の透明電極１０を
形成する。
後、ウエットエッチングにより不図示のレジストパター
ンをマスクとして透明導電体膜を選択的にエッチング・
除去し、一部がソース電極９ａ上で終端し、他の部分が
ゲート絶縁膜３上に延在する、方形状の透明電極１０を
形成する。
【０００７】その後、ドレイン・バスライン上にＡｌ層
１１を形成した後、全面に液晶層１２を形成すると、Ｔ
ＦＴアクティブマトリクスＬＣＤが完成する（図３
（ａ），（ｂ））。
１１を形成した後、全面に液晶層１２を形成すると、Ｔ
ＦＴアクティブマトリクスＬＣＤが完成する（図３
（ａ），（ｂ））。
【０００８】
【発明が解決しようとする課題】ところで、上記の液晶
装置は、ａ−Ｓｉ層／チタン（Ｔｉ）層の２層の導電体
膜を選択的にエッチング・除去する際、下地のSi3N4 膜
３の表面が反応ガスのイオン粒子の衝突により荒れてし
まう場合がある。このような状態で、透明導電体膜の選
択エッチングを行うと、下地の表面状態に影響を受け、
図３（ｂ）に示すように、形成された透明電極１０の周
辺端部はギザギザの形状になる。これは、下地のSi3N4
膜３の表面が荒れると、下地のSi3N4 膜３と透明電極１
０との密着性が悪化し、エッチング液が下地のSi3N4 膜
３と透明電極１０との間に入り込むためと考えられる。
従って、透明電極１０がオーバー・エッチングを生じる
という問題がある。
装置は、ａ−Ｓｉ層／チタン（Ｔｉ）層の２層の導電体
膜を選択的にエッチング・除去する際、下地のSi3N4 膜
３の表面が反応ガスのイオン粒子の衝突により荒れてし
まう場合がある。このような状態で、透明導電体膜の選
択エッチングを行うと、下地の表面状態に影響を受け、
図３（ｂ）に示すように、形成された透明電極１０の周
辺端部はギザギザの形状になる。これは、下地のSi3N4
膜３の表面が荒れると、下地のSi3N4 膜３と透明電極１
０との密着性が悪化し、エッチング液が下地のSi3N4 膜
３と透明電極１０との間に入り込むためと考えられる。
従って、透明電極１０がオーバー・エッチングを生じる
という問題がある。
【０００９】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、下地の絶縁膜と透明電極との
間の密着性を向上し、かつ透明電極の周辺端部の形状を
改善することができる液晶装置及びその製造方法の提供
を目的とする。
て創作されたものであり、下地の絶縁膜と透明電極との
間の密着性を向上し、かつ透明電極の周辺端部の形状を
改善することができる液晶装置及びその製造方法の提供
を目的とする。
【００１０】
【課題を解決するための手段】上記課題は、第１に、透
明基板上の、トランジスタの導電型領域層が形成されて
いる素子形成層と、前記導電型領域層と接続している電
極と、一部分が前記電極と接続し、かつ他の部分が前記
透明基板上に延在する透明電極とを有する液晶装置であ
って、前記透明基板上に延在する透明電極の周縁部と前
記透明基板との間に帯状のバッファ層が介在しているこ
とを特徴とする液晶装置によって達成され、第２に、前
記バッファ層及び電極は、アモルファスシリコン層／チ
タン（Ｔｉ）層の２層の導電体膜からなることを特徴と
する第１の発明に記載の液晶装置によって達成され、第
３に、透明基板上に半導体膜を形成する工程と、前記半
導体膜をパターニングして素子形成層を形成した後、前
記素子形成層及び透明基板を被覆して導電体膜を形成す
る工程と、前記導電体膜をパターニングし、前記導電型
領域層と接続する電極を形成するとともに、始端と終端
とが前記電極を介して連続して繋がっている帯状の前記
導電体膜からなるバッファ層を形成する工程と、透明電
極となる透明導電体膜を形成した後、パターニングし、
一部分が前記電極上で終端し、かつ他の部分が前記透明
基板上に延在し、かつ前記バッファ層上で終端する透明
電極を形成する工程とを有する液晶装置の製造方法によ
って達成され、第４に、前記バッファ層及び電極は、ア
モルファスシリコン層／チタン（Ｔｉ）層の２層の導電
体膜からなることを特徴とする第３の発明に記載の液晶
装置の製造方法によって達成される。
明基板上の、トランジスタの導電型領域層が形成されて
いる素子形成層と、前記導電型領域層と接続している電
極と、一部分が前記電極と接続し、かつ他の部分が前記
透明基板上に延在する透明電極とを有する液晶装置であ
って、前記透明基板上に延在する透明電極の周縁部と前
記透明基板との間に帯状のバッファ層が介在しているこ
とを特徴とする液晶装置によって達成され、第２に、前
記バッファ層及び電極は、アモルファスシリコン層／チ
タン（Ｔｉ）層の２層の導電体膜からなることを特徴と
する第１の発明に記載の液晶装置によって達成され、第
３に、透明基板上に半導体膜を形成する工程と、前記半
導体膜をパターニングして素子形成層を形成した後、前
記素子形成層及び透明基板を被覆して導電体膜を形成す
る工程と、前記導電体膜をパターニングし、前記導電型
領域層と接続する電極を形成するとともに、始端と終端
とが前記電極を介して連続して繋がっている帯状の前記
導電体膜からなるバッファ層を形成する工程と、透明電
極となる透明導電体膜を形成した後、パターニングし、
一部分が前記電極上で終端し、かつ他の部分が前記透明
基板上に延在し、かつ前記バッファ層上で終端する透明
電極を形成する工程とを有する液晶装置の製造方法によ
って達成され、第４に、前記バッファ層及び電極は、ア
モルファスシリコン層／チタン（Ｔｉ）層の２層の導電
体膜からなることを特徴とする第３の発明に記載の液晶
装置の製造方法によって達成される。
【００１１】
【作 用】本発明の液晶装置によれば、透明基板上に延
在する透明電極の周縁部と透明基板との間に帯状のバッ
ファ層、例えばトランジスタの電極と同じ材料のアモル
ファスシリコン層／チタン（Ｔｉ）層の２層の導電体膜
が介在しているので、周縁部は直接下地の透明基板、例
えば、表層の窒化膜と接触せずに、バッファ層、例えば
Ｔｉ層と接触するので、密着性が向上する。
在する透明電極の周縁部と透明基板との間に帯状のバッ
ファ層、例えばトランジスタの電極と同じ材料のアモル
ファスシリコン層／チタン（Ｔｉ）層の２層の導電体膜
が介在しているので、周縁部は直接下地の透明基板、例
えば、表層の窒化膜と接触せずに、バッファ層、例えば
Ｔｉ層と接触するので、密着性が向上する。
【００１２】また、本発明の液晶装置の製造方法によれ
ば、始端と終端とが電極を介して連続して繋がっている
帯状の導電体膜からなるバッファ層を形成した後、透明
電極となる透明導電体膜をパターニングして透明電極を
形成しているので、導電体膜の表面は導電体膜のドライ
エッチングのための反応ガスのイオン粒子に曝されず、
平坦になっている。更に、一部分が電極上で終端し、か
つ他の部分の周縁部がバッファ層上で終端する透明電極
を形成している。即ち、透明電極の周縁部は直接下地の
透明基板、例えば、表層の窒化膜と接触せずに、バッフ
ァ層と接触する。
ば、始端と終端とが電極を介して連続して繋がっている
帯状の導電体膜からなるバッファ層を形成した後、透明
電極となる透明導電体膜をパターニングして透明電極を
形成しているので、導電体膜の表面は導電体膜のドライ
エッチングのための反応ガスのイオン粒子に曝されず、
平坦になっている。更に、一部分が電極上で終端し、か
つ他の部分の周縁部がバッファ層上で終端する透明電極
を形成している。即ち、透明電極の周縁部は直接下地の
透明基板、例えば、表層の窒化膜と接触せずに、バッフ
ァ層と接触する。
【００１３】このため、導電体膜のドライエッチングに
より下地の透明基板、例えば、表層の窒化膜が荒れた場
合でも、透明電極の周縁部の密着性は悪化しない。従っ
て、透明電極の選択エッチングにおいて、周縁部のキレ
が良くなり周縁部の形状が改善される。
より下地の透明基板、例えば、表層の窒化膜が荒れた場
合でも、透明電極の周縁部の密着性は悪化しない。従っ
て、透明電極の選択エッチングにおいて、周縁部のキレ
が良くなり周縁部の形状が改善される。
【００１４】
【実施例】図１（ａ）〜（ｄ），図２（ｅ）は、本発明
の実施例に係るＴＦＴ（薄膜トランジスタ）アクティブ
マトリクスＬＣＤ（液晶装置）の製造方法について説明
する断面図である。また、図２（ｆ）は上面図で、図２
（ｅ）は図２（ｆ）のＢ−Ｂ線断面図となっている。
の実施例に係るＴＦＴ（薄膜トランジスタ）アクティブ
マトリクスＬＣＤ（液晶装置）の製造方法について説明
する断面図である。また、図２（ｆ）は上面図で、図２
（ｅ）は図２（ｆ）のＢ−Ｂ線断面図となっている。
【００１５】まず、透明なガラス基板１３上に膜厚約10
00Å，幅約５μｍのＴｉ膜からなるゲート電極１４を選
択的に形成した後、ゲート電極１４を被覆して膜厚約30
00Åの窒化膜（Si3N4 膜）からなるゲート絶縁膜１５を
形成する。以上のガラス基板１３／ゲート電極１４／ゲ
ート絶縁膜１５が透明基板を構成する。
00Å，幅約５μｍのＴｉ膜からなるゲート電極１４を選
択的に形成した後、ゲート電極１４を被覆して膜厚約30
00Åの窒化膜（Si3N4 膜）からなるゲート絶縁膜１５を
形成する。以上のガラス基板１３／ゲート電極１４／ゲ
ート絶縁膜１５が透明基板を構成する。
【００１６】次いで、ゲート電極１４上方のゲート絶縁
膜１５上に膜厚約150 Åのアモルファスシリコン（ａ−
Ｓｉ）からなる素子形成層１６を選択的に形成する。次
に、ゲート電極１４上方の素子形成層１６上に、ゲート
電極１４と対応する大きさの、膜厚約1000ÅのSiO2膜か
らなるチャネル保護膜１７を形成する（図１（ａ））。
なお、チャネル保護膜１７の両側の素子形成層１６が、
ソース領域層（導電型領域層）１８ａ及びドレイン領域
層１８ｂとなる。
膜１５上に膜厚約150 Åのアモルファスシリコン（ａ−
Ｓｉ）からなる素子形成層１６を選択的に形成する。次
に、ゲート電極１４上方の素子形成層１６上に、ゲート
電極１４と対応する大きさの、膜厚約1000ÅのSiO2膜か
らなるチャネル保護膜１７を形成する（図１（ａ））。
なお、チャネル保護膜１７の両側の素子形成層１６が、
ソース領域層（導電型領域層）１８ａ及びドレイン領域
層１８ｂとなる。
【００１７】次に、ＣＶＤ法により膜厚約150 Åのｎ型
のａ−Ｓｉ層１９を形成した後、蒸着法により膜厚約10
00Åのチタン（Ｔｉ）層２０を形成し、Ｓ／Ｄ電極とな
る２層の導電体膜２８を形成する（図１（ｂ））。
のａ−Ｓｉ層１９を形成した後、蒸着法により膜厚約10
00Åのチタン（Ｔｉ）層２０を形成し、Ｓ／Ｄ電極とな
る２層の導電体膜２８を形成する（図１（ｂ））。
【００１８】次いで、ＣＣｌ4 ガスを用いたドライエッ
チングにより、レジストパターン21ａ，21ｂをマスクと
して、ａ−Ｓｉ層１９／Ｔｉ層２０の２層の導電体膜を
選択的にエッチング・除去し、ソース領域層18ａ及びド
レイン領域層18ｂとそれぞれ接続するソース電極（電
極）22ａ及びドレイン電極22ｂを形成するとともに、始
端と終端とがソース電極22ａを介して連続して繋がって
いる幅約２０μｍの帯状のａ−Ｓｉ層19ｃ／Ｔｉ層20ｃ
の２層の導電体膜からなるバッファ層22ｃを形成する
（図１（ｃ））。
チングにより、レジストパターン21ａ，21ｂをマスクと
して、ａ−Ｓｉ層１９／Ｔｉ層２０の２層の導電体膜を
選択的にエッチング・除去し、ソース領域層18ａ及びド
レイン領域層18ｂとそれぞれ接続するソース電極（電
極）22ａ及びドレイン電極22ｂを形成するとともに、始
端と終端とがソース電極22ａを介して連続して繋がって
いる幅約２０μｍの帯状のａ−Ｓｉ層19ｃ／Ｔｉ層20ｃ
の２層の導電体膜からなるバッファ層22ｃを形成する
（図１（ｃ））。
【００１９】次に、縦約１５０μｍ，横約５０μｍ，膜
厚約3500ÅのＩＴＯ膜からなる透明導電体膜を全面に形
成した後、塩酸（ＨＣｌ）／硝酸（ＨＮＯ3 ）／水（Ｈ
2 Ｏ）の混合液を用いたウエットエッチングによりレジ
ストパターン２４をマスクとして透明導電体膜を選択的
にエッチング・除去し、一部がソース電極22ａのＴｉ層
20ａ上で終端し、他の部分がゲート絶縁膜１５上に延在
し、かつバッファ層22ｃのＴｉ層20ｃ上で終端する方形
状の透明電極２３を形成する（図１（ｄ））。
厚約3500ÅのＩＴＯ膜からなる透明導電体膜を全面に形
成した後、塩酸（ＨＣｌ）／硝酸（ＨＮＯ3 ）／水（Ｈ
2 Ｏ）の混合液を用いたウエットエッチングによりレジ
ストパターン２４をマスクとして透明導電体膜を選択的
にエッチング・除去し、一部がソース電極22ａのＴｉ層
20ａ上で終端し、他の部分がゲート絶縁膜１５上に延在
し、かつバッファ層22ｃのＴｉ層20ｃ上で終端する方形
状の透明電極２３を形成する（図１（ｄ））。
【００２０】その後、ドレイン・バスライン上に膜厚約
800 ÅのＡｌ層２５を形成した後、全面に液晶層２６を
形成すると、ＴＦＴアクティブマトリクスＬＣＤが完成
する（図２（ｅ），（ｆ））。
800 ÅのＡｌ層２５を形成した後、全面に液晶層２６を
形成すると、ＴＦＴアクティブマトリクスＬＣＤが完成
する（図２（ｅ），（ｆ））。
【００２１】以上のように、本発明の実施例の液晶装置
の製造方法によれば、始端と終端とがソース電極22ａを
介して連続して繋がっている、ソース電極22ａと同じ材
料のａ−Ｓｉ層19ｃ／Ｔｉ層20ｃの２層の導電体膜から
なる帯状のバッファ層22ｃを形成した後、透明導電体膜
をパターニングして透明電極２３を形成しているので、
バッファ層22ｃの表面はバッファ層22ｃのドライエッチ
ングのための反応ガスのイオン粒子に曝されず、平坦に
なっている。更に、一部分がソース電極22ａ上で終端
し、かつ他の部分の周縁部がバッファ層22ｃ上で終端す
る透明電極２３を形成している。即ち、透明電極２３の
周縁部は直接下地のゲート絶縁膜１５と接触せずに、バ
ッファ層22ｃと接触する。
の製造方法によれば、始端と終端とがソース電極22ａを
介して連続して繋がっている、ソース電極22ａと同じ材
料のａ−Ｓｉ層19ｃ／Ｔｉ層20ｃの２層の導電体膜から
なる帯状のバッファ層22ｃを形成した後、透明導電体膜
をパターニングして透明電極２３を形成しているので、
バッファ層22ｃの表面はバッファ層22ｃのドライエッチ
ングのための反応ガスのイオン粒子に曝されず、平坦に
なっている。更に、一部分がソース電極22ａ上で終端
し、かつ他の部分の周縁部がバッファ層22ｃ上で終端す
る透明電極２３を形成している。即ち、透明電極２３の
周縁部は直接下地のゲート絶縁膜１５と接触せずに、バ
ッファ層22ｃと接触する。
【００２２】このため、バッファ層22ｃのドライエッチ
ングにより下地のゲート絶縁膜１５が荒れた場合でも、
透明電極２３の周縁部の密着性は悪化しない。従って、
透明電極２３の選択エッチングにおいて、周縁部のキレ
が良くなり周縁部の形状が改善される。
ングにより下地のゲート絶縁膜１５が荒れた場合でも、
透明電極２３の周縁部の密着性は悪化しない。従って、
透明電極２３の選択エッチングにおいて、周縁部のキレ
が良くなり周縁部の形状が改善される。
【００２３】
【発明の効果】以上のように、本発明の液晶装置によれ
ば、透明基板上に延在する透明電極の周縁部と透明基板
との間に帯状のバッファ層、例えばトランジスタの電極
と同じ材料のアモルファスシリコン層／チタン（Ｔｉ）
層の２層の導電体膜が介在しているので、周縁部は直接
下地の透明基板、例えば、表層の窒化膜と接触せずに、
バッファ層、例えばＴｉ層と接触するので、密着性が向
上する。
ば、透明基板上に延在する透明電極の周縁部と透明基板
との間に帯状のバッファ層、例えばトランジスタの電極
と同じ材料のアモルファスシリコン層／チタン（Ｔｉ）
層の２層の導電体膜が介在しているので、周縁部は直接
下地の透明基板、例えば、表層の窒化膜と接触せずに、
バッファ層、例えばＴｉ層と接触するので、密着性が向
上する。
【００２４】また、本発明の液晶装置の製造方法によれ
ば、始端と終端とが電極を介して連続して繋がっている
帯状の導電体膜からなるバッファ層を形成した後、透明
導電体膜をパターニングして、一部分が電極上で終端
し、かつ他の部分の周縁部がバッファ層上で終端する透
明電極を形成している。
ば、始端と終端とが電極を介して連続して繋がっている
帯状の導電体膜からなるバッファ層を形成した後、透明
導電体膜をパターニングして、一部分が電極上で終端
し、かつ他の部分の周縁部がバッファ層上で終端する透
明電極を形成している。
【００２５】従って、透明電極の周縁部は反応ガスのイ
オン粒子に曝される下地の透明基板、例えば、表層の窒
化膜と直接接触せずに、反応ガスのイオン粒子に曝され
ず平坦なバッファ層と接触する。このため、透明電極の
周縁部の密着性は悪化しない。従って、透明電極の選択
エッチングにおいて、周縁部のキレが良くなり周縁部の
形状が改善される。
オン粒子に曝される下地の透明基板、例えば、表層の窒
化膜と直接接触せずに、反応ガスのイオン粒子に曝され
ず平坦なバッファ層と接触する。このため、透明電極の
周縁部の密着性は悪化しない。従って、透明電極の選択
エッチングにおいて、周縁部のキレが良くなり周縁部の
形状が改善される。
【図面の簡単な説明】
【図１】本発明の実施例のＴＦＴアクティブマトリクス
ＬＣＤの製造方法について説明する図（その１）であ
る。
ＬＣＤの製造方法について説明する図（その１）であ
る。
【図２】本発明の実施例のＴＦＴアクティブマトリクス
ＬＣＤの製造方法について説明する図（その２）であ
る。
ＬＣＤの製造方法について説明する図（その２）であ
る。
【図３】従来例のＴＦＴアクティブマトリクスＬＣＤに
ついて説明する図である。
ついて説明する図である。
１３ ガラス基板、 １４ ゲート電極、 １５ ゲート絶縁膜、 １６ 素子形成層、 １７ チャネル保護膜、 18ａ ソース領域層（導電型領域層）、 18ｂ ドレイン領域層、 19ａ〜19ｃ ａ−Ｓｉ層、 20ａ〜20ｃ Ｔｉ層、 21ａ，21ｂ，２４ レジストパターン、 22ａ ソース電極（電極）、 22ｂ ドレイン電極、 22ｃ バッファ層、 ２３ 透明電極、 ２５ Ａｌ層、 ２６ 液晶層、 ２７ 透明基板、 ２８ 導電体膜。
フロントページの続き (72)発明者 添田 信一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡部 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (4)
- 【請求項１】 透明基板上の、トランジスタの導電型領
域層が形成されている素子形成層と、前記導電型領域層
と接続している電極と、一部分が前記電極と接続し、か
つ他の部分が前記透明基板上に延在する透明電極とを有
する液晶装置であって、前記透明基板上に延在する透明
電極の周縁部と前記透明基板との間に帯状のバッファ層
が介在していることを特徴とする液晶装置。 - 【請求項２】 前記バッファ層及び電極は、アモルファ
スシリコン層／チタン（Ｔｉ）層の２層の導電体膜から
なることを特徴とする請求項１記載の液晶装置。 - 【請求項３】 透明基板上に半導体膜を形成する工程
と、 前記半導体膜をパターニングして素子形成層を形成した
後、前記素子形成層及び透明基板を被覆して導電体膜を
形成する工程と、 前記導電体膜をパターニングし、前記導電型領域層と接
続する電極を形成するとともに、始端と終端とが前記電
極を介して連続して繋がっている帯状の前記導電体膜か
らなるバッファ層を形成する工程と、 透明電極となる透明導電体膜を形成した後、パターニン
グし、一部分が前記電極上で終端し、かつ他の部分が前
記透明基板上に延在し、かつ前記バッファ層上で終端す
る透明電極を形成する工程とを有する液晶装置の製造方
法。 - 【請求項４】 前記バッファ層及び電極は、アモルファ
スシリコン／チタン（Ｔｉ）の２層の導電体膜からなる
ことを特徴とする請求項３記載の液晶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22794891A JPH0566419A (ja) | 1991-09-09 | 1991-09-09 | 液晶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22794891A JPH0566419A (ja) | 1991-09-09 | 1991-09-09 | 液晶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566419A true JPH0566419A (ja) | 1993-03-19 |
Family
ID=16868784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22794891A Pending JPH0566419A (ja) | 1991-09-09 | 1991-09-09 | 液晶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566419A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000162647A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| KR100266216B1 (ko) * | 1997-10-15 | 2000-09-15 | 구본준; 론 위라하디락사 | 박막트랜지스터구조및그제조방법 |
| KR100268307B1 (ko) * | 1997-12-17 | 2000-10-16 | 구본준 | 액정표시장치 액티브패널의 구조 및 제조방법 |
| KR100268007B1 (ko) * | 1992-12-22 | 2000-10-16 | 구본준 | 액정표시소자 제조방법 |
| US7839460B2 (en) | 1998-11-26 | 2010-11-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
-
1991
- 1991-09-09 JP JP22794891A patent/JPH0566419A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268007B1 (ko) * | 1992-12-22 | 2000-10-16 | 구본준 | 액정표시소자 제조방법 |
| KR100266216B1 (ko) * | 1997-10-15 | 2000-09-15 | 구본준; 론 위라하디락사 | 박막트랜지스터구조및그제조방법 |
| KR100268307B1 (ko) * | 1997-12-17 | 2000-10-16 | 구본준 | 액정표시장치 액티브패널의 구조 및 제조방법 |
| JP2000162647A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US7839460B2 (en) | 1998-11-26 | 2010-11-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
| US7978276B2 (en) | 1998-11-26 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
| JP2011237807A (ja) * | 1998-11-26 | 2011-11-24 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US8294839B2 (en) | 1998-11-26 | 2012-10-23 | Samsung Display Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5804538B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| KR100248123B1 (ko) | 박막트랜지스터및그의제조방법 | |
| US6670104B2 (en) | Pattern forming method and method of manufacturing thin film transistor | |
| US8199270B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| US6100950A (en) | Active matrix LCD with thin film transistor switches and method of producing the same | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000022162A (ja) | 液晶表示装置の製法 | |
| JPH06310492A (ja) | チタン系薄膜のエッチング液及び半導体装置の製造方法 | |
| JPH0566419A (ja) | 液晶装置及びその製造方法 | |
| US6037611A (en) | Thin film transistor and its fabrication | |
| JP3425925B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4034376B2 (ja) | アクティブマトリクス方式液晶表示装置の製造方法 | |
| KR19990075407A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| KR100599954B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| KR100529569B1 (ko) | 액정 표시 장치용 박막 트랜지스터의 제조 방법 | |
| JP2664413B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09270517A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04357832A (ja) | エッチング方法および薄膜トランジスタの製造方法 | |
| JP3148775B2 (ja) | 半導体装置の製造方法 | |
| JPH063699A (ja) | 薄膜半導体装置の製造方法 | |
| JPH063698A (ja) | 薄膜トランジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000104 |