JP2000162647A - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板及びその製造方法Info
- Publication number
- JP2000162647A JP2000162647A JP11336898A JP33689899A JP2000162647A JP 2000162647 A JP2000162647 A JP 2000162647A JP 11336898 A JP11336898 A JP 11336898A JP 33689899 A JP33689899 A JP 33689899A JP 2000162647 A JP2000162647 A JP 2000162647A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- data line
- line
- thin film
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Abstract
(57)【要約】
【課題】 液晶表示装置の製造工程中に残留する導電膜
によって画素電極及びデータ配線が互いに短絡されるこ
とを防止して画素欠陥を減少させ、製造工程中に発生す
る整列誤差を最少化する。 【解決手段】 透明な絶縁基板と、基板に縦方向に形成
されているデータ線と、データ線を覆っている保護膜
と、データ線と電気的に連結されており、保護膜の上に
形成されている画素電極とを含み、画素電極とデータ線
との間の保護膜が除去された開口部が形成されていてデ
ータ線と画素電極とが導電残留物質によって導通されな
いようにする。
によって画素電極及びデータ配線が互いに短絡されるこ
とを防止して画素欠陥を減少させ、製造工程中に発生す
る整列誤差を最少化する。 【解決手段】 透明な絶縁基板と、基板に縦方向に形成
されているデータ線と、データ線を覆っている保護膜
と、データ線と電気的に連結されており、保護膜の上に
形成されている画素電極とを含み、画素電極とデータ線
との間の保護膜が除去された開口部が形成されていてデ
ータ線と画素電極とが導電残留物質によって導通されな
いようにする。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置用薄膜
トランジスタ基板及びその製造方法に関する。
トランジスタ基板及びその製造方法に関する。
【０００２】
【従来の技術】液晶表示装置は現在最も広く使用されて
いる平板表示装置のうちの１つであって、電極が形成さ
れている２枚の基板とその間に挿入されている液晶層と
からなり、電極に電圧を印加して液晶層の液晶分子を再
配列させることによって透過される光の量を調節する表
示装置である。
いる平板表示装置のうちの１つであって、電極が形成さ
れている２枚の基板とその間に挿入されている液晶層と
からなり、電極に電圧を印加して液晶層の液晶分子を再
配列させることによって透過される光の量を調節する表
示装置である。
【０００３】液晶表示装置のうちで現在主に使用される
ものは、スイッチング素子として薄膜トランジスタを有
しており、薄膜トランジスタが形成されている基板には
互いに交差して行列形態の画素を定義する多数のゲート
線とデータ線とが形成されており、それぞれの画素には
画素電極が形成されている。
ものは、スイッチング素子として薄膜トランジスタを有
しており、薄膜トランジスタが形成されている基板には
互いに交差して行列形態の画素を定義する多数のゲート
線とデータ線とが形成されており、それぞれの画素には
画素電極が形成されている。
【０００４】
【発明が解決しようとする課題】しかし、液晶表示装置
用基板の製作過程中に意図しなかった部分、特に画素電
極と画素電極との間、画素電極とデータ線との間などに
導電物質が残留する場合には画素の閉じた状態でも画素
が常に明るく表示される画素欠陥が発生する。
用基板の製作過程中に意図しなかった部分、特に画素電
極と画素電極との間、画素電極とデータ線との間などに
導電物質が残留する場合には画素の閉じた状態でも画素
が常に明るく表示される画素欠陥が発生する。
【０００５】また、液晶表示装置の駆動時、任意の画素
電極はデータ線を通して伝達される画像信号が薄膜トラ
ンジスタを通して一回印加された後には次回の信号が印
加されるまで浮遊（floating）状態になるが、データ線
には他の行の画像信号が印加し続けられる。従って、デ
ータ線を通して伝達される画像信号の電圧が浮遊状態で
ある任意の画素電極の電位を変動させ、これによって液
晶表示装置には意図しなかった画像が現れるようにな
る。このような現象は画素電極とデータ線との配置関係
から発生する結合静電容量（coupling capacitance）が
大きいほど激しく発生する。
電極はデータ線を通して伝達される画像信号が薄膜トラ
ンジスタを通して一回印加された後には次回の信号が印
加されるまで浮遊（floating）状態になるが、データ線
には他の行の画像信号が印加し続けられる。従って、デ
ータ線を通して伝達される画像信号の電圧が浮遊状態で
ある任意の画素電極の電位を変動させ、これによって液
晶表示装置には意図しなかった画像が現れるようにな
る。このような現象は画素電極とデータ線との配置関係
から発生する結合静電容量（coupling capacitance）が
大きいほど激しく発生する。
【０００６】製造工程上、データ線と画素電極とは互い
に異なる写真エッチング（photolithography）工程によ
って形成され、写真工程でマスク誤整列（mask misalig
n）が発生すると結合静電容量が変動する。特に、写真
工程進行時に画面を多数のブロックに分割して露光する
場合には各ブロックごとに誤整列の程度が異なるように
なって各ブロックの間の明るさが異なるようになるステ
ッチ（stitch）が発生する。このようなステッチ不良は
液晶表示装置を列（column）反転駆動又は点（dot）反
転駆動する場合にさらに激しくなる。
に異なる写真エッチング（photolithography）工程によ
って形成され、写真工程でマスク誤整列（mask misalig
n）が発生すると結合静電容量が変動する。特に、写真
工程進行時に画面を多数のブロックに分割して露光する
場合には各ブロックごとに誤整列の程度が異なるように
なって各ブロックの間の明るさが異なるようになるステ
ッチ（stitch）が発生する。このようなステッチ不良は
液晶表示装置を列（column）反転駆動又は点（dot）反
転駆動する場合にさらに激しくなる。
【０００７】従って、本発明は前記問題点を解決するた
めのものであって、その目的は、製造工程中に残留する
導電膜によって画素電極及びデータ配線が互いに短絡さ
れることを防止して画素欠陥を減少させることにある。
めのものであって、その目的は、製造工程中に残留する
導電膜によって画素電極及びデータ配線が互いに短絡さ
れることを防止して画素欠陥を減少させることにある。
【０００８】また、本発明の他の目的は、液晶表示装置
の製造工程中に発生する整列誤差を最少化することにあ
る。
の製造工程中に発生する整列誤差を最少化することにあ
る。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために、本発明では画素電極の縁に開口部を形成した
り、データ線の形成時にデータ線の両側に整列パターン
を形成する。
るために、本発明では画素電極の縁に開口部を形成した
り、データ線の形成時にデータ線の両側に整列パターン
を形成する。
【００１０】具体的には、ゲート線及びゲート電極を含
むゲート配線が絶縁基板の上に横方向に形成されてお
り、ゲート絶縁膜がゲート配線の上に積層されており、
半導体からなる半導体パターンがゲート電極のゲート絶
縁膜の上部に形成されている。ゲート線と交差して画素
を定義するデータ線と、ゲート電極を中心にして互いに
対向し半導体パターンの上部に形成されているソース及
びドレーン電極とを含むデータ配線がゲート絶縁膜の上
に縦方向に形成されている。データ配線の上部にはドレ
ーン電極を露出させる接触口を有し、画素の縁に開口部
を有する保護膜が形成されており、保護膜の上部画素に
は接触口を通してドレーン電極と連結されている画素電
極が形成されている。
むゲート配線が絶縁基板の上に横方向に形成されてお
り、ゲート絶縁膜がゲート配線の上に積層されており、
半導体からなる半導体パターンがゲート電極のゲート絶
縁膜の上部に形成されている。ゲート線と交差して画素
を定義するデータ線と、ゲート電極を中心にして互いに
対向し半導体パターンの上部に形成されているソース及
びドレーン電極とを含むデータ配線がゲート絶縁膜の上
に縦方向に形成されている。データ配線の上部にはドレ
ーン電極を露出させる接触口を有し、画素の縁に開口部
を有する保護膜が形成されており、保護膜の上部画素に
は接触口を通してドレーン電極と連結されている画素電
極が形成されている。
【００１１】ここで、開口部はゲート絶縁膜にわたって
形成することもできる。
形成することもできる。
【００１２】ゲート線は互いに平行に形成されている第
１及び第２ゲート線と、第１及び第２ゲート線を連結す
る連結部とを含むことができる。
１及び第２ゲート線と、第１及び第２ゲート線を連結す
る連結部とを含むことができる。
【００１３】本発明のまた他の実施例では画素電極がデ
ータ配線の上部又は下部に直接形成されることもでき
る。
ータ配線の上部又は下部に直接形成されることもでき
る。
【００１４】ここで、開口部はゲート線に連結されたゲ
ートパッドを露出させる接触口を形成するためにゲート
絶縁膜をエッチングする段階で形成し、画素電極用残留
導電物質を除去するための湿式エッチングを実施するの
が好ましい。
ートパッドを露出させる接触口を形成するためにゲート
絶縁膜をエッチングする段階で形成し、画素電極用残留
導電物質を除去するための湿式エッチングを実施するの
が好ましい。
【００１５】一方、ゲート絶縁膜をエッチングする段階
の前に画素電極用残留導電物質を除去するためのエッチ
ングを実施することもできる。
の前に画素電極用残留導電物質を除去するためのエッチ
ングを実施することもできる。
【００１６】また、本発明の他の実施例では、ゲート線
が絶縁基板の上に横方向に形成されており、ゲート絶縁
膜がゲートの上に積層されており、ゲート絶縁膜の上に
は半導体パターンが形成されている。また、ゲート絶縁
膜の上には縦方向に形成されているデータ線と、データ
線と連結されており半導体パターンの上に形成されてい
るソース電極と、ソース電極と分離されておりゲート電
極を中心にしてソース電極と対向するドレーン電極とを
含むデータ配線と、データ線の両側に形成されている整
列パターンとが形成されている。ドレーン電極を露出さ
せる接触口が形成されている保護膜がデータ線と整列パ
ターンとソース電極とドレーン電極との上に積層されて
おり、接触口を通してドレーン電極と連結されている画
素電極が保護膜の上に形成されている。
が絶縁基板の上に横方向に形成されており、ゲート絶縁
膜がゲートの上に積層されており、ゲート絶縁膜の上に
は半導体パターンが形成されている。また、ゲート絶縁
膜の上には縦方向に形成されているデータ線と、データ
線と連結されており半導体パターンの上に形成されてい
るソース電極と、ソース電極と分離されておりゲート電
極を中心にしてソース電極と対向するドレーン電極とを
含むデータ配線と、データ線の両側に形成されている整
列パターンとが形成されている。ドレーン電極を露出さ
せる接触口が形成されている保護膜がデータ線と整列パ
ターンとソース電極とドレーン電極との上に積層されて
おり、接触口を通してドレーン電極と連結されている画
素電極が保護膜の上に形成されている。
【００１７】又は、ゲート線が絶縁基板の上に横方向に
形成されており、ゲート絶縁膜がゲート線の上に積層さ
れており、ゲート絶縁膜の上には半導体パターンが形成
されている。ゲート絶縁膜の上には縦方向に形成されて
いるデータ線と、データ線と連結されており半導体パタ
ーンの上に形成されているソース電極と、ソース電極と
分離されておりゲート電極を中心にしてソース電極と対
向するドレーン電極とを含むデータ配線と、データ線の
両側に形成されている整列パターンとが形成されてい
る。また、ドレーン電極及び整列パターンの一部と重畳
して接触している画素電極がゲート絶縁膜の上に形成さ
れており、保護膜が画素電極の上に形成されている構造
も可能である。
形成されており、ゲート絶縁膜がゲート線の上に積層さ
れており、ゲート絶縁膜の上には半導体パターンが形成
されている。ゲート絶縁膜の上には縦方向に形成されて
いるデータ線と、データ線と連結されており半導体パタ
ーンの上に形成されているソース電極と、ソース電極と
分離されておりゲート電極を中心にしてソース電極と対
向するドレーン電極とを含むデータ配線と、データ線の
両側に形成されている整列パターンとが形成されてい
る。また、ドレーン電極及び整列パターンの一部と重畳
して接触している画素電極がゲート絶縁膜の上に形成さ
れており、保護膜が画素電極の上に形成されている構造
も可能である。
【００１８】この時、ソース電極及びドレーン電極と半
導体パターンとの間に抵抗性接触層パターンをさらに形
成したり、保護膜及びゲート絶縁膜にデータ線と整列パ
ターンとの間の絶縁基板を露出させる開口部を形成する
こともできる。
導体パターンとの間に抵抗性接触層パターンをさらに形
成したり、保護膜及びゲート絶縁膜にデータ線と整列パ
ターンとの間の絶縁基板を露出させる開口部を形成する
こともできる。
【００１９】このような薄膜トランジスタ基板の製造方
法では、基板の上にゲート線を形成し、ゲート絶縁膜と
半導体層とを積層する。次いで、半導体層をパターニン
グして半導体パターンを形成し、データ線と、整列パタ
ーンと、ソース電極と、ドレーン電極とを形成してから
保護膜を積層する。次いで、保護膜をパターニングして
保護膜にドレーン電極を露出させる接触口及びデータ線
と整列パターンとの間の開口部を形成し、保護膜の上部
に画素電極を形成する。
法では、基板の上にゲート線を形成し、ゲート絶縁膜と
半導体層とを積層する。次いで、半導体層をパターニン
グして半導体パターンを形成し、データ線と、整列パタ
ーンと、ソース電極と、ドレーン電極とを形成してから
保護膜を積層する。次いで、保護膜をパターニングして
保護膜にドレーン電極を露出させる接触口及びデータ線
と整列パターンとの間の開口部を形成し、保護膜の上部
に画素電極を形成する。
【００２０】又は、基板の上にゲート線を形成し、ゲー
ト絶縁膜と半導体層とを積層する。次いで、半導体層を
パターニングして半導体パターンを形成し、データ線
と、整列パターンと、ソース電極と、ドレーン電極とを
形成し、ドレーン電極の一部と重畳して連結される画素
電極をゲート絶縁膜の上に形成する。次いで、保護膜を
積層し、保護膜をパターニングしてデータ線と整列パタ
ーンとの間に開口部を形成する。
ト絶縁膜と半導体層とを積層する。次いで、半導体層を
パターニングして半導体パターンを形成し、データ線
と、整列パターンと、ソース電極と、ドレーン電極とを
形成し、ドレーン電極の一部と重畳して連結される画素
電極をゲート絶縁膜の上に形成する。次いで、保護膜を
積層し、保護膜をパターニングしてデータ線と整列パタ
ーンとの間に開口部を形成する。
【００２１】ここで、開口部を通して露出されているデ
ータ線及び整列パターンをエッチングする段階をさらに
含むことができる。
ータ線及び整列パターンをエッチングする段階をさらに
含むことができる。
【００２２】また、本発明の他の実施例では、絶縁基板
の上に横方向に伸びているゲート線及びゲート線に連結
されているゲート電極を含むゲート配線が形成されてお
り、ゲート配線の上部にはゲート配線を覆うゲート絶縁
膜が形成されている。ゲート絶縁膜の上部には半導体パ
ターンが形成されており、その上には縦方向に伸びてい
るデータ線と、データ線に連結されているソース電極
と、ソース電極と分離されておりゲート電極を中心にし
てソース電極と対向するドレーン電極とを含むデータ配
線と、データ線の両側にデータ線と一定の間隔を維持し
ている整列パターンとが形成されている。データ配線及
び整列パターンの上にはドレーン電極を露出させる接触
口及びデータ線と整列パターンとの間に形成されている
開口部を有する保護膜が形成されており、保護膜の上に
は接触口を通してドレーン電極と連結されている画素電
極が形成されている。
の上に横方向に伸びているゲート線及びゲート線に連結
されているゲート電極を含むゲート配線が形成されてお
り、ゲート配線の上部にはゲート配線を覆うゲート絶縁
膜が形成されている。ゲート絶縁膜の上部には半導体パ
ターンが形成されており、その上には縦方向に伸びてい
るデータ線と、データ線に連結されているソース電極
と、ソース電極と分離されておりゲート電極を中心にし
てソース電極と対向するドレーン電極とを含むデータ配
線と、データ線の両側にデータ線と一定の間隔を維持し
ている整列パターンとが形成されている。データ配線及
び整列パターンの上にはドレーン電極を露出させる接触
口及びデータ線と整列パターンとの間に形成されている
開口部を有する保護膜が形成されており、保護膜の上に
は接触口を通してドレーン電極と連結されている画素電
極が形成されている。
【００２３】この時、画素電極は整列パターンと一部が
重畳するのが好ましく、データ線に隣接した画素電極の
境界線は整列パターンの境界線のうちのデータ線に隣接
した境界線より遠く又は同一にデータ線から離れている
のが好ましい。
重畳するのが好ましく、データ線に隣接した画素電極の
境界線は整列パターンの境界線のうちのデータ線に隣接
した境界線より遠く又は同一にデータ線から離れている
のが好ましい。
【００２４】また、開口部を通して整列パターンの一部
が露出されることができ、画素電極は整列パターンの上
部まで形成され得るので開口部で整列パターンと連結さ
れることもできる。
が露出されることができ、画素電極は整列パターンの上
部まで形成され得るので開口部で整列パターンと連結さ
れることもできる。
【００２５】ここで、開口部は半導体パターン及びゲー
ト絶縁膜まで延長されて基板を露出させることができ、
ゲート絶縁膜及び半導体パターンは整列パターンの下部
でアンダーカットされるのが好ましい。
ト絶縁膜まで延長されて基板を露出させることができ、
ゲート絶縁膜及び半導体パターンは整列パターンの下部
でアンダーカットされるのが好ましい。
【００２６】また、ゲート配線と同一な層にはデータ線
の一部及び整列パターンの両端とそれぞれ重畳している
修理用配線をさらに含むことができ、データ配線と同一
な層には両端がデータ線と連結されておりゲート線と交
差する補助データ線をさらに含むことができる。一方、
画素電極と同一な層で形成されており、両端がデータ線
と重畳し、ゲート線と交差する補助データ線をさらに含
むこともできる。
の一部及び整列パターンの両端とそれぞれ重畳している
修理用配線をさらに含むことができ、データ配線と同一
な層には両端がデータ線と連結されておりゲート線と交
差する補助データ線をさらに含むことができる。一方、
画素電極と同一な層で形成されており、両端がデータ線
と重畳し、ゲート線と交差する補助データ線をさらに含
むこともできる。
【００２７】
【発明の実施の形態】以下、添付図面に基づいて本発明
の実施例による液晶表示装置用薄膜トランジスタ基板及
びその製造方法を本発明が属する技術分野における通常
の知識を有する者が容易に実施し得るように詳しく説明
する。
の実施例による液晶表示装置用薄膜トランジスタ基板及
びその製造方法を本発明が属する技術分野における通常
の知識を有する者が容易に実施し得るように詳しく説明
する。
【００２８】図１は本発明の第１実施例による液晶表示
装置用薄膜トランジスタ基板の配置図であり、図２は図
１のII−II′線に沿って切断した薄膜トランジスタの断
面図であり、図３は図１のIII−III′線に沿って切断し
たゲートパッドの断面図であり、図４は図１のIV−IV′
線に沿って切断したデータパッドの断面図であり、図５
は図１のＶ−Ｖ′線の断面図であって、データ線及び画
素電極の短絡を防止するために保護膜に開口部が形成さ
れている構造である。
装置用薄膜トランジスタ基板の配置図であり、図２は図
１のII−II′線に沿って切断した薄膜トランジスタの断
面図であり、図３は図１のIII−III′線に沿って切断し
たゲートパッドの断面図であり、図４は図１のIV−IV′
線に沿って切断したデータパッドの断面図であり、図５
は図１のＶ−Ｖ′線の断面図であって、データ線及び画
素電極の短絡を防止するために保護膜に開口部が形成さ
れている構造である。
【００２９】図１ないし図５に示されているように、透
明絶縁基板１０の上に横方向に長くゲート線２２が形成
されており、ゲート線２２からゲート電極２４が延長さ
れており、ゲート線２２の端部にはゲート信号を印加す
るためのゲートパッド２６が形成されている。
明絶縁基板１０の上に横方向に長くゲート線２２が形成
されており、ゲート線２２からゲート電極２４が延長さ
れており、ゲート線２２の端部にはゲート信号を印加す
るためのゲートパッド２６が形成されている。
【００３０】ゲート配線２２、２４、２６をゲート絶縁
膜３０が覆っており、ゲート電極２４の上部のゲート絶
縁膜３０の上には半導体である非晶質珪素層４０がゲー
ト電極２４を覆う形態で形成されている。また、ゲート
絶縁膜３０の上にデータ線６２が縦方向に長く形成され
ており、データ線６２の端には画像信号の印加のための
データパッド６４が形成されている。データ線６２から
延長されたソース電極６５がゲート電極２４の一方の縁
と重畳しており、ゲート電極２４を中心にしてソース電
極６５の反対側にドレーン電極６６がゲート電極２４と
重畳している。
膜３０が覆っており、ゲート電極２４の上部のゲート絶
縁膜３０の上には半導体である非晶質珪素層４０がゲー
ト電極２４を覆う形態で形成されている。また、ゲート
絶縁膜３０の上にデータ線６２が縦方向に長く形成され
ており、データ線６２の端には画像信号の印加のための
データパッド６４が形成されている。データ線６２から
延長されたソース電極６５がゲート電極２４の一方の縁
と重畳しており、ゲート電極２４を中心にしてソース電
極６５の反対側にドレーン電極６６がゲート電極２４と
重畳している。
【００３１】非晶質珪素層４０とソース及びドレーン電
極６５、６６が接触する面との間には接触抵抗特性を向
上させるためのドーピングされた非晶質珪素層５５、５
６が形成されている。
極６５、６６が接触する面との間には接触抵抗特性を向
上させるためのドーピングされた非晶質珪素層５５、５
６が形成されている。
【００３２】データ線６２と、データパッド６４と、ソ
ース及びドレーン電極６５、６６などのデータ配線及び
非晶質珪素層４０を保護膜７０が覆っている。保護膜７
０にはドレーン電極６６及びデータパッド６４を露出さ
せる接触口７２、７４がそれぞれ形成されており、ゲー
トパッド２６を露出させる接触口７６が保護膜７０及び
ゲート絶縁膜３０に形成されている。
ース及びドレーン電極６５、６６などのデータ配線及び
非晶質珪素層４０を保護膜７０が覆っている。保護膜７
０にはドレーン電極６６及びデータパッド６４を露出さ
せる接触口７２、７４がそれぞれ形成されており、ゲー
トパッド２６を露出させる接触口７６が保護膜７０及び
ゲート絶縁膜３０に形成されている。
【００３３】データ線６２とゲート線２２とが交差して
区画する画素内の保護膜７０の上にはＩＴＯのような透
明物質からなる画素電極８０が形成され、接触口７２を
通してドレーン電極６６と接触している。また、接触口
７６、７４を通してゲートパッド２６及びデータパッド
６４と接触する補助パッドパターン８６、８４が形成さ
れている。
区画する画素内の保護膜７０の上にはＩＴＯのような透
明物質からなる画素電極８０が形成され、接触口７２を
通してドレーン電極６６と接触している。また、接触口
７６、７４を通してゲートパッド２６及びデータパッド
６４と接触する補助パッドパターン８６、８４が形成さ
れている。
【００３４】図１及び図５に示されているように、デー
タ線６２又はゲート線２２と画素電極８０との間には保
護膜７０の一部又は保護膜７０及びその下部の非晶質珪
素層４０が除去された開口部７８が長く形成されてい
る。
タ線６２又はゲート線２２と画素電極８０との間には保
護膜７０の一部又は保護膜７０及びその下部の非晶質珪
素層４０が除去された開口部７８が長く形成されてい
る。
【００３５】非晶質珪素物質膜４２１及びドーピングさ
れた非晶質珪素物質膜４２２からなる残存物質４２がデ
ータ線６２と画素電極８０との間に残っている場合には
保護膜７０及び残存物質４２が同時に除去される形態に
開口部７８が形成される。このように、データ線６２と
接触している残存物質４２がデータ線６２と画素電極８
０との間で切れているので、工程進行過程で保護膜７０
に隙間７９が発生することによって画素電極８０と残存
物質４２とが連結されても、画素電極８０とデータ線６
２とが電気的に連結されない。
れた非晶質珪素物質膜４２２からなる残存物質４２がデ
ータ線６２と画素電極８０との間に残っている場合には
保護膜７０及び残存物質４２が同時に除去される形態に
開口部７８が形成される。このように、データ線６２と
接触している残存物質４２がデータ線６２と画素電極８
０との間で切れているので、工程進行過程で保護膜７０
に隙間７９が発生することによって画素電極８０と残存
物質４２とが連結されても、画素電極８０とデータ線６
２とが電気的に連結されない。
【００３６】このような本発明の第１実施例による液晶
表示装置用薄膜トランジスタ基板の製造方法について図
１ないし５及び図６ないし１０に基づいて説明する。
表示装置用薄膜トランジスタ基板の製造方法について図
１ないし５及び図６ないし１０に基づいて説明する。
【００３７】図６ないし図１０は液晶表示装置の製造方
法の第１実施例を工程順序によって示した断面図であっ
て、残留物質を除去するための開口部を保護膜エッチン
グ工程時に形成する方法を示したものである。
法の第１実施例を工程順序によって示した断面図であっ
て、残留物質を除去するための開口部を保護膜エッチン
グ工程時に形成する方法を示したものである。
【００３８】図６に示されているように、透明な絶縁基
板１０の上にゲート金属を蒸着しパターニングしてゲー
ト線２２と、ゲートパッド２６と、ゲート電極２４とを
形成した後、図７に示されているように、その上にゲー
ト絶縁膜３０を形成し、非晶質珪素及びドーピングされ
た非晶質珪素を順に積層してからパターニングして非晶
質珪素層４０及びドーピングされた非晶質珪素層５０を
形成する。この過程で、意図しなかった部分に半導体物
質４２１、４２２からなる残留導電膜４２が残る可能性
もある。
板１０の上にゲート金属を蒸着しパターニングしてゲー
ト線２２と、ゲートパッド２６と、ゲート電極２４とを
形成した後、図７に示されているように、その上にゲー
ト絶縁膜３０を形成し、非晶質珪素及びドーピングされ
た非晶質珪素を順に積層してからパターニングして非晶
質珪素層４０及びドーピングされた非晶質珪素層５０を
形成する。この過程で、意図しなかった部分に半導体物
質４２１、４２２からなる残留導電膜４２が残る可能性
もある。
【００３９】次に、図８に示されているように、データ
金属を蒸着しパターニングしてデータ線６２と、データ
パッド６４と、ソース電極６５及びドレーン電極６６と
を形成した後、ソース及びドレーン電極６５、６６をマ
スクとしてドーピングされた非晶質珪素層５０の一部を
除去して抵抗性接触層５５、５６を形成する。この過程
でデータ金属の一部が意図しなかった位置に残留する可
能性もある。
金属を蒸着しパターニングしてデータ線６２と、データ
パッド６４と、ソース電極６５及びドレーン電極６６と
を形成した後、ソース及びドレーン電極６５、６６をマ
スクとしてドーピングされた非晶質珪素層５０の一部を
除去して抵抗性接触層５５、５６を形成する。この過程
でデータ金属の一部が意図しなかった位置に残留する可
能性もある。
【００４０】図９に示されているように、その上に保護
膜７０を蒸着しエッチングすることにより、ドレーン電
極６６を露出させる接触口７２、データパッド６４を露
出させる接触口７４、ゲートパッド２６を露出させる接
触口７６を形成する。この段階で、データ線６２の外側
で半導体物質４２１、４２２などの残留物質４２と、ゲ
ート絶縁膜３０と、保護膜７０とを同時にエッチングし
て長い開口部７８を形成する。この時、保護膜７０及び
／又はゲート絶縁膜３０と残留物質４２とのエッチング
選択比が小さかったり、残留物質４２のエッチング速度
が速い条件下で乾式エッチングを実施し、エッチング気
体及びエッチング時間を適切に調節して残留物質４２を
十分に除去する。
膜７０を蒸着しエッチングすることにより、ドレーン電
極６６を露出させる接触口７２、データパッド６４を露
出させる接触口７４、ゲートパッド２６を露出させる接
触口７６を形成する。この段階で、データ線６２の外側
で半導体物質４２１、４２２などの残留物質４２と、ゲ
ート絶縁膜３０と、保護膜７０とを同時にエッチングし
て長い開口部７８を形成する。この時、保護膜７０及び
／又はゲート絶縁膜３０と残留物質４２とのエッチング
選択比が小さかったり、残留物質４２のエッチング速度
が速い条件下で乾式エッチングを実施し、エッチング気
体及びエッチング時間を適切に調節して残留物質４２を
十分に除去する。
【００４１】その次、図１０に示されているように、Ｉ
ＴＯなどの透明導電物質を蒸着してからパターニングし
て接触口７２を通してドレーン電極６６と接触する画素
電極８０を形成し、ゲートパッド２６及びデータパッド
６４を保護するための補助パッドパターン８６、８４を
接触口７６、７４を通してゲートパッド２６及びデータ
パッド６４とそれぞれ接触するように形成する。
ＴＯなどの透明導電物質を蒸着してからパターニングし
て接触口７２を通してドレーン電極６６と接触する画素
電極８０を形成し、ゲートパッド２６及びデータパッド
６４を保護するための補助パッドパターン８６、８４を
接触口７６、７４を通してゲートパッド２６及びデータ
パッド６４とそれぞれ接触するように形成する。
【００４２】次いで、半導体層を形成した後、ゲート絶
縁膜をパターニングしてゲートパッドを露出させる段階
で開口部を形成する方法について図１１ないし図１４に
基づいて詳しく説明する。
縁膜をパターニングしてゲートパッドを露出させる段階
で開口部を形成する方法について図１１ないし図１４に
基づいて詳しく説明する。
【００４３】前述の図６及び図７と同様に、透明な絶縁
基板１０の上にゲート金属を蒸着しパターニングしてゲ
ート線２２と、ゲートパッド２６と、ゲート電極２４と
を形成した後、その上にゲート絶縁膜３０を形成し、非
晶質珪素及びドーピングされた非晶質珪素を順に積層し
てからパターニングして非晶質珪素層４０及びドーピン
グされた非晶質珪素層５０を形成する。
基板１０の上にゲート金属を蒸着しパターニングしてゲ
ート線２２と、ゲートパッド２６と、ゲート電極２４と
を形成した後、その上にゲート絶縁膜３０を形成し、非
晶質珪素及びドーピングされた非晶質珪素を順に積層し
てからパターニングして非晶質珪素層４０及びドーピン
グされた非晶質珪素層５０を形成する。
【００４４】次に、図１１に示されているように、ゲー
ト絶縁膜３０をパターニングしてゲートパッド２６を露
出させる接触口７６を形成する。この段階で、データ線
６２が位置する部分と画素電極８０が位置する部分との
間に縦方向に長い開口部７８を形成する。この時、非晶
質珪素などの残留物質４２とゲート絶縁膜３０とのエッ
チング選択比が小さかったり残留物質のエッチング速度
が速い条件下で開口部７８を形成しなければならない。
ト絶縁膜３０をパターニングしてゲートパッド２６を露
出させる接触口７６を形成する。この段階で、データ線
６２が位置する部分と画素電極８０が位置する部分との
間に縦方向に長い開口部７８を形成する。この時、非晶
質珪素などの残留物質４２とゲート絶縁膜３０とのエッ
チング選択比が小さかったり残留物質のエッチング速度
が速い条件下で開口部７８を形成しなければならない。
【００４５】図１２に示されているように、データ金属
を蒸着しパターニングしてデータ線６２と、データパッ
ド６４と、ソース電極６５及びドレーン電極６６とを形
成した後、ソース電極６５及びドレーン電極６６をマス
クとして露出されているドーピングされた非晶質シリコ
ン層５０をエッチングして抵抗性接触層５５、５６を完
成する。
を蒸着しパターニングしてデータ線６２と、データパッ
ド６４と、ソース電極６５及びドレーン電極６６とを形
成した後、ソース電極６５及びドレーン電極６６をマス
クとして露出されているドーピングされた非晶質シリコ
ン層５０をエッチングして抵抗性接触層５５、５６を完
成する。
【００４６】図１３に示されているように、その上に保
護膜７０を蒸着し、ドレーン電極６６を露出させる接触
口７２及びデータパッド６４及びゲートパッド２６を露
出させる接触口７４、７６をそれぞれ形成する。
護膜７０を蒸着し、ドレーン電極６６を露出させる接触
口７２及びデータパッド６４及びゲートパッド２６を露
出させる接触口７４、７６をそれぞれ形成する。
【００４７】次に、図１４に示されているように、ＩＴ
Ｏのような透明導電物質を蒸着しパターニングして画素
電極８０と、補助ゲートパッド８６及び補助データパッ
ド８４とを形成する。この段階で、ＩＴＯ残留物質が画
素の間を連結する形態で残る場合には追加エッチング工
程を実施して連結部位を切る。
Ｏのような透明導電物質を蒸着しパターニングして画素
電極８０と、補助ゲートパッド８６及び補助データパッ
ド８４とを形成する。この段階で、ＩＴＯ残留物質が画
素の間を連結する形態で残る場合には追加エッチング工
程を実施して連結部位を切る。
【００４８】このように、第１実施例による製造方法で
は、画素電極８０とデータ線６２との間にわたって形成
されている半導体残存物質４２をゲート絶縁膜３０又は
保護膜７０と共に溝を掘るようにエッチングして除去す
ることによって、残存物質４２によって画素電極８０と
データ線６２との間に発生した短絡不良部を断線させ
る。
は、画素電極８０とデータ線６２との間にわたって形成
されている半導体残存物質４２をゲート絶縁膜３０又は
保護膜７０と共に溝を掘るようにエッチングして除去す
ることによって、残存物質４２によって画素電極８０と
データ線６２との間に発生した短絡不良部を断線させ
る。
【００４９】勿論、画素電極８０を形成する段階で画素
電極導電材料が残留する場合、追加写真エッチング工程
を実施して開口部を形成することもできる。この場合、
工程が追加されることとなるが、半導体残留物質及びデ
ータ金属残留物質など全ての導電残留物質を完全に除去
することができるという長所がある。
電極導電材料が残留する場合、追加写真エッチング工程
を実施して開口部を形成することもできる。この場合、
工程が追加されることとなるが、半導体残留物質及びデ
ータ金属残留物質など全ての導電残留物質を完全に除去
することができるという長所がある。
【００５０】次いで、二重のゲート線を有する液晶表示
装置用薄膜トランジスタ基板の構造について図面に基づ
いて詳しく説明する。
装置用薄膜トランジスタ基板の構造について図面に基づ
いて詳しく説明する。
【００５１】図１５は本発明の第２実施例による二重の
ゲート線を有する液晶表示装置に画素不良を除去するた
めの開口部が適用された構造を示した配置図であり、図
１６は図１５のXVI−XVI′線の断面図である。
ゲート線を有する液晶表示装置に画素不良を除去するた
めの開口部が適用された構造を示した配置図であり、図
１６は図１５のXVI−XVI′線の断面図である。
【００５２】図１５に示されているように、ゲート線２
２、２８が二重化されており、ゲート線２２、２８を上
下に連結する２つの連結部２７が画素電極８０の縁と重
畳する形態で形成されていること以外は、図１ないし図
５に示した構造と同一である。
２、２８が二重化されており、ゲート線２２、２８を上
下に連結する２つの連結部２７が画素電極８０の縁と重
畳する形態で形成されていること以外は、図１ないし図
５に示した構造と同一である。
【００５３】図１５及び図１６に示されているように、
データ線６２と画素電極８０又は連結部２７との間にそ
れぞれの開口部７７、７８が縦方向に長く形成されてい
ることによって、データ線６２と画素電極８０との間、
又は画素電極８０と隣接画素の画素電極８０との間に残
る可能性がある残留物質４３が２つの部分４３１、４３
２に分かれる。即ち、残留物質４３の中のデータ線６２
と接触する部分４３１が画素電極８０と重畳或いは短絡
されている部分４３２と互いに分離されていることによ
って、データ線６２に印加される表示信号が画素電極８
０の電位を揺るがしたり、画素電極８０に直接流入しな
い。これによって、画素内又は画素間の点欠陥が除去さ
れ得る。
データ線６２と画素電極８０又は連結部２７との間にそ
れぞれの開口部７７、７８が縦方向に長く形成されてい
ることによって、データ線６２と画素電極８０との間、
又は画素電極８０と隣接画素の画素電極８０との間に残
る可能性がある残留物質４３が２つの部分４３１、４３
２に分かれる。即ち、残留物質４３の中のデータ線６２
と接触する部分４３１が画素電極８０と重畳或いは短絡
されている部分４３２と互いに分離されていることによ
って、データ線６２に印加される表示信号が画素電極８
０の電位を揺るがしたり、画素電極８０に直接流入しな
い。これによって、画素内又は画素間の点欠陥が除去さ
れ得る。
【００５４】この時、図１６に示されているように、保
護膜７０が除去された開口部７８又は保護膜７０及びゲ
ート絶縁膜３０を同時に除去した開口部７７の構造が全
ての画素に適用され得る。
護膜７０が除去された開口部７８又は保護膜７０及びゲ
ート絶縁膜３０を同時に除去した開口部７７の構造が全
ての画素に適用され得る。
【００５５】次いで、画素電極がデータ配線の下部に位
置する構造を有する第３及び第４実施例とその製造方法
とを説明する。
置する構造を有する第３及び第４実施例とその製造方法
とを説明する。
【００５６】図１７ないし図２１は本発明の第３実施例
による液晶表示装置用薄膜トランジスタ基板の構造を示
す。
による液晶表示装置用薄膜トランジスタ基板の構造を示
す。
【００５７】図１７は本発明の第３実施例による液晶表
示装置用薄膜トランジスタ基板の配置図であり、図１８
は図１７のXVIII−XVIII′線に沿って切断した薄膜トラ
ンジスタの断面図であり、図１９は図１７のXIX−XIX′
線の断面図であり、図２０は図１７のXX−XX′線に沿っ
て切断したゲートパッド部の断面図であり、図２１は図
１７のXXI−XXI′線に沿って切断したデータパッド部の
断面図である。
示装置用薄膜トランジスタ基板の配置図であり、図１８
は図１７のXVIII−XVIII′線に沿って切断した薄膜トラ
ンジスタの断面図であり、図１９は図１７のXIX−XIX′
線の断面図であり、図２０は図１７のXX−XX′線に沿っ
て切断したゲートパッド部の断面図であり、図２１は図
１７のXXI−XXI′線に沿って切断したデータパッド部の
断面図である。
【００５８】前述の実施例と同様に、基板１０の上にゲ
ート線２２と、ゲート電極２４と、ゲートパッド２６な
どのゲート配線が形成されている。
ート線２２と、ゲート電極２４と、ゲートパッド２６な
どのゲート配線が形成されている。
【００５９】ゲート配線をゲート絶縁膜３０が覆ってお
り、ゲート絶縁膜３０には接触口３６が形成されていて
ゲートパッド２６の一部を露出させる。また、ゲート絶
縁膜３０の上に前述の実施例と同様な形態で、半導体パ
ターンである非晶質珪素層４０及び抵抗性接触層パター
ンであるドーピングされた非晶質珪素層５５、５６が形
成されている。
り、ゲート絶縁膜３０には接触口３６が形成されていて
ゲートパッド２６の一部を露出させる。また、ゲート絶
縁膜３０の上に前述の実施例と同様な形態で、半導体パ
ターンである非晶質珪素層４０及び抵抗性接触層パター
ンであるドーピングされた非晶質珪素層５５、５６が形
成されている。
【００６０】前述のように、第３実施例では画素電極８
０がゲート絶縁膜３０の上に形成されており、駆動回路
部分と接触する補助パッドパターン８６、８４がゲート
パッド２６の付近及びデータパッド６４が形成される付
近に形成されている。
０がゲート絶縁膜３０の上に形成されており、駆動回路
部分と接触する補助パッドパターン８６、８４がゲート
パッド２６の付近及びデータパッド６４が形成される付
近に形成されている。
【００６１】画素電極８０の外側に沿ってゲート絶縁膜
３０が除去された開口部３８、３９が形成されていて、
画素電極８０が形成される領域に半導体物質４２（図１
９参照）が残存して隣接した画素電極８０が短絡される
可能性を除去する。
３０が除去された開口部３８、３９が形成されていて、
画素電極８０が形成される領域に半導体物質４２（図１
９参照）が残存して隣接した画素電極８０が短絡される
可能性を除去する。
【００６２】前述の実施例と同様に、データ線６２と、
ソース電極６５及びドレーン電極６６とが形成されてい
る。この時、図１９に示されているように、データ線６
２は開口部３８、３９を介して画素電極８０と離間して
形成されている。
ソース電極６５及びドレーン電極６６とが形成されてい
る。この時、図１９に示されているように、データ線６
２は開口部３８、３９を介して画素電極８０と離間して
形成されている。
【００６３】図２０に示されているように、ゲートパッ
ドの付近には接触口３６を通してゲートパッド２６と接
触し補助ゲートパッド８６とは直接接触する連結パター
ン６３がデータ配線と同一な物質から形成されており、
連結パターン６３には補助ゲートパッド８６の中間部分
が露出されるように開口部６７が形成されている。
ドの付近には接触口３６を通してゲートパッド２６と接
触し補助ゲートパッド８６とは直接接触する連結パター
ン６３がデータ配線と同一な物質から形成されており、
連結パターン６３には補助ゲートパッド８６の中間部分
が露出されるように開口部６７が形成されている。
【００６４】また、データパッド部を示す図２１のよう
に、データパッド６４が補助データパッド８４を覆って
おり、補助データパッド８４の中間部分が露出されるよ
うにデータパッド６４の一部が除去された開口部６９が
形成されている。
に、データパッド６４が補助データパッド８４を覆って
おり、補助データパッド８４の中間部分が露出されるよ
うにデータパッド６４の一部が除去された開口部６９が
形成されている。
【００６５】即ち、補助パッドパターン８６、８４を媒
介としてゲートパッド２６及びデータパッド６４に外部
信号が印加される。
介としてゲートパッド２６及びデータパッド６４に外部
信号が印加される。
【００６６】データ線６２と、ソース電極６５及びドレ
ーン電極６５と、連結パターン６３と、データパッド６
４などを保護膜７０が覆っており、補助パッドパターン
８６、８４の一部が露出されるように開口部７６、７４
が形成されており、画素電極８０の上部の保護膜７０も
除去されている。
ーン電極６５と、連結パターン６３と、データパッド６
４などを保護膜７０が覆っており、補助パッドパターン
８６、８４の一部が露出されるように開口部７６、７４
が形成されており、画素電極８０の上部の保護膜７０も
除去されている。
【００６７】前述したように、画素電極８０の縁に沿っ
て開口部３８、３９が形成されているのでデータ線６２
と画素電極８０又は２つの画素電極の間に半導体物質４
２の残存による短絡が発生しない。
て開口部３８、３９が形成されているのでデータ線６２
と画素電極８０又は２つの画素電極の間に半導体物質４
２の残存による短絡が発生しない。
【００６８】次いで、このような構造の液晶表示装置を
製造する方法について図２２ないし図２７に基づいて説
明する。
製造する方法について図２２ないし図２７に基づいて説
明する。
【００６９】図２２ないし図２７は本発明の第３実施例
による液晶表示装置用薄膜トランジスタ基板の製造方法
を工程順序によって示した断面図である。
による液晶表示装置用薄膜トランジスタ基板の製造方法
を工程順序によって示した断面図である。
【００７０】図２２に示されているように、基板１０の
上にゲート線２２と、ゲート電極２４と、ゲートパッド
２６などのゲート配線を形成する。
上にゲート線２２と、ゲート電極２４と、ゲートパッド
２６などのゲート配線を形成する。
【００７１】次に、図２３に示されているように、その
上にゲート絶縁膜３０と、非晶質珪素膜と、ドーピング
された非晶質珪素膜とを連続して蒸着した後、非晶質珪
素膜及びドーピングされた非晶質珪素膜をパターニング
して半導体パターンである非晶質珪素層４０とオーミッ
ク（ohmic）接触層５０とを形成する。半導体パターン
を形成する過程で意図しなかった部分、特にデータ線６
２及び画素電極８０が形成される部分に半導体残留物質
４２が残る可能性がある。
上にゲート絶縁膜３０と、非晶質珪素膜と、ドーピング
された非晶質珪素膜とを連続して蒸着した後、非晶質珪
素膜及びドーピングされた非晶質珪素膜をパターニング
して半導体パターンである非晶質珪素層４０とオーミッ
ク（ohmic）接触層５０とを形成する。半導体パターン
を形成する過程で意図しなかった部分、特にデータ線６
２及び画素電極８０が形成される部分に半導体残留物質
４２が残る可能性がある。
【００７２】図２４に示されているように、ＩＴＯのよ
うな透明導電物質を全面に蒸着しパターニングして画素
電極８０と、ゲートパッド部及びデータパッド部とに補
助パッドパターン８６、８４をそれぞれ形成する。
うな透明導電物質を全面に蒸着しパターニングして画素
電極８０と、ゲートパッド部及びデータパッド部とに補
助パッドパターン８６、８４をそれぞれ形成する。
【００７３】図２５に示されているように、乾式エッチ
ングでゲートパッド２６の上部のゲート絶縁膜３０を除
去して接触口３６を形成する。この段階で、画素電極８
０の外側に沿ってゲート絶縁膜３０及び残留物質４２を
除去するために開口部３８、３９を形成する。この乾式
エッチングの後、画素電極８０の形成段階で残ったＩＴ
Ｏ残留物質を除去するための湿式エッチングを追加に実
施してＩＴＯ残留物質による画素電極８０の間の短絡が
切れるようにする。
ングでゲートパッド２６の上部のゲート絶縁膜３０を除
去して接触口３６を形成する。この段階で、画素電極８
０の外側に沿ってゲート絶縁膜３０及び残留物質４２を
除去するために開口部３８、３９を形成する。この乾式
エッチングの後、画素電極８０の形成段階で残ったＩＴ
Ｏ残留物質を除去するための湿式エッチングを追加に実
施してＩＴＯ残留物質による画素電極８０の間の短絡が
切れるようにする。
【００７４】又は、ゲート絶縁膜３０を乾式エッチング
して開口部３８、３９を形成する前段階で、ＩＴＯ画素
電極８０に使用した同一マスクでＩＴＯ残留物質を乾式
エッチングする。
して開口部３８、３９を形成する前段階で、ＩＴＯ画素
電極８０に使用した同一マスクでＩＴＯ残留物質を乾式
エッチングする。
【００７５】結局、この段階でＩＴＯ残留物質及び半導
体残留物質４２が同時に除去される。
体残留物質４２が同時に除去される。
【００７６】図２６に示されているように、データ金属
を蒸着しパターニングしてデータ線６２と、ソース電極
６５及びドレーン電極６６と、ゲートパッド部の連結パ
ターン６３と、データパッド部のデータパッド６４など
を形成した後、ソース電極６５及びドレーン電極６５を
マスクとしてドーピングされた非晶質珪素層５０の露出
した部分をエッチングして抵抗性接触層５５、５６を形
成する。この時、連結パターン６３は接触口３６を通し
てゲートパッド２６と接触する。
を蒸着しパターニングしてデータ線６２と、ソース電極
６５及びドレーン電極６６と、ゲートパッド部の連結パ
ターン６３と、データパッド部のデータパッド６４など
を形成した後、ソース電極６５及びドレーン電極６５を
マスクとしてドーピングされた非晶質珪素層５０の露出
した部分をエッチングして抵抗性接触層５５、５６を形
成する。この時、連結パターン６３は接触口３６を通し
てゲートパッド２６と接触する。
【００７７】この時、補助パッドパターン８６、８４の
中間部分が露出されるように連結パターン６３及びデー
タパッド６４の一部をエッチングして開口部６７、６９
を形成する。
中間部分が露出されるように連結パターン６３及びデー
タパッド６４の一部をエッチングして開口部６７、６９
を形成する。
【００７８】図２７に示されているように、保護膜７０
を全面に蒸着しエッチングして、画素電極８０を露出さ
せ、補助パッドパターン８６、８４が露出されるように
接触口７６、７４を形成する。
を全面に蒸着しエッチングして、画素電極８０を露出さ
せ、補助パッドパターン８６、８４が露出されるように
接触口７６、７４を形成する。
【００７９】本発明の第４実施例による液晶表示装置用
薄膜トランジスタ基板は本発明の第３実施例のゲート及
びデータパッド部とは異なるパッド部構造を有する。
薄膜トランジスタ基板は本発明の第３実施例のゲート及
びデータパッド部とは異なるパッド部構造を有する。
【００８０】以下に、図２８及び図２９に基づいて第４
実施例による構造を説明し、図３０ないし図３３に基づ
いて第４実施例の構造を実現する製造方法を説明する。
図２８は本発明の第４実施例による液晶表示装置用基板
のゲートパッド部を示した平面図及び断面図であり、図
２９は本発明の第４実施例による液晶表示装置用基板の
データパッド部を示した平面図及び断面図である。
実施例による構造を説明し、図３０ないし図３３に基づ
いて第４実施例の構造を実現する製造方法を説明する。
図２８は本発明の第４実施例による液晶表示装置用基板
のゲートパッド部を示した平面図及び断面図であり、図
２９は本発明の第４実施例による液晶表示装置用基板の
データパッド部を示した平面図及び断面図である。
【００８１】図２８及び図２９に示されているように、
基板１０の上にゲートパッド２６が形成されており、そ
の上にはゲート絶縁膜３０が覆われており、ゲート絶縁
膜３０にはゲートパッド２６を露出させる接触口３６が
形成されている
基板１０の上にゲートパッド２６が形成されており、そ
の上にはゲート絶縁膜３０が覆われており、ゲート絶縁
膜３０にはゲートパッド２６を露出させる接触口３６が
形成されている
【００８２】データパッド部において、ゲート絶縁膜３
０の上にはクロム（Ｃｒ）などから構成されるデータパ
ッド６４が形成されている。このデータパッド６４と同
一な物質から構成される連結パターン６３が接触口３６
を通してゲートパッド２６と連結されるように形成され
ている。
０の上にはクロム（Ｃｒ）などから構成されるデータパ
ッド６４が形成されている。このデータパッド６４と同
一な物質から構成される連結パターン６３が接触口３６
を通してゲートパッド２６と連結されるように形成され
ている。
【００８３】データパッド６４及び連結パターン６３を
保護膜７０が覆っており、保護膜７０には連結パターン
６３及びデータパッド６４を露出させる形態で接触口７
６、７４が形成されている。
保護膜７０が覆っており、保護膜７０には連結パターン
６３及びデータパッド６４を露出させる形態で接触口７
６、７４が形成されている。
【００８４】クロムなどの金属は空気中に露出した状態
であっても酸化しにくいため第３実施例のような補助パ
ッドパターンが不必要になる。
であっても酸化しにくいため第３実施例のような補助パ
ッドパターンが不必要になる。
【００８５】このような構造の液晶表示装置の製造方法
を図３０ないし図３３に基づいて説明する。
を図３０ないし図３３に基づいて説明する。
【００８６】図３０ないし図３３は本発明の第４実施例
による液晶表示装置用薄膜トランジスタ基板の製造方法
を工程順序によって示した断面図である。
による液晶表示装置用薄膜トランジスタ基板の製造方法
を工程順序によって示した断面図である。
【００８７】図３０に示されているように、ゲート線２
２と、ゲート電極２４と、ゲートパッド２６とを形成し
た後、その上にゲート絶縁膜３０を蒸着する。
２と、ゲート電極２４と、ゲートパッド２６とを形成し
た後、その上にゲート絶縁膜３０を蒸着する。
【００８８】第３実施例と同一な方法で半導体パターン
４０、５０と、ＩＴＯ画素電極８０と、開口部３８、３
９とを形成する（図２３及び図２４参照）。この過程
で、図３１に示されているように、ゲートパッド２６を
露出させる接触口３６を形成する。
４０、５０と、ＩＴＯ画素電極８０と、開口部３８、３
９とを形成する（図２３及び図２４参照）。この過程
で、図３１に示されているように、ゲートパッド２６を
露出させる接触口３６を形成する。
【００８９】次に、図３２に示されているように、デー
タ線６２と、ソース電極６５及びドレーン電極６６と、
ゲートパッド部の連結パターン６３と、データパッド６
４とを形成する。この時、連結パターン６３は接触口３
６を通してゲートパッド２６と接触する。
タ線６２と、ソース電極６５及びドレーン電極６６と、
ゲートパッド部の連結パターン６３と、データパッド６
４とを形成する。この時、連結パターン６３は接触口３
６を通してゲートパッド２６と接触する。
【００９０】図３３に示されているように、保護膜７０
を蒸着し画素電極８０の上部の保護膜７０を除去する
（図２５参照）。この段階で、連結パターン６３及びデ
ータパッド６４を露出させる開口部７６、７４を形成す
る。
を蒸着し画素電極８０の上部の保護膜７０を除去する
（図２５参照）。この段階で、連結パターン６３及びデ
ータパッド６４を露出させる開口部７６、７４を形成す
る。
【００９１】このように、ゲートパッド部及びデータパ
ッド部以外は第３実施例と同一な構造及び製造方法で形
成される。
ッド部以外は第３実施例と同一な構造及び製造方法で形
成される。
【００９２】前述の第１ないし第４実施例では残留する
導電物質による画素欠陥を除去する場合のみについて説
明した。次いで、画素欠陥と誤整列又はステッチ不良を
同時に最少化することができる構造について詳しく説明
する。
導電物質による画素欠陥を除去する場合のみについて説
明した。次いで、画素欠陥と誤整列又はステッチ不良を
同時に最少化することができる構造について詳しく説明
する。
【００９３】まず、図３４及び図３５に基づいてステッ
チ不良のみを除去する構造及び原理について考察する。
チ不良のみを除去する構造及び原理について考察する。
【００９４】図３４は本発明の第５実施例による液晶表
示装置用薄膜トランジスタ基板の配置図であり、図３５
は図３４のXXXV−XXXV′線の断面図である。
示装置用薄膜トランジスタ基板の配置図であり、図３５
は図３４のXXXV−XXXV′線の断面図である。
【００９５】透明な絶縁基板１０の上に横方向にゲート
線２２が形成されており、その上にゲート絶縁膜３０が
積層されており、ゲート絶縁膜３０の上には縦方向にデ
ータ線６２が形成されており、データ線６２の両側にデ
ータ線６２と平行にデータ線６２と分離された整列パタ
ーン６８が形成されている。ここで、整列パターン６８
はデータ線６２形成段階で共に形成されるのでデータ線
６２との整列誤差が発生する恐れはない。また、ゲート
絶縁膜３０の上には薄膜トランジスタを形成する非晶質
珪素パターン４０が形成されており、非晶質珪素パター
ン４０の上にゲート線２４を中心にして両側に分離され
ている接触層５５、５６が形成されており、接触層５
５、５６の上にはソース電極６５及びドレーン電極６６
が形成されている。データ線６２と、整列パターン６８
と、ソース電極６５と、ドレーン電極６６との上には保
護膜７０が積層されており、保護膜７０の上には画素電
極８０がデータ線６２と隣接しない整列パターン６８の
一部と重畳するように形成されている。画素電極８０は
保護膜７０に形成されている接触口７２を通してドレー
ン電極６６と連結されている。
線２２が形成されており、その上にゲート絶縁膜３０が
積層されており、ゲート絶縁膜３０の上には縦方向にデ
ータ線６２が形成されており、データ線６２の両側にデ
ータ線６２と平行にデータ線６２と分離された整列パタ
ーン６８が形成されている。ここで、整列パターン６８
はデータ線６２形成段階で共に形成されるのでデータ線
６２との整列誤差が発生する恐れはない。また、ゲート
絶縁膜３０の上には薄膜トランジスタを形成する非晶質
珪素パターン４０が形成されており、非晶質珪素パター
ン４０の上にゲート線２４を中心にして両側に分離され
ている接触層５５、５６が形成されており、接触層５
５、５６の上にはソース電極６５及びドレーン電極６６
が形成されている。データ線６２と、整列パターン６８
と、ソース電極６５と、ドレーン電極６６との上には保
護膜７０が積層されており、保護膜７０の上には画素電
極８０がデータ線６２と隣接しない整列パターン６８の
一部と重畳するように形成されている。画素電極８０は
保護膜７０に形成されている接触口７２を通してドレー
ン電極６６と連結されている。
【００９６】これによって、画素電極８０とデータ線６
２との間の静電容量Ｃ1は、大略画素電極８０と整列パ
ターン６８との間の静電容量Ｃ2と、整列パターン６８
とデータ線６２との間の静電容量Ｃ3とを直列連結した
容量で示される。即ち、Ｃ1＝ （Ｃ2×Ｃ3）／（Ｃ2＋
Ｃ3） （１）である。この
時、整列パターン６８とデータ線６２との間の距離は３
μｍから５μｍの範囲であるのに比べて整列パターン６
８と画素電極８０との間の距離は０．２μｍ程度であ
り、整列パターン６８と画素電極８０とは一部が重畳し
ているので画素電極８０と整列パターン６８との間の静
電容量 Ｃ2に比べて整列パターン６８とデータ線６２と
の間の静電容量 Ｃ3が非常に小さい。前記式（１）で、
画素電極８０と整列パターン６８との間の静電容量 Ｃ2
より整列パターン６８とデータ線６２との間の静電容量
Ｃ3の大きさが非常に小さい場合、画素電極８０とデー
タ線６２との間の結合静電容量 Ｃ1は、凡そ整列パター
ン６８とデータ線６２との間の静電容量 Ｃ3と同一であ
るということができる。結局、整列パターン６８とデー
タ線６２との間の静電容量 Ｃ3によって画素電極８０と
データ線６２との間の結合静電容量 Ｃ1が決定される。
さらに、データ線６２と整列パターン６８との間には整
列誤差が発生する恐れがないので基板１０の全面にわた
ってデータ線６２と画素電極８０との間の結合静電容量
は一定になり、従って、ステッチ不良が発生しない。
２との間の静電容量Ｃ1は、大略画素電極８０と整列パ
ターン６８との間の静電容量Ｃ2と、整列パターン６８
とデータ線６２との間の静電容量Ｃ3とを直列連結した
容量で示される。即ち、Ｃ1＝ （Ｃ2×Ｃ3）／（Ｃ2＋
Ｃ3） （１）である。この
時、整列パターン６８とデータ線６２との間の距離は３
μｍから５μｍの範囲であるのに比べて整列パターン６
８と画素電極８０との間の距離は０．２μｍ程度であ
り、整列パターン６８と画素電極８０とは一部が重畳し
ているので画素電極８０と整列パターン６８との間の静
電容量 Ｃ2に比べて整列パターン６８とデータ線６２と
の間の静電容量 Ｃ3が非常に小さい。前記式（１）で、
画素電極８０と整列パターン６８との間の静電容量 Ｃ2
より整列パターン６８とデータ線６２との間の静電容量
Ｃ3の大きさが非常に小さい場合、画素電極８０とデー
タ線６２との間の結合静電容量 Ｃ1は、凡そ整列パター
ン６８とデータ線６２との間の静電容量 Ｃ3と同一であ
るということができる。結局、整列パターン６８とデー
タ線６２との間の静電容量 Ｃ3によって画素電極８０と
データ線６２との間の結合静電容量 Ｃ1が決定される。
さらに、データ線６２と整列パターン６８との間には整
列誤差が発生する恐れがないので基板１０の全面にわた
ってデータ線６２と画素電極８０との間の結合静電容量
は一定になり、従って、ステッチ不良が発生しない。
【００９７】図３６は本発明の第６実施例による液晶表
示装置用薄膜トランジスタ基板の配置図であり、図３７
は図３６のXXXVII−XXXVII′線の断面図である。
示装置用薄膜トランジスタ基板の配置図であり、図３７
は図３６のXXXVII−XXXVII′線の断面図である。
【００９８】第６実施例は第５実施例とほぼ同一の構造
を有する。ただ、第１ないし第４実施例と類似してデー
タ線６２と整列パターン６８との間の保護膜７０及びゲ
ート絶縁膜３０が除去されて基板１０を露出させる開口
部７８が形成されている。
を有する。ただ、第１ないし第４実施例と類似してデー
タ線６２と整列パターン６８との間の保護膜７０及びゲ
ート絶縁膜３０が除去されて基板１０を露出させる開口
部７８が形成されている。
【００９９】ここで、開口部７８はデータ線６２及び整
列パターン６８をエッチングするために形成したもので
あって、開口部７８によってデータ線６２と整列パター
ン６８との間隔が決定されるので結合静電容量を一定に
することができることは勿論、データ線６２と整列パタ
ーン６８との間又はデータ線６２と画素電極８０との間
に残留する導電物質が存在するのでデータ線６２と整列
パターン６８又は画素電極８０が短絡されるのを除去す
るようにして画素不良を防止することができるようにす
る。
列パターン６８をエッチングするために形成したもので
あって、開口部７８によってデータ線６２と整列パター
ン６８との間隔が決定されるので結合静電容量を一定に
することができることは勿論、データ線６２と整列パタ
ーン６８との間又はデータ線６２と画素電極８０との間
に残留する導電物質が存在するのでデータ線６２と整列
パターン６８又は画素電極８０が短絡されるのを除去す
るようにして画素不良を防止することができるようにす
る。
【０１００】図３８は本発明の第７実施例による液晶表
示装置用薄膜トランジスタ基板の配置図であり、図３９
は図３８のXXXIX−XXXIX′の断面図である。
示装置用薄膜トランジスタ基板の配置図であり、図３９
は図３８のXXXIX−XXXIX′の断面図である。
【０１０１】第７実施例のゲート線２２と、ゲート絶縁
膜３０と、非晶質珪素パターン４０と、接触層５５、５
６と、データ線６２と、整列パターン６８と、ソース電
極６５と、ドレーン電極６６とは第６実施例と同一な構
造を有する。差異点は画素電極８０がゲート絶縁膜３０
の上に形成されていてドレーン電極６６及び整列パター
ン６８と一部分が重畳して直接接触しており、画素電極
８０の上に保護膜７０が積層されている。
膜３０と、非晶質珪素パターン４０と、接触層５５、５
６と、データ線６２と、整列パターン６８と、ソース電
極６５と、ドレーン電極６６とは第６実施例と同一な構
造を有する。差異点は画素電極８０がゲート絶縁膜３０
の上に形成されていてドレーン電極６６及び整列パター
ン６８と一部分が重畳して直接接触しており、画素電極
８０の上に保護膜７０が積層されている。
【０１０２】これによって、整列パターン６８と画素電
極８０との間には静電容量が発生しないのでデータ線６
２と画素電極８０との間の静電容量はデータ線６２と整
列パターン６８との間の静電容量と完全に同一になる。
従って、ステッチ不良を完全に解消することができる。
極８０との間には静電容量が発生しないのでデータ線６
２と画素電極８０との間の静電容量はデータ線６２と整
列パターン６８との間の静電容量と完全に同一になる。
従って、ステッチ不良を完全に解消することができる。
【０１０３】次いで、図面に基づいて本発明の第６及び
第７実施例による液晶表示装置用薄膜トランジスタ基板
を製造する方法を説明する。
第７実施例による液晶表示装置用薄膜トランジスタ基板
を製造する方法を説明する。
【０１０４】図４０及び図４１は 図３６のXXXVII−XXX
VII′線の断面図を製造工程の順序によって示した図面
である。
VII′線の断面図を製造工程の順序によって示した図面
である。
【０１０５】図４０に示されているように、基板の上に
ゲート導電材料を蒸着しパターニング（patterning）し
てゲート線２２を形成し、その上にゲート絶縁膜３０
と、非晶質珪素層と、ドーピングされた非晶質珪素層と
を順に蒸着した後、非晶質珪素層及びドーピングされた
非晶質珪素層をパターニングして非晶質珪素パターン４
０と両側に分離されない接触層とを形成する。次に、デ
ータ導電材料を蒸着しパターニングしてデータ線６２
と、整列パターン６８と、ソース電極６５と、ドレーン
電極６６とを形成し、ソース電極６５及びドレーン電極
６６をマスクとして接触層５５、５６をエッチングして
両側に分離する。
ゲート導電材料を蒸着しパターニング（patterning）し
てゲート線２２を形成し、その上にゲート絶縁膜３０
と、非晶質珪素層と、ドーピングされた非晶質珪素層と
を順に蒸着した後、非晶質珪素層及びドーピングされた
非晶質珪素層をパターニングして非晶質珪素パターン４
０と両側に分離されない接触層とを形成する。次に、デ
ータ導電材料を蒸着しパターニングしてデータ線６２
と、整列パターン６８と、ソース電極６５と、ドレーン
電極６６とを形成し、ソース電極６５及びドレーン電極
６６をマスクとして接触層５５、５６をエッチングして
両側に分離する。
【０１０６】次いで、図４１に示されているように、保
護膜７０を蒸着しパターニングしてドレーン電極６６を
露出させる接触口７２と、データ線６２と整列パターン
６８との互いに隣接した側面を露出させる開口部７８と
を形成した後、ＩＴＯ（indium tin oxide）などの導電
物質を蒸着しパターニングして画素電極８０を形成す
る。ここで、保護膜７０のパターニングは乾式エッチン
グ方法によって進められる。
護膜７０を蒸着しパターニングしてドレーン電極６６を
露出させる接触口７２と、データ線６２と整列パターン
６８との互いに隣接した側面を露出させる開口部７８と
を形成した後、ＩＴＯ（indium tin oxide）などの導電
物質を蒸着しパターニングして画素電極８０を形成す
る。ここで、保護膜７０のパターニングは乾式エッチン
グ方法によって進められる。
【０１０７】最後に、保護膜７０をマスクとして開口部
７８を通して露出されているデータ線６２及び整列パタ
ーン６８をエッチングして除去する。この時、ゲート絶
縁膜３０までエッチングすることもできる。
７８を通して露出されているデータ線６２及び整列パタ
ーン６８をエッチングして除去する。この時、ゲート絶
縁膜３０までエッチングすることもできる。
【０１０８】このような方法で薄膜トランジスタ基板を
製造するとデータ線６２と整列パターン６８との間隔が
開口部７８によって決定されるので、データ線６２と整
列パターン６８との間隔を一定にすることが容易であ
り、データ線６２と整列パターン６８又は画素電極８０
が短絡されることを防止して画素不良を除去することが
できる。
製造するとデータ線６２と整列パターン６８との間隔が
開口部７８によって決定されるので、データ線６２と整
列パターン６８との間隔を一定にすることが容易であ
り、データ線６２と整列パターン６８又は画素電極８０
が短絡されることを防止して画素不良を除去することが
できる。
【０１０９】図４２及び図４３は図３８のXXXIX−XXXI
X′線の断面図を製造工程の順序によって示した図面で
ある。
X′線の断面図を製造工程の順序によって示した図面で
ある。
【０１１０】第７実施例も、図４２に示されているよう
に、ソース電極６５及びドレーン電極６６をマスクとし
て接触層５５、５６をエッチングして両側に分離する段
階までは図４０に示した第６実施例と同一である。次い
で、ゲート絶縁膜３０の上にＩＴＯなどの導電材料を蒸
着しパターニングしてドレーン電極６６の一部及び整列
パターン６８の一部とも重畳して接触するように画素電
極８０を形成する。
に、ソース電極６５及びドレーン電極６６をマスクとし
て接触層５５、５６をエッチングして両側に分離する段
階までは図４０に示した第６実施例と同一である。次い
で、ゲート絶縁膜３０の上にＩＴＯなどの導電材料を蒸
着しパターニングしてドレーン電極６６の一部及び整列
パターン６８の一部とも重畳して接触するように画素電
極８０を形成する。
【０１１１】次に、図４３に示されているように、保護
膜７０を蒸着しパターニングしてデータ線６２及び整列
パターン６８の一部を露出させる開口部７８を形成す
る。
膜７０を蒸着しパターニングしてデータ線６２及び整列
パターン６８の一部を露出させる開口部７８を形成す
る。
【０１１２】最後に、開口部７８を通して露出されてい
るデータ線６２及び整列パターン６８をエッチングして
除去する。この時、データ線６２と整列パターン６８及
び画素電極の間に残留する導電性残留物質も共に除去す
る。
るデータ線６２及び整列パターン６８をエッチングして
除去する。この時、データ線６２と整列パターン６８及
び画素電極の間に残留する導電性残留物質も共に除去す
る。
【０１１３】次いで、図４４及び図４５に基づいて本発
明の第８実施例による液晶表示装置用薄膜トランジスタ
基板の構造について詳しく説明する。
明の第８実施例による液晶表示装置用薄膜トランジスタ
基板の構造について詳しく説明する。
【０１１４】図４４は本発明の第８実施例による液晶表
示装置用薄膜トランジスタ基板の配置図であり、図４５
は図４４に示した薄膜トランジスタ基板のXLV−XLV′線
の断面図である。
示装置用薄膜トランジスタ基板の配置図であり、図４５
は図４４に示した薄膜トランジスタ基板のXLV−XLV′線
の断面図である。
【０１１５】まず、絶縁基板１０の上にアルミニウム
（Ａｌ）又はアルミニウム合金（Ａｌalloy）、モリブ
デン（Ｍｏ）又はモリブデン−タングステン（ＭｏＷ）
合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属又
は導電体からなるゲート配線が形成される。ゲート配線
は横方向に二重に伸びている走査信号線又はゲート線２
２と、ゲート線２２の一部である薄膜トランジスタのゲ
ート電極２４と、二重のゲート線２２を連結するゲート
線連結部２８とを含み、ゲート配線は、図示していない
が、ゲート線の端に連結されていて外部からの走査信号
の印加を受けてゲート線２２に伝達するゲートパッドを
含むことができる。ゲート配線２２、２８は後述する画
素電極８０と重畳して画素の電荷保存能力を向上させる
ための維持容量を有する維持畜電器をなし、維持容量が
充分でない場合にはゲート配線２２、２４、２８と同一
な層で後述する画素電極８０と重畳する維持容量用配線
を別途に形成することもできる。
（Ａｌ）又はアルミニウム合金（Ａｌalloy）、モリブ
デン（Ｍｏ）又はモリブデン−タングステン（ＭｏＷ）
合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属又
は導電体からなるゲート配線が形成される。ゲート配線
は横方向に二重に伸びている走査信号線又はゲート線２
２と、ゲート線２２の一部である薄膜トランジスタのゲ
ート電極２４と、二重のゲート線２２を連結するゲート
線連結部２８とを含み、ゲート配線は、図示していない
が、ゲート線の端に連結されていて外部からの走査信号
の印加を受けてゲート線２２に伝達するゲートパッドを
含むことができる。ゲート配線２２、２８は後述する画
素電極８０と重畳して画素の電荷保存能力を向上させる
ための維持容量を有する維持畜電器をなし、維持容量が
充分でない場合にはゲート配線２２、２４、２８と同一
な層で後述する画素電極８０と重畳する維持容量用配線
を別途に形成することもできる。
【０１１６】ゲート配線２２、２４、２８は単一層から
形成されることができるが、二重層又は三重層から形成
されることもできる。二重層以上に形成する場合、１つ
の層は抵抗が小さな物質から形成し、他の層は他の物質
との接触特性が良好な物質から形成するのが好ましく、
Ｃｒ／Ａｌ（又はＡｌ合金）の二重層又はＡｌ／Ｍｏの
二重層がその例である。
形成されることができるが、二重層又は三重層から形成
されることもできる。二重層以上に形成する場合、１つ
の層は抵抗が小さな物質から形成し、他の層は他の物質
との接触特性が良好な物質から形成するのが好ましく、
Ｃｒ／Ａｌ（又はＡｌ合金）の二重層又はＡｌ／Ｍｏの
二重層がその例である。
【０１１７】ゲート配線２２、２４、２８の上には窒化
珪素（ＳｉＮX）などからなるゲート絶縁膜３０が形成
されてゲート配線２２、２４、２８を覆っている。
珪素（ＳｉＮX）などからなるゲート絶縁膜３０が形成
されてゲート配線２２、２４、２８を覆っている。
【０１１８】ゲート絶縁膜３０の上には水素化非晶質珪
素（hydrogenated amorphous silicon）などの半導体か
らなる半導体パターン４０、４８が形成されており、半
導体パターン４０、４８の上には燐（Ｐ）などのｎ形不
純物で高濃度にドーピングされている非晶質珪素などか
らなる抵抗性接触層（ohmic contact layer）パターン
又は中間層パターン５５、５６、５８が形成されてい
る。
素（hydrogenated amorphous silicon）などの半導体か
らなる半導体パターン４０、４８が形成されており、半
導体パターン４０、４８の上には燐（Ｐ）などのｎ形不
純物で高濃度にドーピングされている非晶質珪素などか
らなる抵抗性接触層（ohmic contact layer）パターン
又は中間層パターン５５、５６、５８が形成されてい
る。
【０１１９】接触層パターン５５、５６、５８の上には
Ｍｏ又はＭｏＷ合金、Ｃｒ、Ａｌ又はＡｌ合金、Ｔａな
どの導電物質からなるデータ配線と整列パターンとが形
成されている。データ配線は縦方向に形成されているデ
ータ線６２と、データ線６２の分枝である薄膜トランジ
スタのソース電極６５からなるデータ線部とを含み、ま
た、データ線部６２、６５と分離されておりゲート電極
２４又は薄膜トランジスタのチャンネル部Ｃに対してソ
ース電極６５の反対側に位置する薄膜トランジスタのド
レーン電極６６を含み、データ配線は、図示してはいな
いが、データ線６２の一端に連結されて外部からの画像
信号の印加を受けるデータパッドをさらに含むことがで
きる。整列パターン６８は接触層パターン５８の上部に
データ線６２と同一な方向に形成されている。
Ｍｏ又はＭｏＷ合金、Ｃｒ、Ａｌ又はＡｌ合金、Ｔａな
どの導電物質からなるデータ配線と整列パターンとが形
成されている。データ配線は縦方向に形成されているデ
ータ線６２と、データ線６２の分枝である薄膜トランジ
スタのソース電極６５からなるデータ線部とを含み、ま
た、データ線部６２、６５と分離されておりゲート電極
２４又は薄膜トランジスタのチャンネル部Ｃに対してソ
ース電極６５の反対側に位置する薄膜トランジスタのド
レーン電極６６を含み、データ配線は、図示してはいな
いが、データ線６２の一端に連結されて外部からの画像
信号の印加を受けるデータパッドをさらに含むことがで
きる。整列パターン６８は接触層パターン５８の上部に
データ線６２と同一な方向に形成されている。
【０１２０】データ配線６２、６５、６６及び整列パタ
ーン６８はゲート配線２２、２４、２８と同様に単一層
から形成されることもできるが、二重層又は三重層から
形成されることもできる。勿論、二重層以上に形成する
場合、１つの層は抵抗が小さな物質から形成し、他の層
は他の物質との接触特性が良好な物質から形成するのが
好ましい。
ーン６８はゲート配線２２、２４、２８と同様に単一層
から形成されることもできるが、二重層又は三重層から
形成されることもできる。勿論、二重層以上に形成する
場合、１つの層は抵抗が小さな物質から形成し、他の層
は他の物質との接触特性が良好な物質から形成するのが
好ましい。
【０１２１】接触層パターン５５、５６はその下部の半
導体パターン４０とその上部のデータ配線６２、６５、
６６との接触抵抗を低下させる役割を果たし、データ配
線６２、６５、６６と完全に同一な形態を有する。即
ち、データ線部の中間層パターン５５はデータ線部６
２、６５と同一であり、ドレーン電極用中間層パターン
５６はドレーン電極６６と同一である。一方、整列パタ
ーン６８の下部には半導体パターン４８と接触層パター
ン５８とが形成されているが、一部は整列パターン６８
の内側に形成されている。
導体パターン４０とその上部のデータ配線６２、６５、
６６との接触抵抗を低下させる役割を果たし、データ配
線６２、６５、６６と完全に同一な形態を有する。即
ち、データ線部の中間層パターン５５はデータ線部６
２、６５と同一であり、ドレーン電極用中間層パターン
５６はドレーン電極６６と同一である。一方、整列パタ
ーン６８の下部には半導体パターン４８と接触層パター
ン５８とが形成されているが、一部は整列パターン６８
の内側に形成されている。
【０１２２】一方、半導体パターン４０は薄膜トランジ
スタのチャンネル部Ｃ以外はデータ配線６２、６５、６
６及び接触層パターン５５、５６と同一な形態を有して
いる。
スタのチャンネル部Ｃ以外はデータ配線６２、６５、６
６及び接触層パターン５５、５６と同一な形態を有して
いる。
【０１２３】データ配線６２、６５、６６及びデータ配
線で覆われない半導体パターン４０のチャンネル部Ｃの
上には保護膜７０が形成されており、保護膜７０はドレ
ーン電極６６を露出させる接触口７２を有しており、デ
ータ線６２の両側にはゲート絶縁膜３０と共にデータ線
６２と整列パターン６８との間の基板１０を露出させる
開口部７８を有している。ここで、データ線６２から遠
く離れて位置した開口部７８の境界線は整列パターン６
８の内側に形成されていてデータ線６２に隣接した整列
パターン６８の境界線は開口部７８を通して露出されて
おり、データ線６２に隣接した整列パターン６８の下部
の半導体パターン４８及び接触層パターン５８は整列パ
ターン６８の境界線の内側に形成されている。勿論、デ
ータ線６２に隣接した開口部７８の境界線もデータ線６
８の内側に位置するように開口部７８が形成されること
もでき、開口部７８の境界線がデータ線６２と整列パタ
ーン６８との間に位置するように開口部７８が形成され
ることもできる。ここで、保護膜７０はデータパッドを
露出させる接触口を有することができ、ゲート絶縁膜３
０と共にゲートパッドを露出させる接触口を有すること
もできる。また、保護膜７０は窒化珪素又はアクリル系
などの有機絶縁物質からなることができる。
線で覆われない半導体パターン４０のチャンネル部Ｃの
上には保護膜７０が形成されており、保護膜７０はドレ
ーン電極６６を露出させる接触口７２を有しており、デ
ータ線６２の両側にはゲート絶縁膜３０と共にデータ線
６２と整列パターン６８との間の基板１０を露出させる
開口部７８を有している。ここで、データ線６２から遠
く離れて位置した開口部７８の境界線は整列パターン６
８の内側に形成されていてデータ線６２に隣接した整列
パターン６８の境界線は開口部７８を通して露出されて
おり、データ線６２に隣接した整列パターン６８の下部
の半導体パターン４８及び接触層パターン５８は整列パ
ターン６８の境界線の内側に形成されている。勿論、デ
ータ線６２に隣接した開口部７８の境界線もデータ線６
８の内側に位置するように開口部７８が形成されること
もでき、開口部７８の境界線がデータ線６２と整列パタ
ーン６８との間に位置するように開口部７８が形成され
ることもできる。ここで、保護膜７０はデータパッドを
露出させる接触口を有することができ、ゲート絶縁膜３
０と共にゲートパッドを露出させる接触口を有すること
もできる。また、保護膜７０は窒化珪素又はアクリル系
などの有機絶縁物質からなることができる。
【０１２４】保護膜７０の上には薄膜トランジスタから
画像信号を受けて上板の電極と共に電気場を生成する画
素電極８０が形成されている。画素電極８０はＩＴＯ
（indium tin oxide）又はＩＺＯ（indium zinc oxid
e）などの透明な導電物質からなり、接触口７２を通し
てドレーン電極６６と物理的・電気的に連結されて画像
信号の伝達を受ける。ここで、データ線６２に隣接した
画素電極８０は開口部７８を通して露出された整列パタ
ーン６８の上部まで形成されている。勿論、画素電極８
０を開口部７８まで至らないように保護膜７０の上部の
みに形成することができ、整列パターン６８を過ぎて形
成されることもできる。画素電極８０はゲート配線２
２、２４、２８と重畳して維持容量を形成するが、維持
容量が充分でない場合には維持配線を別途に形成して十
分な維持容量を確保することもできる。一方、画素電極
８０と同一な層には保護膜７０の接触口を通してゲート
パッド及びデータパッドと連結される補助ゲートパッド
及び補助データパッドを形成することができ、これらの
適用如何は選択的である。
画像信号を受けて上板の電極と共に電気場を生成する画
素電極８０が形成されている。画素電極８０はＩＴＯ
（indium tin oxide）又はＩＺＯ（indium zinc oxid
e）などの透明な導電物質からなり、接触口７２を通し
てドレーン電極６６と物理的・電気的に連結されて画像
信号の伝達を受ける。ここで、データ線６２に隣接した
画素電極８０は開口部７８を通して露出された整列パタ
ーン６８の上部まで形成されている。勿論、画素電極８
０を開口部７８まで至らないように保護膜７０の上部の
みに形成することができ、整列パターン６８を過ぎて形
成されることもできる。画素電極８０はゲート配線２
２、２４、２８と重畳して維持容量を形成するが、維持
容量が充分でない場合には維持配線を別途に形成して十
分な維持容量を確保することもできる。一方、画素電極
８０と同一な層には保護膜７０の接触口を通してゲート
パッド及びデータパッドと連結される補助ゲートパッド
及び補助データパッドを形成することができ、これらの
適用如何は選択的である。
【０１２５】ここでは画素電極８０の材料の例として透
明なＩＴＯ又はＩＺＯをあげたが、反射型液晶表示装置
の場合には不透明な導電物質を使用しても良い。
明なＩＴＯ又はＩＺＯをあげたが、反射型液晶表示装置
の場合には不透明な導電物質を使用しても良い。
【０１２６】このような本発明の構造では画素電極８０
とデータ線６２との間の保護膜７０に隙間が形成されて
導電物質が存在しても、画素電極８０とデータ線６２と
の間に開口部７８を形成するので、画素電極８０及びデ
ータ線６２の短絡は発生しない。従って、残留する導電
性物質によって画素が常に明るく表示される画素不良は
発生しない。
とデータ線６２との間の保護膜７０に隙間が形成されて
導電物質が存在しても、画素電極８０とデータ線６２と
の間に開口部７８を形成するので、画素電極８０及びデ
ータ線６２の短絡は発生しない。従って、残留する導電
性物質によって画素が常に明るく表示される画素不良は
発生しない。
【０１２７】また、本発明では整列パターン６８を形成
して画素電極８０の境界線が整列パターン６８に隣接す
るように形成することによって、製造工程時に整列誤差
を最小化することができ、分割露光工程を利用した液晶
表示装置の製造方法でもステッチを除去することができ
る。
して画素電極８０の境界線が整列パターン６８に隣接す
るように形成することによって、製造工程時に整列誤差
を最小化することができ、分割露光工程を利用した液晶
表示装置の製造方法でもステッチを除去することができ
る。
【０１２８】また、整列パターン６８を画素電極８０の
縁に形成して、画素の縁から漏洩される光を遮断するこ
とができる。
縁に形成して、画素の縁から漏洩される光を遮断するこ
とができる。
【０１２９】一方、整列パターン６８は修理用配線、即
ち、ゲート線２２及びデータ線６２の断線／短絡又はデ
ータ線６２及び上部基板の共通電極の短絡を修理するた
めの配線として使用されることもできる。以下にこれに
ついて図面に基づいて詳しく説明する。
ち、ゲート線２２及びデータ線６２の断線／短絡又はデ
ータ線６２及び上部基板の共通電極の短絡を修理するた
めの配線として使用されることもできる。以下にこれに
ついて図面に基づいて詳しく説明する。
【０１３０】図４６は本発明の第９実施例による液晶表
示装置用薄膜トランジスタ基板の配置図であり、図４７
は図４６に示した薄膜トランジスタ基板のXLVII−XLVI
I′線の断面図である。
示装置用薄膜トランジスタ基板の配置図であり、図４７
は図４６に示した薄膜トランジスタ基板のXLVII−XLVI
I′線の断面図である。
【０１３１】図４６及び図４７に示されているように、
大部分の構造は第８実施例と類似している。しかし、ゲ
ート配線２２、２４、２８と同一な層に両端がデータ線
６２を中心にして両側に形成されている整列パターン６
８の両端と重畳している修理用配線２９が形成されてお
り、画素電極８０は保護膜７０の上部のみに形成され整
列パターン６８と画素電極８０とは互いに連結されてい
ない。また、データ線６２とゲート線２２とが交差する
部分には補助データ線６９、８９が形成されている。こ
の時、データ線６２と同一な層に形成されている補助デ
ータ線６９はデータ線６２に直接連結されており、画素
電極８０と同一な層に形成されている補助データ線８９
は両端がデータ線６２と重畳している。これら補助デー
タ線６９、８９は全てゲート線２２と交差する部分のデ
ータ線６２が断線される場合にデータ線６２に伝達され
る信号を迂回させるために使用される。勿論、補助デー
タ線８９を利用する場合にはデータ線６２と重畳する補
助データ線８９の両端Ａ部分（●）をレーザーを利用し
てデータ線６２と連結させる。
大部分の構造は第８実施例と類似している。しかし、ゲ
ート配線２２、２４、２８と同一な層に両端がデータ線
６２を中心にして両側に形成されている整列パターン６
８の両端と重畳している修理用配線２９が形成されてお
り、画素電極８０は保護膜７０の上部のみに形成され整
列パターン６８と画素電極８０とは互いに連結されてい
ない。また、データ線６２とゲート線２２とが交差する
部分には補助データ線６９、８９が形成されている。こ
の時、データ線６２と同一な層に形成されている補助デ
ータ線６９はデータ線６２に直接連結されており、画素
電極８０と同一な層に形成されている補助データ線８９
は両端がデータ線６２と重畳している。これら補助デー
タ線６９、８９は全てゲート線２２と交差する部分のデ
ータ線６２が断線される場合にデータ線６２に伝達され
る信号を迂回させるために使用される。勿論、補助デー
タ線８９を利用する場合にはデータ線６２と重畳する補
助データ線８９の両端Ａ部分（●）をレーザーを利用し
てデータ線６２と連結させる。
【０１３２】一方、Ｂ部分（＊）でゲート線２２及びデ
ータ線６２の短絡が発生する場合には短絡されたＢ部分
（＊）を中心にして両側のゲート線２２の中のゲート線
連結部２８の間のＣ部分（・・・）を断線させる。
ータ線６２の短絡が発生する場合には短絡されたＢ部分
（＊）を中心にして両側のゲート線２２の中のゲート線
連結部２８の間のＣ部分（・・・）を断線させる。
【０１３３】本発明の実施例による構造では、画素電極
８０と重畳して維持容量を形成するゲート線連結部２８
が画素の中央に配置されているためゲート連結部２８が
データ線６２に隣接するように形成されている場合より
画素電極８０を整列することが容易である。また、この
場合にはゲート線２２及びデータ線６２の短絡が発生す
る可能性が非常に希薄であると共に、これら２２、６２
の短絡を修理することが非常に容易である。
８０と重畳して維持容量を形成するゲート線連結部２８
が画素の中央に配置されているためゲート連結部２８が
データ線６２に隣接するように形成されている場合より
画素電極８０を整列することが容易である。また、この
場合にはゲート線２２及びデータ線６２の短絡が発生す
る可能性が非常に希薄であると共に、これら２２、６２
の短絡を修理することが非常に容易である。
【０１３４】次いで、データ線６２が断線される場合に
これを修理する方法について図面に基づいて詳しく説明
する。
これを修理する方法について図面に基づいて詳しく説明
する。
【０１３５】図４８は本発明の第９実施例による液晶表
示装置用薄膜トランジスタ基板のデータ線の断線を修理
する方法を示した配置図である。
示装置用薄膜トランジスタ基板のデータ線の断線を修理
する方法を示した配置図である。
【０１３６】図４８に示されているように、Ａ部分
（〜）でデータ線６２が断線される場合にはＡ部分
（〜）を中心にして両側のデータ線６２と修理用配線２
９とが重畳するＢ部分（●）及び修理用配線２９と整列
パターン６８の両端が重畳するＣ部分（●）をレーザー
を利用して短絡させて、データ線６２を通して伝達され
る映像信号を修理用配線２９及び整列パターン６８を通
して迂回させる。
（〜）でデータ線６２が断線される場合にはＡ部分
（〜）を中心にして両側のデータ線６２と修理用配線２
９とが重畳するＢ部分（●）及び修理用配線２９と整列
パターン６８の両端が重畳するＣ部分（●）をレーザー
を利用して短絡させて、データ線６２を通して伝達され
る映像信号を修理用配線２９及び整列パターン６８を通
して迂回させる。
【０１３７】次いで、データ線６２と上部基板の共通電
極（図示しない）とが短絡される場合にこれを修理する
方法について図面に基づいて詳しく説明する。
極（図示しない）とが短絡される場合にこれを修理する
方法について図面に基づいて詳しく説明する。
【０１３８】図４９は本発明の第９実施例による液晶表
示装置用薄膜トランジスタ基板のデータ線及び共通電極
の短絡を修理する方法を示した配置図である。
示装置用薄膜トランジスタ基板のデータ線及び共通電極
の短絡を修理する方法を示した配置図である。
【０１３９】図４９に示されているように、Ａ部分
（＊）でデータ線６２と上部基板の共通電極（図示しな
い）とが短絡される場合にはＡ部分（＊）を中心にして
両側のデータ線６２と修理用配線２９とが重畳するＢ部
分（●）及び修理用配線２９と整列パターン６８の両端
が重畳するＣ部分（●）をレーザーを利用して短絡させ
て、データ線６２を通して伝達される映像信号を修理用
配線２９及び整列パターン６８を通して迂回させるよう
にする。また、Ａ部分（＊）とＢ部分（●）との間のＤ
部分（・・・）のデータ線６２をそれぞれ断線させる。
（＊）でデータ線６２と上部基板の共通電極（図示しな
い）とが短絡される場合にはＡ部分（＊）を中心にして
両側のデータ線６２と修理用配線２９とが重畳するＢ部
分（●）及び修理用配線２９と整列パターン６８の両端
が重畳するＣ部分（●）をレーザーを利用して短絡させ
て、データ線６２を通して伝達される映像信号を修理用
配線２９及び整列パターン６８を通して迂回させるよう
にする。また、Ａ部分（＊）とＢ部分（●）との間のＤ
部分（・・・）のデータ線６２をそれぞれ断線させる。
【０１４０】これによって、本発明の第８実施例による
液晶表示装置用薄膜トランジスタ基板の製造方法につい
て図５０ないし図５３と前述の図４４及び図４５に基づ
いて詳しく説明する。
液晶表示装置用薄膜トランジスタ基板の製造方法につい
て図５０ないし図５３と前述の図４４及び図４５に基づ
いて詳しく説明する。
【０１４１】まず、図５０に示されているように、金属
などの導電体層を積層しマスクを利用した写真エッチン
グ工程でパターニングして、基板１０の上にゲート線２
２とゲート電極２４とゲート線連結部２８とを含むゲー
ト配線を形成する。ここで、修理用配線２９（図４８参
照）を追加に形成することができ、ゲートパッドも共に
形成される。
などの導電体層を積層しマスクを利用した写真エッチン
グ工程でパターニングして、基板１０の上にゲート線２
２とゲート電極２４とゲート線連結部２８とを含むゲー
ト配線を形成する。ここで、修理用配線２９（図４８参
照）を追加に形成することができ、ゲートパッドも共に
形成される。
【０１４２】その次、図５１に示されているように、ゲ
ート絶縁膜３０と、半導体層４５と、中間層５０とを連
続蒸着し、次いで、金属などの導電体層６０を蒸着した
後、その上に感光膜を塗布し、部分的に異なる透過率を
有するマスクを利用した写真工程で感光膜を露光し現像
して部分的に異なる厚さを有する感光膜パターン１１
２、１１４を形成する。この時、感光膜パターン１１
２、１１４のうちの薄膜トランジスタのチャンネル部
Ｃ、即ち、ソース電極６５とドレーン電極６６との間に
位置した第１部分１１４はデータ配線６２、６５、６６
及び整列パターン６８が形成される部分に位置した第２
部分１１２より厚さが小さくなるようにし、他の部分の
感光膜は全て除去する。
ート絶縁膜３０と、半導体層４５と、中間層５０とを連
続蒸着し、次いで、金属などの導電体層６０を蒸着した
後、その上に感光膜を塗布し、部分的に異なる透過率を
有するマスクを利用した写真工程で感光膜を露光し現像
して部分的に異なる厚さを有する感光膜パターン１１
２、１１４を形成する。この時、感光膜パターン１１
２、１１４のうちの薄膜トランジスタのチャンネル部
Ｃ、即ち、ソース電極６５とドレーン電極６６との間に
位置した第１部分１１４はデータ配線６２、６５、６６
及び整列パターン６８が形成される部分に位置した第２
部分１１２より厚さが小さくなるようにし、他の部分の
感光膜は全て除去する。
【０１４３】このように、中間厚さを有する感光膜パタ
ーン１１２はマスクに露光器の解像度より小さいスリッ
ト（slit）又は格子形態のパターンを形成したり半透明
膜を形成して光の照射量を調節して感光膜を露光及び現
像すると可能である。他の方法は感光膜のリフロー（re
flow）を利用することである。
ーン１１２はマスクに露光器の解像度より小さいスリッ
ト（slit）又は格子形態のパターンを形成したり半透明
膜を形成して光の照射量を調節して感光膜を露光及び現
像すると可能である。他の方法は感光膜のリフロー（re
flow）を利用することである。
【０１４４】次いで、感光膜パターン１１２、１１４を
エッチングマスクとして使用してその下部の膜、即ち、
導電体層６０と、中間層５０と、半導体層４５とに対す
るエッチングを進める。この時、感光膜パターン１１
２、１１４をエッチングマスクとして導電体層６０と中
間層５０と半導体層４５とをエッチングすると、図５２
に示されているような半導体パターン４０、４８を完成
することができる。次いで、感光膜パターン１１２を除
去し感光膜パターン１１４をエッチングマスクとして使
用して導電体層６０及び中間層５０をエッチングする
と、図５２に示されているようなデータ配線６２、６
５、６６及び整列パターン６８を完成することができ
る。ここで、補助データ線６９も形成することができ、
データパッドも形成する。ここで、半導体パターン４
０、４８はデータ配線６２、６５、６６の外に出るよう
に形成されることもある。
エッチングマスクとして使用してその下部の膜、即ち、
導電体層６０と、中間層５０と、半導体層４５とに対す
るエッチングを進める。この時、感光膜パターン１１
２、１１４をエッチングマスクとして導電体層６０と中
間層５０と半導体層４５とをエッチングすると、図５２
に示されているような半導体パターン４０、４８を完成
することができる。次いで、感光膜パターン１１２を除
去し感光膜パターン１１４をエッチングマスクとして使
用して導電体層６０及び中間層５０をエッチングする
と、図５２に示されているようなデータ配線６２、６
５、６６及び整列パターン６８を完成することができ
る。ここで、補助データ線６９も形成することができ、
データパッドも形成する。ここで、半導体パターン４
０、４８はデータ配線６２、６５、６６の外に出るよう
に形成されることもある。
【０１４５】このようにしてデータ配線６２、６５、６
６と整列パターン６８とを形成した後、図５３に示され
ているような窒化珪素をＣＶＤ方法で蒸着したり有機絶
縁物質をスピンコーティングして保護膜７０を形成す
る。次いで、マスクを利用して写真エッチング工程で保
護膜７０をゲート絶縁膜３０と共にパターニングしてド
レーン電極６６を露出させる接触口７２と、整列パター
ン６８とデータ線６２との間の基板１０を露出させる開
口部７８とを形成する。この時、開口部７８では接触層
パターン５８と、半導体パターン４８と、ゲート絶縁膜
３０とが整列パターン６８の下部までエッチングされて
アンダーカット（under cut） が発生するようにエッチ
ングを進めるのが好ましい。この時、保護膜７０にゲー
トパッド及びデータパッドをそれぞれ露出させる接触口
を形成することができる。
６と整列パターン６８とを形成した後、図５３に示され
ているような窒化珪素をＣＶＤ方法で蒸着したり有機絶
縁物質をスピンコーティングして保護膜７０を形成す
る。次いで、マスクを利用して写真エッチング工程で保
護膜７０をゲート絶縁膜３０と共にパターニングしてド
レーン電極６６を露出させる接触口７２と、整列パター
ン６８とデータ線６２との間の基板１０を露出させる開
口部７８とを形成する。この時、開口部７８では接触層
パターン５８と、半導体パターン４８と、ゲート絶縁膜
３０とが整列パターン６８の下部までエッチングされて
アンダーカット（under cut） が発生するようにエッチ
ングを進めるのが好ましい。この時、保護膜７０にゲー
トパッド及びデータパッドをそれぞれ露出させる接触口
を形成することができる。
【０１４６】最後に、図４４ないし図４５に示されてい
るように、ＩＴＯ層を蒸着し、マスクを利用した写真エ
ッチング工程で画素電極８０を形成する。この時、図４
６に示されているような補助データ線８９を形成するこ
とができ、接触口を通してゲートパッド及びデータパッ
ドとそれぞれ連結される補助ゲートパッド及び補助デー
タパッドを形成することもできる。この時、データ線６
２に隣接した画素電極８０の境界線はデータ線に隣接し
た整列パターン６８の境界線より遠く又は同一に離れて
形成されるのが好ましく、前述したように、画素電極８
０は整列パターン６８と連結されるように形成すること
もでき、保護膜７０の上部に整列パターン６８と一部の
みが重畳するように形成することもできる。
るように、ＩＴＯ層を蒸着し、マスクを利用した写真エ
ッチング工程で画素電極８０を形成する。この時、図４
６に示されているような補助データ線８９を形成するこ
とができ、接触口を通してゲートパッド及びデータパッ
ドとそれぞれ連結される補助ゲートパッド及び補助デー
タパッドを形成することもできる。この時、データ線６
２に隣接した画素電極８０の境界線はデータ線に隣接し
た整列パターン６８の境界線より遠く又は同一に離れて
形成されるのが好ましく、前述したように、画素電極８
０は整列パターン６８と連結されるように形成すること
もでき、保護膜７０の上部に整列パターン６８と一部の
みが重畳するように形成することもできる。
【０１４７】このような本発明の実施例による製造工程
では、半導体パターン４０、４８及びデータ配線６２、
６５、６６を形成する工程で整列パターン６８とデータ
線６２との間に導電性物質が残留してもその後に保護膜
７０に開口部７８を形成する工程があるので半導体パタ
ーン４２及びデータ配線６２、６５、６６と整列パター
ン６８及び半導体パターン４８の間の短絡は発生しな
い。また、画素電極８０の形成時にも保護膜７０に隙間
があるのでＩＴＯがデータ線６２まで染み込んでも開口
部７８で整列パターン６８の下部がアンダーカットに形
成され画素電極８０とデータ線６２との間の短絡は発生
しない。
では、半導体パターン４０、４８及びデータ配線６２、
６５、６６を形成する工程で整列パターン６８とデータ
線６２との間に導電性物質が残留してもその後に保護膜
７０に開口部７８を形成する工程があるので半導体パタ
ーン４２及びデータ配線６２、６５、６６と整列パター
ン６８及び半導体パターン４８の間の短絡は発生しな
い。また、画素電極８０の形成時にも保護膜７０に隙間
があるのでＩＴＯがデータ線６２まで染み込んでも開口
部７８で整列パターン６８の下部がアンダーカットに形
成され画素電極８０とデータ線６２との間の短絡は発生
しない。
【０１４８】
【発明の効果】以上のように、データ線と共に整列パタ
ーンを画素電極に隣接するように形成して製造工程の整
列誤差を最小化することができ、分割露光時にもデータ
線と画素電極との間で発生する結合静電容量を画面全体
にわたって一定にすることができるのでステッチ不良を
防止することができる。また、整列パターンを画素の縁
に配置することによって漏洩される光を遮断することが
でき、画素電極とデータ線との間に開口部を形成するこ
とによって画素電極とデータ線とが短絡されることを防
止することができる。
ーンを画素電極に隣接するように形成して製造工程の整
列誤差を最小化することができ、分割露光時にもデータ
線と画素電極との間で発生する結合静電容量を画面全体
にわたって一定にすることができるのでステッチ不良を
防止することができる。また、整列パターンを画素の縁
に配置することによって漏洩される光を遮断することが
でき、画素電極とデータ線との間に開口部を形成するこ
とによって画素電極とデータ線とが短絡されることを防
止することができる。
【図１】本発明の第１実施例による液晶表示装置用薄膜
トランジスタ基板の配置図である。
トランジスタ基板の配置図である。
【図２】図１のII−II′線に沿って切断した薄膜トラン
ジスタの断面図である。
ジスタの断面図である。
【図３】図１のIII−III′線に沿って切断したゲートパ
ッドの断面図である
ッドの断面図である
【図４】図１のIV−IV′線に沿って切断したデータパッ
ドの断面図である。
ドの断面図である。
【図５】図１のＶ−Ｖ′線の断面図である。
【図６】本発明による液晶表示装置用薄膜トランジスタ
基板の製造方法の第１実施例を工程順序によって示した
断面図である。
基板の製造方法の第１実施例を工程順序によって示した
断面図である。
【図７】本発明による液晶表示装置用薄膜トランジスタ
基板の製造方法の第１実施例を工程順序によって示した
断面図である。
基板の製造方法の第１実施例を工程順序によって示した
断面図である。
【図８】本発明による液晶表示装置用薄膜トランジスタ
基板の製造方法の第１実施例を工程順序によって示した
断面図である。
基板の製造方法の第１実施例を工程順序によって示した
断面図である。
【図９】本発明による液晶表示装置用薄膜トランジスタ
基板の製造方法の第１実施例を工程順序によって示した
断面図である。
基板の製造方法の第１実施例を工程順序によって示した
断面図である。
【図１０】本発明による液晶表示装置用薄膜トランジス
タ基板の製造方法の第１実施例を工程順序によって示し
た断面図である。
タ基板の製造方法の第１実施例を工程順序によって示し
た断面図である。
【図１１】本発明による液晶表示装置用薄膜トランジス
タ基板の製造方法においてゲートパッドを露出させる段
階における開口部を形成する製造方法を示した断面図で
ある。
タ基板の製造方法においてゲートパッドを露出させる段
階における開口部を形成する製造方法を示した断面図で
ある。
【図１２】本発明による液晶表示装置用薄膜トランジス
タ基板の製造方法においてゲートパッドを露出させる段
階における開口部を形成する製造方法を示した断面図で
ある。
タ基板の製造方法においてゲートパッドを露出させる段
階における開口部を形成する製造方法を示した断面図で
ある。
【図１３】本発明による液晶表示装置用薄膜トランジス
タ基板の製造方法においてゲートパッドを露出させる段
階における開口部を形成する製造方法を示した断面図で
ある。
タ基板の製造方法においてゲートパッドを露出させる段
階における開口部を形成する製造方法を示した断面図で
ある。
【図１４】本発明による液晶表示装置用薄膜トランジス
タ基板の製造方法においてゲートパッドを露出させる段
階における開口部を形成する製造方法を示した断面図で
ある。
タ基板の製造方法においてゲートパッドを露出させる段
階における開口部を形成する製造方法を示した断面図で
ある。
【図１５】本発明の第２実施例による二重のゲート線を
有する液晶表示装置用薄膜トランジスタ基板の構造を示
した配置図である。
有する液晶表示装置用薄膜トランジスタ基板の構造を示
した配置図である。
【図１６】図１５のXVI−XVI′線の断面図である。
【図１７】本発明の第３実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
膜トランジスタ基板の配置図である。
【図１８】図１７のXVIII−XVIII′線に沿って切断した
薄膜トランジスタの断面図である。
薄膜トランジスタの断面図である。
【図１９】図１７のXIX−XIX′線の断面図である。
【図２０】図１７のXX−XX′線に沿って切断したゲート
パッド部の断面図である。
パッド部の断面図である。
【図２１】図１７のXXI−XXI′線に沿って切断したデー
タパッド部の断面図である。
タパッド部の断面図である。
【図２２】本発明の第３実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図２３】本発明の第３実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図２４】本発明の第３実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図２５】本発明の第３実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図２６】本発明の第３実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図２７】本発明の第３実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図２８】本発明の第４実施例によるゲートパッド部を
示した平面図及び断面図である。
示した平面図及び断面図である。
【図２９】本発明の第４実施例によるデータパッド部を
示した平面図及び断面図である。
示した平面図及び断面図である。
【図３０】本発明の第４実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図３１】本発明の第４実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図３２】本発明の第４実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図３３】本発明の第４実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図３４】本発明の第５実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
膜トランジスタ基板の配置図である。
【図３５】図３４のXXXV−XXXV′線の断面図である。
【図３６】本発明の第６実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
膜トランジスタ基板の配置図である。
【図３７】図３６のXXXVII−XXXVII′線の断面図であ
る。
る。
【図３８】本発明の第７実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
膜トランジスタ基板の配置図である。
【図３９】図３８のXXXIX−XXXIX′の断面図である。
【図４０】図３６のXXXVII−XXXVII′線の断面図を製造
工程の順序によって示した図面である。
工程の順序によって示した図面である。
【図４１】図３６のXXXVII−XXXVII′線の断面図を製造
工程の順序によって示した図面である。
工程の順序によって示した図面である。
【図４２】図３８のXXXIX−XXXIX′線の断面図を製造工
程の順序によって示した図面である。
程の順序によって示した図面である。
【図４３】図３８のXXXIX−XXXIX′線の断面図を製造工
程の順序によって示した図面である。
程の順序によって示した図面である。
【図４４】本発明の第８実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
膜トランジスタ基板の配置図である。
【図４５】図４４に示した薄膜トランジスタ基板のXLV
−XLV′線の断面図である。
−XLV′線の断面図である。
【図４６】本発明の第９実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
膜トランジスタ基板の配置図である。
【図４７】図４６に示した薄膜トランジスタ基板のXLVI
I−XLVII′線の断面図である。
I−XLVII′線の断面図である。
【図４８】本発明の第９実施例による液晶表示装置用薄
膜トランジスタ基板のデータ線の断線を修理する方法を
示した配置図である。
膜トランジスタ基板のデータ線の断線を修理する方法を
示した配置図である。
【図４９】本発明の第９実施例による液晶表示装置用薄
膜トランジスタ基板のデータ線及び共通電極の短絡を修
理する方法を示した配置図である。
膜トランジスタ基板のデータ線及び共通電極の短絡を修
理する方法を示した配置図である。
【図５０】本発明の第８実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図５１】本発明の第８実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図５２】本発明の第８実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
【図５３】本発明の第８実施例による液晶表示装置用薄
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
膜トランジスタ基板の製造方法を工程順序によって示し
た断面図である。
２２ ゲート線 ２４ ゲート電極 ２６ ゲートパッド ３０ ゲート絶縁膜 ４０ 非晶質珪素層 ５５、５６ 抵抗性接触層 ６２ データ線 ６４ データパッド ６５ ソース電極 ６６ ドレーン電極 ７０ 保護膜 ７２、７４、７６ 接触口 ７８ 開口部 ７９ 隙間 ８０ 画素電極 ８４、８６ 補助パッドパターン
フロントページの続き (72)発明者 チャン，ジョン−ウン 大韓民国京畿道水原市長安区華西１洞192 番地 (72)発明者 チェ，ジェ−ホ 大韓民国ソウル市江北区樊３洞住公アパー ト206棟809号 (72)発明者 羅 炳 善 大韓民国京畿道水原市八達区梅灘２洞成一 アパート102棟501号 (72)発明者 パク，ヨン−ベ 大韓民国京畿道龍仁市水枝邑竹田里855番 地碧山アパート301棟605号 (72)発明者 ハ，ソン−ウック 大韓民国ソウル市松坡区蠶室７洞宇星アパ ート25棟902号
Claims (39)
- 【請求項１】透明な絶縁基板と、 前記基板に縦方向に形成されているデータ線と、 前記データ線を覆っている保護膜と、 前記データ線と電気的に連結されており、前記保護膜の
上に形成されている画素電極とを含み、 前記画素電極と前記データ線との間の前記保護膜が除去
された開口部が形成されていて前記データ線と前記画素
電極とが導電残留物質によって導通されないようにする
液晶表示装置用薄膜トランジスタ基板。 - 【請求項２】前記データ線の下部に形成されているゲー
ト絶縁膜をさらに含み、前記開口部はゲート絶縁膜にわ
たって形成されている請求項１に記載の液晶表示装置用
薄膜トランジスタ基板。 - 【請求項３】前記基板の上に互いに平行に横方向に形成
されている第１及び第２ゲート線と、前記第１及び第２
ゲート線を互いに連結しており前記画素電極と重畳する
ゲート連結部とを含むゲート線が形成されており、前記
開口部は前記連結部と前記データ線との間に位置する請
求項２に記載の液晶表示装置用薄膜トランジスタ基板。 - 【請求項４】透明な絶縁基板の上にデータ線とソース及
びドレーン電極とデータパッドとを含むデータ配線を形
成する段階と、 前記データ配線を覆う保護膜を積層する段階と、 前記保護膜をエッチングして前記データパッドを露出さ
せる接触口を形成する段階と、 前記保護膜の上に画素電極を形成する段階とを含み、 前記接触口を形成する段階で前記画素電極と前記データ
線との間に導電性残留物質を分離するための開口部を形
成する液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項５】前記保護膜及び前記導電性残留物質のエッ
チング選択比が小さい条件下で前記開口部を形成する請
求項４に記載の液晶表示装置用薄膜トランジスタ基板の
製造方法。 - 【請求項６】前記導電性残留物質のエッチング速度が前
記保護膜より速い条件下で前記開口部を形成する請求項
４に記載の液晶表示装置用薄膜トランジスタ基板の製造
方法。 - 【請求項７】前記基板の上にゲート線とゲート電極とゲ
ートパッドとを含むゲート配線を形成する段階と、 前記ゲート配線を覆うゲート絶縁膜を積層する段階と、 前記ゲート絶縁膜の上に半導体物質を積層する段階と、 前記半導体物質をエッチングして前記ゲート電極の上部
に半導体パターンを形成する段階とをさらに含み、 前記半導体パターンの形成時に残った半導体残留物質と
前記ゲート絶縁膜と前記保護膜とを同時にエッチングし
て前記開口部を形成する請求項４に記載の液晶表示装置
用薄膜トランジスタ基板の製造方法。 - 【請求項８】前記ゲート絶縁膜と前記保護膜と前記半導
体物質とのエッチング選択比が小さい条件下で前記開口
部を形成する請求項７に記載の液晶表示装置用薄膜トラ
ンジスタ基板の製造方法。 - 【請求項９】前記半導体物質のエッチング速度が前記ゲ
ート絶縁膜及び前記保護膜より速い条件下で前記開口部
を形成する請求項７に記載の液晶表示装置用薄膜トラン
ジスタ基板の製造方法。 - 【請求項１０】透明な絶縁基板と、 前記基板の上に形成されているゲート配線と、 前記ゲート配線を覆っているゲート絶縁膜と、 前記ゲート絶縁膜の上に形成されている画素電極と、 前記ゲート絶縁膜の上に前記画素電極と隣接するように
形成されているデータ線とを含み、 前記画素電極の縁の外側に沿って前記ゲート絶縁膜が除
去された開口部が形成されていて、前記画素電極と前記
データ線とが導電性残留物質によって導通されない液晶
表示装置用薄膜トランジスタ基板。 - 【請求項１１】前記ゲート配線はゲート線と、前記ゲー
ト線の端に形成されているゲートパッドとを含み、 前記ゲート絶縁膜には前記ゲートパッドを露出させる第
１接触口が形成されている請求項１０に記載の液晶表示
装置用薄膜トランジスタ基板。 - 【請求項１２】前記ゲート絶縁膜の上に前記ゲートパッ
ドと隣接するように形成されている補助ゲートパッド
と、前記第１接触口を通して前記ゲートパッドと接触し
前記補助ゲートパッドと直接接触する連結パターンとを
さらに含む請求項１１に記載の液晶表示装置用薄膜トラ
ンジスタ基板。 - 【請求項１３】前記連結パターンは前記データ線と同一
な物質から形成されている請求項１２に記載の液晶表示
装置用薄膜トランジスタ基板。 - 【請求項１４】前記補助ゲートパッドを露出させる第１
開口部が前記連結パターンに形成されている請求項１３
に記載の液晶表示装置用薄膜トランジスタ基板。 - 【請求項１５】前記データ線の端に形成されているデー
タパッドと、前記データパッドの下部に位置する補助デ
ータパッドとをさらに含み、 前記補助データパッドを露出させる第２開口部が形成さ
れている請求項１１に記載の液晶表示装置用薄膜トラン
ジスタ基板。 - 【請求項１６】前記第１接触口を通して前記ゲートパッ
ドと接触しており前記ゲート絶縁膜の上にデータ線と同
一な物質から形成されている補助ゲートパッドと、前記
データ線の端から延長されているデータパッドとをさら
に含む請求項１１に記載の液晶表示装置用薄膜トランジ
スタ基板。 - 【請求項１７】前記データ線と前記データパッドと前記
補助ゲートパッドとが形成されている前記ゲート絶縁膜
の上を覆っている保護膜をさらに含み、 前記データパッド及び前記補助ゲートパッドが露出する
ように前記保護膜に開口部が形成されている請求項１６
に記載の液晶表示装置用薄膜トランジスタ基板。 - 【請求項１８】透明な絶縁基板の上にゲート線とゲート
電極とゲートパッドとを有するゲート配線を形成する段
階と、 前記ゲート配線を覆うゲート絶縁膜を積層する段階と、 前記ゲート絶縁膜の上に半導体物質を積層する段階と、 前記半導体物質をパターニングして前記ゲート電極の上
部に半導体パターンを形成する段階と、 前記ゲート絶縁膜の上に透明導電物質を積層する段階
と、 前記透明導電物質をエッチングして画素電極を形成する
段階と、 前記画素電極の付近に残存する導電物質を除去するため
の開口部を形成する段階と、 を含む液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項１９】前記ゲート絶縁膜を乾式エッチングして
前記ゲートパッドを露出させる第１接触口を形成する段
階をさらに含む請求項１８に記載の液晶表示装置用薄膜
トランジスタ基板の製造方法。 - 【請求項２０】前記乾式エッチング段階の前又は後に、
前記隣接した画素電極を連結する透明導電残留物質を除
去するための乾式エッチングを実施する段階をさらに含
む請求項１９に記載の液晶表示装置用薄膜トランジスタ
基板の製造方法。 - 【請求項２１】前記画素電極が形成されている前記ゲー
ト絶縁膜の上にデータ配線用金属を蒸着する段階と、 前記データ配線用金属をパターニングしてデータ線と、
ソース電極及びドレーン電極と、データパッドと、前記
第１接触口を通して前記ゲートパッドと接触する連結パ
ターンとを形成する段階と、 保護膜を全面的に蒸着する段階と、 前記保護膜をエッチングして前記連結パターン及び前記
データパッドを露出させる第１及び第２開口部を形成す
る段階とをさらに含む請求項１８に記載の液晶表示装置
用薄膜トランジスタ基板の製造方法。 - 【請求項２２】前記透明導電物質をエッチングして前記
連結パターンによって覆われる補助ゲートパッド及び前
記データパッドによって覆われる補助データパッドを形
成する段階をさらに含み、 前記補助ゲートパッド及び補助データパッドは前記第１
及び第２開口部を通して外部に露出される請求項２１に
記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項２３】絶縁基板の上に横方向に形成されている
ゲート線と、 前記ゲート線の上に積層されているゲート絶縁膜と、 前記ゲート絶縁膜の上に縦方向に形成されているデータ
線と、 前記ゲート絶縁膜の上の前記データ線の両側に形成され
ている整列パターンと、 前記ゲート絶縁膜の上に形成されている半導体パターン
と、 前記半導体パターンの上に形成されているドレーン電極
と、 前記半導体パターンの上に前記ドレーン電極と分離され
て形成されており、前記データ線と連結されているソー
ス電極と、 前記データ線と、整列パターンと、ソース電極と、ドレ
ーン電極との上に積層されており、前記ドレーン電極を
露出させる接触口が形成されている保護膜と、 前記保護膜の上に形成されており、前記接触口を通して
前記ドレーン電極と連結されている画素電極と、 を含む液晶表示装置用薄膜トランジスタ基板。 - 【請求項２４】前記ソース電極及びドレーン電極と前記
半導体パターンとの間に抵抗性接触層をさらに含む請求
項２３に記載の液晶表示装置用薄膜トランジスタ基板。 - 【請求項２５】前記保護膜及びゲート絶縁膜には前記デ
ータ線と整列パターンとの間の前記絶縁基板を露出させ
る開口部が形成されている請求項２３に記載の液晶表示
装置用薄膜トランジスタ基板。 - 【請求項２６】絶縁基板の上に横方向に形成されている
ゲート線と、 前記ゲート線の上に積層されているゲート絶縁膜と、 前記ゲート絶縁膜の上に縦方向に形成されているデータ
線と、 前記ゲート絶縁膜の上の前記データ線の両側に前記デー
タ線と一定の間隔を維持するように形成されている整列
パターンと、 前記ゲート絶縁膜の上に形成されている半導体パターン
と、 前記半導体パターンの上に形成されているドレーン電極
と、 前記半導体パターンの上に前記ドレーン電極と分離され
て形成されており、前記データ線と連結されているソー
ス電極と、 前記ゲート絶縁膜の上に形成されており、前記ドレーン
電極及び整列パターンの一部と重畳して接触している画
素電極と、 前記画素電極と、データ線と、整列パターンと、ソース
電極と、ドレーン電極との上に形成されている保護膜
と、 を含む液晶表示装置用薄膜トランジスタ基板。 - 【請求項２７】基板の上にゲート線を形成する段階と、 ゲート絶縁膜と、半導体層とを積層する段階と、 前記半導体層をエッチングして半導体パターンを形成す
る段階と、 データ線と、ソース電極と、ドレーン電極と、整列パタ
ーンとを形成する段階と、 保護膜を積層する段階と、 前記保護膜をパターニングして前記保護膜に前記ドレー
ン電極を露出させる接触口及び前記データ線と整列パタ
ーンとの間に開口部を形成する段階と、 画素電極を形成する段階と、 を含む液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項２８】基板の上にゲート線を形成する段階と、 ゲート絶縁膜と、半導体層とを積層する段階と、 前記半導体層をエッチングして半導体パターンを形成す
る段階と、 データ線と、整列パターンと、ソース電極と、ドレーン
電極とを形成する段階と、 前記整列パターン及び前記ドレーン電極の一部を覆う画
素電極を形成する段階と、 保護膜を積層する段階と、 前記保護膜をパターニングして前記保護膜に前記ドレー
ン電極を露出させる接触口及び前記データ線と整列パタ
ーンとの間の開口部を形成する段階と、 を含む液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項２９】絶縁基板の上に形成されており、横方向
に伸びているゲート線及び前記ゲート線に連結されてい
るゲート電極を含むゲート配線と、 前記ゲート配線の上に積層されているゲート絶縁膜と、 前記ゲート絶縁膜の上に形成されている半導体パターン
と、 前記半導体パターンの上に形成されており、縦方向に伸
びているデータ線と、前記データ線に連結されているソ
ース電極と、前記ソース電極と分離されており前記ゲー
ト電極を中心にして前記ソース電極と対向するドレーン
電極とを含むデータ配線と、 前記半導体パターンの上に形成されており、前記データ
線の両側に形成されている整列パターンと、 前記データ配線及び前記整列パターンの上に積層されて
おり、前記ドレーン電極を露出させる接触口及び前記デ
ータ線と前記整列パターンとの間に形成されている開口
部を有する保護膜と、 前記保護膜の上に形成されており、前記接触口を通して
前記ドレーン電極と連結されている画素電極と、 を含む液晶表示装置用薄膜トランジスタ基板。 - 【請求項３０】前記画素電極は前記整列パターンと一部
が重畳している請求項２９に記載の液晶表示装置用薄膜
トランジスタ基板。 - 【請求項３１】前記データ線に隣接した前記画素電極の
境界線は前記整列パターンの境界線のうちの前記データ
線に隣接した境界線より遠く又は同一に前記データ線か
ら離れている請求項２９に記載の液晶表示装置用薄膜ト
ランジスタ基板。 - 【請求項３２】前記開口部を通して前記整列パターンの
一部が露出されている請求項２９に記載の液晶表示装置
用薄膜トランジスタ基板。 - 【請求項３３】前記画素電極は前記整列パターンの上部
まで形成されており、前記開口部で互い連結されている
請求項３２に記載の液晶表示装置用薄膜トランジスタ基
板。 - 【請求項３４】前記開口部は前記半導体パターン及び前
記ゲート絶縁膜まで延長されて前記基板を露出させる請
求項３３に記載の液晶表示装置用薄膜トランジスタ基
板。 - 【請求項３５】前記ゲート絶縁膜及び前記半導体パター
ンは前記データ線に隣接した前記整列パターンの下部で
アンダーカットされている請求項３４に記載の液晶表示
装置用薄膜トランジスタ基板。 - 【請求項３６】前記ゲート配線と同一な層に形成されて
おり、それぞれ前記データ線の一部及び前記整列パター
ンの両端と重畳している修理用配線をさらに含む請求項
２９に記載の液晶表示装置用薄膜トランジスタ基板。 - 【請求項３７】前記データ配線と同一な層に形成され、
両端が前記データ線と連結されており、前記ゲート線と
交差する補助データ線をさらに含む請求項２９に記載の
液晶表示装置用薄膜トランジスタ基板。 - 【請求項３８】前記画素電極と同一な層に形成されてお
り、両端が前記データ線と重畳し、前記ゲート線と交差
する補助データ線をさらに含む請求項２９に記載の液晶
表示装置用薄膜トランジスタ基板。 - 【請求項３９】前記ゲート線は、同一方向に形成されて
いる第１及び第２ゲート線と、前記第１及び第２ゲート
線を連結するゲート線連結部とを含む請求項２９に記載
の液晶表示装置用薄膜トランジスタ基板。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050877A KR100601163B1 (ko) | 1998-11-26 | 1998-11-26 | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |
| KR1998P50877 | 1999-11-18 | ||
| KR1019990051376A KR100656904B1 (ko) | 1999-11-18 | 1999-11-18 | 액정 표시 장치용 박막 트랜지스터 기판 |
| KR1999P51376 | 1999-11-18 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011126883A Division JP5379824B2 (ja) | 1998-11-26 | 2011-06-07 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000162647A true JP2000162647A (ja) | 2000-06-16 |
| JP4796221B2 JP4796221B2 (ja) | 2011-10-19 |
Family
ID=26634368
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33689899A Expired - Lifetime JP4796221B2 (ja) | 1998-11-26 | 1999-11-26 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2011126883A Expired - Lifetime JP5379824B2 (ja) | 1998-11-26 | 2011-06-07 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011126883A Expired - Lifetime JP5379824B2 (ja) | 1998-11-26 | 2011-06-07 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6798442B1 (ja) |
| JP (2) | JP4796221B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055362A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
| US6734463B2 (en) * | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
| JP2004311931A (ja) * | 2002-11-20 | 2004-11-04 | Samsung Electronics Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| KR100488146B1 (ko) * | 2002-04-15 | 2005-05-06 | 엘지전자 주식회사 | 유기 전계발광소자 및 그 제조방법 |
| JP2005173613A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2005173612A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2006330238A (ja) * | 2005-05-25 | 2006-12-07 | Sharp Corp | 液晶表示装置 |
| JP2007011171A (ja) * | 2005-07-04 | 2007-01-18 | Sanyo Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP2007035904A (ja) * | 2005-07-27 | 2007-02-08 | Casio Comput Co Ltd | アクティブ基板の製造方法 |
| US7274044B2 (en) | 2004-01-26 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7315047B2 (en) | 2004-01-26 | 2008-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7495257B2 (en) | 2003-12-26 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2009218604A (ja) * | 2003-10-13 | 2009-09-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板の製造方法 |
| KR101107677B1 (ko) * | 2004-12-02 | 2012-01-25 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| US8450738B2 (en) | 2007-12-19 | 2013-05-28 | Sharp Kabushiki Kaisha | Active matrix substrate, production method of the same, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| JP2013123039A (ja) * | 2011-11-11 | 2013-06-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法、発光装置及びその作製方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100381054B1 (ko) * | 1999-12-28 | 2003-04-18 | 엘지.필립스 엘시디 주식회사 | 인듐-징크-옥사이드로 적용된 투명전극과 이를 에칭하기위한 에천트 |
| JP4342711B2 (ja) * | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| KR100926433B1 (ko) * | 2002-12-31 | 2009-11-12 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| TWI268616B (en) * | 2004-05-14 | 2006-12-11 | Nec Lcd Technologies Ltd | Active matrix substrate and method of manufacturing the same |
| CN103337500B (zh) | 2013-05-24 | 2015-12-23 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272329A (ja) * | 1988-09-07 | 1990-03-12 | Hitachi Ltd | 液晶表示装置 |
| JPH0566419A (ja) * | 1991-09-09 | 1993-03-19 | Fujitsu Ltd | 液晶装置及びその製造方法 |
| JPH0635001A (ja) * | 1992-07-16 | 1994-02-10 | Alps Electric Co Ltd | アクティブマトリックス液晶表示装置 |
| JPH0651348A (ja) * | 1992-06-01 | 1994-02-25 | Samsung Electron Co Ltd | 液晶表示装置およびその製造方法 |
| JPH0651349A (ja) * | 1992-06-04 | 1994-02-25 | Nec Corp | 液晶表示装置およびその製造方法 |
| JPH06160905A (ja) * | 1992-11-26 | 1994-06-07 | Sanyo Electric Co Ltd | 液晶表示装置およびその製造方法 |
| JPH06310533A (ja) * | 1992-10-15 | 1994-11-04 | Fujitsu Ltd | 薄膜トランジスタ・マトリクスの製造方法 |
| JPH0798462A (ja) * | 1993-05-15 | 1995-04-11 | Nec Corp | 液晶ディスプレイ装置 |
| JPH07234416A (ja) * | 1994-02-23 | 1995-09-05 | Rohm Co Ltd | 液晶表示素子の製法 |
| JPH08334781A (ja) * | 1995-06-08 | 1996-12-17 | Sanyo Electric Co Ltd | 液晶表示装置及びその製造方法 |
| JPH0917798A (ja) * | 1995-06-27 | 1997-01-17 | Sony Corp | 半導体装置およびその製造方法 |
| JPH09230376A (ja) * | 1996-02-26 | 1997-09-05 | Hitachi Ltd | 液晶表示基板とその製造方法 |
| JPH09230373A (ja) * | 1996-02-20 | 1997-09-05 | Hitachi Ltd | 液晶表示パネルおよびその製造方法 |
| JPH09258244A (ja) * | 1996-03-22 | 1997-10-03 | Hitachi Ltd | 液晶表示装置 |
| JPH09325366A (ja) * | 1996-06-06 | 1997-12-16 | Casio Comput Co Ltd | 液晶表示素子およびその製造方法 |
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| JPH10253985A (ja) * | 1997-03-10 | 1998-09-25 | Toshiba Corp | アクティブマトリクス型液晶表示素子及びその製造方法 |
| JPH10293326A (ja) * | 1997-04-17 | 1998-11-04 | Seiko Epson Corp | 液晶表示装置の製造方法 |
| JP2000098427A (ja) * | 1998-09-25 | 2000-04-07 | Nec Corp | 液晶表示装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| KR100271037B1 (ko) * | 1997-09-05 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same) |
| JP3463006B2 (ja) * | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
-
1999
- 1999-11-26 JP JP33689899A patent/JP4796221B2/ja not_active Expired - Lifetime
- 1999-11-29 US US09/450,333 patent/US6798442B1/en not_active Expired - Lifetime
-
2011
- 2011-06-07 JP JP2011126883A patent/JP5379824B2/ja not_active Expired - Lifetime
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272329A (ja) * | 1988-09-07 | 1990-03-12 | Hitachi Ltd | 液晶表示装置 |
| JPH0566419A (ja) * | 1991-09-09 | 1993-03-19 | Fujitsu Ltd | 液晶装置及びその製造方法 |
| JPH0651348A (ja) * | 1992-06-01 | 1994-02-25 | Samsung Electron Co Ltd | 液晶表示装置およびその製造方法 |
| JPH0651349A (ja) * | 1992-06-04 | 1994-02-25 | Nec Corp | 液晶表示装置およびその製造方法 |
| JPH0635001A (ja) * | 1992-07-16 | 1994-02-10 | Alps Electric Co Ltd | アクティブマトリックス液晶表示装置 |
| JPH06310533A (ja) * | 1992-10-15 | 1994-11-04 | Fujitsu Ltd | 薄膜トランジスタ・マトリクスの製造方法 |
| JPH06160905A (ja) * | 1992-11-26 | 1994-06-07 | Sanyo Electric Co Ltd | 液晶表示装置およびその製造方法 |
| JPH0798462A (ja) * | 1993-05-15 | 1995-04-11 | Nec Corp | 液晶ディスプレイ装置 |
| JPH07234416A (ja) * | 1994-02-23 | 1995-09-05 | Rohm Co Ltd | 液晶表示素子の製法 |
| JPH08334781A (ja) * | 1995-06-08 | 1996-12-17 | Sanyo Electric Co Ltd | 液晶表示装置及びその製造方法 |
| JPH0917798A (ja) * | 1995-06-27 | 1997-01-17 | Sony Corp | 半導体装置およびその製造方法 |
| JPH09230373A (ja) * | 1996-02-20 | 1997-09-05 | Hitachi Ltd | 液晶表示パネルおよびその製造方法 |
| JPH09230376A (ja) * | 1996-02-26 | 1997-09-05 | Hitachi Ltd | 液晶表示基板とその製造方法 |
| JPH09258244A (ja) * | 1996-03-22 | 1997-10-03 | Hitachi Ltd | 液晶表示装置 |
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| JPH09325366A (ja) * | 1996-06-06 | 1997-12-16 | Casio Comput Co Ltd | 液晶表示素子およびその製造方法 |
| JPH10253985A (ja) * | 1997-03-10 | 1998-09-25 | Toshiba Corp | アクティブマトリクス型液晶表示素子及びその製造方法 |
| JPH10293326A (ja) * | 1997-04-17 | 1998-11-04 | Seiko Epson Corp | 液晶表示装置の製造方法 |
| JP2000098427A (ja) * | 1998-09-25 | 2000-04-07 | Nec Corp | 液晶表示装置及びその製造方法 |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055362A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
| US6734463B2 (en) * | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
| US7095046B2 (en) | 2001-05-23 | 2006-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR100488146B1 (ko) * | 2002-04-15 | 2005-05-06 | 엘지전자 주식회사 | 유기 전계발광소자 및 그 제조방법 |
| JP2004311931A (ja) * | 2002-11-20 | 2004-11-04 | Samsung Electronics Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JP2009218604A (ja) * | 2003-10-13 | 2009-09-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板の製造方法 |
| JP2005173613A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2005173612A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| US8294151B2 (en) | 2003-12-10 | 2012-10-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| US9911800B2 (en) | 2003-12-26 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7495257B2 (en) | 2003-12-26 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9583545B2 (en) | 2003-12-26 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9196638B2 (en) | 2003-12-26 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8624257B2 (en) | 2003-12-26 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7274044B2 (en) | 2004-01-26 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7315047B2 (en) | 2004-01-26 | 2008-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7977685B2 (en) | 2004-01-26 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US8669567B2 (en) | 2004-01-26 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| KR101107677B1 (ko) * | 2004-12-02 | 2012-01-25 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| JP2006330238A (ja) * | 2005-05-25 | 2006-12-07 | Sharp Corp | 液晶表示装置 |
| JP4552780B2 (ja) * | 2005-07-04 | 2010-09-29 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
| JP2007011171A (ja) * | 2005-07-04 | 2007-01-18 | Sanyo Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP2007035904A (ja) * | 2005-07-27 | 2007-02-08 | Casio Comput Co Ltd | アクティブ基板の製造方法 |
| JP5203391B2 (ja) * | 2007-12-19 | 2013-06-05 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US8450738B2 (en) | 2007-12-19 | 2013-05-28 | Sharp Kabushiki Kaisha | Active matrix substrate, production method of the same, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| JP2013123039A (ja) * | 2011-11-11 | 2013-06-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法、発光装置及びその作製方法 |
| JP2017156754A (ja) * | 2011-11-11 | 2017-09-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2018163376A (ja) * | 2011-11-11 | 2018-10-18 | 株式会社半導体エネルギー研究所 | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5379824B2 (ja) | 2013-12-25 |
| JP4796221B2 (ja) | 2011-10-19 |
| US6798442B1 (en) | 2004-09-28 |
| JP2011237807A (ja) | 2011-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5379824B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| USRE39798E1 (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| US7839460B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| RU2510712C2 (ru) | Монтажная плата, способ ее изготовления, дисплейная панель и дисплейное устройство | |
| JP4856318B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US7319239B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| US20070211188A1 (en) | Thin film transistor array panel | |
| JP2000111958A (ja) | ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板 | |
| JP2005122182A (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR100238206B1 (ko) | 박막트랜지스터 액정 표시장치및 그 제조방법 | |
| KR20010050708A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR20010100614A (ko) | 액정 표시 장치용 기판 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| US20060054889A1 (en) | Thin film transistor array panel | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100656904B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| JP2005099861A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR20050035682A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100859523B1 (ko) | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060619 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4796221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |