JP3463006B2 - 液晶表示装置の製造方法および液晶表示装置 - Google Patents

液晶表示装置の製造方法および液晶表示装置

Info

Publication number
JP3463006B2
JP3463006B2 JP22448399A JP22448399A JP3463006B2 JP 3463006 B2 JP3463006 B2 JP 3463006B2 JP 22448399 A JP22448399 A JP 22448399A JP 22448399 A JP22448399 A JP 22448399A JP 3463006 B2 JP3463006 B2 JP 3463006B2
Authority
JP
Japan
Prior art keywords
electrode
hole
drain
signal line
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22448399A
Other languages
English (en)
Other versions
JP2000199917A (ja
Inventor
圭一 赤松
吉祐 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP22448399A priority Critical patent/JP3463006B2/ja
Priority to TW088118322A priority patent/TW487826B/zh
Priority to US09/426,584 priority patent/US6414730B1/en
Priority to KR10-1999-0046522A priority patent/KR100371290B1/ko
Publication of JP2000199917A publication Critical patent/JP2000199917A/ja
Application granted granted Critical
Publication of JP3463006B2 publication Critical patent/JP3463006B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶を用いて画像
や文字を表示する液晶表示装置の製造方法および液晶表
示装置に関する。
【０００２】
【従来の技術】上述の液晶表示装置においては、液晶層
を間に挟んで対向配置される一対の基板の一方に、薄膜
トランジスタ（以下ＴＦＴと略称する）などのスイッチ
ング素子を設けて各絵素に独立した電界を印加するアク
ティブマトリクス型のものが知られている。
【０００３】図１２は、ＴＦＴを用いて形成した液晶表
示装置の一方の基板であるアクティブマトリクス基板１
の構成を示す模式図である。液晶表示装置にはマトリク
ス状にスイッチング素子であるＴＦＴ２および絵素容量
３が形成される。複数のゲート信号線４およびソース信
号線５は互いに直交するように配置され、ゲート信号線
４はＴＦＴ２のゲート電極に接続され、そこへ入力され
る信号によってＴＦＴ２が駆動される。ソース信号線５
はＴＦＴ２のソース電極に接続され、ビデオ信号が入力
される。ＴＦＴ２のドレイン電極６には絵素容量３の一
方の電極である絵素電極７が接続される。液晶表示装置
を構成したときにアクティブマトリクス基板１に対向す
る対向基板に設けられる対向電極が絵素容量のもう一方
の電極となる。
【０００４】図１３はアクティブマトリクス基板１の構
造を示す平面図であり、図１４（ａ）は図１３の切断面
線Ａ１−Ａ１から見た断面図であり、図１４（ｂ）は図
１３の切断面線Ｂ１−Ｂ１から見た断面図であり、図１
４（ｃ）は図１３の切断面線Ｃ１−Ｃ１から見た断面図
である。アクティブマトリクス基板１は、透明絶縁性基
板１０上にゲート電極１１、ゲート信号線４、半導体層
１３、ソース電極８およびドレイン電極６となるｎ+−
Ｓｉ層、ソース信号線５、ソースおよびドレイン引出し
電極１４，１５となる金属層、層間絶縁膜１６、絵素電
極７となる透明導電膜（ＩＴＯ：インジウム錫酸化物）
の順に形成される。絵素電極７は、層間絶縁膜１６を貫
くスルーホール２１、ドレイン引出し電極１５を介して
ＴＦＴのドレイン電極６と接続される。ゲート信号線４
およびソース信号線５の端部には、それぞれゲート端子
２２およびソース端子２３が形成される。
【０００５】ここではゲート信号線４、ソース信号線５
と絵素電極７との間には層間絶縁膜１６が介在されてい
るため各信号線４，５に対して絵素電極７を重畳させる
ことが可能となる。このような構造は、たとえば特開昭
５８−１７２６８５号公報に開示されており、このよう
な構造によって開口率の向上、信号線に起因する電界を
シールドすることによる液晶の配向不良の抑制といった
効果があることが知られている。
【０００６】以上に示したアクティブマトリクス基板１
の製造工程の一例を以下に記す。
【０００７】まず、透明絶縁性基板１０上にゲート信号
線４およびゲート電極１１を作成し、ソース信号線５を
重畳させるためのゲート絶縁膜１２、半導体層１３とな
るｉ−Ｓｉ層、ソース電極８およびドレイン電極６とな
るｎ+−Ｓｉ層を連続成膜する。続いて、ソース電極８
およびドレイン電極６となるｎ+−Ｓｉ層およびＴＦＴ
動作を発現させる半導体層１３をパターンニングする。
さらに信号を入力させるためにゲート電極１１に電気的
にコンタクトさせるためのコンタクトホール２０をマス
クエッチングによってゲート絶縁膜１２に形成する。こ
こまでの工程で図１４（ｂ）に示すゲート端子２２が形
成される。
【０００８】次に、ソース引出し電極１４およびソース
信号線５、ドレイン引出し電極１５となる金属層を作成
し、絵素電極７との絶縁を図るために層間絶縁膜１６を
張り、ソース信号線５に信号を入力させるためのコンタ
クトホール２４およびドレイン引出し電極１５に信号を
入力させるためのスルーホール２１をマスクエッチング
によって形成する。ここまでの工程で図１４（ｃ）に示
されるソース端子２３が形成される。
【０００９】最後に絵素電極７となる透明導電膜を形成
して図１４（ａ）に示す断面部が形成され、アクティブ
マトリクス基板１が作成される。
【００１０】近年、液晶表示装置の大形、高精細化に伴
い低抵抗金属材料による配線が求められている。アルミ
ニウム膜またはアルミニウムを主体としたアルミニウム
合金膜は比較的安価で成膜性に優れることから低抵抗金
属配線材料として注目されている。また、価格の減少に
対して低コストで高品位な液晶表示装置の作成が必須で
あり、工程の短縮が急務である。
【００１１】
【発明が解決しようとする課題】上述した液晶表示装置
のアクティブマトリクス基板１の製造方法では、ゲート
端子２２を形成するためにゲート絶縁膜１２をマスクエ
ッチングしてコンタクトホール２０を形成する工程と、
ソース端子２３のコンタクトホール２４および絵素電極
７を接続するためのスルーホール２１を形成するために
層間絶縁膜１６をマスクエッチングする工程との２回マ
スクエッチングを行う必要がある。これに対して、たと
えばゲート絶縁膜１２にコンタクトホール２０を形成す
る工程と、層間絶縁膜１６にコンタクトホール２３およ
びスルーホール２１を形成する工程とを同時に行うこと
によってマスクエッチングの回数を１回に短縮すること
ができ、安価に液晶表示装置を作成することができる。
このような製造方法は、たとえば特開平９−７３１００
号公報で提案されている。この公報には、金属膜をエッ
チングストッパ層として機能させることにより絶縁膜の
エッチング時の選択性を得、工程短縮を可能としてい
る。またそれらの機能を有する金属としてアルミニウ
ム、チタン、またはクロム、もしくはそれらの合金を挙
げている。
【００１２】そこで、低抵抗金属としても機能するアル
ミニウムまたはアルミニウムを主体としたアルミニウム
合金膜を、たとえばドレイン引出し電極１５上に形成
し、特開平９−７３１００号公報で提案されるようにゲ
ート絶縁膜１２にコンタクトホール２０を形成する工程
および層間絶縁膜１６にコンタクトホール２４およびス
ルーホール２１を形成する工程を同時に行う方法が考え
られる。
【００１３】しかしながら、エッチングスットパ層およ
び低抵抗金属材料として機能するアルミニウム膜または
アルミニウムを主体としたアルミニウム合金膜は絵素電
極７である透明導電膜（ＩＴＯ）とのコンタクトができ
ないため、スルーホール２１形成後、スルーホール２１
内に臨むドレイン引出し電極１５上の低抵抗金属膜をウ
ェットエッチングによって除去する必要がある。しかし
ウェットエッチングは等方性エッチングであるため、図
１５に示すように層間絶縁膜１６の下側に潜り込むよう
にサイドエッチング（オーバエッチング）されて、段差
２５が形成される。図１３に示されるように、スルーホ
ール２１の底部はドレイン引出し電極１５の端部よりも
小さく形成され、底部全面にドレイン引出し電極が露出
するように形成されるので、ウェットエッチングによる
サイドエッチング２６はスルーホール２１の底部の全周
にわたって形成されることになる。このようにサイドエ
ッチング２６によるエッチングシフトによって段差２５
が形成された上から絵素電極７となる透明導電膜を形成
すると、図１６に示されるように段差２５において断線
が生じる恐れがある。上述したように段差２５はスルー
ホール２１の底部の全周にわたって形成されるので、全
周にわたって断線が生じるおそれがあり、この場合透明
導電膜とドレイン引出し電極１５とが接続不良となって
しまう。
【００１４】次に、補助容量を備える第２の従来のアク
ティブマトリクス基板３０について説明する。図１７
は、アクティブマトリクス基板３０の構造を示す平面図
であり、図１８（ａ）は図１７の切断面線Ａ２−Ａ２か
ら見た断面図であり、図１８（ｂ）は図１７の切断面線
Ｂ２−Ｂ２から見た断面図であり、図１８（ｃ）は図１
７の切断面線Ｃ２−Ｃ２から見た断面図であり、図１８
（ｄ）は図１７の切断面線Ｄ２−Ｄ２から見た断面図で
ある。なお図１３，１４に示されるアクティブマトリク
ス基板１に対応する構成には同一の参照符号を付す。
【００１５】アクティブマトリクス基板３０は、透明絶
縁性基板１０上にゲート信号線４およびゲート信号線４
に接続されたゲート電極１１が形成されるとともに、図
１７に示されるようにゲート信号線４に平行に補助容量
信号線２５が形成され、これらの上を覆ってゲート絶縁
膜３２が形成される。その上にはゲート電極１１と重畳
するように半導体層１３が形成され、半導体層１３の一
部を覆ってソース電極８およびドレイン電極６となるｎ
+−Ｓｉ層が形成される。ソース電極８に接続されるソ
ース引出し電極１４は、ソース信号線５とともに金属膜
をパターニングして形成される。ドレイン電極６の上に
は一端部がドレイン電極６に接続され、他端部が補助容
量を構成する補助容量部２７となるドレイン引出し電極
１５が前記金属膜から形成される。ドレイン引出し電極
１５の補助容量部２７は補助容量信号線１８の上部に設
けられており、補助容量部２７、ゲート絶縁膜１２およ
び補助容量信号線２５の重畳部が補助容量となる。
【００１６】さらに、ＴＦＴ２、ゲート信号線４および
ソース信号線５を覆って２層構造の層間絶縁膜１６ａ，
１６ｂが形成される。層間絶縁膜１６ａ，１６ｂの第１
層１６ａは無機系絶縁膜である窒化シリコンから成り、
その上の層間絶縁膜の第２層１６ｂは有機系絶縁膜であ
る。この２層構造の層間絶縁膜１６ａ，１６ｂの上には
絵素電極７となる透明導電膜が形成される。この絵素電
極７は層間絶縁膜１６ａ，１６ｂを貫くスルーホール２
８を介してドレイン引出し電極１５の補助容量部２７に
接続される。このような構造は、たとえば特開平９−３
２５３３０号公報に開示されており、２層構造の層間絶
縁膜１６ａ，１６ｂによって絵素電極７を大きく形成で
きることから開口率の向上、信号線に起因する電界をシ
ールドすることによる液晶の配向不良の抑制といった効
果があることが知られている。
【００１７】このような補助容量を備える第２の従来技
術であるアクティブマトリクス基板３０においても、上
述した第１の従来技術のアクティブマトリクス基板１と
同様に、ドレイン引出し電極１５上にアルミニウム膜ま
たはアルミニウムを主体としたアルミニウム合金膜を形
成して低抵抗金属材料による配線を実現することができ
るが、第１の従来技術と同様に、スルーホール２８形成
後、スルーホール２８底部に露出する低抵抗金属膜をウ
ェットエッチングによって除去した後、絵素電極７とな
る透明導電膜を形成することになるが、この場合も、ウ
ェットエッチングによるサイドエッチングによって段差
が形成され、スルーホール２８の底部において透明導電
膜が全周にわたって断線し、透明導電膜とドレイン引出
し電極とにコンタクト不良が生じるおそれがある。
【００１８】またさらに他の従来技術として、たとえば
特開平９−５７８８号公報にはコンタクトホールを介し
て上層と下層との導電性電極を導通させるために、コン
タクトホールの側壁面と底面との成す角度を７５度以下
にする構成が開示されているが、このような従来技術に
おいても上述したサイドエッチングによる断線を防ぐこ
とはできない。
【００１９】本発明の目的は、低抵抗金属材料による配
線を用いるとともに、絵素電極とドレイン引出し電極と
を確実に接続することができる液晶表示装置の製造方法
および液晶表示装置を提供することである。
【００２０】
【課題を解決するための手段】請求項１記載の本発明
は、基板上に複数のスイッチング素子がマトリックス状
に配置され、各スイッチング素子を制御する複数のゲー
ト信号線、および各スイッチング素子にデータ信号を供
給する複数のソース信号線が直交するように配置され、
スイッチング素子、ゲート信号線およびソース信号線を
覆うように層間絶縁膜を形成し、層間絶縁膜上に各スイ
ッチング素子のドレイン電極に接続される絵素電極が複
数形成されるアクティブマトリクス基板と、アクティブ
マトリクス基板に対向する対向基板との間に液晶が封止
される液晶表示装置の製造方法において、前記アクティ
ブマトリクス基板は、ドレイン電極に一端部が接続され
るドレイン引出し電極上に低抵抗金属膜を形成する低抵
抗金属膜形成工程と、スイッチング素子、ゲート信号
線、ソース信号線、および前記ドレイン引出電極を覆う
ように層間絶縁膜を形成する層間絶縁膜形成工程と、ド
レイン引出し電極が露出する領域とドレイン引出し電極
が露出しない領域とが、スルーホール底部に形成される
ように層間絶縁膜にスルーホールを形成するスルーホー
ル形成工程と、スルーホール内で露出するドレイン引出
し電極上の低抵抗金属膜をウェットエッチングによって
除去するウェットエッチング工程と、低抵抗金属膜が除
去されたドレイン引出し電極から層間絶縁膜上にわたっ
て絵素電極を形成する絵素電極形成工程とを含み、前記
ドレイン引出し電極の端部に切欠きを形成し、スルーホ
ールの底部が前記ドレイン引出し電極の端部の切欠きを
またぐようにスルーホールを形成することを特徴とする
液晶表示装置の製造方法である。
【００２１】本発明に従えば、ドレイン引出し電極上に
低抵抗金属膜が形成されて抵抗配線となるので大画面化
もしくは低電圧駆動可能な液晶表示装置を実現すること
ができる。スルーホールは引出し電極が存在する領域と
存在しない領域とにわたって形成される。したがって、
引出し電極の低抵抗金属膜をウェットエッチングによっ
て除去した場合、スルーホール底部の引出し電極はウェ
ットエッチング特有のサイドエッチングによって段差が
生じることになるが、スルーホール底部には引出し電極
が存在しない領域もあるので、スルーホール底部で全周
にわたって段差が形成されるといったことが防がれる。
したがって、層間絶縁膜上からスルーホール内のドレイ
ン引出し電極にわたって絵素電極を形成した場合、サイ
ドエッチングによる段差部で断線が生じたとしても、引
出し電極が形成されない領域では断線が生じず、絵素電
極と引出し電極とを確実に接続させることができる。こ
れによって、接続不良を低減し、歩留まりを向上し、製
造コストを低減することができる。またスルーホールの
底部がドレイン引出し電極の切欠きをまたぐように形成
されるので、スルーホールの底部はドレイン引出し電極
が存在する領域と存在しない領域とにわたって形成され
ることになり、これによって、絵素電極の断線を確実に
防ぐことができる。このように、ドレイン引出し電極に
切欠きを形成することによって、スルーホールの形状を
変えることなく断線を防ぐことができる。
【００２２】請求項２記載の本発明は、ゲート信号線の
端部にはスイッチング素子のゲート電極に電気的にコン
タクトさせるためのゲート端子が設けられ、前記スルー
ホール形成工程時に、ゲート信号線の端部の少なくとも
周縁の一部が露出するように層間絶縁膜にコンタクトホ
ールを形成し、前記絵素電極形成時に、コンタクトホー
ルの周縁部の層間絶縁膜上からコンタクトホールの内周
部にわたって導電膜を形成することを特徴とする。
【００２３】本発明に従えば、ゲート端子にはコンタク
トホールの周縁部の層間絶縁膜上からコンタクトホール
の内周部にわたって導電膜が形成されるので、配線に冗
長性を持たせることができる。このコンタクトホールの
形成はスルーホールの形成と同時に行われるので、製造
工程を削減することができ、低コスト化を図ることがで
きる。また、ゲート信号線の端部の少なくとも周縁の一
部が露出するようにコンタクトホールが形成されるの
で、導電膜が断線するといったことが確実に防がれ、歩
留まりを向上し、製造コストを低減することができる。
【００２４】請求項３記載の本発明は、ソース信号線の
端部にはスイッチング素子のソース電極に信号を入力さ
せるためのソース端子が設けられ、前記低抵抗金属膜形
成工程時に、ソース信号線上に低抵抗金属膜を形成し、
前記スルーホール形成工程時に、ソース信号線の端部の
少なくとも周縁の一部が露出するように層間絶縁膜にコ
ンタクトホールを形成し、前記ウェットエッチング工程
時に、コンタクトホール内で露出するソース信号線上の
低抵抗金属膜をウェットエッチングによって除去し、前
記絵素電極形成時に、コンタクトホールの周縁部の層間
絶縁膜上からコンタクトホールの内周部にわたって導電
膜を形成することを特徴とする。
【００２５】本発明に従えば、ソース端子は、コンタク
トホールの内周部にわたって導電膜が形成されるので配
線に冗長性を持たせることができる。またソース電極上
に低抵抗金属膜が形成されるので、大画面化あるいは低
電圧駆動可能な液晶表示装置を実現することができる。
コンタクトホールは、ソース信号線の端部の少なくとも
周縁の一部が露出するように形成されるので、導電膜が
断線するといったことが確実に防がれ、これによって歩
留まりを向上し、製造コストを低減化するこができる。
【００２６】
【００２７】
【００２８】請求項４記載の本発明は、基板上に複数の
スイッチング素子がマトリクス状に配置され、各スイッ
チング素子を制御する複数のデータ信号線、および各ス
イッチング素子にデータ信号を供給する複数のソース信
号線が直交するように配置され、スイッチング素子、ゲ
ート信号線およびソース信号線を覆うように層間絶縁膜
を形成し、層間絶縁膜上に各スイッチング素子のドレイ
ン電極に接続される絵素電極が複数形成されるアクティ
ブマトリクス基板と、アクティブマトリクス基板に対向
する対向基板との間に液晶が封止される液晶表示装置に
おいて、前記アクティブマトリクス基板は、一端部がド
レイン電極に接続されるドレイン引出し電極上に低抵抗
金属膜が形成され、層間絶縁膜には、ドレイン引出し電
極が露出する領域とドレイン引出し電極が露出しない領
域とが、スルーホール底部に形成されるようにスルーホ
ールが形成され、低抵抗金属膜がウェットエッチングに
よって除去されたドレイン引出し電極から層間絶縁膜上
にわたって絵素電極が形成され、前記ドレイン引出し電
極の端部には、切欠きが形成され、スルーホールは、ス
ルーホールの底部が前記ドレイン引出し電極の端部の切
欠きをまたぐように形成されることを特徴とする液晶表
示装置である。
【００２９】本発明に従えば、引出し電極の他端部側の
少なくとも周縁の一部が露出するようにスルーホールが
形成されるので、ウェットエッチングによって金属膜を
除去したときにサイドエッチングによって段差が生じた
としてもスルーホール内でドレイン引出し電極の周縁が
露出する部分ではサイドエッチングが生じず、絵素電極
と引出し電極とを確実に接続することができる。これに
よって、歩留まりを向上し、製造コストを低減すること
ができる。またスルーホールの底部がドレイン引出し電
極の切欠きをまたぐように形成されるので、スルーホー
ルの底部はドレイン引出し電極が存在する領域と存在し
ない領域とにわたって形成されることになり、これによ
って、絵素電極の断線を確実に防ぐことができる。この
ように、ドレイン引出し電極に切欠きを形成することに
よって、スルーホールの形状を変えることなく断線を防
ぐことができる。
【００３０】
【発明の実施の形態】図１は、本発明の第１の実施の形
態である液晶表示装置のアクティブマトリクス基板５０
の構造を示す平面図であり、図２（ａ）は図１の切断面
線Ａ１−Ａ１から見た断面図であり、図２（ｂ）は図１
の切断面線Ｂ１−Ｂ１から見た断面図であり、図２
（ｃ）は図１の切断面線Ｃ１−Ｃ１から見た断面図であ
る。アクティブマトリクス基板５０は、透明絶縁性基板
５１上にマトリクス状にスイッチング素子であるＴＦＴ
６２が配置されるとともに各ＴＦＴ６２を制御する複数
のゲート信号線６０および各ＴＦＴ６２にデータ信号を
供給する複数のソース信号線６１がそれぞれ直交するよ
うに配置される。
【００３１】図２（ａ）に示されるように、透明絶縁性
基板５１上でゲート信号線６０に接続されるゲート電極
５２が設けられ、その上を覆ってゲート絶縁膜５３が形
成され、その上にゲート電極５２と重畳するように半導
体層５４、ソース電極５５およびドレイン電極５６とな
るｎ+−Ｓｉ層が形成されてＴＦＴ６２は構成される。
【００３２】続いて、ソース信号線６１、ソースおよび
ドレイン引出し電極５８，５９となる金属層５７が形成
され、さらにＴＦＴ６２、ゲート信号線６０およびソー
ス信号線６１を覆って層間絶縁膜６８が形成され、層間
絶縁膜６８の上には絵素電極６９となる透明導電膜７０
が形成される。この絵素電極６９は、層間絶縁膜６８を
貫くスルーホール８７を介してドレイン引出し電極５９
に接続されている。また、図１に示されるように各ソー
ス信号線６１の端部にはＴＦＴ６２のソース電極５５に
信号を送るためのソース端子７３が設けられ、各ゲート
信号線６０の端部には各ＴＦＴ６２のゲート電極５２に
信号を送るためのゲート端子７２が設けられている。ゲ
ート端子７２およびソース端子７３には、それぞれ透明
導電膜（ＩＴＯ）７０から成る導電膜７５，７６が設け
られる。
【００３３】図３〜図７は、アクティブマトリクスの製
造工程を示す断面図であり、図１の切断面線Ａ１−Ａ１
から見たＴＦＴ６２、図１の切断面線Ｂ１−Ｂ１から見
たゲート端子７２、および図１の切断面線Ｃ１−Ｃ１か
ら見たソース端子７３のそれぞれの製造工程を断面で図
示する。
【００３４】アクティブマトリクス基板５０は、図３に
示すようにガラス基板などの透明絶縁性基板５１上にス
パッタ法を用いてチタニウム膜５２ａ、アルミニウム膜
５２ｂ、窒素を含有したチタニウム膜５２ｃをそれぞれ
順に３０ｎｍ、１００ｎｍ、５０ｎｍ積層し、フォトリ
ソグラフィ、ドライエッチング技術を用いてゲート電極
５２およびゲート信号線６０を形成する。その上にゲー
ト絶縁膜５３となるシリコン窒化膜を４００ｎｍ、半導
体層５４となるアモルファスシリコン膜を１３０ｎｍ、
ソース電極５５、ドレイン電極５６となるｎ+アモルフ
ァスシリコン膜を４０ｎｍそれぞれプラズマＣＶＤ法に
より連続成膜し、フォトリソグラフィ、ドライエッチン
グ技術を用いて半導体層５４およびソース電極５５、ド
レイン電極５６のパターンを形成する。次にスパッタ法
を用いてチタニウム膜８０、アルミニウ膜８１を順にそ
れぞれ３０ｎｍ、１００ｎｍ積層して金属膜５７を形成
し、フォトリソグラフィ、ドライエッチング技術を用い
てソース信号線６１、ソース、ドレイン引出し電極５
８，５９を形成する。以上の工程で、図３に示される状
態となる。ゲート信号線６０、ゲート電極５２、ソース
信号線６１、ソースおよびドレイン引出し電極５８，５
９がアルミニウム膜から成る低抵抗金属材料を含む多層
構造となってアクティブマトリクス基板５０は低抵抗配
線が実現される。
【００３５】続いて、ゲート端子７２、ソース端子７３
および絵素電極６９とドレイン引出し電極５９とのコン
タクト部を形成する工程を以下のようにして行う。
【００３６】まず、図４に示すようにゲート信号線６
０、ソース信号線６１およびＴＦＴ６２が設けられた基
板５１上に、層間絶縁膜６８となるシリコン窒化膜をプ
ラズマＣＶＤ法により３００ｎｍ成膜し、次にゲート端
子７２のコンタクトホール８５、ソース端子７３のコン
タクトホール８６およびドレイン引出し電極５９に接続
するためのスルーホール８７を形成するマスクパターン
８８を図４に示すようにフォトリソグラフィ技術を用い
て形成する。
【００３７】次に図５に示されるように、ドライエッチ
ング技術を用いて一端部５９ａがドレイン電極５６に接
続されるドレイン引出し電極５９ｂ他端部上の層間絶縁
膜６８にスルーホール８７を形成し、ゲート信号線６０
端部上の絶縁膜５３および層間絶縁膜６８にコンタクト
ホール８５を形成し、ソース信号線６１端部上の層間絶
縁膜６８にコンタクトホール８６を形成する。このとき
用いたドライエッチングの条件は、ＲＩＥ（反応性イオ
ンエッチング）モードで電力が２．４ｋＷ、圧力が３０
０ｍＴｏｒｒ、エッチングガスＣＦ4イオン（３３０ｓ
ｃｃｍ）、Ｏ2（１７０ｓｃｃｍ）をＧＡＰ距離１３０
ｍｍ、温度６０℃として行った。このように本発明では
スルーホール８７およびコンタクトホール８５，８６を
同一の工程で行うことができ、製造工程数を削減するこ
とができる。また、本実施形態に示したエッチングガス
以外にＳＦ6、Ａｒおよびその他のエッチャントガスを
用いた場合も、スルーホール８７およびコンタクトホー
ル８５，８６を形成できる。
【００３８】スルーホール８７を形成する場合は、図に
示されるようにドレイン引出し電極５９の他端部５９ｂ
の少なくとも周縁９０が露出するように、すなわちドレ
イン引出し電極５９の端部５９ｂが形成される領域と形
成されない領域とにわたってスルーホール８７を形成す
る。同様にコンタクトホール８５においてもゲート信号
線６０の端部の少なくとも周縁９１が露出するようにコ
ンタクトホール８５を形成し、コンタクトホール８６
は、ソース信号線６１の端部６１ｂの少なくとも周縁９
２の一部が露出するように形成する。
【００３９】さらに図６に示すように、絵素電極６９と
なる透明導電膜（ＩＴＯ）７０とのコンタクトを取るた
めにスルーホール８７内で露出したドレイン引出し電極
５９の他端部５９ｂ上の表面のアルミニウム膜８１をウ
ェットエッチング技術を用いてエッチングする。なお本
実施形態においては、配線の冗長性を持たせるため、ゲ
ート端子７２およびソース端子７３にも透明導電膜７
５，７６を形成する必要があり、そのために各コンタク
トホール８５，８６内のゲート信号線６０の端部および
ソース信号線６１の端部の表面のアルミニウム膜８１も
ウェットエッチング技術を用いてエッチングする。
【００４０】従来の技術で説明したように、スルーホー
ルの底部で露出するドレイン引出し電極が、ドレイン引
出し電極の表面の内側のみである場合には、アルミニウ
ム膜をウェットエッチングする際にスルーホール底部で
全周にわたってサイドエッチングによる段差が生じ、透
明導電膜をスパッタリング成膜したときにこの段差で透
明導電膜が全周にわたって断線する恐れがあったが、本
実施形態では前述したようにスルーホール８７はドレイ
ン引出し電極５９が形成される領域と、ドレイン引出し
電極５９が形成されない領域とにわたって形成され、ス
ルーホール８７底部にはドレイン引出し電極５９が露出
する領域と露出しない領域が形成される。したがって、
ウェットエッチングによってアルミニウム膜８１を除去
したとき、図８に示されるようにスルーホール８７の底
部ではドレイン引出し電極５９が露出する領域ではサイ
ドエッチングによるエッチングシフトによって段差９２
が形成されるけれども、ドレイン引出し電極５９が露出
しない領域では段差が形成されない。したがって、絵素
電極６９となる透明導電膜７０を層間絶縁膜６８上から
スルーホール８７内周面全面を覆うように形成したと
き、図９に示されるように段差９２において透明導電膜
７０が破断したとしてもスルーホール８７底部において
少なくとも一部分は段差９２が形成されない部分（図９
においてスルーホール８７の右底部）が存在するので、
ここでは断線が生じず、確実に絵素電極６９となる透明
導電膜７０とドレイン引出し電極５９とが接続される。
【００４１】ウェットエッチングによるアルミニウム膜
８１の除去は、ドレイン引出し電極５９だけでなくゲー
ト端子７２およびソース端子７３においても同時に行わ
れ、さらに透明導電膜７０はゲート端子７２およびソー
ス端子７３の各コンタクトホール８５，８６の内周面も
覆うように形成される。これらのゲート端子７２および
ソース端子７３においても前述したように、各信号線６
０，６１の周縁の一部が露出するようにコンタクトホー
ル８５，８６が形成されるので、サイドエッチングによ
る断線を防いで透明導電膜７０とゲート信号線６０およ
びソース信号線６１とを確実に接続することができる。
【００４２】このとき用いたウェットエッチング条件
は、エッチャント（硫酸、硝酸、酢酸、水の混合物）処
理条件４０℃，５０ｓ処理、水洗条件７０リットル／ｍ
ｉｎ，４５ｓ洗浄であった。この条件でのアルミニウム
膜８１のシフト量は片側約０．４μｍであった。
【００４３】最後に、図６で付けたマスクパターンを剥
離液で剥離し、図７に示すように絵素電極６９、ゲート
端子７２の導電膜７５およびソース端子７３の導電膜７
６となる透明導電膜７０をスパッタ法により１００ｎｍ
成膜し、パターニングすることによって絵素電極６９お
よび各導電膜７５，７６を形成し、アクティブマトリク
ス基板５０を作成する。
【００４４】なお、本実施形態では、開口率を大きくし
ない技術を用いて、アクティブマトリクス基板５０を作
成したが、高開口率を有するアクティブマトリクス基板
を作成する場合は、一括エッチングのマスクパターンと
して厚い光感光性樹脂を用いる。この厚い光感光性樹脂
を用いた場合でも、同様のスルーホールの形成が可能で
あった。この場合は、マスクパターンを剥離する必要は
なく、続けて絵素電極となる透明導電膜７０を成膜し、
絵素電極６９、端子７５，７６を形成し、アクティブマ
トリクス基板を作成する。この実施形態を第２の実施形
態に示す。
【００４５】以上の方法で作成したアクティブマトリク
ス基板５０を用いて、アクティブマトリクス基板５０と
対向基板であるカラーフィルタ基板の双方に配向膜を形
成し、両基板を張り合わせて、両基板の間の空隙に液晶
を注入して封止し、液晶表示装置を作成する。本実施形
態では、低抵抗配線材料としてアルミニウム膜を用いた
が、これに限らずアルミニウムを主体とする合金であっ
てもよい。
【００４６】図１０は、本発明の実施の第２の形態であ
る補助容量を備える液晶表示装置のアクティブマトリク
ス基板１００の構造を示す平面図であり、図１１（ａ）
は図１０の切断面線Ａ２−Ａ２から見た断面図であり、
図１１（ｂ）は図１０の切断面線Ｂ２−Ｂ２から見た断
面図であり、図１１（ｃ）は図１０の切断面線Ｃ２−Ｃ
２から見た断面図であり、図１１（ｄ）は図１０の切断
面線Ｄ２−Ｄ２から見た断面図である。なお、本実施形
態は第２の従来技術であるアクティブマトリクス基板３
０（図１７，１８参照）に対応するものであり、また図
１〜図９に示される本発明の第１の実施形態のアクティ
ブマトリクス基板５０に対応する構成には同一の参照符
号を付し、詳細な製造方法に関してはアクティブマトリ
クス基板５０と同様のものとする。
【００４７】アクティブマトリクス基板１００は、ガラ
ス基板などの透明絶縁性基板５１上に図１０に示される
ようにゲート信号線６０に平行に補助容量信号線１０４
が配置される。また、絵素電極６９とドレイン引出し電
極５９を接触させるためのコンタクトホール１０７の下
にゲート膜で形成された遮光体１０８を配置する。ゲー
ト信号線６０および補助容量信号線１０４および遮光体
１０８は、基板５１上にスパッタ法を用いてチタニウム
膜５２ａ、アルミニウム膜５２ｂ、チッソを含有したチ
タニウム膜５２ｃをそれぞれ順に３０ｎｍ、１００ｎ
ｍ、５０ｎｍ積層し、フォトリソグラフィ、ドライエッ
チング技術を用いてゲート電極５２、ゲート信号線６０
および補助容量信号線１０４、遮光体１０８を形成す
る。その上にゲート絶縁膜５３となるシリコン窒化膜を
４００ｎｍ、半導体層５４となるアモルファスシリコン
膜を１３０ｎｍ、ソース電極５５、ドレイン電極５６と
なるｎ+アモルファスシリコン膜を４０ｎｍそれぞれプ
ラズマＣＶＤ法により連続成膜し、フォトリソグラフ
ィ、ドライエッチング技術を用いて半導体層５４、ソー
ス電極５５およびドレイン電極５６のパターンを形成す
る。次にスパッタ法を用いてチタニウム膜８０、アルミ
ニウム膜８１を順にそれぞれ３０ｎｍ、１００ｎｍ積層
し、フォトリソグラフィ、ドライエッチング技術を用い
てソース信号線６１、ソースおよびドレイン引出し電極
５８，５９を形成する。ドレイン引出し電極５９は、一
端部５９ａがドレイン電極５６に接続され、他端部５９
ｂは、遮光体１０８上に配置されるスルーホール１０７
を介して、絵素電極６９と接続され、ドレイン引出し電
極から分岐した分岐部５９ｃは、補助容量信号線１０４
上に配置され、補助容量部１１１が形成される。
【００４８】続いて層間絶縁膜６８ａを成膜し、層間絶
縁膜６８ｂをフォトリソ工程でパターニングして、これ
をマスクパターンとして、第１の実施形態と同様の方法
でドレイン引出し電極５９を露出させるためのスルーホ
ール１０７、およびゲート信号線の６０端部、ソース信
号線６１の端部をそれぞれ露出させるためのコンタクト
ホール８５，８６を同一工程で形成する。
【００４９】次に絵素電極６９となる透明導電膜７０と
のコンタクトを取るために露出したドレイン引出し電極
５９の他端部５９ｂ、およびゲート信号線６０、ソース
信号線６１の各端部の表面のアルミニウム膜８１をウェ
ットエッチング技術を用いてエッチングする。
【００５０】第１の実施形態ではスルーホール８７の形
状を従来の形状とは変えて、ドレイン引出し電極５９の
他端部５９ｂがスルーホール８７底部にわずかに露出す
るように形成して、絵素電極６９とドレイン引出し電極
５９との電気的接触を良好としたのに対し、本実施形態
では、以下に述べるように第１の実施形態とは異なる手
法を用いて電気的接触を良好とする。本実施形態ではド
レイン引出し電極５９の他端部５９ｂの形状は図１０に
示されるように、短辺の中央部の周縁から中央部に向け
て切欠かれる切欠き１１２が形成される形状となる。こ
の状態で、スルーホール１０７を形成すると、スルーホ
ール１０７は切欠きをまたぐように形成されるため、ス
ルーホール１０７の底部全面にドレイン引出し電極５９
ｂが露出せず、切欠き１１２によってドレイン引出し電
極５９ｂが露出しない領域が存在する。すなわち、図１
１（ｄ）に示された断面図のようにドレイン引出し電極
５９ｂの周縁の一部が露出する形となる。したがって、
スルーホール１０７の底部で露出するドレイン引出し電
極５９ｂの表面のアルミニウム膜８１をウェットエッチ
ングで除去したとき、切欠き１１２においてはサイドエ
ッチングによる段差が形成されないので、透明導電膜７
０をスルーホール１０７内周面全面を覆うように形成し
たとき、透明導電膜７０とウェットエッチング技術で除
去したアルミニウム膜８１の下にあるチタニウム膜８０
とを断線を起こさず接続することができた。
【００５１】本実施形態では各ドレイン引出し電極５９
ｂにおいて切欠き１１２を１絵素につき１つずつ形成す
るように構成したが、このような構成に限らず、切欠き
１１２を各ドレイン引出し電極５９ｂに対して２個また
は３個としてもよく、この場合、スルーホール１０７内
でドレイン引出し電極５９ｂが露出しない領域が２カ所
または３カ所となり、電気的接続がさらに良好となる。
【００５２】ここで、本実施形態においては開口率を上
げるために２層構造の層間絶縁膜６８ａ，６８ｂを形成
し、層間絶縁膜６８ｂを形成し、層間絶縁膜６８ｂをマ
スクパターンとして用いたが、それらの膜質と膜厚につ
いて述べると、。第１層の層間絶縁膜６８ａは無機系絶
縁膜６８ａである窒化シリコンであり、第２層の層間絶
縁膜６８ｂは有機系絶縁膜であり、感光性樹脂で３μｍ
形成する。さらに、絵素電極６９、およびゲート端子７
２、ソース端子７３の導電膜７５，７６となる透明導電
膜７０をスパッタ法により１００ｎｍ成膜し、パターニ
ングすることによりアクティブマトリクス基板１００を
作成する。
【００５３】以上の方法で作成したアクティブマトリク
ス基板１００を用いて、アクティブマトリクス基板１０
０とカラーフィルター基板の双方に配向膜を形成し、両
基板を張り合わせて、両基板の間の空隙に液晶を注入し
て液晶表示装置を作成する。
【００５４】以上の製造プロセスを用いて液晶表示装置
を作成した結果、短い工程で、低抵抗配線材料であるア
ルミニウム膜を用いた液晶表示装置を作成することがで
きた。
【００５５】
【発明の効果】請求項１記載の本発明によれば、絵素電
極とドレイン引出し電極とを確実に接続することがで
き、これによって製造上の歩留まりが向上し、製造コス
トを低減することができる。またドレイン電極の他端部
に切欠きを形成することによって、従来と同様の形状の
スルーホールで絵素電極とドレイン引出し電極を確実に
接続することができる。
【００５６】請求項２記載の本発明によれば、低抵抗金
属膜を用いることによって大画面化あるいは低電圧駆動
可能な液晶表示装置を実現することができる。また、ゲ
ート端子に導電膜を形成することによって配線に冗長性
を持たせることができる。ゲート端子のコンタクトホー
ルをスルーホール形成時に同時に形成することによって
工程の短縮化が図られる。
【００５７】請求項３記載の本発明によれば、ソース端
子に導電膜を設けることによって配線に冗長性を持たせ
ることができる。
【００５８】
【００５９】請求項４記載の本発明によれば、絵素電極
とドレイン引出し電極とを確実に接続することができ、
これによって製造上品の歩留まりを向上して製造コスト
を低減することができる。またドレイン電極の他端部に
切欠きを形成することによって、従来と同様の形状のス
ルーホールで絵素電極とドレイン引出し電極を確実に接
続することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である液晶表示装置
のアクティブマトリクス基板５０の構造を示す平面図で
ある。
【図２】図１のアクティブマトリクス基板５０の断面図
である。
【図３】アクティブマトリクス基板５０の製造工程を示
す断面図である。
【図４】アクティブマトリクス基板５０の製造工程を示
す断面図である。
【図５】アクティブマトリクス基板５０の製造工程を示
す断面図である。
【図６】アクティブマトリクス基板５０の製造工程を示
す断面図である。
【図７】アクティブマトリクス基板５０の製造工程を示
す断面図である。
【図８】ウェットエッチングによるサイドエッチングを
示す断面図である。
【図９】サイドエッチングによって生ずる段差によって
起こる断線を示す断面図である。
【図１０】本発明の第２の実施の形態である液晶表示装
置のアクティブマトリクス基板１００の構造を示す平面
図である。
【図１１】アクティブマトリクス基板１００の断面図で
ある。
【図１２】従来の液晶表示装置のアクティブマトリクス
基板１の構成を示す模式図である。
【図１３】アクティブマトリクス基板１の構成を示す平
面図である。
【図１４】アクティブマトリクス基板１の断面図であ
る。
【図１５】ウェットエッチングによって生じるサイドエ
ッチングを示す断面図である。
【図１６】サイドエッチングによって生じた段差部での
透明導電膜の断線を示す断面図である。
【図１７】第２の従来技術である補助容量部を備える液
晶表示装置のアクティブマトリクス基板３０の構成を示
す平面図である。
【図１８】アクティブマトリクス基板３０の断面図であ
る。
【符号の説明】
５０，１００ アクティブマトリクス基板 ５１ 透明絶縁性基板 ５２ ゲート電極 ５３ ゲート絶縁膜 ５４ 半導体層 ５５ ソース電極 ５６ ドレイン電極 ５７ 金属膜 ５８ ソース引出し電極 ５９ ドレイン引出し電極 ６０ ゲート信号線 ６１ ソース信号線 ６２ ＴＦＴ ６８ 層間絶縁膜 ６９ 絵素電極 ７０ 透明導電膜 ７２ ゲート端子 ７３ ソース端子 ８５，８６ コンタクトホール ８７，１０７ スルーホール １０８＝χ 遮光体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/1343

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に複数のスイッチング素子がマト
    リックス状に配置され、各スイッチング素子を制御する
    複数のゲート信号線、および各スイッチング素子にデー
    タ信号を供給する複数のソース信号線が直交するように
    配置され、スイッチング素子、ゲート信号線およびソー
    ス信号線を覆うように層間絶縁膜を形成し、層間絶縁膜
    上に各スイッチング素子のドレイン電極に接続される絵
    素電極が複数形成されるアクティブマトリクス基板と、
    アクティブマトリクス基板に対向する対向基板との間に
    液晶が封止される液晶表示装置の製造方法において、 前記アクティブマトリクス基板は、 ドレイン電極に一端部が接続されるドレイン引出し電極
    上に低抵抗金属膜を形成する低抵抗金属膜形成工程と、 スイッチング素子、ゲート信号線、ソース信号線、およ
    び前記ドレイン引出電極を覆うように層間絶縁膜を形成
    する層間絶縁膜形成工程と、 ドレイン引出し電極が露出する領域とドレイン引出し電
    極が露出しない領域とが、スルーホール底部に形成され
    るように層間絶縁膜にスルーホールを形成するスルーホ
    ール形成工程と、 スルーホール内で露出するドレイン引出し電極上の低抵
    抗金属膜をウェットエッチングによって除去するウェッ
    トエッチング工程と、 低抵抗金属膜が除去されたドレイン引出し電極から層間
    絶縁膜上にわたって絵素電極を形成する絵素電極形成工
    程とを含み、 前記ドレイン引出し電極の端部に切欠きを形成し、 スルーホールの底部が前記ドレイン引出し電極の端部の
    切欠きをまたぐようにスルーホールを形成することを特
    徴とする液晶表示装置の製造方法。
  2. 【請求項２】 ゲート信号線の端部にはスイッチング素
    子のゲート電極に電気的にコンタクトさせるためのゲー
    ト端子が設けられ、 前記スルーホール形成工程時に、ゲート信号線の端部の
    少なくとも周縁の一部が露出するように層間絶縁膜にコ
    ンタクトホールを形成し、 前記絵素電極形成時に、コンタクトホールの周縁部の層
    間絶縁膜上からコンタクトホールの内周部にわたって導
    電膜を形成することを特徴とする請求項１記載の液晶表
    示装置の製造方法。
  3. 【請求項３】 ソース信号線の端部にはスイッチング素
    子のソース電極に信号を入力させるためのソース端子が
    設けられ、 前記低抵抗金属膜形成工程時に、ソース信号線上に低抵
    抗金属膜を形成し、 前記スルーホール形成工程時に、ソース信号線の端部の
    少なくとも周縁の一部が露出するように層間絶縁膜にコ
    ンタクトホールを形成し、 前記ウェットエッチング工程時に、コンタクトホール内
    で露出するソース信号線上の低抵抗金属膜をウェットエ
    ッチングによって除去し、 前記絵素電極形成時に、コンタクトホールの周縁部の層
    間絶縁膜上からコンタクトホールの内周部にわたって導
    電膜を形成することを特徴とする請求項１または２記載
    の液晶表示装置の製造方法。
  4. 【請求項４】 基板上に複数のスイッチング素子がマト
    リクス状に配置され、各スイッチング素子を制御する複
    数のデータ信号線、および各スイッチング素子にデータ
    信号を供給する複数のソース信号線が直交するように配
    置され、スイッチング素子、ゲート信号線およびソース
    信号線を覆うように層間絶縁膜を形成し、層間絶縁膜上
    に各スイッチング素子のドレイン電極に接続される絵素
    電極が複数形成されるアクティブマトリクス基板と、ア
    クティブマトリクス基板に対向する対向基板との間に液
    晶が封止される液晶表示装置において、 前記アクティブマトリクス基板は、 一端部がドレイン電極に接続されるドレイン引出し電極
    上に低抵抗金属膜が形成され、 層間絶縁膜には、ドレイン引出し電極が露出する領域と
    ドレイン引出し電極が露出しない領域とが、スルーホー
    ル底部に形成されるようにスルーホールが形成され、 低抵抗金属膜がウェットエッチングによって除去された
    ドレイン引出し電極から層間絶縁膜上にわたって絵素電
    極が形成され、 前記ドレイン引出し電極の端部には、切欠きが形成さ
    れ、 スルーホールは、スルーホールの底部が前記ドレイン引
    出し電極の端部の切欠きをまたぐように形成されること
    を特徴とする液晶表示装置。
JP22448399A 1998-10-26 1999-08-06 液晶表示装置の製造方法および液晶表示装置 Expired - Lifetime JP3463006B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP22448399A JP3463006B2 (ja) 1998-10-26 1999-08-06 液晶表示装置の製造方法および液晶表示装置
TW088118322A TW487826B (en) 1998-10-26 1999-10-22 Liquid crystal display device and method for manufacturing the same
US09/426,584 US6414730B1 (en) 1998-10-26 1999-10-25 Liquid crystal display device and method for manufacturing the same
KR10-1999-0046522A KR100371290B1 (ko) 1998-10-26 1999-10-26 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30445298 1998-10-26
JP10-304452 1998-10-26
JP22448399A JP3463006B2 (ja) 1998-10-26 1999-08-06 液晶表示装置の製造方法および液晶表示装置

Publications (2)

Publication Number Publication Date
JP2000199917A JP2000199917A (ja) 2000-07-18
JP3463006B2 true JP3463006B2 (ja) 2003-11-05

Family

ID=26526085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22448399A Expired - Lifetime JP3463006B2 (ja) 1998-10-26 1999-08-06 液晶表示装置の製造方法および液晶表示装置

Country Status (4)

Country Link
US (1) US6414730B1 (ja)
JP (1) JP3463006B2 (ja)
KR (1) KR100371290B1 (ja)
TW (1) TW487826B (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4796221B2 (ja) * 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6900854B1 (en) 1998-11-26 2005-05-31 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100731037B1 (ko) * 2001-05-07 2007-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
US6888586B2 (en) 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR20030018667A (ko) * 2001-08-30 2003-03-06 엘지.필립스 엘시디 주식회사 액정 표시소자의 데이터 배선 형성방법
KR100796795B1 (ko) 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100391157B1 (ko) 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100572824B1 (ko) * 2001-11-15 2006-04-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100475111B1 (ko) * 2001-12-28 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
KR100925458B1 (ko) 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI366054B (en) 2003-06-27 2012-06-11 Samsung Electronics Co Ltd Contact structure of conductive films and thin film transistor array panel including the same
US7023016B2 (en) 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20050060963A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
US7834948B2 (en) 2004-06-11 2010-11-16 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR101112544B1 (ko) * 2004-12-03 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101133760B1 (ko) 2005-01-17 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US8089574B2 (en) * 2005-12-15 2012-01-03 Sharp Kabushiki Kaisha Active matrix substrate, display, and television receiver
JP4869789B2 (ja) * 2006-05-31 2012-02-08 株式会社 日立ディスプレイズ 表示装置
KR101246024B1 (ko) * 2006-07-21 2013-03-26 삼성디스플레이 주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
US20080268938A1 (en) * 2007-04-28 2008-10-30 Stephane Pierre Doutriaux Systems and methods for gambling using combinations of gaming devices
US8692756B2 (en) 2009-09-08 2014-04-08 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing same
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
JP5146477B2 (ja) 2010-03-12 2013-02-20 カシオ計算機株式会社 トランジスタアレイ基板及びその製造方法
WO2011114404A1 (ja) * 2010-03-19 2011-09-22 シャープ株式会社 アクティブマトリクス基板
EP2562738A4 (en) 2010-04-19 2014-01-01 Sharp Kk DISPLAY DEVICE AND METHOD FOR PRODUCING THE DEVICE
US9244317B2 (en) 2010-04-22 2016-01-26 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN103026398B (zh) 2010-07-21 2014-07-09 夏普株式会社 基板及其制造方法、显示装置
US20130215370A1 (en) * 2010-08-18 2013-08-22 Sharp Kabushiki Kaisha Display device substrate, method for producing the same, and display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
JP2015228426A (ja) * 2014-06-02 2015-12-17 大日本印刷株式会社 配線部材
KR102227519B1 (ko) 2014-08-27 2021-03-16 삼성디스플레이 주식회사 표시 기판 및 그의 제조방법
KR102221845B1 (ko) 2014-08-27 2021-03-04 삼성디스플레이 주식회사 표시 기판 및 그의 제조방법
KR102232258B1 (ko) 2014-08-27 2021-03-29 삼성디스플레이 주식회사 표시 기판 및 그의 제조방법
JP6758208B2 (ja) * 2017-01-26 2020-09-23 三菱電機株式会社 液晶表示装置およびｔｆｔアレイ基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172685A (ja) 1982-04-01 1983-10-11 セイコーエプソン株式会社 液晶表示体装置
JPH095788A (ja) 1995-06-21 1997-01-10 Advanced Display:Kk マトリクス型液晶表示装置
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
JPH0973100A (ja) 1995-09-06 1997-03-18 Canon Inc 液晶表示装置の製造方法
JP3317387B2 (ja) 1996-06-03 2002-08-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법

Also Published As

Publication number Publication date
KR20000029304A (ko) 2000-05-25
TW487826B (en) 2002-05-21
US6414730B1 (en) 2002-07-02
KR100371290B1 (ko) 2003-02-07
JP2000199917A (ja) 2000-07-18

Similar Documents

Publication Publication Date Title
JP3463006B2 (ja) 液晶表示装置の製造方法および液晶表示装置
JP3317387B2 (ja) アクティブマトリクス基板およびその製造方法
KR100264112B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법
TWI352249B (en) Liquid crystal display device and manufacturing me
JP5450802B2 (ja) 表示装置及びその製造方法
JP3152193B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
KR20050035643A (ko) 액정표시패널 및 그 제조 방법
JP2001196371A (ja) 銅配線基板及びその製造方法並びに液晶表示装置
JP2012018970A (ja) 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
US7768590B2 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
JP3258768B2 (ja) マトリックス型表示装置
JPH112835A (ja) アクティブマトリクス基板
JP3868649B2 (ja) 液晶表示装置およびその製造方法
JPH11352515A (ja) 液晶表示装置およびその製造方法
JP3436487B2 (ja) アクティブマトリクス基板の製造方法
JP2001272698A (ja) 液晶表示装置の製造方法
JPH1082997A (ja) アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置
KR100848506B1 (ko) 픽셀 구조체 제조방법
JP2004170724A (ja) 液晶表示装置の製造方法
CN115332273B (zh) 阵列基板、阵列基板的制作方法及显示面板
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
JP2000235195A (ja) アクティブマトリクス基板、アクティブマトリクス基板を製造する方法、および液晶表示装置を製造する方法
JPH09325361A (ja) アクティブマトリクス基板の製造方法
JPH10104660A (ja) 液晶表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3463006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term