KR100731037B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100731037B1
KR100731037B1 KR1020010024581A KR20010024581A KR100731037B1 KR 100731037 B1 KR100731037 B1 KR 100731037B1 KR 1020010024581 A KR1020010024581 A KR 1020010024581A KR 20010024581 A KR20010024581 A KR 20010024581A KR 100731037 B1 KR100731037 B1 KR 100731037B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
drain electrode
liquid crystal
gate
Prior art date
Application number
KR1020010024581A
Other languages
English (en)
Other versions
KR20020085197A (ko
Inventor
조용진
이현규
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010024581A priority Critical patent/KR100731037B1/ko
Priority to JP2001401280A priority patent/JP2002341385A/ja
Priority to US10/028,984 priority patent/US20020163603A1/en
Priority to TW091108227A priority patent/TW591320B/zh
Priority to CNB021181934A priority patent/CN1256618C/zh
Priority to DE10220173A priority patent/DE10220173A1/de
Publication of KR20020085197A publication Critical patent/KR20020085197A/ko
Priority to US11/004,119 priority patent/US20050094046A1/en
Application granted granted Critical
Publication of KR100731037B1 publication Critical patent/KR100731037B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 화소전극에 전기적 신호를 인가하는 드레인전극의 면적을 줄여 개구율을 높인 액정표시장치 및 그 제조방법에 관한 것으로서, 본 발명에 따른 액정표시장치는 화소영역을 정의하기 위하여 복수개의 게이트 라인 및 데이터 라인이 교차 배열되고 각 교차영역에 박막트랜지스터 및 화소전극이 형성된 액정표시장치에 있어서, 상기 박막트랜지스터의 드레인 전극과 상기 화소영역의 화소전극이 전기적으로 연결되는 부위인 콘택홀이 상기 드레인 전극과 상기 화소영역에 걸쳐 형성되는 것을 특징으로 한다.
고개구율

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and its fabricating method}
도 1a는 종래 기술에 따른 액정표시장치 단위화소의 구조 평면도.
도 1b는 도 1a의 A-A`선에 따른 구조 단면도.
도 2a는 본 발명에 따른 액정표시장치 단위화소의 구조 평면도.
도 2b는 도 2a의 B-B`선에 따른 구조 단면도.
도 3a 및 3b는 액정표시장치의 상하판 합착시 빛이 투과되지 않는 부분을 나타낸 종래 및 본 발명에 따른 액정표시장치 단위 화소의 평면도.
도 4a 내지 4c는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도.
도면의 주요 부분에 대한 부호의 설명
201 : 절연기판 202 : 게이트 전극
203 : 게이트 절연막 204 : 반도체층
205 : 오믹 콘택층 206 : 소스 전극
207 : 드레인 전극 208 : 보호막
209 : 화소전극 210 : 콘택홀
본 발명은 디스플레이 장치에 관한 것으로 특히, 개구율을 향상시키기 위한 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 노트북 모니터의 TFT-LCD 모듈의 소비전력 가운데 백라이트가 차지하는 비중은 60% 이상이다. 이러한 전력소모를 줄이려면 개구율을 키워야 한다. 개구율(Aperture Ratio)이란 전체 디스플레이 면적에 대한 액티브 콘트라스트 생성 면적의 비율을 의미하는 것으로, 실제 광투과에 기여하는 유효 투과영역이다.
이러한 개구율에 영향을 미치는 요소는 게이트 배선과 데이터 배선의 두께, 화소전극과 데이터 배선 또는 게이트 배선과의 간격, 블랙매트릭스와 화소전극의 중첩 간격, 저장 캐패시턴스, 박막트랜지스터의 면적 등이 있다.
따라서 고 개구율을 구현하기 위해서는 상기와 같은 요소들의 크기를 줄여야 하는데 다음과 같은 고려사항이 고려되어야 한다.
즉, 상기 데이터 배선은 데이터 배선의 단선(open) 및 마스크 정렬오차를 고려하여 하고, 상기 게이트 배선은 게이트 배선의 선폭에 따른 배선 저항으로 인한 신호 지연(Delay)을 고려하여야 한다. 그리고, 상기 화소전극과 데이터 배선의 간격은 마스크 정렬오차, 두 전극의 단락(short), 액정의 전경(Disinclination)을 고려해야 한다. 또한, 상기 화소전극과 게이트 배선의 간격은 마스크 정렬오차 및 기생용량을 고려하여야 하며, 상기 블랙매트릭스와 화소전극의 중첩간격은 블랙매트릭스 식각 손실, 합착 여유, 화소전극의 정렬오차 등을 고려하고, 저장 캐패시턴스는 문턱전압(Feed through)을, 박막트랜지스터 면적은 충전율을 제고해야 한다.
이상과 같은 개구율 관련 고려사항 외에 화소전극과 전기적으로 연결되어 있는 드레인 전극의 면적도 개구율을 높이기 위해 제고할 수 있다. 드레인 전극의 면적이 작아지면 드레인 전극을 덮는 상판의 블랙매트릭스의 면적도 줄어들게 되어 개구율이 높아지기 때문이다.
본 발명은 종래의 일반적인 개구율 관련 고려사항 외에 상기와 같은 드레인 전극의 면적에 관하여 착안한 것이다.
이하, 도면을 참조하여 종래 기술에 따른 액정표시장치의 구조를 상세히 설명한다.
도 1a는 종래 기술에 따른 액정표시장치의 단위 화소의 구조 평면도이다.
도 1a에 도시된 바와 같이, 일정한 간격을 갖고 일 방향으로 복수개의 게이트 라인(112)이 배열되고, 매트릭스 형태의 화소영역을 정의하기 위하여 상기 게이트 라인(112)에 수직한 방향으로 복수개의 데이터 라인(111)이 배열된다. 그리고 상기 데이터 라인(111)과 게이트 라인(112)이 교차하는 부위에, 소스/드레인 전극(106, 107), 게이트 전극(102)으로 이루어지는 박막트랜지스터가 형성되어 있다. 상기 화소영역에는 상기 드레인 전극(107)과 전기적으로 연결되어 있는 화소전극(109)이 형성되어 있다.
즉, 상기 박막트랜지스터의 소스 전극(106)은 상기 데이터 라인(111)에 연결되고 상기 박막트랜지스터의 게이트 전극(102)은 상기 게이트 라인(112)에 연결되어 있으며, 상기 화소전극(109)은 상기 박막트랜지스터의 드레인 전극(107)에 전기적으로 연결되어 있다.
이때, 상기 박막트랜지스터의 드레인 전극(107)은 상기 화소전극(109)의 소정영역까지 연장되고, 상기 드레인 전극(107)의 표면이 소정부분 노출되도록 형성된 콘택홀(110)을 통해 화소전극(109)과 연결된다.
상기와 같은 구성을 갖는 종래의 액정표시장치에서 박막트랜지스터와 화소전극의 단면 구조를 살펴보면 다음과 같다.
도 1a의 A-A`선에 따른 단면을 보면, 도 1b에 도시된 바와 같이, 절연기판(101)상에 도전성 금속의 게이트전극(102)을 포함한 게이트 라인(112)이 형성되어 있으며, 상기 게이트 전극(102)을 포함한 기판 전면에 게이트절연막(103)이 적층되어 있다.
또한, 상기 게이트절연막(103)상에 데이터 라인 형성 영역 및 박막트랜지스터가 형성될 영역에 반도체층(104)과 오믹콘택층(Ohmic contact layer)(105)이 차례로 형성되어 있고, 상기 오믹콘택층(105)상의 좌우에는 도전성 금속으로 이루어진 박막트랜지스터의 소스/드레인 전극(106, 107)이 패터닝되어 형성되어 있다. 그리고, 상기 소스/드레인 전극(106, 107)을 포함한 기판 전면 상에 실리콘 질화물(SiNx) 재질의 보호막(108)이 형성되어 있으며, 상기 보호막(108) 상에는 ITO(Indium Tin Oxide)을 증착, 패터닝하여 형성된 화소전극(109)이 형성되어 있다. 상기 화소전극(109)은 보호막(108)을 식각하여 형성한 콘택홀을 통해 상기 드레인 전극(107)과 전기적으로 연결되어 있다.
그리고 도면에는 도시되지 않았지만, 상부 절연기판에는 상기 화소영역을 제외한 부분에 빛이 투과되지 못하도록 하기 위하여 박막트랜지스터 및 게이트 라인 및 데이터 라인에 상응하는 부분에 블랙매트릭스가 형성되고 상기 화소영역에 해당되는 부분에는 칼라필터층이 형성된다.
그러나 상기와 같은 종래 액정표시장치는 다음과 같은 문제점이 있었다.
즉, 화소전극과 전기적으로 연결되어 있는 박막트랜지스터의 드레인 전극이 화소영역으로 돌출된 형상으로 형성되어 있기 때문에, 하판의 박막트랜지스터로의 빛의 투과됨을 방지하기 위해 상판에 형성되는 블랙매트릭스의 면적을 증가시켜야 한다. 따라서 상기 블랙매트릭스의 면적이 증가하기 때문에 상대적으로 액정표시장치의 개구율이 감소된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 상기 드레인전극의 형상을 변화시켜 드레인 전극이 화소전극을 연장되지 않도록 하여 액정표시장치의 개구율 향상을 도모할 수 있도록 한 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 액정표시장치는 화소영역을 정의하기 위하여 복수개의 게이트 라인 및 데이터 라인이 교차 배열되고 각 교차영역에 박막트랜지스터 및 화소전극이 형성된 액정표시장치에 있어서, 상기 박막트랜지스터의 드레인 전극과 상기 화소영역의 화소전극이 전기적으로 연결되는 부위인 콘택홀이 상기 드레인 전극과 상기 화소영역에 걸쳐 형성되는 것을 특징으로 하며, 그 제조방법은 절연기판 상에 게이트전극을 형성하는 공정과, 상기 게이트전극을 포함한 기판 전면에 게이트 절연막을 형성하는 공정과, 상기 게이트절연막 상에 오믹콘택층과 반도체층을 차례로 형성하는 공정과, 상기 반도체층 상의 좌우에 각각 소스/드레인 전극을 형성하는 공정과, 상기 소스/드레인 전극을 포함한 기판 전면에 보호막을 형성하는 공정과, 상기 드레인 전극과 향후 화소전극이 형성될 영역의 상기 절연기판이 드러나도록 상기 보호막을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
액정표시장치에 있어서 빛이 투과되서는 안 될 부위는 데이터 라인, 게이트 라인 및 박막트랜지스터이며, 빛의 투과를 막는 것은 상판에 형성되어 있는 블랙매트릭스이다. 따라서, 개구율을 높이기 위해서는 상기 블랙매트릭스의 면적을 최대한 줄여야 되는데 상기 데이터 라인 및 게이트 라인은 그 형상이 일직선의 형태로 고정되어 있어 변화의 여지가 없다. 반면, 박막트랜지스터의 경우 화소전극과 전기적으로 연결되어 있는 드레인 전극은 화소영역으로 돌출되어 있는 형상으로 형성되 어 있기 때문에 그 형태의 변화를 줌으로써 개구율 향상을 도모할 수 있다.
본 발명의 특징에 따른 액정표시장치 및 그 제조방법은 상기 드레인전극의 면적을 줄어듦으로써 개구율이 향상되는 장점이 있다.
이하, 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법을 상세히 설명한다.
도 2a는 본 발명에 따른 액정표시장치의 단위 화소의 구조 평면도이다.
도 2a에 도시된 바와 같이, 일정 간격을 갖고 일 방향으로 복수개의 게이트 라인(212)이 배열되고, 매트릭스 형태의 화소 영역을 정의하여 위하여 상기 게이트 라인(212)에 수직한 방향으로 복수개의 데이터 라인(211)이 배열된다. 그리고 상기 게이트 라인(212)과 데이터 라인(211)이 교차되는 부위에 소오스 및 드레인 전극(206, 207), 게이트 전극(202)으로 이루어지는 박막트랜지스터가 형성되어 있으며, 각 화소 영역에는 화소 전극(209)이 형성된다. 즉, 상기 박막트랜지스터의 소오스 전극(206)은 상기 데이터 라인(211)에 연결되고 상기 박막트랜지스터의 게이트 전극(202)은 상기 게이트 라인(212)에 연결되어 있으며, 상기 화소 전극(209)은 상기 박막트랜지스터의 드레인 전극(207)에 전기적으로 연결되어 있다.
이때, 상기 박막트랜지스터의 드레인 전극(207)은 상기 화소 전극(209)의 소정 영역까지 길게 연장되지 않았고, 상기 드레인 전극(207)의 소정 부위와 화소 영역의 소정부위에 걸쳐 콘택홀(210)이 형성되어 이 콘택홀(210)을 통해 상기 화소 전극(209)과 상기 드레인 전극(207)이 연결된다.
이와 같은 구성을 갖는 본 발명에 따른 액정표시장치에서 박막트랜지스터와 화소 전극의 단면 구조를 살펴보면 다음과 같다.
삭제
삭제
삭제
삭제
삭제
도 2b는 도 2a의 B-B`선에 따른 구조 단면도이다.
도 2b에 도시된 바와 같이,하부 절연기판(201)상에 박막트랜스터의 게이트전극(202)을 포함한 게이트 라인(212)이 형성되고, 상기 게이트 전극(202) 및 게이트 라인(212)을 포함한 기판 전면에 게이트 절연막(203)이 적층된다.
또한, 상기 게이트 절연막(203)상의 데이터 라인 형성 영역 및 박막트랜지스터가 형성될 상기 게이트 전극(212) 상측에 반도체층(204)이 형성되고, 상기 반도체층(204)상에 도전성 금속으로 이루어진 박막트랜지스터의 소오스 전극(206)을 구비한 데이터 라인(211) 및 상기 소오스 전극(206)에 대향된 부분에 박막트랜지스터의 드레인 전극(207)이 형성된다. 그리고, 상기 반도체층(204)과 상기 소오스 및 드레인 전극(206, 207) 사이에 오믹 콘택층(Ohmic contact layer)(205)이 형성되고, 상기 소오스/드레인 전극(206, 207)을 포함한 기판 전면에 실리콘 질화물(SiNx) 재질의 보호막(208)이 형성되어 있다. 상기 드레인 전극(207)은 화소 영역에 길게 연장되지 않도록 형성되고, 상기 드레인 전극(207)의 일측 및 화소 영역에 걸쳐 상기 보호막(208)내에 상기 드레인 전극(207)과 화소 전극(209)을 연결하기 위한 콘택홀(210)이 형성된다. 그리고, 상기 보호막 상의 화소 영역에 상기 콘택홀(210)을 통해 상기 드레인 전극(107)에 전기적으로 연결되도록 ITO(Indium Tin Oxide) 등의 화소전극(209)이 형성된다.
여기서, 상기 콘택홀(210)은 드레인 전극의 일부가 노출되고 상기 드레인 전극(207)에 인접한 화소 영역의 절연기판(201)이 노출되도록 보호막(209) 및 게이트 절연막(203)이 제거되어 형성될 수 있으며, 상기 반도체층(204)은 박막트랜지스터 형성 영역에만 섬 모양으로 형성되어도 무방하다.
즉, 종래 기술에 따른 액정표시장치에서는, 드레인 전극 상측의 보호막을 선택적으로 제거하여 드레인 전극의 소정부위가 드러나도록 콘택홀을 형성한 후 상기 드레인 전극과 화소전극을 연결하였다. 따라서 상기 콘택홀은 액정표시장치의 평면도를 기준으로 도시하게 되면 일정 면적을 갖는 드레인 전극의 내부에 위치하게 된다(도 1a 참조).
그러나, 본 발명에 따른 액정표시장치는 상기 드레인 전극(207)을 짧게 형성하면서 상기 콘택홀(210)을 상기 드레인 전극(207)의 에지 부위와 상기 드레인 전극(207)에 인접한 화소영역에 걸쳐 형성되도록 상기 보호막(208)을 선택적으로 제거하여 형성한다. 따라서, 상기 콘택홀(210)에 의해 드러나는 부위는 드레인 전극(207)의 일부(에지 부위)와 화소영역의 절연기판(201)의 일부(에지 부위)가 된다.
그리고 도면에는 도시되지 않았지만, 상부의 절연기판의 상기 화소영역을 제외한 부분에는 빛이 투과되지 못하도록 하기 위하여 상기 박막트랜지스터 및 게이트 라인 및 데이터 라인에 상응하는 부분에 블랙매트릭슥 형성되고, 상기 화소영역에 해당되는 부분에는 칼라필터층이 형성된다. 이와 같은 상 하부의 절연기판이 일정한 간격을 갖고 합착되고 그 사이에 액정이 주입된다.
상기와 같은 본 발명의 특징에 따른 액정표시장치는 종래 기술에 비해, 콘택홀의 위치는 변경하지 않고 드레인 전극의 형성 면적을 줄인 것으로서 개구율 향상의 효과가 있다.
삭제
도 3a 및 3b는 액정표시장치의 단위 화소에 있어서 상하판 합착시에 빛이 투과되지 않는 부분을 나타낸 것으로서 도 3a는 종래 기술, 도 3b는 본 발명에 따른 액정표시장치이다.
데이터 라인, 게이트 라인 및 박막트랜지스터로의 빛의 투과를 막기 위해 대향되는 기판(상판)에 블랙매트릭스(113)가 형성되어 있는데, 도 3a 및 도 3b에 도시된 바와 같이, 종래 액정표시장치의 경우 화소전극과 전기적으로 연결되어 있는 드레인 전극(107)이 화소영역으로 돌출되어 있기 때문에 드레인 전극(107) 주변의 공간까지 블랙매트릭스(113)가 덮으므로 불필요한 개구율 저하가 야기된다. 반면, 본 발명의 액정표시장치는, 상기 드레인 전극(207)의 면적을 줄임으로써 줄어든 드레인 전극(207)의 면적만큼 블랙매트릭스(113)의 면적도 줄어들게 되어 개구율 향상의 효과가 발생된다.
도 4a 내지 4c는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도이다.
도 4a에 도시된 바와 같이, 절연기판(201) 상에 알루미늄 니오디뮴(AlNd) 또는 알루미늄(Al) 등과 같은 도전성금속을 스퍼터링(Sputtering)법을 이용하여 증착한 다음, 패터닝하여 게이트 전극(202) 및 게이트 라인을 형성한다. 이어, 상기 게이트 전극(202)을 포함한 절연기판(201) 전면에 실리콘 질화물(SiNx)과 같은 절연 물질을 화학기상증착법(Chemical Vapor Deposition)을 이용, 증착하여 게이트절연막(203)을 형성한다.
이어, 도 4b에 도시한 바와 같이, 상기 게이트절연막(203) 상에 수소화 비정질실리콘(a-Si:H)과 도핑된 수소화 비정질실리콘(n+ a-Si:H)을 화학기상증착법을 이용하여 차례로 형성시킨 다음, 패터닝하여 박막트랜지스터의 반도체층(204) 및 오믹콘택층(205)을 형성한다. 이어, 상기 오믹콘택층(205)을 포함한 전면에 크롬(Cr), 몰리브덴(Mo)과 같은 저저항 금속을 스퍼터링법을 이용하여 증착한 후 패터닝하여 소스/드레인 전극(206, 207) 및 데이터 라인을 형성한다. 이때 상기 소스전극(206)과 드레인 전극(207) 사이의 오믹콘택층(205)을 제거한다.
도 4c에 도시한 바와 같이, 상기 소스/드레인 전극(206, 207)을 포함한 기판 전면에 실리콘 질화물(SiNx)과 같은 절연 물질을 적층하여 보호막(208)을 형성하고 상기 드레인 전극(207)의 소정부위(에지 부분)와 화소전극이 형성될 영역의 상기 절연기판(201)의 소정부위가 드러나도록 상기 보호막(208) 및 게이트 절연막(203)을 식각하여 콘택홀(d 내지 g, 도 2a의 210)을 형성한다.
이어서, 상기 콘택홀(210) 및 보호막(208) 상에 ITO를 스퍼터링법을 이용하여 증착한 후 패터닝하여 상기 콘택홀(210)을 통해 상기 드레인 전극(207)에 전기적으로 연결되는 화소전극(209)을 화소영역에 형성한다.
이후, 도면에 도시하지 않았지만 상기와 같이 박막트랜지스터 및 화소전극이 형성된 제 1 기판과 블랙 매트릭스, 칼라필터층 및 공통전극이 형성된 제 2 기판을 일정 공간을 갖도록 합착한 다음, 상기 제 1 기판과 제 2 기판 사이에 액정을 봉입하면 본 발명에 따른 액정표시장치의 제조공정을 완료된다.
이상 상술한 바와 같이, 본 발명의 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 박막트랜지스터의 구성요소 중 화소 전극에 전기적 신호를 인가하는 드레인 전극이 화소 영역으로 확장되는 면적을 줄임으로 인해, 상판에 형성되어 박막트랜지스터로의 빛의 투과를 억제하는 역할을 하는 블랙매트릭스층의 면적 또한 줄어들게 되어 액정표시장치의 개구율이 향상됨에 따라 휘도 증가 및 백라이트의 효율을 증대시킬 수 있는 장점이 있다.

Claims (4)

  1. 화소영역을 정의하기 위하여 복수개의 게이트 라인 및 데이터 라인이 교차 배열되고 각 교차영역에 박막트랜지스터 및 화소전극이 형성된 액정표시장치에 있어서,
    상기 박막트랜지스터의 드레인 전극과 상기 화소영역의 화소전극이 전기적으로 연결되는 부위인 콘택홀이 상기 드레인 전극과 상기 화소영역에 걸쳐 형성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 박막트랜지스터 및 화소전극은,
    절연기판 상에 형성되어 있는 게이트 전극과,
    상기 게이트 전극을 포함한 기판 전면에 형성되어 있는 게이트 절연막과,
    상기 게이트 절연막 상에 차례로 적층, 형성되어 있는 반도체층, 오믹콘택층과,
    상기 오믹 콘택층 상의 좌우에 형성되어 있는 소스/드레인 전극과,
    상기 소스/드레인 전극을 포함한 기판 전면에 형성되어 있는 보호막과,
    상기 드레인 전극과 향후 화소전극이 형성될 영역의 상기 절연기판이 드러나도록 상기 보호막을 식각하여 형성된 콘택홀과,
    상기 콘택홀을 통해 상기 드레인 전극과 연결되도록 형성되어 있는 화소전극을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치.
  3. 화소영역을 정의하기 위하여 복수개의 게이트 라인 및 데이터 라인이 교차 배열되고 각 교차영역에 박막트랜지스터 및 화소전극이 형성된 액정표시장치의 제조에 있어서,
    절연기판 상에 게이트전극을 형성하는 공정;
    상기 게이트전극을 포함한 기판 전면에 게이트 절연막을 형성하는 공정;
    상기 게이트절연막 상에 오믹콘택층과 반도체층을 차례로 형성하는 공정;
    상기 반도체층 상의 좌우에 각각 소스/드레인 전극을 형성하는 공정;
    상기 소스/드레인 전극을 포함한 기판 전면에 보호막을 형성하는 공정;
    상기 드레인 전극과 향후 화소전극이 형성될 영역의 상기 절연기판이 드러나도록 상기 보호막을 식각하여 콘택홀을 형성하는 공정;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
  4. 제 3 항에 있어서, 상기 콘택홀은 상기 드레인 전극의 모서리부분과 상기 모서리부분에 인접한 화소영역에 걸쳐 형성됨을 특징으로 하는 액정표시장치 제조방법.
KR1020010024581A 2001-05-07 2001-05-07 액정표시장치 및 그 제조방법 KR100731037B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020010024581A KR100731037B1 (ko) 2001-05-07 2001-05-07 액정표시장치 및 그 제조방법
JP2001401280A JP2002341385A (ja) 2001-05-07 2001-12-28 液晶表示装置及びその製造方法
US10/028,984 US20020163603A1 (en) 2001-05-07 2001-12-28 Liquid crystal display device and method for fabricating the same
TW091108227A TW591320B (en) 2001-05-07 2002-04-22 Liquid crystal display device and method for fabricating the same
CNB021181934A CN1256618C (zh) 2001-05-07 2002-04-24 液晶显示器及其制造方法
DE10220173A DE10220173A1 (de) 2001-05-07 2002-05-06 Flüssigkristallanzeige-Vorrichtung und Verfahren zum Herstellen derselben
US11/004,119 US20050094046A1 (en) 2001-05-07 2004-12-06 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010024581A KR100731037B1 (ko) 2001-05-07 2001-05-07 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020085197A KR20020085197A (ko) 2002-11-16
KR100731037B1 true KR100731037B1 (ko) 2007-06-22

Family

ID=19709116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010024581A KR100731037B1 (ko) 2001-05-07 2001-05-07 액정표시장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US20020163603A1 (ko)
JP (1) JP2002341385A (ko)
KR (1) KR100731037B1 (ko)
CN (1) CN1256618C (ko)
DE (1) DE10220173A1 (ko)
TW (1) TW591320B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304772B2 (en) 2009-04-21 2012-11-06 Samsung Display Co., Ltd. Thin-film transistor array panel and method of fabricating the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475108B1 (ko) * 2001-12-22 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조 방법
KR100904270B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100925458B1 (ko) 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN1293409C (zh) * 2003-02-20 2007-01-03 友达光电股份有限公司 反射式液晶显示器
KR101108004B1 (ko) * 2005-04-08 2012-01-25 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101602635B1 (ko) 2009-11-30 2016-03-22 삼성디스플레이 주식회사 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법
TWI453519B (zh) 2011-10-03 2014-09-21 Chunghwa Picture Tubes Ltd 顯示面板之畫素結構及其製作方法
CN106229348A (zh) * 2016-09-22 2016-12-14 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
JP6758208B2 (ja) * 2017-01-26 2020-09-23 三菱電機株式会社 液晶表示装置およびｔｆｔアレイ基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016342A (ko) * 1997-08-14 1999-03-05 구자홍 액정표시장치 및 그 제조방법
KR20000055321A (ko) * 1999-02-05 2000-09-05 구본준 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
TW344043B (en) * 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR0158260B1 (ko) * 1995-11-25 1998-12-15 구자홍 엑티브 매트릭스 액정표시장치의 매트릭스 어레이 및 제조방법
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
KR100232677B1 (ko) * 1996-04-09 1999-12-01 구본준 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
KR100223901B1 (ko) * 1996-10-11 1999-10-15 구자홍 액정 표시장치 및 제조방법
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
KR100653467B1 (ko) * 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016342A (ko) * 1997-08-14 1999-03-05 구자홍 액정표시장치 및 그 제조방법
KR20000055321A (ko) * 1999-02-05 2000-09-05 구본준 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304772B2 (en) 2009-04-21 2012-11-06 Samsung Display Co., Ltd. Thin-film transistor array panel and method of fabricating the same

Also Published As

Publication number Publication date
US20020163603A1 (en) 2002-11-07
KR20020085197A (ko) 2002-11-16
CN1256618C (zh) 2006-05-17
US20050094046A1 (en) 2005-05-05
JP2002341385A (ja) 2002-11-27
CN1384394A (zh) 2002-12-11
DE10220173A1 (de) 2002-11-28
TW591320B (en) 2004-06-11

Similar Documents

Publication Publication Date Title
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
US7205570B2 (en) Thin film transistor array panel
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100795344B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
US6788355B1 (en) Active matrix LCD panel
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
KR101270705B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
KR20040001695A (ko) 액정표시장치와 그 제조방법
KR20020034272A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR19980027840A (ko) 액티브매트릭스기판의 구조
KR20030010023A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
CN111240115B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示面板
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100679512B1 (ko) 횡전계방식 액정표시장치용 어레이기판 제조방법
KR100731037B1 (ko) 액정표시장치 및 그 제조방법
US6559920B1 (en) Liquid crystal display device and method of manufacturing the same
KR100942265B1 (ko) 씨오티 구조 액정표시장치 및 제조방법
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
JP2001021916A (ja) マトリクスアレイ基板
KR20110056621A (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법
KR100640048B1 (ko) 액정표시장치 및 그의 제조방법
US20020047948A1 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100696263B1 (ko) 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 13