KR100475108B1 - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100475108B1
KR100475108B1 KR10-2001-0083399A KR20010083399A KR100475108B1 KR 100475108 B1 KR100475108 B1 KR 100475108B1 KR 20010083399 A KR20010083399 A KR 20010083399A KR 100475108 B1 KR100475108 B1 KR 100475108B1
Authority
KR
South Korea
Prior art keywords
gate line
gate
thin film
electrode
film transistor
Prior art date
Application number
KR10-2001-0083399A
Other languages
English (en)
Other versions
KR20030053241A (ko
Inventor
추교섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0083399A priority Critical patent/KR100475108B1/ko
Priority to US10/325,045 priority patent/US6999060B2/en
Publication of KR20030053241A publication Critical patent/KR20030053241A/ko
Application granted granted Critical
Publication of KR100475108B1 publication Critical patent/KR100475108B1/ko
Priority to US11/313,336 priority patent/US7656467B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명은 박막트랜지스터의 구조를 변경하여 액정표시장치의 개구율을 향상시키기 위한 액정표시장치 및 그 제조 방법에 관한 것으로, 기판위에 일정한 간격을 갖고 일 방향으로 일정부분이 다른 부분보다 두꺼운 폭을 갖으면서 형성되는 게이트 라인, 화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 형성되는 데이터 라인, 상기 게이트 라인을 게이트 전극으로 하고 상기 데이터 라인을 소오스 전극으로 하여, 상기 게이트 라인과 데이터 라인이 교차되는 부분의 게이트 라인 중 다른 부분보다 두껍게 형성된 부분상에 형성되는 반도체층과, 상기 데이터 라인에 대향되는 부분의 상기 반도체층상에 걸쳐 상기 게이트 라인상에 형성되는 드레인 전극을 포함하여 이루어진 박막트랜지스터, 그리고 상기 화소 영역에 형성되는 화소 전극을 포함하여 구성됨을 특징이 있다.

Description

액정표시장치 및 그 제조 방법{Liquid Crystal Display Device and method for manufacturing the same}
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 특히 박막트랜지스터의 구조를 변경하여 액정표시장치의 개구율을 향상시키기 위한 액정표시장치 및 그 제조 방법에 관한 것이다.
일반적으로 액정표시장치는, 크게, 박막트랜지스터와 화소 전극이 배열되는 하판과, 색상을 나타내기 위한 칼라필터 및 공통전극이 구성되는 상판, 그리고 상기 상하판 사이에 채워져 전압 인가 유무에 따라 액정의 광투과 상태가 변하여 화상이 표시되도록 하는 액정으로 구성된다.
즉, 상기 하판에는 일정 간격을 갖고 일 방향으로 복수개의 게이트 라인들이 배열되고, 매트릭스 형태의 화소 영역을 정의하기 위하여 상기 각 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 데이터 라인들이 배열되며, 상기 각 화소 영역에는 복수개의 화소 전극들이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차되는 부분의 각 화소 영역에 상기 게이트 라인의 신호에 따라 상기 데이터 라인의 데이터 신호를 해당 화소 전극에 인가하는 복수개의 박막트랜지터가 형성된다.
그리고, 상판에는 상기 하판에 형성된 게이트 라인들, 데이터 라인들 및 박막트랜지스터들에 상응하는 부분에서 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 각 화소 영역에 상응하는 부분에 R, G, B 칼라 필터층이 형성되며, 상기 칼라 필터층위에 공통 전극이 형성된다.
이와 같이, 일반적인 액정표시장치에서는 박막트랜지스터가 형성된 부분에 빛을 차단하기 위한 블랙 매트릭스층이 형성되기 때문에 박막트랜지스터가 형성되는 부분에 상응하는 만큼의 개구율이 감소된다.
이와 같은 종래의 액정표시장치의 박막트랜지스터의 구성을 설명하면 다음과 같다.
도 1은 일반적인 액정표시장치의 박막트랜지스터 레이 아웃도이다.
즉, 기판(도면에는 도시되지 않음)위에 게이트 전극(1a)을 구비한 게이트 라인(1)이 일정한 간격을 갖고 일 방향으로 배열되고 전면에 게이트 절연막(도면에는 도시되지 않음)이 형성된다. 그리고, 상기 게이트 전극(1a) 상측의 게이트 절연막위에 섬 모양으로 박막트랜지스터의 활성층인 반도체층(3)이 형성되고, 화소 영역을 정의하기 위한 데이터 라인(2)이 소오스 전극(2a)을 구비하여 상기 게이트 라인(1)에 수직한 방향으로 일정한 간격으로 상기 게이트 절연막위에 배열된다. 이 때, 상기 게이트 전극(1a)과 소오스 전극(2a)은 상기 게이트 라인(1)과 데이터 라인(2)이 교차하는 부분의 화소 영역에 형성되며, 상기 소오스 전극(2a)이 상기 반도체층(3)위에 걸치도록 데이터 라인(2)으로부터 연장된다.
상기 소오스 전극(2a)의 반대편 반도체층(3)위에 드레인 전극(2b)이 형성되어 박막트랜지스터(TFT)가 구성된다. 그리고, 상기 드레인 전극(2b)에 연결되도록 상기 화소 영역에 화소 전극(4)이 형성된다.
그러나, 이와 같은 일반적인 액정표시장치의 박막트랜지스터에는 다음과 같은 문제점이 있었다.
첫째, 화소 영역의 특정 면적에 박막트랜지스터가 형성되므로 액정표시장치의 개구율이 감소된다.
둘째, 소오스 전극이 데이터 라인으로부터 돌출되어 게이트 전극과 오버랩(overlap)되므로 게이트 전극과 소오스 전극간에 기생 커패시턴스의 변동 편차가 발생하고, 이로 인하여 액정표시장치의 플리커 현상을 완전히 해소하는데 한계가 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 소오스 전극을 데이터 라인으로부터 돌출되지 않도록 하고, 박막트랜지스터의 채널 영역이 게이트 라인상에 위치되도록하여 개구율을 향상시키고 게이트 전극과 소오스 및 드레인 전극간의 기생 커패시턴스(Cgs, Cgd)의 변동 편차를 감소시킬 수 있는 액정표시장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는, 기판위에 일정한 간격을 갖고 일 방향으로 일정부분이 다른 부분보다 두꺼운 폭을 갖으면서 형성되는 게이트 라인, 화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 형성되는 데이터 라인, 상기 게이트 라인을 게이트 전극으로 하고 상기 데이터 라인을 소오스 전극으로 하여, 상기 게이트 라인과 데이터 라인이 교차되는 부분의 게이트 라인 중 다른 부분보다 두껍게 형성된 부분상에 형성되는 반도체층과, 상기 데이터 라인에 대향되는 부분의 상기 반도체층상에 걸쳐 상기 게이트 라인상에 형성되는 드레인 전극을 포함하여 이루어진 박막트랜지스터, 그리고 상기 화소 영역에 형성되는 화소 전극을 포함하여 구성됨을 특징이 있다.
여기서, 상기 박막트랜지스터는 상기 게이트 라인을 게이트 전극으로 하고 상기 데이터 라인을 소오스 전극으로 하여, 상기 게이트 라인과 데이터 라인이 교차하는 부분의 상기 게이트 라인상에 형성되는 반도체층과, 상기 데이터 라인에 대향되는 부분의 상기 반도체층에 걸쳐 상기 게이트 라인 상에 형성되는 드레인 전극을 포함하여 구성됨이 바람직하다.
상기 반도체층은 상기 데이터 라인 하측에도 형성됨이 바람직하다.
상기 드레인 전극에서는 화소 전극이 연장되어 연결됨이 바람직하다.
삭제
상기 게이트 라인은 상기 박막트랜지스터의 게이트 전극이 돌출되지 않고, 상기 데이터 라인에는 상기 박막트랜지스터의 소오스 전극이 돌출되지 않음이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조 방법은, 기판에 소정부분이 다른 부분보다 두꺼운 폭을 갖는 게이트 라인을 형성하는 단계와, 상기 게이트 라인이 형성된 기판 전면에 게이트 절연막을 증착하는 단계와, 상기 다른 부분보다 두껍게 형성된 게이트 라인 상층의 상기 게이트 절연막위에 섬모양으로 반도체층을 형성하는 단계와, 상기 게이트 라인과 수직한 방향으로 상기 반도체층의 일측면에 오버랩되도록 상기 게이트 절연막위에 데이터 라인을 형성하고 상기 반도체층의 타측면에 오버랩되도록 상기 게이트 라인 상측에 드레인 전극을 형성하는 단계를 포함하여 이루어짐을 특징이 있다.
여기서, 상기 드레인 전극에 콘택 홀을 갖는 보호막을 기판 전면에 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 연결되도록 화소 영역에 화소 전극을 형성하는 단계를 더 포함함이 바람직하다.
이와 같은 특징을 갖는 본 발명에 따른 액정표시장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 제 1 실시예에 따른 액정표시장치의 박막트랜지스터 레이 아웃도이고, 도 3은 도 2의 Ⅰ-Ⅰ' 선상의 본 발명 제 1 실시예에 따른 액정표시장치의 박막트랜지스터 구조 단면도이다. 또한, 도 4는 본 발명 제 2 실시예에 따른 액정표시장치의 박막트랜지스터 레이 아웃도이고, 도 5는 도 4의 Ⅱ-Ⅱ' 선상의 본 발명 제 2 실시예에 따른 액정표시장치의 박막트랜지스터의 구조 단면도이다.
본 발명 제 1 실시예의 액정표시장치의 박막트랜지스터는, 도 2 및 도 3에 도시된 바와 같이, 유리 기판(10)위에 일정한 간격을 갖고 일 방향으로 게이트 라인(1)이 형성된다. 그리고, 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막(5)이 형성되고, 상기 게이트 라인의 소정 영역(박막트랜지스터가 형성될 영역)위의 게이트 절연막(5)위에 섬 모양의 박막트랜지스터 활성층인 반도체층(3)이 형성된다.
상기 게이트 라인(1)에 수직한 방향으로 상기 게이트 라인(1) 방향의 반도체층 일측 부분과 오버랩되도록 상기 게이트 절연막(5)위에 데이터 라인(2)이 형성되고, 상기 데이터 라인(2)에 대향된 부분의 반도체층(3) 타측 부분 및 게이트 절연막(5)에 걸쳐 드레인 전극(2b)이 형성된다.
그리고, 상기 드레인 전극(2b)상에 콘택 홀을 갖는 보호막(6)이 상기 데이터 라인(2) 및 드레인 전극을 포함한 기판(10) 전면에 형성되고, 상기 콘택 홀을 통해 상기 드레인 전극(2b)에 전기적으로 연결되도록 화소 영역에 화소 전극(4)이 형성된다.
상기 도 2에서 알 수 있는 바와 같이, 본 발명의 액정표시장치의 박막트랜지스터는 데이터 라인(2)으로부터 별도의 박막트랜지스터의 소오스 전극이 돌출되지 않으며, 상기 게이트 라인(1)으로부터 별도의 게이트 전극이 돌출되지 않는다. 단, 박막트랜지스터가 형성될 부분에서 상기 게이트 라인(1)의 폭이 다른 부분에 비해 더 넓게 형성된다.
한편, 본 발명 제 2 실시예의 액정표시장치의 박막트랜지스터는, 도 4 및 도 5에 도시된 바와 같이, 유리 기판(10)위에 일정한 간격을 갖고 일 방향으로 게이트 라인(1)이 형성된다. 그리고, 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막(5)이 형성되고, 상기 게이트 라인의 소정 영역(박막트랜지스터가 형성될 영역)위와 데이터 라인이 형성될 부분의 게이트 절연막(5)위에 반도체층(3)이 형성된다.
그리고, 상기 게이트 라인(1)에 수직한 방향의 상기 반도체층(3)위에 데이터 라인(2)이 형성되고, 상기 데이터 라인(2)에 대향된 부분의 반도체층(3) 타측 부분 및 게이트 절연막(5)에 걸쳐 드레인 전극(2b)이 형성된다.
그리고, 상기 드레인 전극(2b)상에 콘택 홀을 갖는 보호막(6)이 상기 데이터 라인(2) 및 드레인 전극을 포함한 기판(10) 전면에 형성되고, 상기 콘택 홀을 통해 상기 드레인 전극(2b)에 전기적으로 연결되도록 화소 영역에 화소 전극(4)이 형성된다.
여기서, 상기 도 4에서 알 수 있는 바와 같이, 상기 데이터 라인(2)은 상기 반도체층(3)보다 더 넓은 폭으로 형성되며, 마찬가지로, 본 발명의 액정표시장치의 박막트랜지스터는 데이터 라인(2)으로부터 별도의 박막트랜지스터의 소오스 전극이 돌출되지 않으며, 상기 게이트 라인(1)으로부터 별도의 게이트 전극이 돌출되지 않는다. 단, 박막트랜지스터가 형성될 부분에서 상기 게이트 라인(1)의 폭이 다른 부분에 비해 더 넓게 형성된다. 그리고, 데이터 라인(2) 하측에 형성된 반도체층(3)과 박막트랜지스터 형성 영역에 형성되는 반도체층(3)을 일체로 형성된다.
이와 같은 구성을 갖는 본 발명에 따른 액정표시장치의 박막트랜지스터의 제조 방법을 설명하면 다음과 같다.
즉, 기판(10)에 금속층 또는 전도성 반도체층을 증착하고 선택적으로 제거하여 게이트 라인(1)을 형성한다. 이 때, 상기 게이트 라인(1)은 별도로 돌출되는 게이트 전극이 형성되지 않으며, 단지 박막트랜지스터를 형성할 부분의 게이트 라인(1) 폭이 다른 부분 보다 더 넓게 형성된다.
그리고 상기 게이트 라인(1)이 형성된 기판(10) 전면에 절연막(5)을 증착하고, 상기 게이트 절연막(5)위에 반도체층(3)을 증착한 후, 상기 반도체층(3)을 선택적으로 제거하여 박막트랜지스터의 활성영역을 형성한다. 이 때, 본 발명 제 1 실시예에서는 상기 반도체층(3)이 박막트랜지스터를 형성할 부분의 게이트 라인(1) 상측에 섬 모양으로 남도록 하고, 상기 본 발명 제 2 실시예에서는 상기 반도체층(3)이 박막트랜지스터를 형성할 부분의 게이트 라인(1) 상측 및 데이터 라인이 형성될 부분의 게이트 절연막위에 남도록한다.
그리고 상기 기판 전면에 금속층을 증착하고 상기 금속층을 선택적으로 패터닝하여 데이터 라인(2) 및 드레인 전극(2b)을 형성한다. 이 때, 상기 데이터 라인(2)에는 돌출되는 소오스 전극이 형성되지 않고, 데이터 라인(2)은 상기 반도체층(3)보다 더 넓은 폭으로 형성되며, 상기 드레인 전극(2b)은 화소 영역에 형성되지 않고 게이트 라인(1) 상측에 형성된다.
전면에 보호막(6)을 증착하고, 상기 드레인 전극(2b)에 콘택 홀을 형성한 다음, 상기 콘택 홀을 통해 상기 드레인 전극(2b)에 연결되도록 전면에 투명전극(ITO)을 증착하고 화소 영역에만 남도록 상기 투명 전극을 패터닝하여 화소 전극(4)을 형성한다.
이상에서 설명한 바와 같은 본 발명의 액정표시장치 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 박막트랜지스터가 화소 영역에 형성되지 않고 게이트 라인과 데이터 라인이 교차되는 부분의 게이트 라인 상에 형성되므로 액정표시장치의 개구율을 최대화 할 수 있다.
둘째, 상기 게이트 라인 및 데이터 라인에서 별도로 게이트 전극 및 소오스 전극이 돌출되지 않으므로, 박막트랜지스터의 게이트 전극과 소오스 및 드레인 전극 간의 기생커패시턴스의 변동 편차를 없앨 수 있기 때문에 플리커(Flicker) 특성이 개선된다.
도 1은 일반적인 액정표시장치용 박막트랜지스터의 레이 아웃도
도 2는 본 발명 제 1 실시예에 따른 액정표시장치의 박막트랜지스터 레이 아웃도
도 3은 도 2의 Ⅰ-Ⅰ' 선상의 본 발명 제 1 실시예에 따른 액정표시장치의 박막트랜지스터 구조 단면도
도 4는 본 발명 제 2 실시예에 따른 액정표시장치의 박막트랜지스터 레이 아웃도
도 5는 도 4의 Ⅱ-Ⅱ' 선상의 본 발명 제 2 실시예에 따른 액정표시장치의 박막트랜지스터의 구조 단면도
도면의 주요 부분에 대한 부호의 설명
1 : 게이트 라인 2 : 데이터 라인
2b : 드레인 전극 3 : 반도체층
4 : 화소 전극 5 : 게이트 절연막
6 : 보호막

Claims (11)

  1. 기판위에 일정한 간격을 갖고 일 방향으로 일정부분이 다른 부분보다 두꺼운 폭을 갖으면서 형성되는 게이트 라인;
    화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 형성되는 데이터 라인;
    상기 게이트 라인을 게이트 전극으로 하고 상기 데이터 라인을 소오스 전극으로 하여, 상기 게이트 라인과 데이터 라인이 교차되는 부분의 게이트 라인 중 다른 부분보다 두껍게 형성된 부분상에 형성되는 반도체층과, 상기 데이터 라인에 대향되는 부분의 상기 반도체층상에 걸쳐 상기 게이트 라인상에 형성되는 드레인 전극을 포함하여 이루어진 박막트랜지스터; 그리고
    상기 화소 영역에 형성되는 화소 전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 반도체층은 상기 데이터 라인 하측에도 형성됨을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 드레인 전극에서는 화소 전극이 연장되어 연결됨을 특징으로 하는 액정표시장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 게이트 라인은 상기 박막트랜지스터의 게이트 전극이 돌출되지 않고, 상기 데이터 라인에는 상기 박막트랜지스터의 소오스 전극이 돌출되지 않음을 특징으로 하는 액정표시장치.
  7. 기판에 소정부분이 다른 부분보다 두꺼운 폭을 갖는 게이트 라인을 형성하는 단계와,
    상기 게이트 라인이 형성된 기판 전면에 게이트 절연막을 증착하는 단계와,
    상기 다른 부분보다 두껍게 형성된 게이트 라인 상층의 상기 게이트 절연막위에 섬모양으로 반도체층을 형성하는 단계와,
    상기 게이트 라인과 수직한 방향으로 상기 반도체층의 일측면에 오버랩되도록 상기 게이트 절연막위에 데이터 라인을 형성하고 상기 반도체층의 타측면에 오버랩되도록 상기 게이트 라인 상측에 드레인 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 드레인 전극에 콘택 홀을 갖는 보호막을 기판 전면에 형성하는 단계와,
    상기 콘택홀을 통해 상기 드레인 전극과 연결되도록 화소 영역에 화소 전극을 형성하는 단계를 더 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  9. 제 7 항에 있어서,
    상기 게이트 라인은 별도로 돌출되는 박막트랜지스터의 게이트 전극이 형성되지 않으며, 상기 박막트랜지스터가 형성될 부분의 폭이 다른 부분 보다 더 넓게 형성됨을 특징으로 하는 액정표시장치의 제조 방법.
  10. 제 7 항에 있어서,
    상기 반도체층이 박막트랜지스터를 형성할 부분의 게이트 라인 상측 및 데이터 라인이 형성될 부분의 게이트 절연막에 형성됨을 특징으로 하는 액정표시장치의 제조 방법.
  11. 제 7 항에 있어서,
    상기 데이터 라인은 별도의 돌출된 소오스 전극을 구비하지 않음을 특징으로 하는 액정표시장치의 제조 방법.
KR10-2001-0083399A 2001-12-22 2001-12-22 액정표시장치 및 그 제조 방법 KR100475108B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0083399A KR100475108B1 (ko) 2001-12-22 2001-12-22 액정표시장치 및 그 제조 방법
US10/325,045 US6999060B2 (en) 2001-12-22 2002-12-18 Liquid crystal display and fabricating method thereof
US11/313,336 US7656467B2 (en) 2001-12-22 2005-12-21 Liquid crystal display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083399A KR100475108B1 (ko) 2001-12-22 2001-12-22 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030053241A KR20030053241A (ko) 2003-06-28
KR100475108B1 true KR100475108B1 (ko) 2005-03-10

Family

ID=36639975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083399A KR100475108B1 (ko) 2001-12-22 2001-12-22 액정표시장치 및 그 제조 방법

Country Status (2)

Country Link
US (2) US6999060B2 (ko)
KR (1) KR100475108B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101075361B1 (ko) * 2004-09-30 2011-10-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판
US7719008B2 (en) * 2006-02-03 2010-05-18 Samsung Electronics Co., Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate
TWI293802B (en) * 2006-03-28 2008-02-21 Au Optronics Corp Liquid crystal display device
JP5154261B2 (ja) 2008-02-26 2013-02-27 株式会社ジャパンディスプレイイースト 液晶表示装置
KR20120108336A (ko) 2011-03-23 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101987985B1 (ko) * 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103048838B (zh) * 2012-12-13 2015-04-15 北京京东方光电科技有限公司 一种阵列基板、液晶显示面板及驱动方法
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
KR101539326B1 (ko) 2014-04-30 2015-07-27 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치 및 그 제조방법
TWI577000B (zh) * 2015-01-21 2017-04-01 群創光電股份有限公司 顯示裝置
JP6501879B2 (ja) * 2015-06-05 2019-04-17 シャープ株式会社 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
CN105182647B (zh) 2015-10-16 2019-01-11 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026637A (ko) * 1997-09-25 1999-04-15 구자홍 횡전계방식 액정표시장치
JP2000196104A (ja) * 1998-12-30 2000-07-14 Hyundai Electronics Ind Co Ltd 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
KR20010003440A (ko) * 1999-06-23 2001-01-15 김영환 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판
JP2001330849A (ja) * 2000-05-18 2001-11-30 Nec Corp 液晶表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP3715996B2 (ja) * 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
KR100219118B1 (ko) * 1996-08-30 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
JP3396130B2 (ja) * 1996-06-03 2003-04-14 シャープ株式会社 液晶表示装置
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
JP3356429B2 (ja) * 2000-04-11 2002-12-16 日本電気株式会社 液晶表示装置および液晶プロジェクタ装置
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
KR100776514B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
TW471182B (en) * 2001-01-20 2002-01-01 Unipac Optoelectronics Corp Thin film transistor having light guide material
KR100731037B1 (ko) * 2001-05-07 2007-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026637A (ko) * 1997-09-25 1999-04-15 구자홍 횡전계방식 액정표시장치
JP2000196104A (ja) * 1998-12-30 2000-07-14 Hyundai Electronics Ind Co Ltd 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
KR20010003440A (ko) * 1999-06-23 2001-01-15 김영환 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판
JP2001330849A (ja) * 2000-05-18 2001-11-30 Nec Corp 液晶表示装置

Also Published As

Publication number Publication date
US7656467B2 (en) 2010-02-02
KR20030053241A (ko) 2003-06-28
US6999060B2 (en) 2006-02-14
US20030117542A1 (en) 2003-06-26
US20060146246A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP3401589B2 (ja) Ｔｆｔアレイ基板および液晶表示装置
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
US4783147A (en) Active matrix display screen without spurious transistor
US7656467B2 (en) Liquid crystal display and fabricating method thereof
KR100247628B1 (ko) 액정 표시 소자 및 그 제조방법
KR100209277B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR20020091683A (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR960011529A (ko) 전하 유지용 저장 캐패시터를 갖는 액정 디스플레이
KR19980041737A (ko) 액정디스플레이장치 및 그 제조방법
KR101323477B1 (ko) 액정표시장치 및 그 제조 방법
KR980010562A (ko) 박막 트랜지스터-액정표시장치 및 그 제조방법
JP3127619B2 (ja) アクティブマトリクス基板
GB2318210A (en) Source electrode for thin film transistor
KR100308853B1 (ko) 액정표시장치의축적캐패시터구조및그제조방법
KR20050031478A (ko) Ｏｃｂ 모드 액정 표시 장치
JPH09127556A (ja) 表示装置及びその駆動方法
KR100223879B1 (ko) 액정표시장치 및 그 제조방법
KR101446341B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100612993B1 (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
KR100607145B1 (ko) 횡전계방식 액정표시장치
JPH09297302A (ja) 液晶表示装置
KR100312758B1 (ko) 액정 표시 장치의 제조 방법
JPH08297301A (ja) 液晶表示装置
KR100375737B1 (ko) 액티브 매트릭스형 액정 표시 장치
KR20040048118A (ko) 액정표시장치의 화소구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 16