JP6501879B2 - アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 Download PDFInfo
- Publication number
- JP6501879B2 JP6501879B2 JP2017521896A JP2017521896A JP6501879B2 JP 6501879 B2 JP6501879 B2 JP 6501879B2 JP 2017521896 A JP2017521896 A JP 2017521896A JP 2017521896 A JP2017521896 A JP 2017521896A JP 6501879 B2 JP6501879 B2 JP 6501879B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active matrix
- matrix substrate
- gate
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 191
- 239000011159 matrix material Substances 0.000 title claims description 141
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 title description 28
- 239000010410 layer Substances 0.000 claims description 149
- 239000010408 film Substances 0.000 claims description 132
- 239000004065 semiconductor Substances 0.000 claims description 61
- 239000004020 conductor Substances 0.000 claims description 47
- 239000010409 thin film Substances 0.000 claims description 43
- 230000001681 protective effect Effects 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 description 24
- 229910004205 SiNX Inorganic materials 0.000 description 22
- 230000005684 electric field Effects 0.000 description 22
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 230000007547 defect Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000006866 deterioration Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Description
第1方向に延伸する複数のゲート線と、
第2方向に延伸する複数のデータ線と、
前記ゲート線と前記データ線の交点に対応して配置され、それぞれが薄膜トランジスタおよび画素電極を含む複数の画素回路と、
前記ゲート線、前記データ線、前記薄膜トランジスタ、および、前記画素電極よりも上層に形成された保護絶縁膜と、
前記保護絶縁膜の上層に形成された共通電極とを備え、
前記薄膜トランジスタは、前記ゲート線と一体に形成されたゲート電極と、前記データ線と一体に形成されたソース電極と、前記画素電極に直接接続され、前記ゲート電極と重なる部分を有するドレイン電極とを有し、
前記画素電極は、前記ゲート線の第1側に形成された本体部と、前記第2方向に延伸し、前記ゲート電極と前記ドレイン電極の重なり部分を覆い、前記第1方向における幅が一定である拡張部とを有し、
前記ドレイン電極は、前記ゲート線の第2側には形成されておらず、
前記画素電極の拡張部は、前記ゲート線の第2側にも形成されていることを特徴とする。
前記ドレイン電極は、前記ゲート線および前記ゲート電極が形成された領域の内部に形成されていることを特徴とする。
前記薄膜トランジスタの半導体層は、前記ゲート線および前記ゲート電極が形成された領域の内部に形成されていることを特徴とする。
前記ゲート線は、前記画素回路内を貫通し、
前記画素電極は、前記ゲート線の第2側に形成された第2本体部をさらに有し、
前記画素電極の拡張部は、前記画素電極の本体部と第2本体部を接続することを特徴とする。
前記共通電極は、前記本体部および前記第2本体部に対応する領域に1以上のスリットを有し、
前記スリットのうち少なくとも1つは、前記ゲート線上には形成されていないことを特徴とする。
前記薄膜トランジスタは、前記データ線の両側に交互に形成されていることを特徴とする。
前記共通電極は、前記画素回路に対応して1以上のスリットを有することを特徴とする。
前記データ線、前記ソース電極、および、前記ドレイン電極の下層には、半導体層が形成されていることを特徴とする。
前記アクティブマトリクス基板に対向する対向基板とを備えた、液晶パネルである。
第1方向に延伸する複数のゲート線を形成すると共に、前記ゲート線と一体に前記薄膜トランジスタのゲート電極を形成するステップと、
前記薄膜トランジスタの半導体層を形成する半導体層形成ステップと、
第2方向に延伸する複数のデータ線の主導体部を形成すると共に、前記主導体部と一体に、前記薄膜トランジスタのドレイン電極とソース電極の元になる導体部を形成するソース層形成ステップと、
前記画素電極と、前記データ線の副導体部とを形成すると共に、前記導体部をパターニングすることにより、前記薄膜トランジスタのドレイン電極とソース電極を形成する画素電極層形成ステップと、
前記画素電極の上層に保護絶縁膜を形成するステップと、
前記保護絶縁膜の上層に共通電極を形成するステップとを備え、
前記ソース層形成ステップと前記画素電極層形成ステップは、前記ドレイン電極を前記ゲート電極と重なる部分を有するように形成し、
前記画素電極層形成ステップは、前記画素電極として、前記ゲート線の第1側に形成された本体部と、前記第2方向に延伸し、前記ゲート電極と前記ドレイン電極の重なり部分を覆い、前記第1方向における幅が一定である拡張部とを有する電極を、前記ドレイン電極に直接接続して形成し、
前記ソース層形成ステップと前記画素電極層形成ステップは、前記ドレイン電極を前記ゲート線の第2側には形成せず、
前記画素電極層形成ステップは、前記画素電極の拡張部を前記ゲート線の第2側にも形成することを特徴とする。
前記半導体層形成ステップは、半導体膜を成膜し、前記半導体膜をパターニングすることを特徴とする。
前記半導体層形成ステップは、半導体膜を成膜し、
前記ソース層形成ステップは、前記主導体部と前記導体部とを形成すると共に、前記半導体膜をパターニングすることを特徴とする。
図1は、本発明の第1の実施形態に係るアクティブマトリクス基板を備えた液晶表示装置の構成を示すブロック図である。図1に示す液晶表示装置1は、液晶パネル2、表示制御回路3、ゲート線駆動回路4、データ線駆動回路5、および、バックライト6を備えている。以下、mおよびnは2以上の整数、iは1以上m以下の整数、jは1以上n以下の整数であるとする。
ガラス基板101上にスパッタリング法によって、Ti(チタン)、Al(アルミニウム)、および、Tiを順次成膜する。続いて、フォトリソグラフィ法とエッチングを用いてゲート層をパターニングし、ゲート線23、TFT21のゲート電極111などを形成する。ここで、フォトリソグラフィ法とエッチングを用いたパターニングとは、以下の処理をいう。まず、基板にフォトレジストを塗布する。次に、所望のパターンを有するフォトマスクを被せて基板を露光することにより、基板上にフォトマスクと同じパターンにフォトレジストを残す。次に、残したフォトレジストをマスクとして基板をエッチングすることにより、基板の表面にパターンを形成する。最後に、フォトレジストを剥離する。
図9Aに示す基板にCVD(Chemical Vapor Deposition )法によって、ゲート絶縁膜となるSiNx(窒化シリコン)膜121と、アモルファスSi(アモルファスシリコン)膜122と、リンがドープされたn+アモルファスSi膜123とを連続して成膜する。続いて、フォトリソグラフィ法とエッチングを用いて半導体層をパターニングし、TFT21のゲート電極111上に島状にアモルファスSi膜122とn+アモルファスSi膜123からなる半導体層を形成する。
図9Bに示す基板にスパッタリング法によって、MoNb(モリブデンニオブ)膜を成膜する。続いて、フォトリソグラフィ法とエッチングを用いてソース層をパターニングし、データ線24の主導体部131、TFT21の導体部132などを形成する。TFT21の導体部132は、TFT21のソース電極、ドレイン電極、および、チャネル領域の位置に形成される。第3工程完了時点では、TFT21のソース電極、ドレイン電極、および、チャネル領域は、データ線24の主導体部131と一体に形成されている。
図9Cに示す基板にスパッタリング法によって、画素電極22となるIZO膜141を成膜する。続いて、フォトリソグラフィ法とエッチングを用いて画素電極層をパターニングする。第4工程では、画素電極22の位置とソース層パターンの位置(ただし、TFT21のチャネル領域の位置を除く)にフォトレジスト142を残すフォトマスクが使用される。このため露光後には、画素電極22の位置、および、ソース層パターンの位置からTFT21のチャネル領域の位置を除いた位置にフォトレジスト142が残る(図9D)。フォトレジスト142をマスクとして、まずウェットエッチングによってIZO膜141とTFT21のチャネル領域の位置に存在する導体部132とをエッチングし、続いてドライエッチングによってTFT21のチャネル領域の位置に存在するn+アモルファスSi膜123をエッチングする(図9E、図9F)。図9Eには、導体部132のエッチングが完了した時点の基板が記載されている。図9Fには、n+アモルファスSi膜123のエッチングが完了した時点の基板が記載されている。図9Fに示すように、ドライエッチングによって、TFT21のチャネル領域に存在するアモルファスSi膜122の膜厚は薄くなる。最後にフォトレジスト142を剥離することにより、図9Gに示す基板が得られる。図9Gに示す基板では、TFT21のチャネル領域が形成され、TFT21のソース電極143とドレイン電極25は分離された状態になる。データ線24の主導体部131、TFT21のソース電極143、および、TFT21のドレイン電極25の上層には、IZO膜141が残る。主導体部131とその上層のIZO膜141とによって、データ線24が形成される。
図9Gに示す基板にCVD法によって、保護絶縁膜となる2層のSiNx膜151、152を順次成膜する。下層SiNx膜151の成膜条件と上層SiNx膜152の成膜条件は異なる。例えば、下層SiNx膜151には高温条件で成膜した膜密度が高い薄膜が使用され、上層SiNx膜152には低温条件で成膜した膜密度が低い厚膜が使用される。続いて、フォトリソグラフィ法とエッチングを用いて、第5工程で成膜された2層のSiNx膜151、152、および、第2工程で成膜されたSiNx膜121をパターニングする。なお、図9H(a)から(c)において、保護絶縁膜にはコンタクトホールなどの特定のパターニングは行われていない。保護絶縁膜のパターニングは、額縁領域14や非対向領域12において、ゲート層またはソース層と共通電極層とを接続するためのコンタクトホールなどを形成するために行われる。
図9Hに示す基板にスパッタリング法によって、共通電極30となるIZO膜を成膜する。続いて、フォトリソグラフィ法とエッチングを用いて共通電極層をパターニングし、共通電極30を形成する。
第2の実施形態では、第1の実施形態とは異なる方法で製造されたアクティブマトリクス基板について説明する。図17は、本発明の第2の実施形態に係るアクティブマトリクス基板を備えた液晶パネルのレイアウト図である。図17において、画素電極22、ゲート線23、データ線24、および、ドレイン電極51の形状は図12と同じであり、半導体層61の形状は図12とは異なる。半導体層61は、データ線24と一体に形成されたソース電極と、ドレイン電極51との間に形成されている。これに加えて、半導体層61は、ソース層パターンの下層にソース層パターンとほぼ同じ形状で形成されている。具体的には、半導体層61は、データ線24、TFTのソース電極、および、ドレイン電極51の下層にも形成される。
図9Aに示す基板にCVD法によって、ゲート絶縁膜となるSiNx膜121と、アモルファスSi膜122と、リンがドープされたn+アモルファスSi膜123とを連続して成膜する。第1の実施形態とは異なり、本実施形態では半導体層のパターニングを行わない。半導体層のパターニングは、ソース層のパターニングと共に第3工程で行われる。
図18Aに示す基板にスパッタリング法によって、MoNb膜171を成膜する。続いて、フォトリソグラフィ法とエッチングを用いてソース層と半導体層をパターニングし、データ線24の主導体部131、および、TFT21の導体部132などを形成する。TFT21の導体部132は、TFT21のソース電極、ドレイン電極、および、チャネル領域の位置に形成される。第3工程では、主導体部131および導体部132などの位置にフォトレジスト172を残すフォトマスクが使用される。このため露光後には、主導体部131および導体部132などの位置にフォトレジスト172が残る(図18B)。フォトレジスト172をマスクとして、まず第3工程で成膜したMoNb膜171をエッチングし、次に第2工程で成膜したn+アモルファスSi膜123とアモルファスSi膜122とを連続してエッチングする(図18C)。これにより、アモルファスSi膜122とn+アモルファスSi膜123は、ソース層とほぼ同じ形状にパターニングされる。最後にフォトレジスト172を剥離することにより、図18Dに示す基板が得られる。図18Dに示す基板では、エッチングされずに残ったMoNb膜171が、データ線24の主導体部131、TFT21の導体部132などになる。図18Dに示す基板は、図9Cに示す基板に対応する。図18Dに示す基板は、データ線24の主導体部131の下層にアモルファスSi膜122とn+アモルファスSi膜123が存在する点で、図9Cに示す基板と相違する。
2…液晶パネル
3…表示制御回路
4…ゲート線駆動回路
5…データ線駆動回路
6…バックライト
10、70…アクティブマトリクス基板
11…対向領域
12…非対向領域
20…画素回路
21…TFT
22、54…画素電極
23、53…ゲート線
24、57…データ線
25、51…ドレイン電極
26、52、61…半導体層
30…共通電極
31、55…スリット
40…対向基板
Claims (12)
- 第1方向に延伸する複数のゲート線と、
第2方向に延伸する複数のデータ線と、
前記ゲート線と前記データ線の交点に対応して配置され、それぞれが薄膜トランジスタおよび画素電極を含む複数の画素回路と、
前記ゲート線、前記データ線、前記薄膜トランジスタ、および、前記画素電極よりも上層に形成された保護絶縁膜と、
前記保護絶縁膜の上層に形成された共通電極とを備え、
前記薄膜トランジスタは、前記ゲート線と一体に形成されたゲート電極と、前記データ線と一体に形成されたソース電極と、前記画素電極に直接接続され、前記ゲート電極と重なる部分を有するドレイン電極とを有し、
前記画素電極は、前記ゲート線の第1側に形成された本体部と、前記第2方向に延伸し、前記ゲート電極と前記ドレイン電極の重なり部分を覆い、前記第1方向における幅が一定である拡張部とを有し、
前記ドレイン電極は、前記ゲート線の第2側には形成されておらず、
前記画素電極の拡張部は、前記ゲート線の第2側にも形成されていることを特徴とする、アクティブマトリクス基板。 - 前記ドレイン電極は、前記ゲート線および前記ゲート電極が形成された領域の内部に形成されていることを特徴とする、請求項1に記載のアクティブマトリクス基板。
- 前記薄膜トランジスタの半導体層は、前記ゲート線および前記ゲート電極が形成された領域の内部に形成されていることを特徴とする、請求項1に記載のアクティブマトリクス基板。
- 前記ゲート線は、前記画素回路内を貫通し、
前記画素電極は、前記ゲート線の第2側に形成された第2本体部をさらに有し、
前記画素電極の拡張部は、前記画素電極の本体部と第2本体部を接続することを特徴とする、請求項1に記載のアクティブマトリクス基板。 - 前記共通電極は、前記本体部および前記第2本体部に対応する領域に1以上のスリットを有し、
前記スリットのうち少なくとも1つは、前記ゲート線上には形成されていないことを特徴とする、請求項4に記載のアクティブマトリクス基板。 - 前記薄膜トランジスタは、前記データ線の両側に交互に形成されていることを特徴とする、請求項1に記載のアクティブマトリクス基板。
- 前記共通電極は、前記画素回路に対応して1以上のスリットを有することを特徴とする、請求項1に記載のアクティブマトリクス基板。
- 前記データ線、前記ソース電極、および、前記ドレイン電極の下層には、半導体層が形成されていることを特徴とする、請求項1に記載のアクティブマトリクス基板。
- 請求項1〜8のいずれかに記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向する対向基板とを備えた、液晶パネル。 - それぞれが薄膜トランジスタおよび画素電極を有する複数の画素回路を含むアクティブマトリクス基板の製造方法であって、
第1方向に延伸する複数のゲート線を形成すると共に、前記ゲート線と一体に前記薄膜トランジスタのゲート電極を形成するステップと、
前記薄膜トランジスタの半導体層を形成する半導体層形成ステップと、
第2方向に延伸する複数のデータ線の主導体部を形成すると共に、前記主導体部と一体に、前記薄膜トランジスタのドレイン電極とソース電極の元になる導体部を形成するソース層形成ステップと、
前記画素電極と、前記データ線の副導体部とを形成すると共に、前記導体部をパターニングすることにより、前記薄膜トランジスタのドレイン電極とソース電極を形成する画素電極層形成ステップと、
前記画素電極の上層に保護絶縁膜を形成するステップと、
前記保護絶縁膜の上層に共通電極を形成するステップとを備え、
前記ソース層形成ステップと前記画素電極層形成ステップは、前記ドレイン電極を前記ゲート電極と重なる部分を有するように形成し、
前記画素電極層形成ステップは、前記画素電極として、前記ゲート線の第1側に形成された本体部と、前記第2方向に延伸し、前記ゲート電極と前記ドレイン電極の重なり部分を覆い、前記第1方向における幅が一定である拡張部とを有する電極を、前記ドレイン電極に直接接続して形成し、
前記ソース層形成ステップと前記画素電極層形成ステップは、前記ドレイン電極を前記ゲート線の第2側には形成せず、
前記画素電極層形成ステップは、前記画素電極の拡張部を前記ゲート線の第2側にも形成することを特徴とする、アクティブマトリクス基板の製造方法。
- 前記半導体層形成ステップは、半導体膜を成膜し、前記半導体膜をパターニングすることを特徴とする、請求項10に記載のアクティブマトリクス基板の製造方法。
- 前記半導体層形成ステップは、半導体膜を成膜し、
前記ソース層形成ステップは、前記主導体部と前記導体部とを形成すると共に、前記半導体膜をパターニングすることを特徴とする、請求項10に記載のアクティブマトリクス基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015114598 | 2015-06-05 | ||
JP2015114598 | 2015-06-05 | ||
PCT/JP2016/065696 WO2016194804A1 (ja) | 2015-06-05 | 2016-05-27 | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016194804A1 JPWO2016194804A1 (ja) | 2018-03-15 |
JP6501879B2 true JP6501879B2 (ja) | 2019-04-17 |
Family
ID=57442393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017521896A Active JP6501879B2 (ja) | 2015-06-05 | 2016-05-27 | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10330994B2 (ja) |
JP (1) | JP6501879B2 (ja) |
CN (1) | CN107615156A (ja) |
WO (1) | WO2016194804A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6753885B2 (ja) * | 2018-04-16 | 2020-09-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4785229B2 (ja) * | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100471397B1 (ko) * | 2001-05-31 | 2005-02-21 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 스위칭 액정표시장치 및 그 제조방법 |
KR100475108B1 (ko) * | 2001-12-22 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조 방법 |
JP4584332B2 (ja) * | 2006-02-24 | 2010-11-17 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
WO2007108181A1 (ja) * | 2006-03-15 | 2007-09-27 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
KR101300184B1 (ko) * | 2006-08-03 | 2013-08-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101294232B1 (ko) | 2007-06-08 | 2013-08-07 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법 |
WO2009125532A1 (ja) * | 2008-04-11 | 2009-10-15 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
JP5646162B2 (ja) | 2009-01-23 | 2014-12-24 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
JP5612399B2 (ja) * | 2010-08-31 | 2014-10-22 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
TW202334724A (zh) * | 2013-08-28 | 2023-09-01 | 日商半導體能源研究所股份有限公司 | 顯示裝置 |
CN103761944B (zh) * | 2013-12-25 | 2017-01-25 | 合肥京东方光电科技有限公司 | 一种栅极驱动电路、显示装置及驱动方法 |
-
2016
- 2016-05-27 JP JP2017521896A patent/JP6501879B2/ja active Active
- 2016-05-27 CN CN201680031955.0A patent/CN107615156A/zh active Pending
- 2016-05-27 US US15/579,576 patent/US10330994B2/en active Active
- 2016-05-27 WO PCT/JP2016/065696 patent/WO2016194804A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN107615156A (zh) | 2018-01-19 |
US10330994B2 (en) | 2019-06-25 |
JPWO2016194804A1 (ja) | 2018-03-15 |
US20180173063A1 (en) | 2018-06-21 |
WO2016194804A1 (ja) | 2016-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4619997B2 (ja) | 液晶表示装置とその製造方法 | |
US9190423B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
JP4395130B2 (ja) | 液晶表示装置およびその製造方法 | |
JP5392670B2 (ja) | 液晶表示装置及びその製造方法 | |
US9040365B2 (en) | Method for fabricating thin film transistor array substrate | |
JP2007011343A (ja) | 液晶表示装置とその製造方法 | |
US20120161140A1 (en) | Tft array substrate and manufacturing method thereof | |
JP6218949B2 (ja) | アクティブマトリクス基板および液晶パネル | |
JP5052142B2 (ja) | 表示装置 | |
JP2006023744A5 (ja) | ||
WO2016021319A1 (ja) | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 | |
JP4881475B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
KR20130075528A (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
JP4682295B2 (ja) | 液晶表示装置 | |
JP6501879B2 (ja) | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 | |
KR20130044097A (ko) | 액정표시장치용 어레이기판 및 이의 제조방법 | |
KR20130063404A (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
KR101988926B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
KR102085857B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP4007381B2 (ja) | 電気光学装置 | |
US20040090406A1 (en) | Liquid crystal display | |
JP4798094B2 (ja) | 電気光学装置 | |
KR102056687B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101820532B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조방법 | |
JP2008145803A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6501879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |