KR100209277B1 - 박막트랜지스터 어레이 기판 및 그 제조방법 - Google Patents

박막트랜지스터 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100209277B1
KR100209277B1 KR1019960012911A KR19960012911A KR100209277B1 KR 100209277 B1 KR100209277 B1 KR 100209277B1 KR 1019960012911 A KR1019960012911 A KR 1019960012911A KR 19960012911 A KR19960012911 A KR 19960012911A KR 100209277 B1 KR100209277 B1 KR 100209277B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
light shielding
gate
shielding film
Prior art date
Application number
KR1019960012911A
Other languages
English (en)
Inventor
김병구
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960012911A priority Critical patent/KR100209277B1/ko
Priority to US08/803,229 priority patent/US5933208A/en
Application granted granted Critical
Publication of KR100209277B1 publication Critical patent/KR100209277B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치의 박막트랜지스터 어레이 기판에 관한 것으로, 특히 박막트랜지스터 액정표시장치의 개구율을 향상시켜 높은 화면 휘도(brightness)와 저소비전력의 액정표시장치의 제공하기에 적합하도록, 기판과, 기판 상에 형성된 적어도 하나이상의 게이트 버스라인과, 게이트 버스라인에 교차하도록 형성된 적어도 하나이상의 데이터 버스라인과, 게이트버스라인에 게이트 전극이 연결되고, 데이터 버스라인에 일 채널 전극이 연결되도록 형성된 적어도 하나이상의 박막 트랜지스터와, 적어도 데이터 버스라인 및 게이트 버스라인과 상기 박막트랜지스터를 덮도록 형성된 수지차광막과, 수지차광막의 상부를 제외한 노출된 전표면에 패턴형성된 컬러필터와, 수지차광막 일부 및 컬러필터를 덮으며, 상기 박막트랜지스터의 드레인 전극과 연결 형성된 화소전극을 포함하여 이루어진다.

Description

박막트랜지스터 어레이 기판 및 그 제조방법
제1도는 종래의 박막트랜지스터 어레이 기판의 구조를 예시한 도면.
제2도는 본 발명에 따른 박막트랜지스터 어레이 기판의 구조를 예시한 도면.
제3도는 본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법을 예시한 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
10, 30 : 기판 11-1, 31-1 : 게이트 전극
11-2, 31-2 : 게이트 버스라인 12, 32 : 게이트 절연막
13, 33 : 활성층 14, 34 : 오믹콘택층
15, 41 : 화소전극 16-1, 35-1 : 소오스 전극
16-2 , 35-2 : 데이터 버스라인 17, 36 : 드레인 전극
18, 40 : 컬러필터 19, 38a : 보호막
20 : 금속차광막 38 : 보호막용 절연막
39 : 불투명 수지 39a : 수지차광막
본 발명은 액정표시장치의 박막트랜지스터 어레이 기판에 관한 것으로, 특히 박막트랜지스터 액정표기장치의 개구율을 향상시켜 높은 회면 휘도(brightness)와 저소비전력의 액정표시장치를 제공하기에 적합하도록 한 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
종래의 일반적인 박막트랜지스터 액정표시장치는 크게 박막트랜지스터 어레이 기판(이하 하판이라고 한다.)과 컬러필터(color filter) 기판(이하 상판이라고 한다.) 사이에 액정이 채워진 형태의 구조를 가지고 있다. 즉, 스위치 소자인 박막트랜지스터와 박막트랜재스터의 드레인 전극에 연결된 화소전극을 기본 단위로 하는 화소(PIXEL : Picture Element)가 종횡으로 배열되어 있고, 일 방향으로 형성되어 각 박막트랜지스터의 게이트 전극을 서로 연결하여 복수개의 게이트 버스라인과, 다른 일 방향으로 형성되어 각 박막 트랜지스터의 일 체널전극을 서로 연결하여 복수개의 데이터 버스라인이 하판에 있다. 그리고 상판에는 RGB(Red-Green-Blue)중 하나의 색소를 각각 가지는 컬러필터가 각 화소에 대응하여 복수개 형성되어 있고, 각 컬러필터들의 사이 즉 하판에 형성된 데이터 버스라인, 게이트 버스라인 및 박막트랜지스터의 상부에 해당되는 영역에는 크롬으로 형성된 차광막이 있다. 컬러필터와 차광막의 표면에는 보호막이 있고, 그 상부에는 화소전극에 대응하여 액정에 전기장을 걸어 주는 공통전극이 형성되어 있다. 이와 같은 일반적인 액정표시장치는 차광막이 상부에 형성되어 있어서, 차광막을 형성할 때 상하판 합착공정에서 발생할 수 있는 오정합(misalign)의 정도를 고려하여 차광막 크기를 결정한므로, 낮은 개구율을 가지게 되었다.
제1(a)도 및 제1(b)도는 상판에 형성하던 차광막과 컬러필터를 하판에 형성한 액정표시장치의 박막트랜지스터 어레이 기판(하판)을 도시한 것으로, 기판(10)위에 게이트 전극(11-1) 및 게이트 버스라인(11-2)이 있고, 게이트 전극(11-2) 상부에 게이트 절연막(12)을 개재하여 섬모양의 활성층(13)이 있고, 활성층(13) 상부에는 도핑된 반도체층이 오믹콘택층(14)이 분리된 패턴형태로 있다. 오믹콘택층(14)에 접촉하여 그 상부에 소오스 전극(16-1) 및 드레인 전극(17)이 있고, 소오스 전극(16-1)에 연결하여 하부의 게이트 버스라인(11-2)과 교차하는 데이터 버스라인(16-2)이 있다. 그리고, 화소전극(15)은 드레인 전극(17)의 하부와 일부 연결되어 게이트 버스라인(11-2)과 데이터 버스라인(16-2)의 사이영역에 형성되어 있다. 또한 화소전극(15) 상부에는 화소전극(15)을 완전히 덮도록 컬러필터(18)가 형성되어 있고, 컬러필터(18) 및 박막트랜지스터(18) 및 박막트랜지스터 상부에 보호막(19)이 형성되어 있다. 보호막(19)의 상부에는 크롬과 같은 금속차광막(20)이 박막트랜지스터와 게이트 버스라인(11-2) 및 데이터 버스라인(16-2)을 완전히 덮도록 형성되어 있다. 이 때, 금속차광막(20)은 빛샘현상을 방지하기 위하여 화소전극의 일부와 중첩되도록 형성되어 있다.
제1도와 같은 박막트랜지스터 어레이 기판을 가지는 액정표시장치는 화소전극에 신호전압이 인가되고, 상판의 대응전극인 공통전극에 전압이 인가되면, 두 전압차에 의하여 액정의 배열상태가 결정되는데, 화소전극과 데이터 버스라인이 동일층에 위치하여 화소전극 형성영역을 제한하여 개구부분 확대에 한계가 있다. 그리고, 최상층의 차공막이 데이터 버스라인과 보호막만을 개재하여 중첩형성되어 있어서, 단락불량이나 두 층간에 형성되는 기생용량에 의한 크로스토크(crosstalk)와 같은 신호왜곡효과가 예상된다.
그래서, 본 발명은 기본적으로 컬러필터와 차광막을 하판 즉 박막트랜지스터 어레이 기판에 형성하는 액정표시장치를 제공함에 있어서, 개구율 향상 및 화소영역의 평탄화를 고려한 것으로, 기판과, 가판상에 형성된 적어도 하나이상의 게이트 버스라인과, 게이트 버스라인에 교차하도록 형성된 적어도 하나이상의 데이터 버스라인과, 게이트 버스라인에 게이트 전극이 연결되고, 데이터 버스라인에 일 채널 전극이 연결되도록 형성된 적어도 하나이상의 박막트랜지스터와, 적어도 데이터 버스라인 및 게이트 버스라인과 박막트랜지스터를 덮도록 형성한 수지차광막과, 수지차광막의 상부를 제외한 노출된 전표면에 패턴형성된 컬러필터와, 수지차광막 일부 및 상기 컬러필터를 덮으며, 박막트랜지스터의 드레인 전극과 연결 형성된 화소전극을 포함하여 이루어지는 박막트랜지스터 어레이 기판이다.
또한 본 발명은 기판의 일부영역에 행렬로 배열된 박막트랜지스터 및 박막트랜지스터의 게이트 전극에 연결된 게이트 버스라인과, 게이트 버스라인과 교차이며 박막트랜지스터의 소오스전극에 연결된 데이터 버스라인을 형성하는 단계와 기판 상부의 노출된 전표면에 불투명 수지를 도포한 후 박막트랜지스터의 드레인 전극 상부를 제외한 박막트랜지스터 및 데이터 버스라인과 게이트 버스라인의 상부에 불투명 수지가 남도록 패터닝하여 수지차광막을 형성하는 단계와, 수지차광막 및 기판 상부의 노출된 전표면에 컬러레지스트를 도포한 후, 패터닝하여 수지차광막의 상부 및 드레인 전극이 노출되는 컬러필터를 형성하는 단게와, 컬러 필터 및 수지차광막의 노출된 표면에 투명도전물질을 적층한 후, 데이터 버스랑인의 일부와 전단(또는 후단)의 게이트 버스라인의 일부에 중첩되게, 수지차광막 일부 및 컬러필터의 상부를 덮도록 드레인 전극과 연결된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판 제조방법이다.
제2도는 본 발명에 따른 박막트랜지스터 어레이 기판의 구조를 설명하기 위하여 예시한 도면으로, 제2(a)도는 한 화소를 중심으로 도시한 박막트랜지스터 어레이 기판의 평면도이고 제2(b)도는 II-II를 따라 절단한 데이터 버스라인형성영역이 단면도이고, 제2(c)도는 III-III를 따라 절단한 박막트랜지스터형성영역의 단면도이다.
수평적으로는 제2(a)도와 같이, 서로 교차하는 게이트 버스라인(31-2)과 데이터 버스라인(35-2)이 있고, 게이트 버스라인(31-1)에 형성된 돌출부를 게이트 전극(31-1)으로 하는 박막트랜지스터가 버스라인(31-2)(53-2)간의 교차부 사이영역의 일부영역에 형성되어 있다. 그리고, 화소전극(41)이 박막트랜지스터의 일 채널 전극(드레인 전극)(36)에 연결되어 버스라인(31-2)(35-2)간의 교차부 사이영역과 이 영역을 둘러싼 각 버스라인(31-2)(35-2) 중 화소전극(41) 자신이 연결된 박막트랜지스터의 게이트전극(31-1)으로부터 연장형성된 게이트 버스라인(자기단의 게이트 버스라인)(31-2)을 제외한 각 버스라인(31-2)(35-2)과 일부 중첩되는 패턴형태를 가지고 형성되어 있다. 이 때, 자기단의 게이트 버스라인(31-2)에 이웃하는 전단(또는 후단)의 게이트 버스라인(31-2)과의 중첩정도를 크게 하여 화소전극(41)을 형성함으로써, 이 게이트 버스라인(31-2)과 화소전극(41)을 전극으로 하는 스토리지 용량을 가진다. 그리고, 각 버스라인(31-2)(35-2) 및 박막트랜지스터와 완전히 중첩하는 수지차광막(39a)이 있고, 이 수지차광막(39a)으로 둘러싸인 영역에는 컬러필터(40)가 형성되어 있다. 이 때, 자기단의 게이트 버스라인(31-2)고 화소전극(41)이 중첩되지 않도록 형성한 이유는 게이트 버스라인(31-2)-게이트 절연막/보호막/수지차광막-화소전극(41)의 MIM구조에 의한 기생용량의 발생을 방지하기 위해서이다. 이는 두 금속층사이의 절연막이 두꺼워서, 발생되는 기생용량의 크기는 작으나 이러한 기생용량은 ΔVP를 증가시키는 원인이 되어 화면특성을 저하시키는 결과를 가져올 수 있기 때문이다.
수직적인 구조를 살펴보면, 먼저 데이터 버스라인형성영역은 제2(b)도와 같이, 기판(30) 위에 게이트 절연막(32)이 있고, 그 상부에 데이타 버스라인(35-2)이 있으며, 데이터 버스라인(35-2)을 완전히 덮는 보호막(38a)과 수지차광막(39a)이 있다. 수지차광막(39a) 및 보호막 (38a)의 양측에는 각각 컬러필터(40)가 게이트 절연막(32)위에 있고, 그 상부에는 화소전극(41)이 형성되어 있다. 또한, 이웃하는 두 화소의 화소전극(41)이 최소한의 거리만을 가지고 분리되도록 수지차광막(39a) 상부까지 연장되어 화소전극(41)이 형성되어 있다.
다음으로, 박막트랜지스터형성영역은 제2(c)도와 같이, 기판(30) 위에 게이트 전극(31-1)이 있고, 그 상부에 게이트 절연막(32)이 기판 전면에 걸쳐 형성되어 있다. 게이트 절연막(32)상부에는 게이트 전극(31-1)과 중첩된 활성층(33)과, 활성층(33) 상부에서 서로 분리된 패턴형태의 오믹콘택층(34)과, 오믹콘택층(34)에 접촉연결된 소오스 전극(35-1) 및 드레인 전극(36)이 있다. 소오스 전극(35-1) 및 드레인 전극(36)과 이들로부터 노출된 활성층(33)의 상부에는 보호막(38a)이 형성되어 있는데, 드레인 전극(36)의 일부영역은 노출된 형태이다. 보호막(38a)의 상부에는 보호막(38a)과 동일한 패턴의 수지차광막(39a)이 형성되어 있는데, 수지차광막(39a)은 통상 수지의 흡수을 등을 고려하여 1∼2의 두께를 가진다. 수지차광막(39a)의 측부에는 드레인 전극(36)의 일부영역을 노출시키면서 수지차광막(39a)의 두께와 박막트랜지스터의 두께를 합한 정도의 두께를 가지는 컬러필터(40)가 형성되어 있다. 한편, 컬러필터(40)의 상부에는 화소전극(41)이 형성되어 있는데, 수지차관막(39a)과 컬러필터(40)의 경계영역에 형성된 콘택홀을 통하여 박막트랜지스터의 드레인 전극(36)과 연결된다.
이상에서 설명한 본 발명의 실시예에서는 수지차광막의 하부에 보호막을 형성한 구조를 가지고 있으나, 이 보호막은 구성에서 생략될 수 있다. 종래의 일반적인 액정표시장치에서의 박막트랜지스터 어레이 기판의 보호막은 하부소자의 보호 및 평탄화 등을 위하여 형성하지만, 본 발명에서의 보호막은 수지차광막과 컬러필터에 의하여 하부소자의 보호 및 평탄화 효과를 얻을 수 있기 때문에 종래에 비하여 얇게 형성하거나 생략하여도 무방하다. 한편, 보호막을 수지차광막과 같은 패턴을 가지도록 하지 않고, 컬러필터 하부까지 형성할 수도 있다.
제3(a)도에서 제3(e)도는 본 발명에 따른 박막트랜지스터 어레이 기판을 제조하는 방법의 각 단계를 예시한 도면으로서, 먼저, 제3(a)도와 같이 기판(30)위에 게이트 전극(31-1)과 이에 게이트 절연막(32)을 개재하여 형성된 활성층(33)과 활성층(33) 상부에 서로 분리되어 형성되 오믹콘택층(34)과 오믹콘택층(34)에 접촉연결된 소오스 전극(35-1) 및 드레인 전극(36)을 가지는 박막트랜지스터를 매트릭스 형태로 배열하여 형성하고, 이와 더불어, 박막트랜지스터의 게이트 전극(31)에 연결된 게이트 버스라인(도면 미도시)을 일 방향으로 형성하고, 박막트랜지스터의 소오스 전극(35-1)에 연결된 데이터 버스라인(35-2)을 게이트 버스라인과 교차하도록 형성한다.
다음으로, 제3(b)도와 같이, 박막트랜지스터 및 노출된 게이트 절연막(32)과 데이터 버스라인(35-2)의 표면에 화학기상증착방법을 이용하여 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)과 같은 보호막용 절연막(38)을 적층한 후, 연속하여 불투명 수지(39)를 적층한다.
다음으로, 제3(c)도와 같이, 불투명 수지(39)를 사진식각하여 드레인 전극(36)의 일부영역을 제외한 박막트랜지스터영역 및 데이터 버스라인(35-2)과 게이트 버스라인과 중첩되는 영역만을 남긴 채 제거하여 수지차광막(39a)을 형성한다. 이어서, 수지차광막과 동일패턴으로 하부의 보호막용 절연막(38)을 선택식각하여 보호막(38a)을 형성한다. 이때, 보호막용 절연막을 선택식각하지 않고, 기판전면에 남겨 둘 수 있다.
다음으로, 제3(d)도와 같이, 수지차광막(39a) 및 노출된 전표면에 컬러레지스트를 도포한 후, 박막트랜지스터의 드레인 전극(36)이 노출되도록 패턴하는 한편, 원하는 색상배열을 얻기 위하여 패턴하여 노출된 게이트 절연막(32)의 상부에 컬러필터(40)를 형성한다. 이 때, 드레인 전극의 노출을 위한 콘택부위를 제외하고 수지차광막(39a)의 경우 불투명 수지의 흡수율 특성에 의하여 1∼2정도의 두께를 가지므로, 컬러필터(40)의 경우에도 기판 전면의 평탄화를 고려하여 색상에 따라 다소 차이를 가지지만 수지차광막(39a)의 두께 정도로 형성한다.
다음으로, 제3(e)도와 같이, 수지차광막(39a)과 컬러필터(40)에 의해 노출된 드레인 전극(36)과 연결되도록 화소전극(41)을 형성하는데, 스퍼터방법으로 전면에 투명도전물질인 ITO를 적층한 후, 사진식각공정으로 선택제거하여 컬러필터(40) 상부 및 박막트랜지스터영역의 일부와 데이터 버스라인(35-2)과 게이트 버스라인의 일부를 덮도록 형성한다. 이 때, 자기단의 게이트 버스라인과는 기생용량의 발생을 고려하여 중첩되지 않도록 하며 이웃하는 전단(또는 후단)의 게이트 버스라인과는 스토리지 용량을 형성하기 위하여 중첩의 최대화하여 형성한다.
이상에서는 수지차광막(39a)의 하부에 보호막(38a)을 형성한 형태이나, 보호막의 형성을 생략하여, 제3(b)도의 단계에서 보호막용 절연막(38)을 적층하지 않고, 제3(c)도의 단계에서 수지차광막과 같은 패턴으로 보호막용 절연막의 선택식각을 생략하여 공정을 진행할 수 있다.
지금까지 설명한 본 발명의 박막트랜지스터 어레이 기판은 컬러필터를 박막트랜지스터와 같은 기판 내에 형성한 구조로서, 수지차광막의 선택시 평탄화의 문제로 인해 이후 공정 즉 상하판 합착이전의 배향막 형성을 위하여 폴리이미드 등의 배향막용 수지를 도포한 후, 러빙하는 과정에서 화소 전극부와 수지차광막과의 심한 단차발생으로 인한 러빙 불량이 발생하던 문제점을 화소전극 하부에 형성하는 컬러필터를 이용하여 평탄화시켜서 해결할 수 있으며, 데이터 버스라인의 상부에 1∼2의 수치광막 및 컬러필터를 개재하여 화소적극이 형성되므로, 데이터 버스라인과 일부영역에서 중첩되도록 화소전극을 형성하여도 화소전극과 데이터 버스라인 사이에 발생되던 기생용량의 발생을 줄일 수 있어 이로 인한 신호왜곡을 방지하면서 개구율을 향상시킬 수 있는 효과를 가진다.

Claims (7)

  1. 기판과, 상기 기판 상에 형성된 적어도 하나이상의 게이트 버스라인과, 상기 게이트 버스라인에 교차하도록 형성된 적어도 하나이상의 데이터 버스라인과, 상기 게이트 버스라인에 게이트 전극이 연결되고, 상기 데이터 버스라인에 일 채널 전극이 연결되도록 형성된 적어도 하나이상의 박막트랜지스터와. 적어도 상기 테이터 버스라인 및 상기 게이트 버스라인과 상기 박막트랜지스터를 덮도록 형성된 수지차광막과, 상기 수지차광막의 상부를 제외한 노출된 전표면에 패턴형성된 컬러필터와, 상기 수지차광막 일부 및 상기 컬러필터를 덮으며, 상기 박막트랜지스터의 드레인 전극과 연결 형성된 화소전글을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  2. 제1항에 있어서, 상기 수지차광막은 불투명 수지로 형성된 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  3. 제1항에 있어서, 상기 수치차광막 하부에 동일 패턴의 보호막이 부가형성된 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  4. 제1항에 있어서, 상기 수지차광막 하부 및 상기 컬러필터 하부에 보호막이 부가형성된 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  5. 박막트랜지스터 어레이 기판 제조방법에 있어서, 1) 기판의 일부영역에 행렬로 배열된 박막트랜지스터 및 상기 박막트랜지스터의 게이트 전극에 연결된 게이트 버스라인과, 상기 게이트 버스라인과 교차하며 상기 박막트랜지스터의 소오스전극에 연결된 데이터 버스라인을 형성하는 단계와, 2) 상기 기판 상부의 노출된 전표면에 불투명 수지를 도포한 후, 상기 박막트랜지스터의 드레인 전극 상부를 제외한 상기 박막트랜지스터 및 상기 데이터 버스라인과 상기 게이트 버스라인의 상부에 상기 불투명 수지가 남도록 패터닝하여 수지차광막을 형성하는 단계와, 3) 상기 수치차광막 및 상기 기판 상부의 노출된 전표면에 컬러레지스트를 도포한 후, 패터닝하여 상기 수지차광막의 상부 및 상기 드레인전극이 노출되는 영역에 컬러필터를 형성하는 단계와, 4) 상기 컬러필터 및 상기 수지차광막의 노출된 표면에 투명도전물질을 적층한 후, 상기 수지차광막 일부 및 상기 컬러필터의 상부를 덮도록 상기드레인전극과 연결된 화소전극을 형성하는 단계를 포함하는 것을 특징으로하는 박막트랜지스터 어레이 기판 제조방법.
  6. 제5항에 있어서, 상기 1)단계 후 상기 가판 상부의 노출된 전표면에 실리콘을 절화막을 적층하는 단계를 부가한 후, 상기 2)단계에서, 상기 실리콘 질화막 상부에 불투명 물질은 적층하고, 패터닝하여 상기 수지차광막을 형성한 후, 상기 수지차광막을 마스크로 상기 실리콘 질화막을 패터닝하여 보호막을 형성하고, 상기 3)- 상기 4)단계를 포함하여 진행하는 것을 특징으로 하는 박막트랜지스터 어레이 기판 제조방법.
  7. 상기 1)단계 후, 상기 기판 상부의 노출된 전표면에 실리콘 질화막을 적층하여 보호막을 형성하는 단계를 부가한 후, 상기 2)단계에서, 상기 보호막 상부에 불투명 물질을 적층하고, 패터닝하여 상기 수지차광막을 형성한 후, 상기 3)단계에서, 상기 수지차광막 및 상기 보호막 상부의 노출된 전표면에 컬러레지스트를 도포한 후, 패터닝하여 상기 보호막 상부에 컬러필터를 형성한 후, 상기 4)단계를 포함하여 진행하는 것을 특징으로 하는 박막트랜지스터어레이 기판 제조방법.
KR1019960012911A 1996-04-25 1996-04-25 박막트랜지스터 어레이 기판 및 그 제조방법 KR100209277B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960012911A KR100209277B1 (ko) 1996-04-25 1996-04-25 박막트랜지스터 어레이 기판 및 그 제조방법
US08/803,229 US5933208A (en) 1996-04-25 1997-02-20 Liquid crystal display with color filter and light shielding layer forming a substantially planarized surface over the TFT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012911A KR100209277B1 (ko) 1996-04-25 1996-04-25 박막트랜지스터 어레이 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100209277B1 true KR100209277B1 (ko) 1999-07-15

Family

ID=19456698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012911A KR100209277B1 (ko) 1996-04-25 1996-04-25 박막트랜지스터 어레이 기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US5933208A (ko)
KR (1) KR100209277B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110045480A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
KR101046922B1 (ko) 2004-02-06 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211928B1 (en) * 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
JP3634061B2 (ja) * 1996-04-01 2005-03-30 株式会社半導体エネルギー研究所 液晶表示装置
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
JP3343645B2 (ja) * 1997-03-25 2002-11-11 シャープ株式会社 液晶表示装置及びその製造方法
DE69835888T2 (de) * 1997-04-11 2007-05-03 Hitachi, Ltd. Flüssigkristallanzeigevorrichtung
KR100262402B1 (ko) * 1997-04-18 2000-08-01 김영환 박막 트랜지스터 액정표시소자 및 그의 제조방법
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP3512665B2 (ja) * 1999-03-03 2004-03-31 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶パネル及びその製造方法
KR100638525B1 (ko) * 1999-11-15 2006-10-25 엘지.필립스 엘시디 주식회사 컬러 액정표시장치용 어레이기판 제조방법
JP3492582B2 (ja) * 2000-03-03 2004-02-03 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP2002296618A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置およびその製造方法
KR100916603B1 (ko) * 2002-12-09 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100905409B1 (ko) * 2002-12-26 2009-07-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4220796B2 (ja) * 2003-02-04 2009-02-04 富士フイルム株式会社 ブラックマトリックス作製用組成物及び感光性転写材料、ブラックマトリックス及びその製造方法、カラーフィルター、液晶表示素子並びにブラックマトリックス基板
KR101030720B1 (ko) * 2003-04-18 2011-04-26 후지필름 가부시키가이샤 표시장치용 차광막, 그 제조방법 및 이것을 형성하기 위한 조성물
KR100603829B1 (ko) * 2003-12-12 2006-07-24 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 모드 액정표시장치
CN100504553C (zh) * 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
KR20090127535A (ko) * 2008-06-09 2009-12-14 삼성전자주식회사 표시기판, 이의 제조 방법 및 이를 갖는 표시패널
CN104393003A (zh) * 2014-10-31 2015-03-04 深圳市华星光电技术有限公司 一种tft基板及其制造方法
KR102331178B1 (ko) * 2015-04-02 2021-11-26 삼성디스플레이 주식회사 표시장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636038A (en) * 1983-07-09 1987-01-13 Canon Kabushiki Kaisha Electric circuit member and liquid crystal display device using said member
JP2521752B2 (ja) * 1987-05-11 1996-08-07 沖電気工業株式会社 液晶表示装置
JPS63289955A (ja) * 1987-05-22 1988-11-28 Tokyo Electric Co Ltd 光電変換装置
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
JP3053848B2 (ja) * 1990-07-09 2000-06-19 シャープ株式会社 アクティブマトリクス基板
JPH04156402A (ja) * 1990-10-19 1992-05-28 Dainippon Printing Co Ltd カラーフィルター
JP2963529B2 (ja) * 1990-10-29 1999-10-18 シャープ株式会社 アクティブマトリクス表示装置
JP2655941B2 (ja) * 1991-01-30 1997-09-24 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
FR2697922B1 (fr) * 1992-11-12 1995-09-22 Gold Star Co Procede de fabrication d'un filtre de couleurs pour un ecran a cristaux liquides.
EP0603866B1 (en) * 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
TW425484B (en) * 1995-04-28 2001-03-11 Toray Industries A resin black matrix for liquid crystal display device
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046922B1 (ko) 2004-02-06 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20110045480A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
KR101604650B1 (ko) 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
US9329421B2 (en) 2009-10-27 2016-05-03 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same and method of manufacturing display panel
US9823524B2 (en) 2009-10-27 2017-11-21 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same and method of manufacturing display panel

Also Published As

Publication number Publication date
US5933208A (en) 1999-08-03

Similar Documents

Publication Publication Date Title
KR100209277B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100494638B1 (ko) 능동매트릭스형 액정표시장치 및 그 제조방법
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
KR101055011B1 (ko) 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치
US6771346B2 (en) Liquid crystal display and manufacturing method thereof
KR100638525B1 (ko) 컬러 액정표시장치용 어레이기판 제조방법
KR100271067B1 (ko) 액정표시장치 및 그 제조 방법
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100218293B1 (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
KR100838185B1 (ko) 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법
KR20090077117A (ko) 표시 기판 및 이의 제조 방법
JPH06130418A (ja) アクティブマトリクス基板
KR100621534B1 (ko) 액정 표시장치
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR100296554B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100488936B1 (ko) 액정표시소자
KR100259611B1 (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
KR100959366B1 (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100669077B1 (ko) 액정표시장치 액티브패널의 구조 및 그 제조방법
JP3294509B2 (ja) 液晶表示装置
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
JPH09274202A (ja) 薄膜トランジスタアレイ基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 18

EXPY Expiration of term