KR100529574B1 - 평면 구동 방식의 액정 표시 장치 및 그 제조방법 - Google Patents

평면 구동 방식의 액정 표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100529574B1
KR100529574B1 KR1019980029629A KR19980029629A KR100529574B1 KR 100529574 B1 KR100529574 B1 KR 100529574B1 KR 1019980029629 A KR1019980029629 A KR 1019980029629A KR 19980029629 A KR19980029629 A KR 19980029629A KR 100529574 B1 KR100529574 B1 KR 100529574B1
Authority
KR
South Korea
Prior art keywords
gate
line
electrode
data line
pixel
Prior art date
Application number
KR1019980029629A
Other languages
English (en)
Other versions
KR20000009316A (ko
Inventor
이창훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980029629A priority Critical patent/KR100529574B1/ko
Publication of KR20000009316A publication Critical patent/KR20000009316A/ko
Application granted granted Critical
Publication of KR100529574B1 publication Critical patent/KR100529574B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

투명한 절연 기판 위에 가로 방향으로 형성되어 있는 게이트선 및 게이트선의 일부인 게이트 전극을 포함하는 게이트 패턴 및 세로 방향의 제1 데이터선이 형성되어 있다. 게이트 패턴 및 제1 데이터선을 덮는 게이트 절연막 위에는, 가로 방향으로 형성된 공통 전극선 및 공통 전극선을 통하여 서로 연결되어 있으며 세로 방향으로 서로 평행하게 형성되어 공통 전극을 포함하는 공통 패턴이 형성되어 있다. 또한, 게이트 절연막 위에는 공통 패턴을 덮는 층간 절연막이 얇게 형성되어 있다. 층간 절연막 위에는 제1 데이터선을 따라 형성되어 있으며 층간 절연막 및 게이트 절연막에 형성되어 있는 접촉 구멍을 통하여 제1 데이터선과 연결되어 있는 제2 데이터선, 제2 데이터선의 일부인 소스 전극 및 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 패턴이 형성되어 있다. 또한, 층간 절연막 위에는 공통 전극선과 중첩되어 있는 화소 전극선 및 공통 전극과 교대로 평행하게 형성되어 있으며 화소 전극선을 통하여 서로 연결되어 있는 다수의 화소 전극을 포함하는 화소 패턴이 형성되어 있다.

Description

평면 구동 방식의 액정 표시 장치 및 그 제조 방법
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 평면 구동 방식의 액정 표시 장치 및 그 제조 방법에 관한 것이다.
현재 광 시야각을 개선하기 위해 주로 사용되고 있는 액정 표시 장치로, 기판에 평행한 전계를 인가하는 평면 구동(IPS : in-plane switching) 방식의 액정 표시 장치가 개발되었다.
그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 평면 구동 방식의 액정 표시 장치의 구조에 대하여 상세하게 설명하기로 한다.
도 1은 종래의 기술에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조를 나타낸 배치도이다.
도 1에서 보는 바와 같이, 가로 방향으로 게이트선(20) 및 게이트선(20)의 일부는 게이트 전극(21)으로 이루어진 게이트 패턴이 형성되어 있다. 게이트선(20)과 평행한 공통 전극선(10) 및 공통 전극선(10)과 연결되어 있으며 서로 평행하게 세로 방향으로 형성되어 있는 다수의 공통 전극(11)으로 이루어진 공통 패턴이 형성되어 있다. 게이트선(20)과 교차하여 화소 영역을 정의하는 데이터선(60), 데이터선(60)의 분지인 소스 전극(61) 및 게이트 전극(21)을 중심으로 소스 전극(61)과 마주하는 드레인 전극(62)으로 이루어진 데이트 패턴이 형성되어 있다. 드레인 전극(62)과 연결되어 있으며 공통 전극선(10)과 중첩되어 있는 화소 전극선(90) 및 화소 전극선(90)과 연결되어 있으며 다수의 공통 전극(11) 사이에 형성되어 있는 화소 전극(91)으로 이루어진 화소 패턴이 형성되어 있다. 또한, 게이트 전극(21)과 소스/드레인 전극(61, 62)이 중첩되어 있는 부분에는 박막 트랜지스터의 채널층이 되는 반도체층(40)이 형성되어 있다.
이러한 종래의 액정 표시 장치용 박막 트랜지스터 기판에는 도면에 나타나지 않았지만, 게이트 전극(21)과 반도체층(40) 사이에는 게이트 절연층이 형성되어 있다.
그러나, 이러한 게이트 절연막은 공통 패턴(10, 11)과 게이트 패턴(20, 21)을 덮고 있으므로 서로 중첩하는 공통 전극선(10)과 화소 전극선(90) 사이에서 형성되어 있으며, 이들 사이에서 형성되는 유지 용량을 충분히 확보하기 위해서는 공통 전극선(10)과 화소 전극선(90)을 넓게 형성해야 하기 때문에 개구율이 감소하여 투과율이 감소하는 문제점이 발생한다. 또한, 게이트 패턴(20, 21)과 공통 패턴(10, 11)을 동시에 형성하기 때문에 서로 단락될 가능성이 매우 높으며, 데이터 신호가 충전된 화소 전극(91)과 데이터선(60) 사이에 원하지 않는 전위차가 발생하게 되며, 이로 인하여 데이터선(60)의 경계 부분에서 빛이 누설되는데, 이러한 빛은 측면에서 직접적으로 보이게 되어 측면 크로스 토크(cross talk)의 원인이 된다.
본 발명에 과제는 이러한 문제점을 해결하기 위한 것으로서, 액정 표시 장치의 개구율을 향상시키는 것이다.
또한, 본 발명의 다른 과제는 게이트 패턴과 공통 패턴의 단락을 방지하는 것이다.
또한, 본 발명의 다른 과제는 측면 크로스 토크의 원인이 되는 빛을 차단하는 것이다.
또한, 본 발명의 다른 과제는 데이터선과 공통 전극 사이에서 발생하는 기생 용량을 최소화하는 것이다.
이러한 과제를 해결하기 위한 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에서는 투명한 절연 기판 위에 게이트 패턴과 공통 패턴을 다른 층에 형성하고 데이터선을 기판의 상부에 직접 형성한다.
보다 상세하게는, 투명한 절연 기판 위에 가로 방향의 게이트선 및 게이트선의 일부인 게이트 전극을 포함하는 게이트 패턴과 화소 영역을 정의하는 세로 방향의 제1 데이터선을 함께 형성한다. 여기서, 게이트선과 데이터선이 교차하지 않도록 데이터선을 분리한다. 다음, 게이트 패턴 및 제1 데이터선을 덮는 게이트 절연막을 형성한다. 게이트 절연막 상부의 화소 영역에 세로 방향으로 다수의 공통 전극 및 다수의 공통 전극을 연결하는 공통 전극선을 포함하는 공통 패턴을 형성한다. 이어, 공통 패턴을 덮는 층간 절연막 및 반도체층을 형성하고, 층간 절연막을 식각하여 제1 데이터선의 일부를 노출시키는 접촉 구멍을 형성한다. 다음, 층간 절연막의 상부에 접촉 구멍을 통하여 분리된 제1 데이터선을 연결하는 제2 데이터선, 제2 데이터선의 일부인 소스 전극 및 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 패턴을 형성하고, 화소 영역에 다수의 세로 공통 전극과 교대로 평행한 다수의 화소 전극 및 이들을 연결하며 드레인 전극과 연결되어 있는 세로의 화소 전극선을 포함하는 화소 패턴을 형성한다.
여기서, 데이터 패턴 및 화소 패턴을 덮는 보호막을 형성하고, 보호막을 패터닝하여 게이트선 또는 제1 및 제2 데이터선에 신호를 인가하는 경로가 되는 패드를 노출시키는 공정을 추가할 수 있다.
또한, 화소 전극선과 공통 전극선은 서로 중첩하도록 형성하여 유지 축전기를 형성하는 것이 바람직하며, 제2 데이터선은 제1 데이터선을 연결시키기 위해 게이트선과 교차하는 부분에만 형성할 수 있으며, 제1 데이터선을 따라 중첩하도록 형성할 수도 있다.
여기서, 게이트 절연막, 층간 절연막 또는 보호막은 질화규소, 산화규소 또는 유기 절연막으로 형성하는 것이 바람직하며, 층간 절연막은 공통 전극선과 화소 전극선 사이에 형성되는 유지 용량을 극대화하기 위하여 얇게 형성하는 것이 바람직하다.
이러한 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 기판 위에 형성되어 있는 제1 데이터선과 제1 데이터선에 인접하게 형성되어 있는 공통 전극은 제1 데이터선의 경계 부분에서 비스듬하게 입사하는 빛의 경로를 변화시키게 된다. 또한, 얇은 층간 절연막을 사이에 두고 서로 중첩하는 공통 전극선과 화소 전극선의 중첩 면적을 최소화할 수 있어 개구율이 향상되며, 서로 다른 층에 형성되어 있는 공통 패턴과 게이트 패턴이 단락될 가능성이 희박하게 된다.
그러면, 본 발명에 따른 평면 구동 방식의 액정 표시 장치 및 그 제조 방법의 실시예에 대하여 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
우선, 도 2 및 도 3을 참조하여 본 발명의 실시예에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세하게 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 평면 구동 방식의 액정 표시 장치를 나타낸 배치도이며, 도 3은 도 2에서 III-III 선을 따라 도시한 단면도이다. 여기서, 도 3에는 측면 크로스 토크가 차단되는 경로를 설명하기 위해 추가로 상부 기판을 도시하였다.
도 2 및 도 3에 나타난 바와 같이, 하부의 투명한 절연 기판(100) 위에 가로 방향으로 게이트선(200) 및 게이트선(200)의 일부인 게이트 전극(210)을 포함하는 게이트 패턴이 형성되어 있으며, 가로 방향의 게이트선(200)과 화소 영역(P)을 정의하는 제1 데이터선(220)이 세로 방향으로 형성되어 있다.
게이트 패턴(200, 210) 및 제1 데이터선(220) 위를 질화규소, 산화규소 또는 유기 절연막 등으로 이루어진 게이트 절연막(300)이 덮고 있으며, 게이트 절연막(300)에는 제1 데이터선(220)의 양단을 노출시키는 접촉 구멍(310)이 형성되어 있다.
게이트 절연막(300) 위에는 게이트선(200)과 평행한 공통 전극선(800) 및 공통 전극선(800)을 통하여 서로 연결되어 있으며 세로로 서로 평행한 다수의 공통 전극(810)을 포함하는 공통 패턴이 화소 영역(P)에 형성되어 있다.
또한, 게이트 절연막(300) 위에는 게이트 절연막(300)과 함께 접촉 구멍(310)을 공유하며, 공통 패턴(800, 810)을 덮는 층간 절연막(900)이 형성되어 있다.
게이트 전극(210) 위의 층간 절연막(900) 위에는 비정질 규소로 이루어진 박막 트랜지스터의 반도체층(400)이 섬 모양으로 형성되어 있고, 비정질 규소층(400) 위에는 인(P) 등으로 고농도 도핑된 비정질 규소로 이루어진 저항 접촉층(510, 520)이 게이트 전극(210)을 중심으로 양쪽으로 형성되어 있다.
층간 절연막(900) 위에는 접촉 구멍(310)을 통하여 제1 데이터선(220)을 통하여 연결되어 있으며 제1 데이터선(220)을 따라 형성되어 게이트선(200)과 교차하는 제2 데이터선(600), 제2 데이터선(600)의 분지이며 반도체층(400)의 상부까지 연장되어 저항 접촉층(510)과 연결되어 있는 소스 전극(610), 게이트 전극(210)을 중심으로 소스 전극(610)과 마주하며 저항 접촉층(520)과 연결되어 있는 드레인 전극(620)을 포함하는 데이터 패턴이 형성되어 있다.
또한, 층간 절연막(900) 위에는 이웃하는 화소 영역(P)의 공통 전극선(800)과 중첩되어 있으며, 드레인 전극(620)과 연결되어 있는 화소 전극선(640) 및 공통 전극(810)과 교대로 평행하게 형성되어 있으며 화소 전극선(640)을 통하여 서로 연결되어 있는 화소 전극(660)을 포함하는 화소 패턴이 형성되어 있다.
여기서 게이트 전극(210), 게이트 절연막(300) 및 층간 절연막(900), 비정질 규소층(400), 저항 접촉층(510, 520), 소스 및 드레인 전극(610, 620)은 박막 트랜지스터를 이룬다.
마지막으로, 층간 절연막(900)의 상부에는 데이터 패턴(600, 610, 620) 및 화소 패턴(640, 660)이 손상되는 것을 방지하기 위한 보호막(700)이 형성되어 있다. 이때, 도면에 나타나지 않았지만, 보호막(700)에는 외부로부터 주사 신호 또는 화상 신호를 게이트선(200)과 제1 및 제2 데이터선(220, 600)에 신호를 인가하기 위해, 이들과 연결되어 있는 패드를 노출시키는 접촉 구멍을 가진다.
한편, 하부 기판(100)에 대응하는 상부 기판(110)에는 블랙 매트릭스(111)가 형성되어 있으며, 블랙 매트릭스(111)는 제1 및 제2 데이터선(220, 600) 및 세 단자인 게이트 전극(210) 및 소스/드레인 전극(610, 620)으로 이루어진 박막 트랜지스터에 대응하는 부분에 위치한다.
이러한 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판에서는 화소 영역(P)의 경계 부분에서 비스듬하게 기판(100)을 통과하는 빛(a)은 제1 데이터선(220) 및 공통 전극(810)과 상부 기판(110)의 블랙 매트릭스(111)에 의해 차단되므로 측면 크로스 토크는 발생하지 않는다. 게이트선(200)과 공통 패턴(800, 810)은 게이트 절연막(300)을 사이에 두고 서로 다른 층에 형성되어 있으므로 게이트선(200)과 공통 패턴(800, 810) 사이의 단락은 완전히 제거된다. 또한, 공통 전극선(800)과 화소 전극선(640)의 중첩을 통하여 형성되는 유지 용량은 층간 절연막(900)을 얇게 형성함으로써 극대화할 수 있으므로, 공통 전극선(800)과 화소 전극선(640)의 중첩 면적을 최소화할 수 있다. 따라서, 화소 전극선(640)과 공통 전극선(800)의 폭을 줄이고, 이들(640, 800)이 중첩하는 면적의 폭(L)을 줄일 수 있으며, 이 폭(L)을 줄이면, 화소 영역(P)에서 빛이 통과할 수 있는 개구부의 세로 길이가 증가되어 개구율을 향상시킬 수 있다. 또한, 제1 및 제2 데이터선(220, 600)과 공통 전극(810)을 중첩하지 않도록 형성함으로써 이들 사이에서 발생하는 기생 용량을 최소화하여 제1 및 제2 데이터선(220, 600)에 인가되는 데이터 신호의 지연을 방지할 수 있다.
다음은, 도 2 및 도 3에 나타난 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 4a 및 도 4b, 도 5a 및 도 5b 및 도 6a 및 도 6b는 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 도면으로서, 도 4a, 도 5a 및 도 6a는 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 4b, 도 5b 및 도 6b는 도 4a, 도 5a 및 도 6a에서 IVa, Va 및 VIa 선을 따라 도시한 단면도이다.
먼저, 도 4a 및 도 도 4b에 나타난 바와 같이, 유리와 같은 투명한 절연 기판(100) 위에 금속층을 증착하고 패터닝하여 게이트선(200) 및 게이트 전극(210)을 포함하는 게이트 패턴을 형성하는 동시에, 게이트선(200)과 화소 영역(P)을 정의하는 제1 데이터선(220)을 형성한다. 이 때 게이트 패턴(200, 210) 및 제1 데이터선(220)용 금속으로는 여러 가지 도전 물질이 이용될 수 있으며 크롬, 알루미늄, 알루미늄 합금, 몰리브덴 등을 이용하거나, 이들 금속을 조합한 이중 층으로 형성할 수도 있으며, 단일의 배선으로 형성할 수 있다.
다음, 도 5a 및 도 5b에서 보는 바와 같이, 기판(100)의 전면에 산화규소, 질화규소 또는 유기 절연막 등으로 이루어진 게이트 절연막(300) 및 도전 물질을 적층하고, 도전 물질로 이루어진 도전층을 패터닝하여 공통 전극선(800) 및 공통 전극(810)을 포함하는 공통 패턴을 형성한다.
이어, 도 6a 및 도 6b에서 보는 바와 같이, 게이트 절연막(300)의 전면 위에 산화규소, 질화규소 또는 유기 절연막 등 절연성 층간 절연막(900), 비정질 규소층(400)과 인등의 불순물로 고농도 도핑된 비정질 규소층(500)을 차례로 증착한 다음, 도핑된 비정질 규소층(500)과 비정질 규소층(400)을 함께 패터닝하여 게이트 전극(210) 위에 섬 모양으로 형성한다. 다음, 층간 절연막(900) 및 게이트 절연막(300)을 함께 패터닝하여 게이트선(200)에 인접한 제1 데이터선(220)의 양단을 노출시키는 접촉 구멍(310)을 형성한다.
이어, 도 2 및 도 3에 나타난 바와 같이, 크롬 혹은 알루미늄 합금 혹은 몰리브덴 등의 금속층을 증착하고, 마스크를 이용하여 패터닝하여 게이트선(200)과 서로 교차하며, 접촉 구멍(310)을 통하여 제1 데이터선(220)과 연결되는 제2 데이터선(600)과 소스 및 드레인 전극(610, 620)을 포함하는 데이터 패턴, 공통 전극선(800)과 중첩하는 화소 전극선(640)과 화소 전극선(640)을 통하여 서로 연결되는 화소 전극(660)을 포함하는 화소 패턴을 형성한다. 다음, 소스 전극(610)과 드레인 전극(620)을 마스크로 도핑된 비정질 규소층(500)을 식각하여 도핑된 비정질 규소층(500)을 게이트 전극(210) 양쪽으로 분리하여 저항 접촉층(510, 520)을 완성한다. 여기서는, 제2 데이터선(600)을 제1 데이터선(220)을 따라 형성하였지만, 게이트선(200)과 교차하는 부분에만 형성하여 제1 데이터선(220)을 연결하는 기능만을 가지도록 형성할 수도 있다.
마지막으로, 기판(100)의 전면 위에 산화규소 또는 질화규소 또는 유기 절연막으로 보호막(700)을 형성하고, 마스크를 이용하여 패터닝하여 게이트선(200) 및 제1 및 제2 데이터선(220, 600)에 신호를 인가하기 위해 연결되어 있는 패드의 상부를 노출시킨다.
이러한 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 게이트선(200)의 상부에 3층의 절연막(300, 900, 700)을 형성함으로써, 후속 공정에 의해 게이트선(200)이 손상되는 것을 방지할 수 있다.
본 발명의 실시예에서와 같이, 게이트선의 상부에 3층의 절연막을 형성하거나, 데이터선을 이중으로 형성함으로써 후속 공정에 의해 게이트선이 침식되거나 데이터선이 단선되는 것을 방지할 수 있다. 또한, 기판의 상부에 제1 데이터선을 공통 전극보다 먼저 형성함으로써 데이터선의 경계에서 입사하는 빛의 경로를 변화시켜 블랙 매트릭스를 이용하여 누설되는 빛을 차단하도록 함으로써 측면 크로스토크를 제거할 수 있다. 또한, 게이트 패턴과 공통 패턴을 다른 층에 형성함으로써 이들의 단락을 방지할 수 있으며, 공통 전극선과 화소 전극선 사이의 층간 절연막을 얇게 형성함으로써, 이들의 중첩 면적을 최소화하여 개구율을 증가시킬 수 있다. 또한, 데이터선과 공통 전극을 중첩하지 않도록 형성함으로써 이들 사이에서 발생하는 기생 용량을 최소화하고, 이를 통하여 데이터선에 인가되는 데이터 신호의 지연을 최대한 방지할 수 있다.
도 1은 종래의 기술에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조를 나타낸 배치도이고,
도 2는 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,
도 3은 도 2에서 III-III 선을 따라 도시한 단면도이고,
도 4a 및 도 4b, 도 5a 및 도 5b 및 도 6a 및 도 6b는 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 도면이다.

Claims (10)

  1. 투명 기판 위에 가로 방향으로 형성되어 있는 게이트선,
    상기 기판 위에 세로 방향으로 형성되어 상기 게이트선과 화소 영역을 정의하며, 상기 게이트선과 분리되어 있는 제1 데이터선,
    상기 게이트선과 다른 층에 형성되어 있으며, 상기 화소 영역에 다수로 서로 평행하게 형성되어 있는 공통 전극 및 상기 공통 전극을 서로 연결하며 가로 방향으로 형성되어 있는 공통 전극선을 포함하는 공통 패턴,
    상기 화소 영역 내에 상기 공통 전극과 일정 간격을 두고 마주보고 형성되어 있는 다수의 화소 전극 및 상기 공통 전극선과 중첩되어 있으며 상기 화소 전극을 연결하는 화소 전극선을 포함하는 화소 패턴, 및
    상기 제1 데이터선과 다른 층에 형성되어 있으며, 접촉 구멍을 통하여 분리된 상기 제1 데이터선을 연결하는 제2 데이터선
    을 포함하는 평면 구동 방식의 액정 표시 장치.
  2. 제1항에서,
    상기 게이트선, 상기 제2 데이터선, 상기 화소 전극에 각각 연결되어 있는 게이트 전극, 소스 전극, 드레인 전극으로 이루어진 박막 트랜지스터를 더 포함하는 평면 구동 방식의 액정 표시 장치.
  3. 제1항에서,
    상기 제2 데이터선과 상기 화소 패턴은 동일한 층에 형성되어 있는 평면 구동 방식의 액정 표시 장치.
  4. 제1항에서,
    상기 제2 데이터선은 상기 제1 데이터선을 따라 형성되어 있는 평면 구동 방식의 액정 표시 장치.
  5. 투명한 절연 기판,
    상기 기판 위에 가로 방향으로 형성되어 있는 게이트선 및 상기 게이트선의 일부인 게이트 전극을 포함하는 게이트 패턴,
    상기 기판 위에 세로 방향으로 형성되어 상기 게이트선과 화소 영역을 정의하며, 상기 게이트선이 지나는 부분에서는 분리되어 있는 제1 데이터선,
    상기 기판 위에 형성되어 상기 게이트 패턴 및 상기 제1 데이터선을 덮고 있으며, 상기 게이트선과 인접한 상기 제1 데이터선을 노출시키는 접촉 구멍을 가지는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 화소 영역에 서로 평행하게 세로 방향으로 형성되어 있는 다수의 공통 전극 및 다수의 상기 공통 전극을 연결하며 가로 방향으로 형성되어 있는 공통 전극선을 포함하는 공통 패턴,
    상기 게이트 절연막 위에 형성되어 상기 공통 패턴을 덮고 있으며, 상기 접촉 구멍을 공유하는 층간 절연막,
    상기 게이트 전극의 상기 층간 절연막 위에 형성되어 있으며, 비정질 규소로 이루어진 반도체층,
    상기 층간 절연막 위에 형성되어 상기 제1 데이터선을 따라 중첩되어 있으며 상기 접촉 구멍을 통하여 분리된 상기 제1 데이터선을 연결하는 제2 데이터선, 상기 반도체층과 연결되어 있으며 상기 제2 데이터선의 일부인 소스 전극 및 상기 반도체층과 연결되어 있으며 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 패턴,
    상기 층간 절연막 위에 형성되어 있으며, 상기 화소 영역 내에 상기 공통 전극과 일정 간격을 두고 마주하는 다수의 화소 전극 및 다수의 상기 화소 전극을 연결하며 상기 공통 전극선과 중첩되어 있는 화소 전극선을 포함하는 화소 패턴
    을 포함하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제5항에서,
    상기 데이터 패턴 및 상기 화소 패턴을 덮는 보호막을 더 포함하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제5항에서,
    상기 소스 및 드레인 전극과 상기 반도체층 사이에 형성되어 있는 저항 접촉층을 더 포함하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  8. 제5항에서,
    상기 게이트 절연막 및 상기 층간 절연막은 질화규소, 산화규소 또는 유기 절연막으로 이루어진 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  9. 기판 위에 게이트선과 게이트 전극을 포함하는 게이트 패턴 및 상기 게이트 패턴과 분리되어 있는 제1 데이터선을 형성하는 단계,
    상기 게이트 패턴 및 상기 제1 데이터선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 공통 전극 및 공통 전극선을 포함하는 공통 패턴을 형성하는 단계,
    상기 게이트 절연막의 상부에 상기 공통 패턴을 덮는 층간 절연막, 비정질 규소층 및 도핑된 비정질 규소층을 차례로 적층하는 단계,
    상기 비정질 규소층 및 상기 도핑된 비정질 규소층을 식각하여 반도체층 및 저항 접촉층을 형성하는 단계,
    상기 층간 절연막 및 상기 게이트 절연막을 식각하여 상기 제1 데이터선의 일부를 노출시키는 단계,
    데이터선, 소스 및 드레인 전극을 포함하는 데이터 패턴 및 화소 전극 및 화소 전극선을 포함하는 화소 패턴을 형성하는 단계를 포함하는 평면 구동 방식의 액정 표시 장치용 기판 제조 방법.
  10. 제9항에서,
    상기 데이터선 및 상기 화소 패턴을 덮는 보호막을 형성하는 단계를 더 포함하는 평면 구동 방식의 액정 표시 장치용 기판의 제조 방법.
KR1019980029629A 1998-07-23 1998-07-23 평면 구동 방식의 액정 표시 장치 및 그 제조방법 KR100529574B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980029629A KR100529574B1 (ko) 1998-07-23 1998-07-23 평면 구동 방식의 액정 표시 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980029629A KR100529574B1 (ko) 1998-07-23 1998-07-23 평면 구동 방식의 액정 표시 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000009316A KR20000009316A (ko) 2000-02-15
KR100529574B1 true KR100529574B1 (ko) 2006-03-14

Family

ID=19544962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980029629A KR100529574B1 (ko) 1998-07-23 1998-07-23 평면 구동 방식의 액정 표시 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100529574B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101294260B1 (ko) 2006-08-18 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500701B2 (en) * 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
KR102329870B1 (ko) 2015-02-13 2021-11-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297404A (ja) * 1992-04-17 1993-11-12 Sharp Corp アクティブマトリクス基板
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR19980025128A (ko) * 1996-09-25 1998-07-06 니시무로 다이조 액정표시장치
KR19980026752A (ko) * 1996-10-11 1998-07-15 김광호 평면 구동 박막 트랜지스터
KR19990056751A (ko) * 1997-12-29 1999-07-15 김영환 액정 표시 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297404A (ja) * 1992-04-17 1993-11-12 Sharp Corp アクティブマトリクス基板
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR19980025128A (ko) * 1996-09-25 1998-07-06 니시무로 다이조 액정표시장치
KR19980026752A (ko) * 1996-10-11 1998-07-15 김광호 평면 구동 박막 트랜지스터
KR19990056751A (ko) * 1997-12-29 1999-07-15 김영환 액정 표시 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101294260B1 (ko) 2006-08-18 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20000009316A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
KR100695299B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100209277B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR20010091118A (ko) 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR19990016177A (ko) 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
KR100483405B1 (ko) 평면 구동 방식의 액정 표시 장치
JP4370806B2 (ja) 薄膜トランジスタパネルおよびその製造方法
KR100288771B1 (ko) 평면구동방식의액정표시장치
KR100859521B1 (ko) 박막 트랜지스터 어레이 기판
KR100538293B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
KR100848108B1 (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100537882B1 (ko) 액정표시장치및그제조방법
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100303440B1 (ko) 평면구동방식의액정표시장치
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100296554B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100247273B1 (ko) 액정 표시 장치 및 그 제조 방법
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR100612993B1 (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR20010066174A (ko) 광차단막을 가지고 있는 액정 표시 장치 및 그 제조 방법
KR100543037B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100333984B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111017

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee