KR19990016177A - 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법 - Google Patents

공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법 Download PDF

Info

Publication number
KR19990016177A
KR19990016177A KR1019970038648A KR19970038648A KR19990016177A KR 19990016177 A KR19990016177 A KR 19990016177A KR 1019970038648 A KR1019970038648 A KR 1019970038648A KR 19970038648 A KR19970038648 A KR 19970038648A KR 19990016177 A KR19990016177 A KR 19990016177A
Authority
KR
South Korea
Prior art keywords
common electrode
line
liquid crystal
crystal display
electrode
Prior art date
Application number
KR1019970038648A
Other languages
English (en)
Other versions
KR100268104B1 (ko
Inventor
박운용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970038648A priority Critical patent/KR100268104B1/ko
Priority to US09/133,152 priority patent/US6118508A/en
Publication of KR19990016177A publication Critical patent/KR19990016177A/ko
Application granted granted Critical
Publication of KR100268104B1 publication Critical patent/KR100268104B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정 표시 장치의 개개의 화소 영역 내에서 데이터 라인과 평행하고 빗살 형태를 가진 화소 전극과 공통 전극이 교대로 형성되어 있으며, 상기한 공통 전극들과 연결되어 공통 전극 신호를 전달하는 공통 전극 라인은 데이터 라인과 평행하게 각 화소 영역 중앙부의 화소 전극의 사이에 위치하면서 공통 전극의 역할도 한다.

Description

공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및 그 제조 방법
이 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 평면 구동 방식(in-plane switching mode) 박막 트랜지스터 액정 표시 장치(thin film transistor liquid crystal display: 이하 'TFT-LCD' 라 한다)의 공통 전극(reference electrode) 배치에 관한 것이다.
오늘날 TFT-LCD 개발에서 시야각을 넓히는 것이 중요한 과제로 대두됨에 따라 평면 구동 방식의 TFT-LCD가 주목을 받고 있다. 기판에 수직인 전기장을 형성하는 종래의 비틀린 네마틱(twisted nematic) 방식과는 달리 평면 구동 방식에서는 기판에 평행인 전기장이 형성되어 액정 분자에 작용한다. 이러한 평면 구동 방식은 비틀린 네마틱 방식에 비해 공정이 단순하고 시야각이 넓은 장점이 있다.
미국 특허 제 4,345,249호에 게재된 바와 같이, 평면 구동 방식의 TFT-LCD에서는 동일 기판에 공통 전극과 화소 전극(display electrode)을 함께 형성하여 화소 전극과 공통 전극의 전위차로 액정을 동작시킨다. 공통 전극과 화소 전극은 빗살 형태로 서로 교대로 형성된다. 이 때 공통 전극은 데이터 라인(data line)과 평행하고 게이트 금속(gate metal)으로 형성되거나, 게이트 라인(gate line)과 평행하고 데이터 라인 금속으로 형성된다.
공통 전극이 데이터 라인과 평행하고 게이트 금속으로 형성될 경우에는, 공통 전극에 수직인 공통 전극 라인은 데이터 라인과 교차하게 되어 데이터 라인 상의 신호의 변화가 공통 전극 라인의 신호에 영향을 주는 크로스토크(crosstalk) 현상이 발생할 수 있다. 이러한 크로스토크는 액정 표시 장치의 화질 불량을 유발한다. 또한 게이트 라인과 공통 전극 라인이 인접하게 형성되어 이들 라인 사이에 단락(short)이 발생할 가능성이 높다. 이러한 단락이 발생할 경우 그 발생 부위를 찾는 것이 어렵다.
공통 전극이 게이트 라인과 평행하고 데이터 라인 금속으로 형성될 경우에는, 게이트 라인과 공통 전극 라인이 교차하여 크로스토크가 발생될 수 있다. 또한 데이터 라인과 공통 전극 라인이 인접하게 형성되기 때문에 서로 단락될 가능성이 있다. 이러한 단락도 그 발생 부위를 찾는 것이 어렵다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 본 발명의 과제는 크로스토크 문제를 최소화할 수 있고, 개개의 라인간의 단락에 의한 불량을 쉽게 수리할 수 있도록 하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 액정 표시 장치의 박막 트랜지스터 기판을 도시한 평면도이고,
도 2는 도 1의 Ⅱ-Ⅱ' 부분을 도시한 단면도이고,
도 3은 도 1의 Ⅲ-Ⅲ' 부분을 도시한 단면도이고,
도 4는 도 1의 박막 트랜지스터 기판에 대한 등가 회로도이며,
도 5는 도 1의 박막 트랜지스터 기판에서 유지 용량용 전극이 형성된 경우를 도시한 평면도이고,
도 6은 도 5에서 Ⅵ-Ⅵ' 부분을 도시한 단면도이고,
도 7a 내지 7e는 본 발명의 제1 실시예에 따른 박막 트랜지스터가 에치 스탑(etch stop)형 일 때의 그 제조 방법을 도시한 단면도이고,
도 8a 내지 8d는 본 발명의 제1 실시예에 따른 박막 트랜지스터가 에치 백(etch back)형일 때의 그 제조 방법을 도시한 단면도이고,
도 9는 본 발명의 제2 실시예에 따른 박막 트랜지스터 액정 표시 장치의 박막 트랜지스터 기판을 도시한 평면도이고,
도 10은 도 9에서 Ⅹ-Ⅹ' 부분을 도시한 단면도이고,
도 11은 도 9에서 ⅩⅠ-ⅩⅠ' 부분을 도시한 단면도이고,
도 12는 본 발명의 실시예에 따른 액정 표시 장치의 수리 방법을 나타내는 박막 트랜지스터 기판을 도시한 평면도이다.
이러한 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 장치의 TFT 기판에서는 공통 전극들을 연결하는 공통 전극 라인이 데이터 라인과 평행하면서 각 화소 영역의 중앙 부분에 위치한다. 또한 공통 전극 라인이 공통 전극과 화소 전극에 평행하게 배치되어 있어 공통 전극의 역할도 하고 있다. 공통 전극은 화소 전극과 동일한 금속으로 같은 층에 형성되어 있고, 공통 전극 라인은 상기 데이터 라인과 동일한 금속으로 형성되어 있다. 화소 전극의 충전 특성을 향상하기 위해서, 공통 전극 라인 일부분의 폭을 확장시켜 화소 전극과 겹치게 한 유지 용량용 전극이 형성될 수도 있다.
이와 같이 공통 전극 라인이 형성됨에 따라, 공통 전극 라인과 데이터 라인이 교차하는 부분이 없고, 공통 전극 라인과 데이터 라인 사이의 거리가 최대로 멀어진다. 따라서 공통 전극 라인과 데이터 라인간의 간섭이 줄어들어 이로 인한 화질 불량을 줄일 수 있으며 이들 라인간의 단락의 발생률이 줄어든다. 또한, 공통 전극과 화소 전극이 동일한 금속으로 같은 층에 형성되어 있으므로 화소 전극과 공통 전극의 간격이 기판에서 모두 동일하게 되어 균일한 화질을 얻을 수 있다.
공통 전극 라인과 게이트 라인 사이에 단락이 발생한 경우 발생 부분이 십자 형태로 나타나므로 위치 파악이 용이하다. 이러한 단락에 의한 불량의 수리는 단락 발생 지점과 연결된 공통 전극 라인의 일부를 절단함으로써 간단히 할 수 있다. 즉, 공통 전극 라인 위의 단락 지점의 양단을 각각 절단하여 공통 전극으로 전달되는 신호가 단락에 의해 연결된 게이트 라인으로 인가되는 것을 방지할 수 있다.
이러한 TFT 기판의 제조 방법은 TFT의 종류에 따라 달라질 수 있다. 먼저 TFT 기판을 에치 스탑(etch stop) 방식으로 제조할 때에는, 기판 위에 다수의 게이트 라인, 게이트 전극, 화소 전극 및 공통 전극을 동시에 형성하고, 그 위에 제1 절연막, 반도체층, 제2 절연막을 차례로 적층한다. 제1 절연막과 제2 절연막의 일부를 패터닝(patterning)하여 반도체층 위에 에치 스탑층을 형성하고, 공통 전극과 화소 전극 위에 접촉홀(contact hole)들을 형성한다. 반도체층 위에 도핑된 비정질 실리콘층을 형성하고, 도핑된 비정질 실리콘층 위에 데이터 라인, 공통 전극 라인, 소스 전극 및 드레인 전극을 형성한다. 에치 스탑층 위의 도핑된 비정질 실리콘층을 식각하여 TFT를 형성한다.
TFT 기판을 에치 백(etch back) 방식으로 제조할 때에는, 기판 위에 게이트 라인, 게이트 전극, 화소 전극 및 공통 전극을 형성하고, 게이트 절연막, 반도체층, 도핑된 비정질 실리콘층을 차례로 적층한다. 화소 전극과 공통 전극 위의 게이트 절연막의 일부를 패터닝하여 접촉홀을 형성하고, 게이트 절연막과 반도체층 위에 데이터 라인, 공통 전극 라인, 소스 전극 및 드레인 전극을 형성한다. 반도체층 위의 도핑된 비정질 실리콘층을 식각하여 TFT를 형성한다.
이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 일 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.
본 발명의 실시예에 따른 TFT-LCD는 TFT 기판과 컬러 필터 기판이 접착되어 형성된 액정 패널에 액정 재료가 주입되어 있는 구조이며, 이 액정 패널에는 액정을 구동하는 구동 회로가 접속되어 있다.
먼저 본 발명의 제1 실시예를 기재한다. 도 1은 본 발명의 제1 실시예에 따른 TFT-LCD의 TFT 기판을 도시한 평면도이고 도 2는 도 1에서 Ⅱ-Ⅱ' 부분에 대한 단면도이고 도 3은 도 1에서 Ⅲ-Ⅲ'에 대한 단면도이다.
도 1 내지 도 3에서와 같이 본 발명의 제1 실시예에 따른 TFT 기판은 투명한 기판(10) 위에 서로 수직으로 교차하는 다수의 게이트 라인(20)과 다수의 데이터 라인(40)이 각각 가로 및 세로로 형성되어 있다. 주사 신호를 전달하는 게이트 라인(20)과 화상 신호를 전달하는 데이터 라인(40)이 교차하는 부분에 게이트 전극(30), 소스 전극(50), 드레인 전극(60), 제1 절연막(70), 비정질 실리콘층(80), 도핑된 비정질 실리콘층(130) 및 에치 스탑층(150)을 포함하는 TFT가 형성되어 있다. 여기서 소스 전극(50)은 데이터 라인(40)의 일부분이며 게이트 전극(20)은 게이트 라인(20)의 일부분으로 형성되어 있고 제1 절연막(70)은 게이트 절연막이다.
게이트 라인(20)과 데이터 라인(40)에 의해 구분된 개개의 화소 내에 데이터 라인(40)과 평행한 빗살 형태의 화소 전극(90)과 공통 전극(100)이 교대로 형성되어 있으며, 그 위에 보호막(140)이 형성되어 있다. 여기서 각 화소마다 화소 전극(90)의 한 부분에 TFT가 연결되어 데이터 라인(40)으로부터의 화상 신호가 화소 전극(90)으로 전달된다. 또한 화소 전극(90)과 공통 전극(100)은 동일 층에 동일한 금속으로 형성되어 있으며, 제1 절연막(70) 및 제2 절연막(120)으로 덮여 있다. 공통 전극 라인(110)은 데이터 라인(40)과 함께 제2 절연막(120) 위에 형성되어 있으며, 각 화소의 중앙을 가로질러 데이터 라인(40)에 평행하게 배치되어 있다. 이 때 공통 전극 라인(110)은 제1 절연막(70) 및 제2 절연막(120)에 뚫린 접촉 홀(160)들을 통하여 공통 전극(100)과 연결되어 있다. 따라서, 화소 전극(90)과 공통 전극(100)은 데이터 라인(40)과 평행한 방향으로 형성되고, 화소 전극(90)과 공통 전극(100)에 의해 발생되는 전기장은 주로 데이터 라인(40)과 수직 방향으로 형성된다. 이 전기장에 의하여 액정(도시하지 않음)이 배열하게 된다.
배선 또는 전극 사이의 단락을 방지하기 위하여 데이터 라인(40)과 게이트 라인(20)의 교차부 및 공통 전극 라인(110)과 게이트 라인(20) 및 화소 전극(90)의 교차부에 위치하는 제1 절연막(70) 위에 비정질 실리콘층 및 도핑된 비정질 실리콘층이 적층되어 절연막의 역할을 할 수도 있다.
도 4에 도 1의 TFT 기판에 대한 등가 회로도를 나타내었다. 도 4에서 화소 전극(90)과 공통 전극(100)이 각각의 화소 영역 내에서 서로 교대로 형성되어 있음이 잘 나타나 있다. 또한 공통 전극(100)들을 연결하는 공통 전극 라인(110)은 데이터 라인(40)과 평행하면서 각 화소의 중앙부에 위치하고, 공통 전극(100)의 역할도 하고 있다.
한편, 도 1의 TFT 기판에 유지 용량용 전극을 추가로 형성하여 화상 신호가 유지되는 시간을 늘일 수 있다. 유지 용량용 전극이 형성된 TFT 기판의 평면도를 도 5에 도시하였고, 도 5에서 Ⅵ-Ⅵ' 부분에 대한 단면도를 도 6에 도시하였다. 도 5와 도 6에서와 같이 공통 전극 라인(110)과 화소 전극(90)이 교차하는 부분에서 공통 전극 라인(110)을 좌우로 연장하여 화소 전극(90)과 겹치는 유지 용량용 전극(170)을 형성함으로써 화소 전극(100)이 화상 신호를 충전하는 시간을 증가시킬 수 있다.
그러면 이러한 구조의 TFT-LCD를 제조하는 방법에 대하여 상세히 설명한다. 일반적으로 TFT-LCD의 TFT 기판 제조 방법은 크게 에치 스탑 방식과 에치 백 방식으로 구분된다. 도 1 내지 도 6에서 에치 스탑 방식의 TFT를 도시하였으나 에치 스탑층을 제외하면 두 방식의 구조는 유사하다. 그러면, 도 7과 도 8을 참조로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치의 TFT 기판 제조 방법을 두 가지 방식 각각에 대하여 설명한다.
먼저 도 1과 도 7a 내지 도 7e를 참조로 하여, 에치 스탑 방식을 이용한 본 발명의 제1 실시예에 따른 TFT 기판 제조 방법에 대하여 설명한다.
도 7a에서와 같이, 투명한 절연 기판(10) 위에 알루미늄(Al), 알루미늄-네오디뮴 합금(AlNd), 몰리브덴(Mo) 등의 단일막 또는 이들의 조합으로 이루어진 다중 금속막을 1,500Å~ 3,000Å의 두께로 증착하고 패터닝하여 게이트 전극(30)과 화소 전극(90)을 형성한다. 이 때 도 1에 나타낸 게이트 라인(20)과 공통 전극(100)도 동시에 형성한다. 이어서 질화 실리콘막을 3,000Å~ 4,000Å의 두께로 증착하여 게이트 절연막인 제1 절연막(70)을 형성한다.
도 7b에서와 같이 제1 절연막(70) 위에 비정질 실리콘을 500Å~ 3,000Å의 두께로 증착하고 패터닝하여 반도체층인 비정질 실리콘층(80)을 형성한다. 제1 절연막(70)과 비정질 실리콘층(80) 위에 질화 실리콘막을 2,000Å~ 3,000Å의 두께로 증착하여 제2 절연막(120)을 형성한다.
도 7c에서와 같이, 제2 절연막(120)과 제1 절연막(70)을 패터닝하여 비정질 실리콘층(80) 위에 에치 스탑층(150)을 형성하고, 화소 전극(90) 위에 접촉 홀(160)을 형성한다. 이 때, 도 1에서 도시한 공통 전극(100) 위에도 접촉홀(160)을 형성한다.
도 7d에서와 같이, 도핑된 비정질 실리콘을 200Å~ 500Å의 두께로 증착하는데 300Å 이하로 형성하는 것이 가장 바람직하다. 도핑된 비정질 실리콘층(130) 위에 크롬(Cr), 몰리브덴 또는 크롬-알루미늄 합금과 같은 금속으로 2,000Å~ 4,000Å의 두께의 금속층을 증착하고 패터닝하여 드레인 전극(60) 및 소스 전극(50)을 형성한다. 이 때, 도 1에 도시한 데이터 라인(40)과 공통 전극 라인(110)도 함께 형성한다. 따라서, 접촉홀(160)을 통해 드레인 전극(60)과 화소 전극(90)이 연결되며, 공통 전극 라인(110)이 공통 전극(100)과 연결된다. 또한, 공통 전극 라인(110)을 도 4와 같이 확장된 형태로 패터닝하여 형성함으로써 유지 용량용 전극(170)을 형성할 수도 있다.
도 7e에서와 같이, 드러난 도핑된 비정질 실리콘층(130)을 식각하고 질화 실리콘(SiNx)을 1,500Å~ 2,500Å의 두께로 증착하여 보호막(140)을 형성함으로써 TFT 기판을 완성한다.
다음으로 도 8a 내지 8d를 참조로 하여 에치 백 방식을 이용한 본 발명의 제1 실시예에 따른 TFT 기판 제조 방법을 설명한다.
도 8a에서와 같이, 투명한 기판(10) 위에 알루미늄, 알루미늄 합금, 몰리브덴 등의 단일막 또는 이들의 조합으로 이루어진 다중 금속막을 1,500Å~ 3,000Å의 두께로 증착하고 패터닝하여 게이트 전극(30)과 화소 전극(90)을 형성한다. 이 때 도 1에 나타낸 게이트 라인(20)과 공통 전극(100)도 동시에 형성한다. 이어서 질화 실리콘막을 3,000Å~ 4,000Å의 두께로 증착하여 게이트 절연막(70)을 형성한다.
도 8b에서와 같이, 게이트 절연막(70) 위에 비정질 실리콘을 500Å~ 3,000Å의 두께로, 도핑된 비정질 실리콘을 200Å~ 500Å의 두께로 각각 증착하고 패터닝하여 비정질 실리콘층(80)과 도핑된 비정질 실리콘층(130)을 형성한다.
도 8c에서와 같이, 게이트 절연막(70)을 패터닝하여 화소 전극(90) 위에 접촉홀(160)을 형성한다. 마찬가지로 도 1에 나타낸 공통 전극(100) 위에도 접촉홀(160)을 형성한다. 이어서 크롬, 몰리브덴 또는 크롬-알루미늄 합금과 같은 금속을 2,000Å~ 4,000Å의 두께로 증착한 후 패터닝하여 소스 전극(50) 및 드레인 전극(60)을 형성한다. 이 때, 도 1에서 나타낸 데이터 라인(40)과 공통 전극 라인(110)도 함께 형성한다. 접촉 홀(160)들을 통해 드레인 전극(60)과 화소 전극(90)이 연결되며, 공통 전극 라인(110)이 공통 전극(100)과 연결된다. 이 때, 공통 전극 라인(110)을 도 4와 같이 연장된 형태로 패터닝하여 형성함으로써 유지 용량용 전극(170)을 형성할 수도 있다.
도 8d에서와 같이, 비정질 실리콘층(80) 위의 도핑된 비정질 실리콘층(130)을 식각하고, 질화 실리콘(SiNx)을 1,500Å~ 2,500Å의 두께로 증착하여 보호막(140)을 형성하여 TFT 기판을 완성한다.
다음으로 본 발명의 제2 실시예에 대하여 설명한다. 도 9는 본 발명의 제2 실시예에 따른 TFT 기판을 도시한 평면도이고 도 10은 도 9에서 Ⅹ-Ⅹ' 부분에 대한 단면도이고 도 11은 도 9에서 ⅩⅠ-ⅩⅠ' 부분에 대한 단면도이다. 도 9 내지 도 11에서와 같이 화소 전극(90) 및 게이트 라인(20)이 공통 전극 라인(110)과 교차하는 부분과 데이터 라인(40)과 게이트 라인(20)이 교차하는 부분에만 제1 절연막(70) 및 제2 절연막(120)이 형성되어 각각의 배선들을 절연한다. 이 경우에 공통 전극 라인(110) 및 데이터 라인(40)은 화소 전극(90), 공통 전극(100) 및 게이트 라인(20)과 다른 금속으로 형성되며, 공통 전극 라인(110)과 공통 전극(100)은 직접 접촉하여 연결된다.
또한, 제1 실시예와 마찬가지로, 배선 또는 전극 사이의 단락을 방지하기 위하여 화소 전극(90) 및 게이트 라인(20)이 공통 전극 라인(110)과 교차하는 부분과 데이터 라인(40)과 게이트 라인(20)이 교차하는 부분에 제1 절연막 및 제2 절연막 뿐만 아니라 비정질 실리콘층 및 도핑된 비정질 실리콘층이 함께 적층되어 있을 수도 있다.
제2 실시예에서도 도 5에서와 같이 공통 전극 라인(110)을 연장하여 유지 용량 전극을 형성할 수도 있으며 이 경우 유지 용량용 전극은 화소 전극(90)과 제1 및 제2 절연막(70, 120)으로 절연된다.
제2 실시예에 따른 TFT 기판의 제조 방법은 제1 실시예와 거의 동일하므로 설명을 생략한다.
이와 같이 공통 전극 라인(110)이 형성됨에 따라, 공통 전극 라인(110)과 데이터 라인(60)이 교차하는 부분이 없고, 공통 전극 라인(110)과 데이터 라인(60) 사이의 거리가 최대로 멀어진다. 또한 공통 전극 라인(110)이 게이트 라인(20)과도 인접하지 않음으로써 각각의 라인간의 단락에 의한 불량이 줄어든다.
다음으로 도 12를 참조로 하여 본 발명의 제1 실시예와 제2 실시예에 따른 TFT 기판에서 공통 전극 라인(110)과 게이트 라인(20)이 단락될 경우에 대한 수리 방법에 대해 설명한다.
도 12에서 A로 표시한 지점과 같이, 공통 전극 라인(110)과 게이트 라인(20) 또는 데이터 라인(40)과 게이트 라인(20)이 서로 교차하므로, 교차된 부분에서 라인간의 단락에 의한 불량이 발생할 가능성이 있다. 이러한 단락이 발생된 부분은 십자 형태로 표시되어 발견하기가 쉽다. 특히 공통 전극 라인(110)과 게이트 라인(20) 사이에 단락이 발생하면 공통 전극 라인(110)의 일부를 절단하여 간단히 불량을 수리할 수 있다. 즉, 도 1의 A 지점에서 단락이 발생했을 경우, 도 1의 단락점(A) 상하의 지점(B, C)의 공통 전극 라인을 절단하여 단락된 부분을 공통 전극 라인(110)으로부터 분리한다. 이것은 공통 전극 신호가 공통 전극 라인(110)의 양 끝단 모두로부터 인가되므로, B와 C 지점이 절단되어도 단락점 상하의 공통 전극(100)에 신호를 전달하는데 아무 영향이 없기 때문에 가능하다.
이러한 수리 방법은 본 발명의 제1 실시예뿐만 아니라 상기한 제2 실시예를 포함한 공통 전극 라인을 갖는 다른 형태의 TFT 기판에도 적용할 수 있다.
앞에서 설명한 바와 같이, 본 발명에 따른 액정 표시 장치의 TFT 기판은 공통 전극 라인이 데이터 라인과 평행하고 각 화소의 중앙 부분에 위치하도록 형성됨에 따라, 공통 전극 라인과 데이터 라인이 교차하는 부분이 없고, 공통 전극 라인과 데이터 라인 사이의 거리가 최대로 멀어진다. 따라서 공통 전극 라인과 데이터 라인간의 크로스토크가 줄어들어 이로 인한 화질 불량을 줄일 수 있다. 또한 공통 전극 라인과 게이트 라인 또는 공통 전극 라인과 데이터 라인 사이에 단락이 발생할 확률이 줄어들고, 공통 전극 라인과 게이트 라인의 교차 부분에서 단락이 발생하더라도 발생 부분이 십자 형태로 나타나므로 위치 파악이 용이하고 수리 방법이 간단하다.
그리고, 상기 공통 전극과 화소 전극이 동일한 금속으로 같은 층에 형성되어 있으므로 화소 전극과 공통 전극의 간격이 기판에서 모두 동일하게 되어 균일한 화질을 얻을 수 있다.

Claims (19)

  1. 투명한 절연 기판,
    상기 기판 위에 형성되어 있으며 서로 절연되어 교차하는 다수의 게이트 라인과 다수의 데이터 라인,
    상기 게이트 라인과 상기 데이터 라인에 의해 구분되는 개개의 화소 영역 내에 상기한 데이터 라인과 평행하게 배치되어 있는 다수의 화소 전극,
    상기한 개개의 화소 영역 내에서 상기한 데이터 라인과 평행하게 상기 화소 전극의 사이에 배열되어 있는 다수의 공통 전극, 및
    상기한 개개의 화소 영역 내의 상기 공통 전극과 연결되어 있으며, 상기한 데이터 라인과 평행하게 배열된 다수의 공통 전극 라인을 포함하는
    액정 표시 장치 기판.
  2. 제1항에서,
    상기 공통 전극 라인은 상기한 개개의 화소 영역의 중앙 부분에 위치하는
    액정 표시 장치 기판.
  3. 제2항에서,
    상기 개개의 화소 영역 내에 형성되고 상기 게이트 라인과 상기 데이터 라인에 각각 연결되어 있는 다수의 박막 트랜지스터를 더 포함하는
    액정 표시 장치 기판.
  4. 제3항에서,
    상기 공통 전극과 상기 화소 전극은 동일한 물질로 형성되어 있는
    액정 표시 장치 기판.
  5. 제4항에서,
    상기 공통 전극과 상기 화소 전극은 동일한 층에 형성되어 있는
    액정 표시 장치 기판.
  6. 제5항에서,
    상기한 공통 전극 라인과 상기 데이터 라인은 동일한 물질로 동일한 층에 형성되어 있는
    액정 표시 장치 기판.
  7. 제6항에서,
    상기 게이트 라인은 상기 공통 전극과 동일한 층에 형성되어 있는
    액정 표시 장치 기판.
  8. 제7항에서,
    상기 화소 전극과 절연막을 매개로 겹쳐 있으며 상기 공통 전극 라인과 연결되어 있는 유지 용량용 전극을 더 포함하는
    액정 표시 장치 기판.
  9. 기판 위에 다수의 게이트 라인, 게이트 전극, 화소 전극 및 공통 전극을 형성하는 단계,
    제1 절연막을 적층하는 단계,
    반도체층을 형성하는 단계,
    제2 절연막을 적층하는 단계,
    상기 제1 절연막과 제2 절연막을 패터닝하여 상기 반도체층 위에 에치 스탑층을 형성하고, 상기 화소 전극과 상기 공통 전극을 드러내는 단계,
    도핑된 비정질 실리콘층을 증착하는 단계,
    금속을 증착하고 패터닝하여 데이터 라인 및 소스 전극, 상기 공통 전극과 연결되는 공통 전극 라인, 상기 화소 전극과 연결되는 드레인 전극을 포함하는 데이터 패턴을 형성하는 단계 및
    상기 데이터 패턴을 마스크로 하여 상기 도핑된 비정질 실리콘층을 식각하는 단계를 포함하는
    액정 표시 장치 기판의 제조 방법.
  10. 제9항에서,
    상기 화소 전극과 상기 공통 전극은 빗살 형태로 서로 교대로 위치하게 형성하는
    액정 표시 장치 기판의 제조 방법.
  11. 제9항에서,
    상기 화소 전극과 상기 공통 전극은 상기 데이터 라인과 평행하게 형성하는
    액정 표시 장치 기판의 제조 방법.
  12. 제9항에서,
    상기 공통 전극 라인은 개개의 화소 영역의 중앙 부분을 지나도록 형성하는
    액정 표시 장치 기판의 제조 방법.
  13. 제9항에서,
    상기 공통 전극 라인은 상기 데이터 라인과 평행하게 형성하는
    액정 표시 장치 기판의 제조 방법.
  14. 기판 위에 게이트 라인, 게이트 전극, 화소 전극 및 공통 전극을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    반도체층 및 도핑된 비정질 실리콘층을 연속하여 증착하는 단계,
    상기 도핑된 비정질 실리콘층 및 반도체층을 패터닝하는 단계,
    상기 게이트 절연막을 패터닝하여 상기 화소 전극과 상기 공통 전극을 드러내는 단계,
    금속을 증착하고 패터닝하여 데이터 라인 및 소스 전극, 상기 공통 전극과 연결되는 공통 전극 라인, 상기 화소 전극과 연결되는 드레인 전극을 포함하는 데이터 패턴을 형성하는 단계, 및
    상기 데이터 패턴을 마스크로 하여 상기 도핑된 비정질 실리콘층을 식각하는 단계를 포함하는,
    액정 표시 장치 기판의 제조 방법.
  15. 제14항에서,
    상기 화소 전극과 상기 공통 전극은 빗살 형태로 서로 교대로 위치하게 형성하는
    액정 표시 장치 기판의 제조 방법.
  16. 제14항에서,
    상기 화소 전극과 상기 공통 전극은 상기 데이터 라인과 평행하게 형성하는
    액정 표시 장치 기판의 제조 방법.
  17. 제14항에서,
    상기 공통 전극 라인은 개개의 화소 영역의 중앙 부분을 지나도록 형성하는
    액정 표시 장치 기판의 제조 방법.
  18. 제14항에서,
    상기 공통 전극 라인은 상기 데이터 라인과 평행하게 형성하는
    액정 표시 장치 기판의 제조 방법.
  19. 투명한 절연 기판 위에 서로 절연되어 교차하는 다수의 게이트 라인과 다수의 데이터 라인, 상기 게이트 라인과 상기 데이터 라인에 의해 구분되는 개개의 화소 영역 내에 형성된 다수의 공통 전극 및 상기 공통 전극과 연결되어 있으며 상기한 개개의 화소 영역의 중앙 부분에 상기 데이터 라인과 평행하게 위치하는 다수의 공통 전극 라인을 형성하는 단계,
    상기 공통 전극 라인과 상기 게이트 라인이 단락되면, 단락점 상하의 공통 전극 라인을 절단하여 상기 공통 전극 라인으로부터 분리하는 단계를 포함하는
    액정 표시 장치 기판의 수리 방법.
KR1019970038648A 1997-08-13 1997-08-13 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법 KR100268104B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970038648A KR100268104B1 (ko) 1997-08-13 1997-08-13 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
US09/133,152 US6118508A (en) 1997-08-13 1998-08-12 Liquid crystal displays including reference electrode lines that extend across multiple pixels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038648A KR100268104B1 (ko) 1997-08-13 1997-08-13 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법

Publications (2)

Publication Number Publication Date
KR19990016177A true KR19990016177A (ko) 1999-03-05
KR100268104B1 KR100268104B1 (ko) 2000-10-16

Family

ID=19517416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038648A KR100268104B1 (ko) 1997-08-13 1997-08-13 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법

Country Status (2)

Country Link
US (1) US6118508A (ko)
KR (1) KR100268104B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
KR100887672B1 (ko) * 2002-12-30 2009-03-11 엘지디스플레이 주식회사 수평전계 구동방식 액정표시장치용 어레이 기판
KR101297804B1 (ko) * 2006-07-25 2013-08-20 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
KR101341008B1 (ko) * 2007-08-09 2013-12-13 엘지디스플레이 주식회사 횡전계 액정 표시 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085530B2 (ja) * 1998-11-18 2000-09-11 日本電気株式会社 液晶表示装置及びその製造方法
KR100507271B1 (ko) * 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 고개구율 및 고투과율 액정표시장치 및 그 제조방법
JP2001051303A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
KR100342860B1 (ko) * 1999-09-08 2002-07-02 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100361467B1 (ko) * 2000-02-24 2002-11-21 엘지.필립스 엘시디 주식회사 액정표시장치의 박막트랜지스터 기판
KR100587366B1 (ko) * 2000-08-30 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR100617025B1 (ko) * 2000-11-08 2006-08-29 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP3881248B2 (ja) * 2002-01-17 2007-02-14 株式会社日立製作所 液晶表示装置および画像表示装置
KR101071711B1 (ko) 2003-12-29 2011-10-12 엘지디스플레이 주식회사 횡전계형 액정표시장치
JP5164317B2 (ja) * 2005-08-19 2013-03-21 株式会社日立ハイテクノロジーズ 電子線による検査・計測方法および検査・計測装置
KR101391884B1 (ko) * 2007-04-23 2014-05-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101473839B1 (ko) * 2007-10-17 2014-12-18 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR101274706B1 (ko) * 2008-05-16 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102078807B1 (ko) * 2013-07-03 2020-02-20 삼성디스플레이 주식회사 액정 표시 장치
KR102385629B1 (ko) * 2017-08-25 2022-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5327937B2 (ko) * 1971-10-23 1978-08-11
JPS5691277A (en) * 1979-12-25 1981-07-24 Citizen Watch Co Ltd Liquiddcrystal display panel
EP0238867B1 (en) * 1986-02-21 1994-12-14 Canon Kabushiki Kaisha Display apparatus
EP1061404A1 (en) * 1992-09-18 2000-12-20 Hitachi, Ltd. A liquid crystal display device
JP3464570B2 (ja) * 1995-08-21 2003-11-10 株式会社 日立ディスプレイズ カラー液晶表示素子
JPH0980475A (ja) * 1995-09-11 1997-03-28 Hitachi Ltd 液晶表示素子およびその製造方法
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
US5745207A (en) * 1995-11-30 1998-04-28 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display having electric fields parallel to substrates
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
KR100887672B1 (ko) * 2002-12-30 2009-03-11 엘지디스플레이 주식회사 수평전계 구동방식 액정표시장치용 어레이 기판
KR101297804B1 (ko) * 2006-07-25 2013-08-20 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
KR101341008B1 (ko) * 2007-08-09 2013-12-13 엘지디스플레이 주식회사 횡전계 액정 표시 장치

Also Published As

Publication number Publication date
US6118508A (en) 2000-09-12
KR100268104B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
KR100268104B1 (ko) 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
KR100333983B1 (ko) 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100679518B1 (ko) 액정표장치용 어레이기판과 그 제조방법
CN103123429A (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
KR20010091118A (ko) 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR20030054142A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US20060131582A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20030057230A (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US6734049B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
US20030117560A1 (en) Array substrate for IPS mode liquid crystal display device and method for fabricating the same
KR20030057029A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100538293B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100848108B1 (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20110072132A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
JP2001021916A (ja) マトリクスアレイ基板
KR100296554B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101245225B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR100271091B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100612993B1 (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 18

EXPY Expiration of term