KR100361467B1 - 액정표시장치의 박막트랜지스터 기판 - Google Patents

액정표시장치의 박막트랜지스터 기판 Download PDF

Info

Publication number
KR100361467B1
KR100361467B1 KR1020000008952A KR20000008952A KR100361467B1 KR 100361467 B1 KR100361467 B1 KR 100361467B1 KR 1020000008952 A KR1020000008952 A KR 1020000008952A KR 20000008952 A KR20000008952 A KR 20000008952A KR 100361467 B1 KR100361467 B1 KR 100361467B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
pixel electrode
drain electrode
Prior art date
Application number
KR1020000008952A
Other languages
English (en)
Other versions
KR20010084144A (ko
Inventor
송인덕
윤원균
권극상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000008952A priority Critical patent/KR100361467B1/ko
Priority to US09/667,596 priority patent/US6900871B1/en
Publication of KR20010084144A publication Critical patent/KR20010084144A/ko
Application granted granted Critical
Publication of KR100361467B1 publication Critical patent/KR100361467B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명은 드레인전극과 스토리지 전극을 연결하여 화소전극과의 컨택홀 수를 줄임으로써 개구율 증가 또는 화소전극들 간의 쇼트 불량을 방지할 수 있는 박막트랜지스터 기판에 관한 것이다.
본 발명의 박막트랜지스터 기판은 데이터신호가 공급되는 데이터라인과; 게이트신호가 공급되는 게이트라인과; 데이터라인과 게이트라인의 교차부에 형성된 박막트랜지스터와; 데이터라인과 게이트라인의 교차로 마련되는 셀영역에 형성되고 박막트랜지스터에 접속된 화소전극과; 화소전극과 이전단 게이트라인의 중첩부에 형성된 스토리지 캐패시터를 구비하고; 박막트랜지스터에 포함되는 드레인전극부와, 스토리지 캐패시터에서 이전단 게이트라인과 중첩되는 스토리지전극부와 일체화되고, 화소전극의 주변부와 부분적으로 중첩되며, 적어도 하나의 컨택홀을 통해 그 화소전극과 접속된 드레인전극패턴을 구비한다.
이에 따라, 드레인전극패턴으로 드레인전극과 스토리지 전극을 연결하여 화소전극과의 컨택홀 수를 줄여 개구율 증가시키거나 화소전극간의 쇼트불량을 방지할 수 있고 데이터라인과 화소전극에 접속되어진 드레인전극패턴간의 간격이 일정하여 기생 캐패시터(Cds)가 일정하게 됨으로써 데이터신호 왜곡을 방지할 수 있게 된다.

Description

액정표시장치의 박막트랜지스터 기판{Thin Film Transistor Substrate of Liquid Crystal Display}
본 발명은 액정표시장치에 관한 것으로, 특히 드레인전극과 스토리지 전극을 연결하여 화소전극과의 컨택홀 수를 줄임으로써 개구율 증가 및 화소전극들 간의 쇼트 불량을 방지할 수 있는 박막트랜지스터 기판에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; TFT)에 접속되게 된다. 화소전극은 박막 트랜지스터를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다.
도 1을 참조하면, 종래의 액정표시장치의 박막트랜지스터 기판에 대한 전극배치도가 도시되어 있다. 도 1의 액정표시장치는 데이터라인(4)과 게이트라인(2)의 교차부에 위치하는 박막트랜지스터(8)와, 박막트랜지스터(8)의 드레인전극(14)에 접속된 화소전극(8)을 구비한다. 박막트랜지스터(8)는 게이트라인(2)에서 돌출된 게이트전극(10), 데이터라인(4)에서 돌출된 소오스전극(12) 및 제1 컨택홀(20)을 통해 화소전극(6)에 접속된 드레인전극(14)을 구비한다. 또한, 박막트랜지스터(8)는 게이트전극(10)과 소스/드레인 전극(12, 14)의 절연을 위한 게이트절연막(도시하지 않음)과, 게이트전극(10)에 공급되는 게이트전압에 의해 소오스전극(12)과 드레인전극(14)간에 도통채널을 형성하기 위한 반도체층(도시하지 않음)을 더 구비한다. 이러한 박막트랜지스터(8)는 게이트라인(4)으로부터의 게이트신호에 응답하여 데이터라인(2)으로부터의 데이터신호를 선택적으로 화소전극(6)에 공급한다. 화소전극(6)은 데이터라인(4)과 게이트라인(2)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 ITO(Indium Tin Oxide) 물질로 이루어진다. 화소전극(6)은 박막트랜지스터 기판 전면에 도포되는 보호막(도시하지 않음) 위에 형성되며, 보호막에 형성된 제1 컨택홀(20)을 통해 드레인전극(14)과 전기적으로 접속된다. 이러한 화소전극(6)은 박막트랜지스터(8)를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 박막트랜지스터 기판과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 되며 광원으로부터 화소전극(6)을 경유하여 입사되는 광을 상부 유리기판 쪽으로 투과시키게 된다. 화소전극(6)과 이전단의 게이트라인(2)의 중첩부분에 형성되는 스토리지 캐패시터(18)는 이전단 게이트라인(4)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(6)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(6)의 전압변동을 방지하는 역할을 하게 된다. 이와 같이, 스토리지 캐패시터(18)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(18)는 이전단의 게이트라인(2)과, 게이트절연층을 사이에 두고 그 게이트라인(2)과 중첩되게 형성되며 보호막에 형성된 제2 컨택홀(22)을 통해 화소전극(6)과 전기적으로 접속되는 스토리지전극(16)에 의해 마련되어진다. 스토리지전극(16)은 데이터라인(4) 및 소스/드레인 전극(12, 14) 형성시 게이트절연층 위에 형성하게 된다.
이와 같이, 종래의 박막트랜지스터 기판에서는 보다 큰 용량의 스토리지 캐패시터(18)를 마련하기 위하여 화소전극(6)과 이전단의 게이트라인(2)과의 중첩부분이 최대한 크게 한다. 이 경우, 상하로 인접한 화소전극(6) 간의 간격이 줄어들게 되므로 그들간의 쇼트불량이 발생되는 경우가 있다. 또한, 박막트랜지스터 기판의 보호막으로는 통상 SiNx, SiOx와 같이 유전율이 큰 무기막을 이용하고 있다. 이러한 무기 보호막을 사이에 둔 화소전극(6)과 데이터라인(4)은 기생 캐패시터(Cds)에 의한 커플링 효과를 최소화하기 위하여 일정한 수평간격(예를 들면, 3∼5㎛ 정도)이 유지되게 하고 있다. 그러나, 박막트랜지스터 기판의 각층의 형성공정마다 이용되는 노광공정이 통상 박막트랜지스터 기판을 분할하여 여러번 수행됨에 따라 노광공정이 중첩되어지는 부분 등에 의해 박막트랜지스터 기판에서 서로 다른 층에 형성되어지는 전극들간에 미스얼라인먼트가 발생하게 된다. 이러한 제조공정 중의 미스얼라인먼트에 의해 데이터라인(4)과 화소전극(6) 간에 일정한 간격이 유지되지 않음에 따라 그 데이터라인(4)과 화소전극(6) 간의 기생 캐패시터(Cds) 용량이 불균일해지게 된다. 이 불균일한 기생 캐패시터(Cds)에 의한 커플링 효과로 데이터라인(4)에 공급되는 데이터신호가 열화되어 화소전극(6)에 공급됨에 따라 화질이 열화되게 된다.
또한, 종래의 액정표시장치에서는 박막트랜지스터(8)의 드레인전극(14)과 화소전극(6)이 컨택홀(20) 형성을 위해 중첩되는 부분만큼 액정셀의 개구율이 감소되게 되었다.
따라서, 본 발명의 목적은 드레인전극과 스토리지 전극을 연결하여 화소전극과의 컨택홀 수를 줄임으로써 개구율을 증가시킬 수 있는 액정표시장치의 박막트랜지스터 기판을 제공하는 것이다.
본 발명의 다른 목적은 드레인전극과 스토리지 전극을 연결하여 화소전극과의 컨택홀 수를 줄임으로써 화소전극간의 쇼트불량을 방지할 수 있는 액정표시장치의 박막트랜지스터 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 데이터라인과 화소전극과의 기생캐패시터(Cds)를 일정하게 하여 그 기생캐패시터의 불균일에 의한 데이터신호의 열화를 방지할 수 있는 액정표시장치의 박막트랜지스터 기판을 제공하는 것이다.
도 1은 종래 액정표시장치의 박막트랜지스터 기판의 전극배치도.
도 2는 본 발명의 실시 예에 따른 박막트랜지스터 기판의 전극배치도.
도 3은 본 발명의 다른 실시 예에 따른 박막트랜지스터 기판의 전극배치도.
도 4는 본 발명의 또 다른 실시 예에 따른 박막트랜지스터 기판의 전극배치도.
도 5는 본 발명의 또 다른 실시 예에 따른 박막트랜지스터 기판의 전극배치도.
<도면의 주요부분에 대한 부호의 간단한 설명>
2, 24 : 게이트라인 4, 26 : 데이터라인
6, 28 : 화소전극 8, 30 : 박막트랜지스터
10, 32 : 게이트전극 12, 34 : 소스전극
14, 36A, 42A, 46A, 50A : 드레인전극
16, 36B, 42B, 46B, 50B : 스토리지전극
18, 38 : 스토리지 캐패시터
20, 22, 40, 44, 48, 52, 54 : 컨택홀
36, 42, 46, 50 : 드레인전극패턴
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 박막트랜지스터 기판은 데이터신호가 공급되는 데이터라인과; 게이트신호가 공급되는 게이트라인과; 데이터라인과 게이트라인의 교차부에 형성된 박막트랜지스터와; 데이터라인과 게이트라인의 교차로 마련되는 셀영역에 형성되고 박막트랜지스터에 접속된 화소전극과; 화소전극과 이전단 게이트라인의 중첩부에 형성된 스토리지 캐패시터를 구비하고; 박막트랜지스터에 포함되는 드레인전극부와, 스토리지 캐패시터에서 이전단 게이트라인과 중첩되는 스토리지전극부와 일체화되고, 화소전극의 주변부와 부분적으로 중첩되며, 적어도 하나의 컨택홀을 통해 그 화소전극과 접속된 드레인전극패턴을 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 4을 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 박막트랜지스터 기판의 전극배치도가 도시되어 있다. 도 2의 액정표시장치는 데이터라인(26)과 게이트라인(24)의 교차부에 위치하는 박막트랜지스터(30)와, 드레인전극패턴(36)을 통해 박막트랜지스터(30)와 접속된 화소전극(28)을 구비한다. 박막트랜지스터(30)는 게이트라인(24)에서 돌출된 게이트전극(32), 데이터라인(26)에서 돌출된 소오스전극(34) 및 드레인전극패턴(36), 게이트전극(32)과 소스/드레인 전극(34, 36)의 절연을 위한 게이트절연막(도시하지 않음)과, 게이트전극(32)에 공급되는 게이트전압에 의해 소오스전극(34)과 드레인전극패턴(36)간에 도통채널을 형성하기 위한 반도체층(도시하지 않음)을 구비한다. 여기서, 드레인전극패턴(36)은 박막트랜지스터(30)의 드레인전극부(36A)과 스토리지캐패시터(38)의 스토리지전극부(36B)이 전기적으로 접속되게 형성된다. 다시 말하여, 드레인전극패턴(36)은 도 2에 도시된 바와 같이 드레인전극부(36A)와 스토리지전극부(36B)를 포함하여 화소전극(28)의 주변부를 따라 그 주변부와 중첩되게 형성된다. 그리고, 드레인전극패턴(36)은 이전단의 게이트라인(24) 및 화소전극(28)과 중첩되는 스토리지전극부(36B)에서 보호막에 형성된 컨택홀(40)을 통해 화소전극(28)과 접속된다. 이에 따라, 드레인전극패턴(36)의 드레인부(36A)에서는 화소전극(28)과의 접속을 위한 컨택홀을 제거할 수 있게 되어 드레인부(36A)와 화소전극(28)의 중첩부분이 감소하게 되므로 액정셀의 개구율을 증가시킬 수 있게 된다. 드레인전극패턴(36)의 스토리지전극부(36B)는 중첩되는 게이트라인(24)과 그들 사이에 형성되어진 게이트절연막과 함께 스토리지 캐패시터(38)를 형성하게 된다. 이러한 드레인전극패턴(36)은 데이터라인(26)과 인접하는 부분에서는 데이터라인(26)과 쇼트되지 않도록 소정의 이격거리를 가지며 상대적으로 좁은 폭을 가지게 된다. 이 경우, 드레인전극패턴(36)과 데이터라인(26)은 동일층에 형성되어 일정한 간격을 가지게 되므로 데이터라인(26)과 드레인전극패턴(36)간의 기생캐패시터(Cds)가 일정해지게 됨으로써 그 기생캐패시터(Cds)의 불균일에 의한 데이터신호의 열화를 방지할 수 있게 된다. 또한, 드레인전극패턴(36)의 스토리지전극부(36B)는 보다 큰 용량의 스토리지 캐패시터(38)를 마련하기 위하여 넓은 폭을 가지게 된다. 박막트랜지스터(30)는 게이트라인(24)으로부터의 게이트신호에 응답하여 데이터라인(26)으로부터의 데이터신호를 선택적으로 화소전극(28)에 공급한다. 데이터라인(26)과 게이트라인(24)에 의해 분할된 셀영역에 위치하는 화소전극(28)은 광투과율이 높은 ITO(Indium Tin Oxide) 물질로 이루어지며 박막트랜지스터(30)를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 박막트랜지스터 기판과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 되며 광원으로부터 화소전극(28)을 경유하여 입사되는 광을 상부 유리기판 쪽으로 투과시키게 된다. 스토리지 캐패시터(38)는 이전단 게이트라인(24)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(28)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(28)의 전압변동을 방지하는 역할을 하게 된다.
이러한 구성을 가지는 박막트랜지스터 기판의 제조방법을 살펴보면, 투명기판 상에 게이트금속층을 증착하고 패터닝하여 게이트라인(24) 및 게이트전극(32)을 형성한 후, 그 위에 게이트절연막을 전면 도포하게 된다. 게이트절연막 위에 비정질실리콘층을 형성하고 패터닝하여 박막트랜지스터(30)의 반도체층을 형성한 후, 소스/드레인 금속층을 증착한 후 패터닝하여 데이터라인(26) 및 소스전극(34)과 드레인전극패턴(36)을 동시에 형성하게 된다. 이어서, 보호막을 전면 도포한 후 패터닝하여 컨택홀(40)을 형성하게 된다. 보호막 위에 투명전극물질을 도포하고 패터닝하여 화소전극(28)을 형성하게 된다.
도 3은 본 발명의 제2 실시예에 따른 박막트랜지스터 기판에 대한 전극배치도를 나타낸 것이다. 도 3의 박막트랜지스터 기판은 도 2에 도시된 박막트랜지스터 기판과 대비하여 드레인전극패턴(42)이 드레인부(42A)에서 화소전극(28)에 전기적으로 접속되어진 것을 제외하고는 동일한 구성요소들을 구비한다. 드레인전극패턴(42)은 전술한 바와 같이 드레인전극(42A)과 스토리지전극(42B)을 포함하게끔 화소전극(28)의 주변부를 따라 그 주변부와 중첩되게 형성된다. 드레인전극패턴(42)은 드레인부(42A) 위의 보호막에 형성되어진 컨택홀(44)을 통해 화소전극(28)과 접속되게 된다. 이에 따라, 드레인전극패턴(42)의 스토리지전극부(42B)에서는 화소전극(28)과의 접속을 위한 컨택홀을 제거할 수 있게 되므로 스토리지전극부(42B)와 화소전극(28)의 중첩부분을 감소시킬 수 있게 된다. 이 경우, 드레인전극패턴(42)의 스토리지전극부(42A)와 중첩되는 화소전극(28)을 폭을 종래의 15∼20㎛ 정도에서 2∼4㎛ 정도로 감소시킬 수 있게 되므로 상하 화소전극들(28)간의 쇼트불량을 방지할 수 있게 된다. 이러한, 드레인전극패턴(42)과 데이터라인(26)은 동일층에 형성되어 일정한 간격을 가지게 되므로 데이터라인(26)과 드레인전극패턴(42)간의 기생캐패시터(CdS)가 일정해지게 됨으로써 그 기생캐패시터(Cds)의 불균일에 의한 데이터신호의 열화를 방지할 수 있게 된다.
도 4는 본 발명의 제3 실시예에 따른 박막트랜지스터 기판에 대한 전극배치도를 나타낸 것이다. 도 4의 박막트랜지스터 기판은 도 3에 도시된 박막트랜지스터 기판과 대비하여 드레인전극패턴(46)이 화소전극(28)의 주변부를 모두 감싸는 환형 형태로 형성되어진 것을 제외하고는 동일한 구성요소들을 구비한다. 드레인전극패턴(46)은 전술한 바와 같이 드레인전극(46A)과 스토리지전극(46B)을 포함하게끔 화소전극(28)의 주변부를 따라 그 주변부와 중첩되게 형성된다. 이 경우, 드레인전극패턴(46)은 도 2 및 도 3에 도시된 드레인전극패턴들(36, 42)이 화소전극(28)의 양측변부 및 윗변부와 중첩되게 형성되어진 것과는 달리 화소전극(28)의 밑변부까지 중첩되게끔 환형으로 형성된다. 이러한 드레인전극패턴(46)은 화소전극(28)과 게이트라인(24) 사이이 빛샘을 방지하는 역할을 하게 된다. 그리고, 드레인전극패턴(46)은 드레인전극부(46A) 위의 보호막에 형성되어진 컨택홀(48)을 통해 화소전극(28)과 접속되게 된다. 이 경우, 스토리지전극부(46B)와 화소전극(28)과의 접속을 위한 컨택홀을 제거할 수 있게 되므로 스토리지전극부(42B)와 중첩되는 화소전극(28)의 폭을 줄여 상하 화소전극들(28)간의 쇼트불량을 방지할 수 있게 된다. 이와는 달리, 드레인전극패턴(46)은 도 3에 도시된 바와 같이 스토리지전극부(46A) 위의 보호막에 컨택홀(도시하지 않음)을 형성하여 화소전극(28)과 접속될 수도 있다. 이 경우에는, 드레인전극패턴(46)의 드레인전극부(46A)과 화소전극(28)과의 접속을 위한 컨택홀을 제거할 수 있게 되므로 화소전극(28)과 중첩되는 드레인전극부(46A)의 면적을 줄여 액정셀의 개구율을 증대시킬 수 있게 된다. 그리고 드레인전극패턴(46)과 역시 데이터라인(26)과 일정한 간격을 가지게 되므로 데이터라인(26)과 드레인전극패턴(46)간의 기생캐패시터(Cds)가 일정해지게 되므로 그 기생캐패시터(Cds)의 불균일에 의한 데이터신호의 열화를 방지할 수 있게 된다.
도 5는 본 발명의 제4 실시예에 따른 박막트랜지스터 기판에 대한 전극배치도를 나타낸 것이다. 도 5의 박막트랜지스터 기판은 도 3에 도시된 박막트랜지스터 기판과 대비하여 드레인전극패턴(50)이 드레인전극부(50A)와 스토리지전극부(50B) 각각에서 컨택홀(52, 54)을 통해 화소전극(28)에 전기적으로 접속되어진 것을 제외하고는 동일한 구성요소들을 구비한다. 드레인전극패턴(50)은 전술한 바와 같이 드레인전극(50A)과 스토리지전극(50B)을 포함하게끔 화소전극(28)의 주변부를 따라 그 주변부와 중첩되게 형성된다.드레인전극패턴(50)은 드레인전극부(50A) 위의 보호막에 형성되어진 컨택홀(52)을 통해 화소전극(28)과 전기적으로 접속됨과 아울러 스토리지전극부(50B) 위의 보호막에 형성되어진 컨택홀(54)을 통해 화소전극(28)과 전기적으로 접속된다. 이러한 드레인전극패턴(50)은 데이터라인(26)과 동일층에 형성되어 일정한 간격을 가지게 되므로 데이터라인(26)과 드레인전극패턴(50)간의 기생캐패시터(Cds)가 일정해지게 됨으로써 그 기생캐패시터(Cds)의 불균일에 의한 데이터신호의 열화를 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 박막트랜지스터기판에서는 드레인전극과 스토리지 전극을 연결하여 화소전극과의 컨택홀 수를 줄임으로써 개구율을 증가시키거나 화소전극간의 쇼트불량을 방지할 수 있게 된다. 또한, 본 발명에 따른 액정표시장치의 박막트랜지스터기판에서는 데이터라인과 화소전극에 접속되어진 드레인전극패턴간의 간격이 일정하여 그들에 의한 기생 캐패시터(Cds)가 일정하게 됨으로써 종래의 기생 캐패시터(Cds)의 불균일에 의한 데이터신호의 열화를 방지하여 화질열화를 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 데이터신호가 공급되는 데이터라인과;
    게이트신호가 공급되는 게이트라인과;
    상기 데이터라인과 게이트라인의 교차부에 형성된 박막트랜지스터와;
    상기 데이터라인과 게이트라인의 교차로 마련되는 셀영역에 형성되고 상기 박막트랜지스터에 접속된 화소전극과;
    상기 화소전극과 이전단 게이트라인의 중첩부에 형성된 스토리지 캐패시터를 구비하고;
    상기 박막트랜지스터에 포함되는 드레인전극부와, 상기 스토리지 캐패시터에서 상기 이전단 게이트라인과 중첩되는 스토리지전극부와 일체화되고, 상기 화소전극의 주변부와 부분적으로 중첩되며, 적어도 하나의 컨택홀을 통해 그 화소전극과 접속된 드레인전극패턴을 구비하는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 드레인전극패턴은
    상기 스토리지전극 위의 보호막에 형성되어진 컨택홀을 통해 상기 화소전극과 접속된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 기판.
  3. 제 2 항에 있어서,
    상기 드레인전극패턴의 드레인부는 상기 화소전극과의 중첩면적이 상대적으로 작게끔 형성된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 기판.
  4. 제 1 항에 있어서,
    상기 드레인전극패턴은
    상기 드레인전극 위의 보호막에 형성되어진 컨택홀을 통해 상기 화소전극과 접속된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 기판.
  5. 제 4 항에 있어서,
    상기 화소전극은 상기 스토리지 전극과의 중첩면적이 상대적으로 작게끔 형성된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 기판.
  6. 제 1 항에 있어서,
    상기 드레인전극패턴은 상기 데이터라인과는 소정의 이격거리를 가지고 상기 화소전극의 주변부를 모두 감싸게끔 환형형태로 형성된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 기판.
  7. 제 6 항에 있어서,
    상기 드레인전극패턴은
    상기 스토리지전극 위의 보호막에 형성되어진 컨택홀을 통해 상기 화소전극과 접속된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 기판.
  8. 제 6 항에 있어서,
    상기 드레인전극패턴은
    상기 드레인전극 위의 보호막에 형성되어진 컨택홀을 통해 상기 화소전극과 접속된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 기판.
  9. 삭제
KR1020000008952A 2000-02-24 2000-02-24 액정표시장치의 박막트랜지스터 기판 KR100361467B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000008952A KR100361467B1 (ko) 2000-02-24 2000-02-24 액정표시장치의 박막트랜지스터 기판
US09/667,596 US6900871B1 (en) 2000-02-24 2000-09-22 Thin film transistor substrate of liquid crystal display and method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008952A KR100361467B1 (ko) 2000-02-24 2000-02-24 액정표시장치의 박막트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20010084144A KR20010084144A (ko) 2001-09-06
KR100361467B1 true KR100361467B1 (ko) 2002-11-21

Family

ID=19649462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008952A KR100361467B1 (ko) 2000-02-24 2000-02-24 액정표시장치의 박막트랜지스터 기판

Country Status (2)

Country Link
US (1) US6900871B1 (ko)
KR (1) KR100361467B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469342B1 (ko) * 2001-07-11 2005-02-02 엘지.필립스 엘시디 주식회사 액정표시소자
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100498541B1 (ko) * 2002-06-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100867538B1 (ko) * 2002-09-25 2008-11-06 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100951348B1 (ko) * 2003-04-04 2010-04-08 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR101090246B1 (ko) 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
TWI255940B (en) * 2004-09-13 2006-06-01 Chi Mei Optoelectronics Corp Liquid crystal display and TFT substrate therefor
KR101306206B1 (ko) * 2006-04-24 2013-09-10 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
TWI344052B (en) * 2006-09-06 2011-06-21 Chunghwa Picture Tubes Ltd Pixel structure
TWI344025B (en) * 2006-10-11 2011-06-21 Chunghwa Picture Tubes Ltd Pixel structure and repair method thereof
KR102612405B1 (ko) * 2019-07-09 2023-12-12 엘지디스플레이 주식회사 전자장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148636A (ja) * 1989-11-06 1991-06-25 Toshiba Corp アクティブマトリクス型液晶表示素子の製造方法
JPH06347831A (ja) * 1993-06-08 1994-12-22 Nec Corp 薄膜トランジスタアレイ基板
JPH08313936A (ja) * 1996-06-24 1996-11-29 Seiko Epson Corp アクティブマトリクスパネルの製造方法
JPH09120082A (ja) * 1995-10-25 1997-05-06 Toshiba Corp アクティブマトリクス型液晶表示装置
KR19990003546A (ko) * 1997-06-25 1999-01-15 김영환 액정 표시 장치 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180226A (ja) * 1984-09-28 1986-04-23 Toshiba Corp アクテイブ・マトリツクス駆動装置
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JPH04214537A (ja) * 1990-12-12 1992-08-05 Fujitsu Ltd 薄膜トランジスタマトリックス
CA2142906A1 (en) 1992-08-21 1994-03-03 Peter L. Brill Method and apparatus for measuring psychotherapy outcomes
FR2702286B1 (fr) * 1993-03-04 1998-01-30 Samsung Electronics Co Ltd Affichage à cristaux liquides et procédé pour le fabriquer.
DE69433614T2 (de) 1993-07-13 2005-03-03 Kabushiki Kaisha Toshiba Anzeigevorrichtung mit aktiver matrix
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
KR100359795B1 (ko) * 1995-08-22 2003-01-14 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100205388B1 (ko) * 1995-09-12 1999-07-01 구자홍 액정표시장치 및 그 제조방법
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100262402B1 (ko) * 1997-04-18 2000-08-01 김영환 박막 트랜지스터 액정표시소자 및 그의 제조방법
KR100268104B1 (ko) * 1997-08-13 2000-10-16 윤종용 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
JP3291457B2 (ja) * 1997-10-13 2002-06-10 三洋電機株式会社 半導体装置の製造方法及び液晶表示装置の製造方法
JP2000002889A (ja) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
KR100313952B1 (ko) * 1998-08-20 2002-11-23 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148636A (ja) * 1989-11-06 1991-06-25 Toshiba Corp アクティブマトリクス型液晶表示素子の製造方法
JPH06347831A (ja) * 1993-06-08 1994-12-22 Nec Corp 薄膜トランジスタアレイ基板
JPH09120082A (ja) * 1995-10-25 1997-05-06 Toshiba Corp アクティブマトリクス型液晶表示装置
JPH08313936A (ja) * 1996-06-24 1996-11-29 Seiko Epson Corp アクティブマトリクスパネルの製造方法
KR19990003546A (ko) * 1997-06-25 1999-01-15 김영환 액정 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20010084144A (ko) 2001-09-06
US6900871B1 (en) 2005-05-31

Similar Documents

Publication Publication Date Title
KR100442510B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법
US5844641A (en) Liquid crystal display device having storage capacitors and additional opaque electrodes
US6627470B2 (en) Array substrate for use in LCD device and method of fabricating same
KR100351439B1 (ko) 액정표시장치
US8810757B2 (en) Liquid crystal display device including a light-blocking member
JPH05203994A (ja) 液晶表示装置
JP2003273365A (ja) 表示装置
KR100361467B1 (ko) 액정표시장치의 박막트랜지스터 기판
US5604358A (en) Device of thin film transistor liquid crystal display
US7515215B2 (en) Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same
KR100443835B1 (ko) 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
US20060243975A1 (en) Thin film transistor substrate, method of manufacturing the same and display apparatus having the same
US6661490B2 (en) Electro-optical device and electronic apparatus
KR20030064300A (ko) 반사형 전기 광학 장치 및 전자기기
US8547515B2 (en) Display substrate with pixel electrode having V-shape and trapezoidal protrusions, a method of manufacturing the same and a display apparatus having the same
US6815715B2 (en) Storage capacitor structure and liquid crystal display device having the same
KR100385886B1 (ko) 액정표시장치 및 그 제조방법
US5994155A (en) Method of fabricating a thin film transistor liquid crystal display
KR20060051838A (ko) 액정 디스플레이 장치
KR100720084B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
US20050094049A1 (en) Liquid crystal display device and fabrication method thereof
JP2677248B2 (ja) アクティブマトリクス液晶表示パネル
JP2002329726A (ja) Ｔｆｔアレイ基板及びこれを用いた液晶表示装置
KR100867538B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20070120231A (ko) 액정 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 17