JP2616160B2 - 薄膜電界効果型トランジスタ素子アレイ - Google Patents
薄膜電界効果型トランジスタ素子アレイInfo
- Publication number
- JP2616160B2 JP2616160B2 JP16590790A JP16590790A JP2616160B2 JP 2616160 B2 JP2616160 B2 JP 2616160B2 JP 16590790 A JP16590790 A JP 16590790A JP 16590790 A JP16590790 A JP 16590790A JP 2616160 B2 JP2616160 B2 JP 2616160B2
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- bus line
- electrode
- effect transistor
- gate bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 24
- 230000005669 field effect Effects 0.000 title claims description 22
- 239000003990 capacitor Substances 0.000 claims description 49
- 239000010408 film Substances 0.000 claims description 33
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 29
- 229910052804 chromium Inorganic materials 0.000 description 9
- 239000011651 chromium Substances 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、特にアクティブマトリクス型液晶ディスプ
レイに用いる、ゲートバスラインを用いた蓄積容量をも
つ薄膜電界効果型トランジスタ素子アレイに関するもの
である。
レイに用いる、ゲートバスラインを用いた蓄積容量をも
つ薄膜電界効果型トランジスタ素子アレイに関するもの
である。
（従来の技術） 携帯型コンピュータや壁掛けテレビ用のフラットパネ
ルディスプレイとして液晶ディスプレイが注目されてい
る。その中でもガラス基板上にアレイ化した薄膜電界効
果型トランジスタを形成し、各画素のスイッチとして用
いたアクティブマトリクス方式はフルカラー表示が可能
であることからテレビなどへの応用が期待され、各機関
で活発に開発が行われている。このアクティブマトリク
ス型液晶ディスプレイの高画質、高精細化は重要な課題
であり、その対策として液晶により形成される容量と並
列に蓄積容量を設ける方法がある。蓄積容量の構造とし
ては、蓄積容量線を薄膜電界効果トランジスタから独立
して設ける構造と、前段の薄膜電界効果型トランジスタ
のゲートバスラインを利用して設ける構造とがある。後
者の構造は画素中に蓄積容量のために対向電極及びバス
ラインを設ける必要がなく、プロセスの増加を防止でき
る。このゲートバスラインを利用した構造の蓄積容量を
用いた従来の技術としては、前段のゲート電極の延長状
に次段の画素を重畳するように配設した構造のものが知
られている。（IDRC′88 P.155） 第６図（ａ）は従来の方法を基本にした薄膜電界効果
型トランジスタ素子アレイの一画素を示す平面図、第６
図（ｂ）は第６図（ａ）のＡ−Ａ′断面図である。第６
図（ａ）において、１、５、６はそれぞれ薄膜電界効果
トランジスタのクロムゲート電極、クロムドレイン電
極、クロムソース電極である。クロムソース電極６は画
素電極７と第３のコンタクトホール8cを介して接続され
ており、クロムドレイン電極５はクロムドレインバスラ
イン４と連続である。蓄積容量は第６図（ｂ）のよう
に、画素電極７と第３のクロム蓄積容量電極15の間に第
１の絶縁膜12、第２の絶縁膜13、表面保護膜14の３種の
絶縁膜を挟むことにより形成している。
ルディスプレイとして液晶ディスプレイが注目されてい
る。その中でもガラス基板上にアレイ化した薄膜電界効
果型トランジスタを形成し、各画素のスイッチとして用
いたアクティブマトリクス方式はフルカラー表示が可能
であることからテレビなどへの応用が期待され、各機関
で活発に開発が行われている。このアクティブマトリク
ス型液晶ディスプレイの高画質、高精細化は重要な課題
であり、その対策として液晶により形成される容量と並
列に蓄積容量を設ける方法がある。蓄積容量の構造とし
ては、蓄積容量線を薄膜電界効果トランジスタから独立
して設ける構造と、前段の薄膜電界効果型トランジスタ
のゲートバスラインを利用して設ける構造とがある。後
者の構造は画素中に蓄積容量のために対向電極及びバス
ラインを設ける必要がなく、プロセスの増加を防止でき
る。このゲートバスラインを利用した構造の蓄積容量を
用いた従来の技術としては、前段のゲート電極の延長状
に次段の画素を重畳するように配設した構造のものが知
られている。（IDRC′88 P.155） 第６図（ａ）は従来の方法を基本にした薄膜電界効果
型トランジスタ素子アレイの一画素を示す平面図、第６
図（ｂ）は第６図（ａ）のＡ−Ａ′断面図である。第６
図（ａ）において、１、５、６はそれぞれ薄膜電界効果
トランジスタのクロムゲート電極、クロムドレイン電
極、クロムソース電極である。クロムソース電極６は画
素電極７と第３のコンタクトホール8cを介して接続され
ており、クロムドレイン電極５はクロムドレインバスラ
イン４と連続である。蓄積容量は第６図（ｂ）のよう
に、画素電極７と第３のクロム蓄積容量電極15の間に第
１の絶縁膜12、第２の絶縁膜13、表面保護膜14の３種の
絶縁膜を挟むことにより形成している。
（発明が解決しようとする課題） さて、フリッカやクロストーク等を避けて高画質の画
像表示を得るためにはなるべく大きな蓄積容量が必要で
ある。しかし第６図（ａ）に示す構成では、蓄積容量を
大きくすると、第１のクロム蓄積容量電極の面積が大き
くなり、画素部の開口率が低下する。従って、明るくコ
ントラストのよい画像が得られなくなる。
像表示を得るためにはなるべく大きな蓄積容量が必要で
ある。しかし第６図（ａ）に示す構成では、蓄積容量を
大きくすると、第１のクロム蓄積容量電極の面積が大き
くなり、画素部の開口率が低下する。従って、明るくコ
ントラストのよい画像が得られなくなる。
本発明は、蓄積容量の付加による開口率の低下を軽減
し、かつ従来より大きな容量をもつことが可能な構造の
蓄積容量を備える蓄積電界効果型トランジスタ素子アレ
イを提供することを目的としている。
し、かつ従来より大きな容量をもつことが可能な構造の
蓄積容量を備える蓄積電界効果型トランジスタ素子アレ
イを提供することを目的としている。
（課題を解決するための手段） 本発明の薄膜電界効果型トランジスタ素子アレイは、
透光性絶縁基板上に、平行な複数のゲートバスラインと
平行な複数のドレインバスラインとがマトリクス状に形
成され、前記ゲートバスラインと前記ドレインバスライ
ンとの各交差付近にそれぞれ薄膜電界効果型トランジス
タが形成され、各々の前記薄膜電界効果型トランジスタ
にはそれぞれ画素電極が接続され、前記画素電極の一部
が絶縁膜を介して前段のゲートバスラインの一部と重畳
して蓄積容量を形成している薄膜電界効果型トランジス
タ素子アレイにおいて、前記ゲートバスラインの隣り合
う２本のドレインバスラインに挟まれた領域に絶縁膜を
介して積層され、かつコンタクトホールを介して前記ゲ
ートバスラインと電気的に接続された蓄積容量用電極
と、前記ゲートバスラインと前記蓄積容量用電極とによ
って挟まれた空間に絶縁膜を介して一部重ねて形成さ
れ、かつ前記薄膜トランジスタと電気的に接続された透
明画素電極とからなる構造を持つ薄膜電界効果型トラン
ジスタ素子アレイである。
透光性絶縁基板上に、平行な複数のゲートバスラインと
平行な複数のドレインバスラインとがマトリクス状に形
成され、前記ゲートバスラインと前記ドレインバスライ
ンとの各交差付近にそれぞれ薄膜電界効果型トランジス
タが形成され、各々の前記薄膜電界効果型トランジスタ
にはそれぞれ画素電極が接続され、前記画素電極の一部
が絶縁膜を介して前段のゲートバスラインの一部と重畳
して蓄積容量を形成している薄膜電界効果型トランジス
タ素子アレイにおいて、前記ゲートバスラインの隣り合
う２本のドレインバスラインに挟まれた領域に絶縁膜を
介して積層され、かつコンタクトホールを介して前記ゲ
ートバスラインと電気的に接続された蓄積容量用電極
と、前記ゲートバスラインと前記蓄積容量用電極とによ
って挟まれた空間に絶縁膜を介して一部重ねて形成さ
れ、かつ前記薄膜トランジスタと電気的に接続された透
明画素電極とからなる構造を持つ薄膜電界効果型トラン
ジスタ素子アレイである。
（作用） 本発明の薄膜電界効果型トランジスタ素子アレイによ
れば、蓄積容量形成部において、画素電極と、蓄積容量
電極と、ゲートバスラインとを絶縁膜を挟み積層構造に
することにより、同じ面積でも従来の２〜３倍の容量を
得ることが可能である。
れば、蓄積容量形成部において、画素電極と、蓄積容量
電極と、ゲートバスラインとを絶縁膜を挟み積層構造に
することにより、同じ面積でも従来の２〜３倍の容量を
得ることが可能である。
（実施例） 第１図（ａ）は、本発明の比較例の構造を示す上部か
ら見た平面図であり、第１図（ｂ）は第１図（ａ）のＡ
−Ａ′断面図である。第１図（ａ）において、１は金属
としてクロムを使用したクロムゲート電極、２はクロム
ゲート電極１と同時に形成されるクロムゲートバスライ
ンである。４はクロムドレインバスラインであり、５及
び６は４のクロムドレインバスラインと同時に形成され
たクロムドレイン電極及びクロムソース電極である。７
はITOを用いた画素電極である。第１図（ｂ）におい
て、8aは酸化シリコン（SiO2）を用いた第１の絶縁膜1
2、及び窒化シリコン（SiNX）を用いた第２の絶縁膜13
に連続して作られたコンタクトホール、8bは窒化シリコ
ン（SiNX）を用いた第２の絶縁膜13及び窒化シリコン
（SiNX）を用いた表面保護膜14に連続して作られたコン
タクトホールである。
ら見た平面図であり、第１図（ｂ）は第１図（ａ）のＡ
−Ａ′断面図である。第１図（ａ）において、１は金属
としてクロムを使用したクロムゲート電極、２はクロム
ゲート電極１と同時に形成されるクロムゲートバスライ
ンである。４はクロムドレインバスラインであり、５及
び６は４のクロムドレインバスラインと同時に形成され
たクロムドレイン電極及びクロムソース電極である。７
はITOを用いた画素電極である。第１図（ｂ）におい
て、8aは酸化シリコン（SiO2）を用いた第１の絶縁膜1
2、及び窒化シリコン（SiNX）を用いた第２の絶縁膜13
に連続して作られたコンタクトホール、8bは窒化シリコ
ン（SiNX）を用いた第２の絶縁膜13及び窒化シリコン
（SiNX）を用いた表面保護膜14に連続して作られたコン
タクトホールである。
９は第２の絶縁膜13及び表面保護膜14に挟まれた第１
のクロム蓄積容量電極、10は第１の絶縁膜12、第２の絶
縁膜13に挟まれた第２のクロム蓄積容量電極である。
のクロム蓄積容量電極、10は第１の絶縁膜12、第２の絶
縁膜13に挟まれた第２のクロム蓄積容量電極である。
本発明によるゲート電極を利用した蓄積電極の実施例
の平面図を第２図（ａ）に、第２図（ａ）のＡ−Ａ′断
面図を第２図（ｂ）に示す。この場合には、第３のクロ
ム蓄積容量電極15を第２の蓄積容量電極10の下にも延長
して配設することにより、第３のクロム蓄積容量電極15
と第２のクロム蓄積容量電極10の間にも蓄積容量を形成
し、蓄積容量値の増加を実現している。これ以外は比較
例と同様であるので説明を省略する。
の平面図を第２図（ａ）に、第２図（ａ）のＡ−Ａ′断
面図を第２図（ｂ）に示す。この場合には、第３のクロ
ム蓄積容量電極15を第２の蓄積容量電極10の下にも延長
して配設することにより、第３のクロム蓄積容量電極15
と第２のクロム蓄積容量電極10の間にも蓄積容量を形成
し、蓄積容量値の増加を実現している。これ以外は比較
例と同様であるので説明を省略する。
以上の構造で述べたように、本発明による薄膜電界効
果トランジスタ素子アレイは第２図（ｂ）に示したよう
に、蓄積容量の面積を増やすことなく蓄積容量の値を約
２倍以上に増加できる。更に蓄積容量電極間の絶縁体の
厚さを従来の蓄積容量よりも薄くできるので、蓄積容量
値を更に増加することができる。また従来と同じ容量値
をより小さい面積で達成できるため、有効な画素電極の
面積が広がり開口率が増加する。
果トランジスタ素子アレイは第２図（ｂ）に示したよう
に、蓄積容量の面積を増やすことなく蓄積容量の値を約
２倍以上に増加できる。更に蓄積容量電極間の絶縁体の
厚さを従来の蓄積容量よりも薄くできるので、蓄積容量
値を更に増加することができる。また従来と同じ容量値
をより小さい面積で達成できるため、有効な画素電極の
面積が広がり開口率が増加する。
本実施例においては、画素電極として透明導電膜とし
てITOを用いたが、In2O3やSinO3も使用できる。またゲ
ート絶縁膜として、SiNXのかわりにSiO2を用いてもよ
い。さらにゲートバスライン、ドレインバスライン及び
蓄積容量電極のクロムのかわりに、Ta、Al、Mo、Ti等の
金属を用いることも可能である。
てITOを用いたが、In2O3やSinO3も使用できる。またゲ
ート絶縁膜として、SiNXのかわりにSiO2を用いてもよ
い。さらにゲートバスライン、ドレインバスライン及び
蓄積容量電極のクロムのかわりに、Ta、Al、Mo、Ti等の
金属を用いることも可能である。
第３図は、本発明を順スタガ型TFTアレイに適用した
例であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ′
断面図である。第３図（ａ）に示すように、透明なガラ
ス基板11上にn+−poly−Si膜を1500Å成長し、ドレイン
バスライン16、ドレイン電極17、ソース電極18、蓄積容
量用電極19をパターニングする。次に、前記ドレイン電
極17、ソース電極18上に、その一部が重なるように、ノ
ンドープpoly−Si膜を500Å成長し、パターニングを行
い、島状構造を形成する。更に、全面にSiO2を1000Å成
長し、絶縁膜20を形成する。次に、前記ソース電極18上
の絶縁膜20にコンタクトホールを形成した後、前記絶縁
膜20上にITOを500Å成膜してパターニングを行い、透明
画素電極21を形成する。更に、SiO2を1000Å成膜し絶縁
膜22を形成する。次に、前記蓄積容量用電極19上の前記
絶縁膜20および22にコンタクトホールを形成した後、Al
を2000Å成膜してパターニングを行い、ゲート電極およ
びこれに接続されたゲートバスライン23を形成する。
例であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ′
断面図である。第３図（ａ）に示すように、透明なガラ
ス基板11上にn+−poly−Si膜を1500Å成長し、ドレイン
バスライン16、ドレイン電極17、ソース電極18、蓄積容
量用電極19をパターニングする。次に、前記ドレイン電
極17、ソース電極18上に、その一部が重なるように、ノ
ンドープpoly−Si膜を500Å成長し、パターニングを行
い、島状構造を形成する。更に、全面にSiO2を1000Å成
長し、絶縁膜20を形成する。次に、前記ソース電極18上
の絶縁膜20にコンタクトホールを形成した後、前記絶縁
膜20上にITOを500Å成膜してパターニングを行い、透明
画素電極21を形成する。更に、SiO2を1000Å成膜し絶縁
膜22を形成する。次に、前記蓄積容量用電極19上の前記
絶縁膜20および22にコンタクトホールを形成した後、Al
を2000Å成膜してパターニングを行い、ゲート電極およ
びこれに接続されたゲートバスライン23を形成する。
図示するように透明画素電極21の一部がゲートバスラ
イン23、蓄積容量用電極19とオーバーラップしており、
蓄積容量が透明画素電極21、の上部及び下部に形成され
ている。このようにして蓄積容量を形成することによ
り、蓄積容量を形成するための領域が狭くて済むため、
従来法に比べ同じ蓄積容量を形成した場合に、高い開口
率が得られるのである。
イン23、蓄積容量用電極19とオーバーラップしており、
蓄積容量が透明画素電極21、の上部及び下部に形成され
ている。このようにして蓄積容量を形成することによ
り、蓄積容量を形成するための領域が狭くて済むため、
従来法に比べ同じ蓄積容量を形成した場合に、高い開口
率が得られるのである。
ところで、このような蓄積容量用電極の形成はトラン
ジスタのソース、ドレイン電極と同一平面上に、同時に
形成することが可能なため、工程が増加することはな
い。
ジスタのソース、ドレイン電極と同一平面上に、同時に
形成することが可能なため、工程が増加することはな
い。
以上は、順スタガ型TFTにおいて、前段ゲート線との
間に蓄積容量を形成した例について説明してきたが、逆
スタガ型TFT、コプレーナ型TFTに適用しても、同様な効
果が得られる。
間に蓄積容量を形成した例について説明してきたが、逆
スタガ型TFT、コプレーナ型TFTに適用しても、同様な効
果が得られる。
また第４図に示すように蓄積容量を次段ゲート線との
間に形成しても前述したのと同等な効果が得られる。
間に形成しても前述したのと同等な効果が得られる。
次に、本発明によって得られる効果について述べる。
第３図（ａ）の平面図に示すようにTFTを順スタガ型と
し、画素ピッチ100μｍ、配線幅10μｍ、配線−画素電
極間距離５μｍとした場合について、蓄積容量を形成し
ているゲート線の幅を変えた時の蓄積容量の液晶容量に
対する比αと、開口率Apの関係を第５図に示す。第５図
において、点線は第６図に示すように従来法を適用した
場合を示し、実線は本発明を適用した場合を示す。第５
図に示すように、たとえば蓄積容量の液晶容量に対する
比αを４とした場合の開口率は、従来法では56％となる
のに対し、本発明では61％とすることができ、同じ蓄積
容量を形成した時に、開口率を大きくすることができる
ことがわかる。
第３図（ａ）の平面図に示すようにTFTを順スタガ型と
し、画素ピッチ100μｍ、配線幅10μｍ、配線−画素電
極間距離５μｍとした場合について、蓄積容量を形成し
ているゲート線の幅を変えた時の蓄積容量の液晶容量に
対する比αと、開口率Apの関係を第５図に示す。第５図
において、点線は第６図に示すように従来法を適用した
場合を示し、実線は本発明を適用した場合を示す。第５
図に示すように、たとえば蓄積容量の液晶容量に対する
比αを４とした場合の開口率は、従来法では56％となる
のに対し、本発明では61％とすることができ、同じ蓄積
容量を形成した時に、開口率を大きくすることができる
ことがわかる。
（発明の効果） 以上述べてきたように、本発明の薄膜電界効果型トラ
ンジスタアレイによれば、ゲートバスラインを用いて蓄
積容量を形成でき、かつ蓄積容量部の面積の低減が図れ
るので表示品質の低下をもたらすことの無い、開口率の
より大きなディスプレイを実現できる。
ンジスタアレイによれば、ゲートバスラインを用いて蓄
積容量を形成でき、かつ蓄積容量部の面積の低減が図れ
るので表示品質の低下をもたらすことの無い、開口率の
より大きなディスプレイを実現できる。
第１図（ａ）は薄膜電界効果型トランジスタ素子アレイ
の比較例を示す平面図、第１図（ｂ）は第１図（ａ）の
蓄積容量部を示す断面図、第２図（ａ）は従来の薄膜電
界トランジスタ素子アレイの構造を示す平面図、第２図
（ｂ）は第２図（ａ）の蓄積容量部を示す断面図、第３
図（ａ）は本発明による薄膜電界トランジスタ素子アレ
イの他の実施例を示す平面図、第３図（ｂ）は第３図
（ａ）の蓄積容量部を示す平面図、第４図は本発明の実
施例を示す平面図、第５図は本発明の作用を説明するた
めの図、第６図（ａ）、（ｂ）は従来例の平面図および
断面図である。 図において １……ゲート電極、２……クロムゲートバスライン、４
……クロムドレインバスライン、５……クロムドレイン
電極、６……クロムソース電極、７……ITO画素電極、8
a……第１のコンタクトホール、8b……第２のコンタク
トホール、8c……第３のコンタクトホール、９……第１
のクロム蓄積容量電極、10……第２のクロム蓄積容量電
極、11……ガラス基板、12……第１のゲート絶縁膜、13
……第２のゲート絶縁膜、14……表面保護膜、15……第
３のクロム蓄積容量電極、16……ドレインバスライン、
17……ドレイン電極、18……ソース電極、19……蓄積容
量電極、20……絶縁膜１、21……透明画素電極、22……
絶縁膜２、23……ゲートバスラインである。
の比較例を示す平面図、第１図（ｂ）は第１図（ａ）の
蓄積容量部を示す断面図、第２図（ａ）は従来の薄膜電
界トランジスタ素子アレイの構造を示す平面図、第２図
（ｂ）は第２図（ａ）の蓄積容量部を示す断面図、第３
図（ａ）は本発明による薄膜電界トランジスタ素子アレ
イの他の実施例を示す平面図、第３図（ｂ）は第３図
（ａ）の蓄積容量部を示す平面図、第４図は本発明の実
施例を示す平面図、第５図は本発明の作用を説明するた
めの図、第６図（ａ）、（ｂ）は従来例の平面図および
断面図である。 図において １……ゲート電極、２……クロムゲートバスライン、４
……クロムドレインバスライン、５……クロムドレイン
電極、６……クロムソース電極、７……ITO画素電極、8
a……第１のコンタクトホール、8b……第２のコンタク
トホール、8c……第３のコンタクトホール、９……第１
のクロム蓄積容量電極、10……第２のクロム蓄積容量電
極、11……ガラス基板、12……第１のゲート絶縁膜、13
……第２のゲート絶縁膜、14……表面保護膜、15……第
３のクロム蓄積容量電極、16……ドレインバスライン、
17……ドレイン電極、18……ソース電極、19……蓄積容
量電極、20……絶縁膜１、21……透明画素電極、22……
絶縁膜２、23……ゲートバスラインである。
Claims (1)
- 【請求項１】透光性絶縁基板上に、平行な複数のゲート
バスラインと平行な複数のドレインバスラインとがマト
リクス状に形成され、前記ゲートバスラインと前記ドレ
インバスライとの各交差部付近にそれぞれ薄膜電界効果
型トランジスタが形成され、各々の前記薄膜電界効果型
トランジスタにはそれぞれ画素電極が接続され、前記画
素電極の一部が絶縁膜を介して前段のゲートバスライン
の一部と重畳して蓄積容量を形成している薄膜電界効果
型トランジスタ素子アレイにおいて、前記ゲートバスラ
インの隣り合う２本のドレインバスラインに挟まれた領
域に絶縁膜を介して積層され、かつコンタクトホールを
介して前記ゲートバスラインと電気的に接続された蓄積
容量用電極と、前記ゲートバスラインと前記蓄積容量用
電極とによって挟まれた空間に絶縁膜を介して一部重ね
て形成され、かつ前記薄膜トランジスタと電気的に接続
され透明画素電極とからなる構造を持つ薄膜電界効果型
トランジスタ素子アレイ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16590790A JP2616160B2 (ja) | 1990-06-25 | 1990-06-25 | 薄膜電界効果型トランジスタ素子アレイ |
| EP91110427A EP0464579B1 (en) | 1990-06-25 | 1991-06-25 | Thin film field effect transistor array for use in active matrix liquid crystal display |
| DE69119977T DE69119977T2 (de) | 1990-06-25 | 1991-06-25 | Dünnfilm-Feldeffekt-Transistormatrix zur Verwendung in Flüssigkristallanzeigen mit aktiver Matrix |
| US07/720,340 US5182661A (en) | 1990-06-25 | 1991-06-25 | Thin film field effect transistor array for use in active matrix liquid crystal display |
| EP95106384A EP0668528B1 (en) | 1990-06-25 | 1991-06-25 | Thin film field effect transistor array for use in active matrix liquid crystal display |
| DE69129274T DE69129274T2 (de) | 1990-06-25 | 1991-06-25 | Dünnfilm-Feldeffekt-Transistormatrix zur Verwendung in Flüssigkristallanzeigen mit aktiver Matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16590790A JP2616160B2 (ja) | 1990-06-25 | 1990-06-25 | 薄膜電界効果型トランジスタ素子アレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0456828A JPH0456828A (ja) | 1992-02-24 |
| JP2616160B2 true JP2616160B2 (ja) | 1997-06-04 |
Family
ID=15821272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16590790A Expired - Lifetime JP2616160B2 (ja) | 1990-06-25 | 1990-06-25 | 薄膜電界効果型トランジスタ素子アレイ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5182661A (ja) |
| EP (2) | EP0464579B1 (ja) |
| JP (1) | JP2616160B2 (ja) |
| DE (2) | DE69119977T2 (ja) |
Families Citing this family (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2711015B2 (ja) * | 1990-07-25 | 1998-02-10 | 三菱電機株式会社 | マトリクス形表示装置 |
| US5414278A (en) * | 1991-07-04 | 1995-05-09 | Mitsushibi Denki Kabushiki Kaisha | Active matrix liquid crystal display device |
| JPH0572553A (ja) * | 1991-09-11 | 1993-03-26 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| US5576858A (en) * | 1991-10-14 | 1996-11-19 | Hosiden Corporation | Gray scale LCD control capacitors formed between a control capacitor electrode on one side of an insulating layer and two subpixel electrodes on the other side |
| EP0554061B1 (en) * | 1992-01-30 | 1998-05-13 | Canon Kabushiki Kaisha | Liquid crystal display |
| US5285302A (en) * | 1992-03-30 | 1994-02-08 | Industrial Technology Research Institute | TFT matrix liquid crystal display with compensation capacitance plus TFT stray capacitance constant irrespective of mask misalignment during patterning |
| JP2907629B2 (ja) * | 1992-04-10 | 1999-06-21 | 松下電器産業株式会社 | 液晶表示パネル |
| JP2924506B2 (ja) * | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
| US5781262A (en) | 1994-04-19 | 1998-07-14 | Nec Corporation | Liquid crystal display cell |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| US5682211A (en) * | 1994-04-28 | 1997-10-28 | Xerox Corporation | Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines |
| JPH0843860A (ja) * | 1994-04-28 | 1996-02-16 | Xerox Corp | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント |
| KR0141774B1 (ko) * | 1994-06-17 | 1998-06-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| JP3081474B2 (ja) * | 1994-11-11 | 2000-08-28 | 三洋電機株式会社 | 液晶表示装置 |
| KR0163933B1 (ko) * | 1995-01-27 | 1999-01-15 | 김광호 | 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법 |
| JPH08306926A (ja) * | 1995-05-07 | 1996-11-22 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JP3315834B2 (ja) * | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| KR970011972A (ko) * | 1995-08-11 | 1997-03-29 | 쯔지 하루오 | 투과형 액정 표시 장치 및 그 제조 방법 |
| KR0182014B1 (ko) * | 1995-08-23 | 1999-05-01 | 김광호 | 액정 표시 장치용 박막트랜지스터 기판 |
| KR100205388B1 (ko) * | 1995-09-12 | 1999-07-01 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR100271077B1 (ko) * | 1995-09-27 | 2000-11-01 | 야스카와 히데아키 | 표시장치,전자기기및표시장치의제조방법 |
| US5657101A (en) * | 1995-12-15 | 1997-08-12 | Industrial Technology Research Institute | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode |
| JP2734444B2 (ja) * | 1996-03-22 | 1998-03-30 | 日本電気株式会社 | 液晶表示装置 |
| JP3126661B2 (ja) | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR100207491B1 (ko) * | 1996-08-21 | 1999-07-15 | 윤종용 | 액정표시장치 및 그 제조방법 |
| KR100247493B1 (ko) * | 1996-10-18 | 2000-03-15 | 구본준, 론 위라하디락사 | 액티브매트릭스기판의 구조 |
| JP3782194B2 (ja) * | 1997-02-28 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| KR100289510B1 (ko) * | 1997-05-26 | 2001-05-02 | 다니구찌 이찌로오, 기타오카 다카시 | 티에프티어레이기판및그것을이용한액정표시장치 |
| WO1999028784A1 (fr) * | 1997-11-28 | 1999-06-10 | Matsushita Electric Industrial Co., Ltd. | Afficheur du type a reflexion et dispositif d'image utilisant cet afficheur |
| US6166796A (en) * | 1998-01-21 | 2000-12-26 | Eastman Kodak Company | Flat panel display having interconnected patternable conductive traces having piercing pins piercing conductive traces and a light modulating layer |
| JP3941901B2 (ja) * | 1998-04-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6313481B1 (en) | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6278502B1 (en) | 1998-09-28 | 2001-08-21 | International Business Machines Corporation | Pixel capacitor formed from multiple layers |
| US6576926B1 (en) * | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| KR100356832B1 (ko) * | 1999-04-23 | 2002-10-18 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정 표시 장치의 제조방법 |
| JP4402197B2 (ja) * | 1999-05-24 | 2010-01-20 | シャープ株式会社 | アクティブマトリクス型表示装置 |
| US6448579B1 (en) | 2000-12-06 | 2002-09-10 | L.G.Philips Lcd Co., Ltd. | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same |
| GB9928353D0 (en) * | 1999-12-01 | 2000-01-26 | Koninkl Philips Electronics Nv | Liquid crystal display and method of manufacture |
| US6590227B2 (en) * | 1999-12-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| KR100361467B1 (ko) * | 2000-02-24 | 2002-11-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 박막트랜지스터 기판 |
| JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| TWI284240B (en) | 2000-09-27 | 2007-07-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| KR100776509B1 (ko) * | 2000-12-30 | 2007-11-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| JP3884625B2 (ja) * | 2001-03-14 | 2007-02-21 | シャープ株式会社 | 液晶表示装置及びその欠陥修復方法 |
| KR100796749B1 (ko) * | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7009663B2 (en) * | 2003-12-17 | 2006-03-07 | Planar Systems, Inc. | Integrated optical light sensitive active matrix liquid crystal display |
| US7053967B2 (en) | 2002-05-23 | 2006-05-30 | Planar Systems, Inc. | Light sensitive display |
| AU2002336341A1 (en) | 2002-02-20 | 2003-09-09 | Planar Systems, Inc. | Light sensitive display |
| JP3788387B2 (ja) * | 2002-05-10 | 2006-06-21 | セイコーエプソン株式会社 | 電気光学装置および電気光学装置の製造方法 |
| US20040141129A1 (en) * | 2003-01-17 | 2004-07-22 | Shih-Chang Chang | Method and structure of low reflection liquid crystal display unit |
| US20040160544A1 (en) * | 2003-02-14 | 2004-08-19 | Yuan-Tung Dai | Multilayer storage capacitors for a liquid crystal display panel and the method for fabricating the same |
| US20080084374A1 (en) * | 2003-02-20 | 2008-04-10 | Planar Systems, Inc. | Light sensitive display |
| US20080048995A1 (en) * | 2003-02-20 | 2008-02-28 | Planar Systems, Inc. | Light sensitive display |
| TWI227031B (en) * | 2003-06-20 | 2005-01-21 | Au Optronics Corp | A capacitor structure |
| KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| CN1307479C (zh) * | 2003-07-10 | 2007-03-28 | 友达光电股份有限公司 | 电容器装置 |
| CN1621923A (zh) * | 2003-11-29 | 2005-06-01 | 鸿富锦精密工业（深圳）有限公司 | 存储电容 |
| TWI226712B (en) * | 2003-12-05 | 2005-01-11 | Au Optronics Corp | Pixel structure and fabricating method thereof |
| US7773139B2 (en) * | 2004-04-16 | 2010-08-10 | Apple Inc. | Image sensor with photosensitive thin film transistors |
| US20060054889A1 (en) * | 2004-09-16 | 2006-03-16 | Jang-Soo Kim | Thin film transistor array panel |
| US7675582B2 (en) * | 2004-12-03 | 2010-03-09 | Au Optronics Corporation | Stacked storage capacitor structure for a thin film transistor liquid crystal display |
| KR101073204B1 (ko) * | 2004-12-31 | 2011-10-12 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 구동방법 |
| KR20060111265A (ko) * | 2005-04-22 | 2006-10-26 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치 |
| JP4821183B2 (ja) * | 2005-06-24 | 2011-11-24 | セイコーエプソン株式会社 | 電気光学装置及びこれを備えた電子機器 |
| US20070109239A1 (en) * | 2005-11-14 | 2007-05-17 | Den Boer Willem | Integrated light sensitive liquid crystal display |
| EP1793267B1 (en) | 2005-12-02 | 2012-03-21 | Chimei InnoLux Corporation | Stacked storage capacitor structure for a LTPS TFT-LCD |
| US7554619B2 (en) | 2005-12-05 | 2009-06-30 | Tpo Displays Corp. | Stacked storage capacitor structure for a LTPS TFT-LCD |
| JP5247008B2 (ja) * | 2006-06-07 | 2013-07-24 | キヤノン株式会社 | 透過型の表示装置 |
| TWI351764B (en) * | 2007-04-03 | 2011-11-01 | Au Optronics Corp | Pixel structure and method for forming the same |
| JP5235363B2 (ja) * | 2007-09-04 | 2013-07-10 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| TWI338806B (en) * | 2007-09-26 | 2011-03-11 | Au Optronics Corp | Liquid crystal display panel, pixel structure for liquid crystal display and liquid crystal display array substrate |
| JP5176852B2 (ja) * | 2008-10-07 | 2013-04-03 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| EP2479608A4 (en) * | 2009-09-16 | 2013-02-20 | Sharp Kk | LIQUID CRYSTAL DISPLAY DEVICE |
| TWI424238B (zh) * | 2010-10-29 | 2014-01-21 | Au Optronics Corp | 畫素結構以及顯示面板 |
| US9310923B2 (en) | 2010-12-03 | 2016-04-12 | Apple Inc. | Input device for touch sensitive devices |
| US9329703B2 (en) | 2011-06-22 | 2016-05-03 | Apple Inc. | Intelligent stylus |
| US8928635B2 (en) | 2011-06-22 | 2015-01-06 | Apple Inc. | Active stylus |
| US8638320B2 (en) | 2011-06-22 | 2014-01-28 | Apple Inc. | Stylus orientation detection |
| JP5153921B2 (ja) * | 2011-06-27 | 2013-02-27 | 株式会社半導体エネルギー研究所 | 表示装置、及び携帯情報端末 |
| JP5909919B2 (ja) * | 2011-08-17 | 2016-04-27 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US9176604B2 (en) | 2012-07-27 | 2015-11-03 | Apple Inc. | Stylus device |
| US9557845B2 (en) | 2012-07-27 | 2017-01-31 | Apple Inc. | Input device for and method of communication with capacitive devices through frequency variation |
| US9652090B2 (en) | 2012-07-27 | 2017-05-16 | Apple Inc. | Device for digital communication through capacitive coupling |
| JP2014199899A (ja) | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10048775B2 (en) | 2013-03-14 | 2018-08-14 | Apple Inc. | Stylus detection and demodulation |
| US9231002B2 (en) | 2013-05-03 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP2014222592A (ja) * | 2013-05-13 | 2014-11-27 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10067580B2 (en) | 2013-07-31 | 2018-09-04 | Apple Inc. | Active stylus for use with touch controller architecture |
| CN103715207B (zh) * | 2013-12-31 | 2017-11-10 | 合肥京东方光电科技有限公司 | Tft阵列基板的电容及其制造方法和相关设备 |
| US10061449B2 (en) | 2014-12-04 | 2018-08-28 | Apple Inc. | Coarse scan and targeted active mode scan for touch and stylus |
| CN105609508B (zh) * | 2015-12-22 | 2019-04-05 | 昆山国显光电有限公司 | Tft背板及其制造方法 |
| US10474277B2 (en) | 2016-05-31 | 2019-11-12 | Apple Inc. | Position-based stylus communication |
| CN108957884B (zh) * | 2018-07-23 | 2021-07-27 | Tcl华星光电技术有限公司 | 阵列基板、液晶面板和阵列基板制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646277B2 (ja) * | 1984-04-27 | 1994-06-15 | セイコー電子工業株式会社 | 記憶容量内蔵型液晶表示装置 |
| JPS6236687A (ja) * | 1985-08-12 | 1987-02-17 | 松下電器産業株式会社 | 表示装置 |
| JPS62285464A (ja) * | 1986-06-03 | 1987-12-11 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| US4728175A (en) * | 1986-10-09 | 1988-03-01 | Ovonic Imaging Systems, Inc. | Liquid crystal display having pixels with auxiliary capacitance |
| JPH01219824A (ja) * | 1988-02-29 | 1989-09-01 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板 |
| JPH0814669B2 (ja) * | 1988-04-20 | 1996-02-14 | シャープ株式会社 | マトリクス型表示装置 |
| JPH0272392A (ja) * | 1988-09-07 | 1990-03-12 | Hitachi Ltd | アクティブマトリクス型表示装置の検査及び修正方法 |
| JPH02124536A (ja) * | 1988-11-02 | 1990-05-11 | Hitachi Ltd | アクテイブマトリクス基板 |
| US5051570A (en) * | 1989-01-20 | 1991-09-24 | Nec Corporation | Liquid crystal light valve showing an improved display contrast |
| KR940005124B1 (ko) * | 1989-10-04 | 1994-06-11 | 호시덴 가부시기가이샤 | 액정표시소자 |
-
1990
- 1990-06-25 JP JP16590790A patent/JP2616160B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-25 EP EP91110427A patent/EP0464579B1/en not_active Expired - Lifetime
- 1991-06-25 EP EP95106384A patent/EP0668528B1/en not_active Expired - Lifetime
- 1991-06-25 US US07/720,340 patent/US5182661A/en not_active Expired - Lifetime
- 1991-06-25 DE DE69119977T patent/DE69119977T2/de not_active Expired - Lifetime
- 1991-06-25 DE DE69129274T patent/DE69129274T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69129274D1 (de) | 1998-05-20 |
| DE69119977T2 (de) | 1997-01-30 |
| DE69129274T2 (de) | 1998-11-26 |
| EP0464579A3 (en) | 1992-07-29 |
| EP0668528A1 (en) | 1995-08-23 |
| JPH0456828A (ja) | 1992-02-24 |
| DE69119977D1 (de) | 1996-07-11 |
| US5182661A (en) | 1993-01-26 |
| EP0668528B1 (en) | 1998-04-15 |
| EP0464579B1 (en) | 1996-06-05 |
| EP0464579A2 (en) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP3658849B2 (ja) | 液晶表示素子及びその製造方法 | |
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3475266B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3279939B2 (ja) | 液晶ディスプレイ装置 | |
| US20060157705A1 (en) | Thin film transistor array panel | |
| JPH07128685A (ja) | 液晶表示装置 | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| JP4703258B2 (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| JP2556262B2 (ja) | 液晶表示パネル | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| US5734448A (en) | LCD having a capacitor with two lower capacitor electrodes and a reflective pixel electrode serving as an upper electrode | |
| JP3114372B2 (ja) | アクティブマトリクス表示パネル | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JP3145931B2 (ja) | 薄膜トランジスタ | |
| JPH1082996A (ja) | 液晶表示パネル | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH06324350A (ja) | 薄膜電界効果型トランジスタアレイ | |
| JP2896067B2 (ja) | 液晶表示装置 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JPH06160875A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |