JP4402197B2 - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP4402197B2 JP4402197B2 JP14262799A JP14262799A JP4402197B2 JP 4402197 B2 JP4402197 B2 JP 4402197B2 JP 14262799 A JP14262799 A JP 14262799A JP 14262799 A JP14262799 A JP 14262799A JP 4402197 B2 JP4402197 B2 JP 4402197B2
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- electrode
- insulating film
- gate
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）をスイッチング素子として備えたアクティブマトリクス型表示装置に関し、特に、ＴＦＴにより液晶を駆動して画像を表示する液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：以下、ＬＣＤという）に関する。
【０００２】
【従来の技術】
非晶質（アモルファス）シリコンや多結晶シリコン（ポリシリコン）を動作半導体膜として用いた薄膜トランジスタアレイは、アクティブマトリクス型の液晶表示パネル等のスイッチング素子として用いられている。
【０００３】
図５はＴＦＴを用いた従来の液晶表示パネルのアレイ基板の概略構造を示している。図５（ａ）はアレイ基板の平面を示し、図５（ｂ）は図５（ａ）のＡ−Ａ線で切断した断面の一部を示している。図５（ａ）に示すように、ガラス基板１上には複数のゲート配線４が形成されている。また、ゲート配線４に直交する方向に複数のデータ配線６が形成されている。ゲート配線４とデータ配線６とで画定された画素領域にＴＦＴが形成されている。図５に示すＴＦＴ構造は、ゲート電極がゲート配線４から引き出されて形成されておらず、直線状に配線されたゲート配線４の一部をゲート電極として用いる構成になっている。またこのＴＦＴは、ゲート配線４を２度横切るいわゆるダブルゲート構造になっている。
【０００４】
画素領域内にはＴＦＴと接続される画素電極７が形成されている。また、ゲート配線４と平行に画素領域を横切って蓄積容量配線４１が形成され、さらに画素領域毎に蓄積容量配線４１と電気的に接続される蓄積容量電極６２が形成されている。
【０００５】
また、図５（ｂ）に示すように、ガラス基板１上にポリシリコンからなる半導体層２が形成され、半導体層２上にシリコン酸化膜（ＳｉＯ2）からなるゲート絶縁膜３およびクロム（Ｃｒ）からなるゲート電極（ゲート配線）４がこの順に形成されている。半導体層２は、チャネル層２ａと、不純物が添加された半導体層であるソース電極２ｃ及びドレイン電極２ｂとを有している。ゲート電極４上層のほぼ全面には第１の層間絶縁膜５１が形成され、コンタクトホール５１ａ（図５（ａ）参照）を介してドレイン電極２ｆがデータ配線６と接続されている。ソース電極２ｅはチャネル層２ｇを挟んでドレイン電極２ｆと対向して配置されている。ソース電極２ｅは、次段のトランジスタのドレイン電極２ｂとして機能する。ソース電極２ｃは、チャネル層２ａを挟んでドレイン電極２ｂと対向して配置されている。また、コンタクトホール５１ｂを介してソース電極２ｃと島状電極６１とが接続されている。島状電極６１は、例えばＡｌ（アルミニウム）からなるデータ配線６の形成と同時に形成されている。島状電極６１は、上部に形成された第２の層間絶縁膜５２のコンタクトホール５２ｃを介して、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極からなる画素電極７に接続されている。
【０００６】
一方、ゲート電極４の形成と同時に、ゲート電極４と平行して蓄積容量配線４１が形成される。蓄積容量配線４１上には第１の層間絶縁膜５１のコンタクトホール５１ｄを介して蓄積容量電極６２が形成されている。蓄積容量電極６２は、データ配線６の形成時に同時に形成される。蓄積容量電極６２は、第２の層間絶縁膜５２を挟んで画素電極７との間に蓄積容量Ｃｓを形成する。なお、蓄積容量配線４１は、一定電位を保つように例えば、ガラス基板１に対向して配置される対向基板側に形成されたコモン電極と電気的に接続されている。ガラス基板１に画素が形成されたアレイ基板と対向基板との間には液晶が封止されている。ＴＦＴが画素電極７を介して液晶容量に画像表示のための電荷を書き込む際、蓄積容量にも同時に電荷を書き込む。一般に蓄積容量には、液晶容量と同程度から数倍の大きさの容量が必要である。
【０００７】
図６はＴＦＴを用いた従来の液晶表示パネルのアレイ基板の他の構造を示している。図６（ａ）はアレイ基板の平面を示し、図６（ｂ）は図６（ａ）のＢ−Ｂ線で切断した断面の一部を示している。図６（ａ）に示すように、ガラス基板１上には複数のゲート配線４が形成されている。また、ゲート配線４に直交する方向に複数のデータ配線６が形成されている。ゲート配線４とデータ配線６とで画定された画素領域にＴＦＴが形成されている。図６に示すＴＦＴ構造は、ゲート電極がゲート配線４から引き出されて形成されておらず、直線状に配線されたゲート配線４の一部をゲート電極として用いる構成になっている。またこのＴＦＴは、ゲート配線４を２度横切るいわゆるダブルゲート構造になっている。
【０００８】
画素領域内にはＴＦＴと接続される画素電極７が形成されている。また、画素電極７の周囲を取り囲むように蓄積容量電極８が形成されている。この蓄積容量電極８は、通常はＴＦＴが形成されたアレイ基板と液晶層を挟んで対向する対向基板側に形成される遮光層（ブラックマトリクス）を兼ねている。
【０００９】
また、図６（ｂ）に示すように、ガラス基板１上にポリシリコンからなる半導体層２が形成され、半導体層２上にシリコン酸化膜からなるゲート絶縁膜３およびＣｒからなるゲート電極（ゲート配線）４が形成されている。半導体層２は、チャネル層２ａと、不純物が添加された半導体層であるソース電極２ｃ及びドレイン電極２ｂとを有している。ゲート電極４上層のほぼ全面には第１の層間絶縁膜５１が形成され、コンタクトホール５１ａ（図６（ａ）参照）を介してドレイン電極２ｆがデータ配線６と接続されている。ソース電極２ｅはチャネル層２ｇを挟んでドレイン電極２ｆと対向して配置されている。ソース電極２ｅは、次段のトランジスタのドレイン電極２ｂとして機能する。ソース電極２ｃは、チャネル層２ａを挟んでドレイン電極２ｂと対向して配置されている。また、コンタクトホール５１ｂを介してソース電極２ｃと島状電極６１とが接続されている。島状電極６１は例えばＡｌからなり、データ配線６の形成と同時に形成される。島状電極６１は、上部に形成された第２の層間絶縁膜５２及び第３の層間絶縁膜５３に開口したコンタクトホール５３ｃを介して、ＩＴＯ等の透明電極からなる画素電極７に接続されている。
【００１０】
例えばチタン（Ｔｉ）からなる蓄積容量電極８は、第２の層間絶縁膜５２と第３の層間絶縁膜５３の間に形成されている。遮光層を兼ねた蓄積容量電極８は第３の層間絶縁膜５３を挟んで、画素電極７との間に蓄積容量Ｃｓを形成している。また、蓄積容量電極８は一定電位に保つように例えばコモン電極に接続されている。
【００１１】
【発明が解決しようとする課題】
さて、以上説明した表示装置において蓄積容量を大きくするには、電極間の絶縁膜の比誘電率を大きくする、絶縁膜の膜厚を小さくする、あるいは蓄積容量電極の面積を大きくするという方法が一般に考えられる。しかしながら、絶縁膜の比誘電率を大きくする方法では絶縁膜の材料が制限されてしまうし、絶縁膜の膜厚を薄くする方法は電極間の層間短絡の発生が懸念されるという問題を有している。
【００１２】
また、表示装置はできるだけ高い輝度で明るい表示をすることが望まれるが、電極面積を大きくする方法では、光を透過させない金属材料で形成される蓄積容量電極の領域が画素電極７内で拡大することになり、蓄積容量電極でバックライトからの透過光の多くが遮られてしまうことになる。そのため、バックライトの光が入射する面積を増やして高い開口率の明るい表示パネルを得ようとすると、蓄積容量を増やすことができないという問題がある。
【００１３】
本発明の目的は、電極間の絶縁膜を薄くしなくても、また、電極を画素領域に拡げなくても大きな蓄積容量が得られるアクティブマトリクス型表示装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、基板上に形成された複数のゲート配線と、ゲート配線にほぼ直交して基板上に形成された複数のデータ配線と、ゲート配線とデータ配線とで画定されてマトリクス状に配列する複数の画素領域に形成された薄膜トランジスタと、画素領域内に形成されて薄膜トランジスタと接続される画素電極と、基板と画素電極との間で複数の絶縁膜を介して複数の蓄積容量を形成する複数の蓄積容量電極とを有することを特徴とするアクティブマトリクス型表示装置によって達成される。
【００１５】
本発明によれば、蓄積容量を複数の層構造になるように積層することにより、画素の開口率を低減させてしまう遮光面積の増加を生じさせずに容量を増加させることができるようになる。
【００１６】
また、従来の蓄積容量に加えて、ゲート電極で元々遮光されていた領域に複数の層構造により蓄積容量を積層させることにより、画素の開口率を減少させずに蓄積容量を大きくさせることができる。なお、本発明によるアクティブマトリクス型表示装置は、従来の装置と同一の素子形成材料を用い、従来と同一の製造方法により製造することができる。
【００１７】
【発明の実施の形態】
本発明の第１の実施の形態によるアクティブマトリクス型表示装置を図１及び図２を用いて説明する。まず、本実施の形態によるアクティブマトリクス型表示装置の概略の構成を図１を用いて説明する。図１（ａ）はアレイ基板の平面を示し、図１（ｂ）は図１（ａ）のＡ−Ａ線で切断した断面の一部を示している。図１（ａ）に示すように、アレイ基板となる透明なガラス基板１上には図中横方向に延びる複数のゲート配線４が平行に並んで形成されている。また、ゲート配線４にほぼ直交する方向には複数のデータ配線６が平行に並んで形成されている。
【００１８】
各ゲート配線４と各データ配線６とで画定された長方形形状の領域が画素領域となり、複数の画素領域がマトリクス状に配置されている。各画素領域にはＴＦＴが形成されている。図１に示すＴＦＴ構造は、ゲート電極がゲート配線４から引き出されて形成されておらず、直線状に配線されたゲート配線４の一部をゲート電極として用いる構成になっている。またこのＴＦＴは、オフリーク電流の低減を図るためゲート配線４上を２度横切るいわゆるダブルゲート構造になっている。すなわちドレイン電極２ｆは、データ配線６とコンタクトホール５１ａで接続されている。ソース電極２ｅはチャネル層２ｇを挟んでドレイン電極２ｆと対向して配置されている。ソース電極２ｅは、次段のトランジスタのドレイン電極２ｂとして機能する。ソース電極２ｃは、チャネル層２ａを挟んでドレイン電極２ｂと対向して配置されている。
【００１９】
画素領域内には、画素領域の輪郭とほぼ同一の外形を有する画素電極７が形成されている。画素電極７はコンタクトホール５１ｂ、５２ｃでＴＦＴのソース電極２ｃと接続されている。また、ゲート配線４と平行に画素領域内を横切って蓄積容量配線４１が形成され、さらに画素領域毎に蓄積容量配線４１とコンタクトホール５１ｄを介して電気的に接続される例えば長方形形状の蓄積容量電極（以下、第２の蓄積容量電極という）６２が形成されている。また本実施の形態では、ソース電極２ｃを構成する不純物半導体層は、延伸して第２の蓄積容量電極６２下方にまで形成されており、さらに、蓄積容量配線４１に沿って第２の蓄積容量電極６２下方に形成されて第１の蓄積容量電極２ｄとして機能するようになっている。
【００２０】
図１（ｂ）に示す素子断面を用いてより詳細に説明する。透明なガラス基板１上に例えばポリシリコンからなる半導体層２が形成され、半導体層２上に例えばシリコン酸化膜からなるゲート絶縁膜３および例えばＣｒからなるゲート電極（ゲート配線）４が形成されている。半導体層２は、チャネル層２ａ、２ｇと、不純物半導体層であるソース電極２ｃ、２ｅ、ドレイン電極２ｂ、２ｆとして機能する。また、第２の蓄積容量電極６２下方にまで延伸した第１の蓄積容量電極２ｄ上には第１の層間絶縁膜５１が形成されている。ソース電極２ｃは、データ配線６の形成と同時に形成された島状電極６１とコンタクトホール５１ｂを介して接続されている。島状電極６１は、データ配線６の形成材料と同じ例えばＡｌにより形成されている。島状電極６１は、上部に形成された第２の層間絶縁膜５２のコンタクトホール５２ｃを介して、ＩＴＯ等の透明電極からなる画素電極７に接続されている。
【００２１】
このように本実施の形態のＴＦＴは、ガラス基板１上に形成されたチャネル層（動作半導体層）２ａと、動作半導体層２ａ上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成されたゲート配線４に接続されるゲート電極４と、動作半導体層２ａの両側に形成された不純物を含むソース電極（第１の半導体層）２ｃ及びドレイン電極（第２の半導体層）２ｂとを有している。ソース電極２ｃは、第１の層間絶縁膜５１に開口されたコンタクトホール５１ｂ及び上部に形成した第２の層間絶縁膜５２に開口されたコンタクトホール５２ｃを介して画素電極７と電気的に接続され、ドレイン電極２ｆは、データ配線６とコンタクトホール５１ａで接続されたプレーナ型構造を有している。
【００２２】
一方、ゲート電極４の形成と同時に、ゲート電極４と平行して蓄積容量配線４１が形成される。蓄積容量配線４１上には第１の層間絶縁膜５１のコンタクトホール５１ｄを介して第２の蓄積容量電極６２が形成されている。第２の蓄積容量電極６２は、データ配線６の形成時に同時に形成される。第２の蓄積容量電極６２は、第２の層間絶縁膜５２を挟んで画素電極７との間に蓄積容量Ｃｓ２を形成している。また、第２の蓄積容量電極６２は、第１の層間絶縁膜５１を挟んで第１の蓄積容量電極２ｄとの間に蓄積容量Ｃｓ１を形成している。なお、蓄積容量配線４１は、一定電位を保つように例えば、ガラス基板１に対向して配置される対向基板側に形成されたコモン電極と電気的に接続されてコモン電位に維持されている。ガラス基板１に画素が形成されたアレイ基板と対向基板（図示せず）との間には液晶（図示せず）が封止されている。ＴＦＴが画素電極７を介して液晶容量に画像表示のための電荷を書き込む際に、蓄積容量にも同時に電荷が書き込まれる。
【００２３】
第１の蓄積容量電極２ｄと画素電極７はコンタクトホール５１ｂ、５２ｃを介して接続されているので、蓄積容量Ｃｓ１とＣｓ２は並列接続となっている。従って、全体の蓄積容量はＣｓ１＋Ｃｓ２となる。
このように本実施の形態は、ガラス基板１上に形成された複数のゲート配線４と、ゲート配線４にほぼ直交してガラス基板１上に形成された複数のデータ配線６と、ゲート配線４とデータ配線６とで画定されてマトリクス状に配列する複数の画素領域に形成されたＴＦＴと、画素領域内に形成されてＴＦＴと接続される画素電極７と、ガラス基板１と画素電極７との間で複数の絶縁膜（５１，５２）を介して複数の蓄積容量Ｃｓ１、Ｃｓ２を形成する複数の蓄積容量電極（２ｄ，６２）層とを有することを特徴としている。そして、複数の蓄積容量Ｃｓ１、Ｃｓ２は、並列接続されている点に特徴を有している。
【００２４】
また、複数の蓄積容量電極２ｄ、６２は、基板垂直方向から見て第１の層間絶縁膜を介して重複するように積層されている。つまり、複数の蓄積容量電極２ｄ、６２は、第１の蓄積容量電極２ｄとして第１の半導体層を延伸した領域を用い、第１の層間絶縁膜５１と第２の層間絶縁膜５２との間に形成されて、所定の電位に維持される蓄積容量配線４１と接続された第２の蓄積容量電極６２を有しており、少なくとも、第１の蓄積容量電極２ｄと第１の層間絶縁膜５１と第２の蓄積容量電極層６２とで第１の蓄積容量Ｃｓ１を構成し、第２の蓄積容量電極６２と第２の層間絶縁膜５２と画素電極７とで第２の蓄積容量Ｃｓ２を構成している。このように蓄積容量をＣｓ１、Ｃｓ２の２層構造になるように積層することにより、画素の開口率を低減させてしまう遮光面積の増加を生じさせずに容量を増加させることができるようになる。
【００２５】
次に、図２を用いて本実施の形態によるアクティブマトリクス型表示装置の製造方法について説明する。図２は、図１（ｂ）に示した断面と同一の領域を形成する工程を示す断面図である。
まず、図２（ａ）に示すように、透明な絶縁性基板であるガラス基板１上に、厚さ約４０ｎｍ程度の例えばポリシリコンからなる半導体層２を形成する。この半導体層２は、ソース電極２ｃとなる側が延伸されて、後の工程で第１の蓄積容量電極２ｄとなる領域まで形成する。次いで、全面に厚さ１００ｎｍ程度の例えばＳｉＯ2を成膜し、次に、例えばＣｒを厚さ２００ｎｍに成膜してからパターニングして、ゲート絶縁膜３及び絶縁膜３’、及びゲート絶縁膜３上のゲート電極４、絶縁膜３’上の蓄積容量配線４１を形成する。
【００２６】
次に、図２（ｂ）に示すように、ゲート電極４をマスクとして不純物打ち込みを行い、自己整合によりソース電極２ｃ、ドレイン電極２ｂを形成する。このとき、ソース電極２ｃ側に延伸した不純物半導体層で第１の蓄積容量電極２ｄを形成する。次いで、例えば、シリコン窒化膜（ＳｉＮ）を厚さ例えば３００ｎｍに成膜して第１の層間絶縁膜５１を形成する。次いで、ソース電極２ｃ上及び蓄積容量配線４１上の第１の層間絶縁膜５１にコンタクトホール５１ｂ、５１ｄを開口する。
【００２７】
次に、図２（ｃ）に示すように、厚さ約３０ｎｍのＴｉ膜と厚さ約３００ｎｍのＡｌ膜をこの順に成膜してパターニングし、データ配線６を形成する。このデータ配線６の形成と同時に、画素電極７のＩＴＯとＴＦＴのソース電極２ｃとのコンタクトをとるための島状電極６１をコンタクトホール５１ｂに形成する。同様にしてコンタクトホール５１ｄを介して蓄積容量配線４１と接続する第２の蓄積容量電極６２を形成する。
【００２８】
次に、図２（ｄ）に示すように、厚さ約３００ｎｍのＳｉＮ膜を成膜して第２の層間絶縁膜５２を形成する。次いで、島状電極６１上の第２の層間絶縁膜５２にコンタクトホール５２ｃを開口する。次いで、厚さ約１００ｎｍのＩＴＯを形成してからパターニングして画素電極７を形成する。
以上の工程によりアクティブマトリクス表示装置のアレイ基板側の素子形成工程が終了する。これにより、第２の蓄積容量電極６２と画素電極７とで第２の層間絶縁膜５２を挟んで第２の蓄積容量Ｃｓ２が形成され、第２の蓄積容量電極６２と第１の蓄積容量電極２ｄとで第１の層間絶縁膜５１を挟んで第１の蓄積容量Ｃｓ１が形成される。以上の説明からも明らかなように本実施の形態によるアクティブマトリクス型表示装置は、従来の装置と同一の素子形成材料を用い、従来と同一の製造方法により製造することができる。
【００２９】
最終的にアレイ基板を対向基板と張り合わせて液晶を注入し、所定のセルギャップで液晶を封止し、液晶駆動用のドライバＩＣ等を組み込み、必要であればバックライトを取り付けてアクティブマトリクス表示装置が完成する。
【００３０】
次に、本発明の第２の実施の形態によるアクティブマトリクス型表示装置を図３及び図４を用いて説明する。まず、本実施の形態によるアクティブマトリクス型表示装置の概略の構成を図３を用いて説明する。図３（ａ）はアレイ基板の平面を示し、図３（ｂ）は図３（ａ）のＢ−Ｂ線で切断した断面の一部であって、ゲート配線４領域の断面を示している。図３（ａ）に示すように、アレイ基板となる透明なガラス基板１上には図中横方向に延びる複数のゲート配線４（４ａ、４ｂのみ図示）が平行に並んで形成されている。また、ゲート配線４にほぼ直交する方向には複数のデータ配線６が平行に並んで形成されている。各ゲート配線４と各データ配線６とで画定された長方形形状の領域が画素領域となり、複数の画素領域がマトリクス状に配置されている。各画素領域にはＴＦＴが形成されている。図３に示すＴＦＴ構造は、第１の実施の形態で図１を用いて説明したものと同一であり、直線状に配線されたゲート配線４の一部をゲート電極として用い、また、ゲート配線４上を２度横切るいわゆるダブルゲート構造になっている。
【００３１】
画素領域内には、画素領域の輪郭とほぼ同一の外形を有する画素電極７が形成されている。画素電極７はコンタクトホール５１ｂ、５２ｃでＴＦＴのソース電極２ｃと接続されている。
【００３２】
本実施の形態では、第１の実施の形態と異なり、ソース電極２ｃを構成する不純物半導体層は延伸しておらず、第１の蓄積容量電極２ｄは形成されていない。それに代えて、蓄積容量配線を兼ねる第４の蓄積容量電極８が形成されている。第４の蓄積容量電極８は、基板垂直方向から見て、第３の層間絶縁膜５３を介して画素電極７の周囲領域と重複する周辺領域を有している。また、第４の蓄積容量電極８は、通常はＴＦＴが形成されたアレイ基板と液晶層を挟んで対向する対向基板側に形成される遮光層を兼ねている。遮光層は、画素電極７が形成されていない領域からバックライトの光が漏れないようにするためにある。遮光層をアレイ基板側に形成することは、１画素当たりの面積が小さい高精細表示パネル等において、対向基板とアレイ基板との貼り合わせ誤差によりバックライトからの透過光が減少してしまうのを防止するのに特に有効である。また、第４の蓄積容量電極８の下方には絶縁膜を介して第３の蓄積容量電極６２が形成されている。
【００３３】
ここで図３（ａ）と共に図３（ｂ）も参照してさらに説明する。本実施の形態による第３の蓄積容量電極６２は、ゲート配線４上部に形成された第１の層間絶縁膜５１上に形成されている。第３の蓄積容量電極６２上には第２の層間絶縁膜５２が形成され、その上に第４の蓄積容量電極８が位置している。第４の蓄積容量電極８上には第３の層間絶縁膜５３が形成されている。各画素領域内の第３の層間絶縁膜５３上にはＩＴＯ等からなる画素電極７が形成されている。
【００３４】
図３（ａ）に示すように、ゲート配線４ｂ上の第３の蓄積容量電極６２は、その一部が引き出されて、次段のゲート配線４ａに流れるゲート信号で動作するＴＦＴに接続された画素電極７にコンタクトホール５３ｅを介して接続されている。
【００３５】
このような構成において、第３の蓄積容量電極６２と第２の層間絶縁膜５２と第４の蓄積容量電極８とで第３の蓄積容量Ｃｓ３が構成され、第４の蓄積容量電極８と第３の層間絶縁膜５３と画素電極７とで第４の蓄積容量Ｃｓ４が構成される。さらに、第３の蓄積容量電極６２と第１の層間絶縁膜５１とゲート配線４（４ｂ）とで第５の蓄積容量Ｃｓ５が構成されている。なお、第４の蓄積容量電極８は一定電位に保つように例えばコモン電極に接続されてコモン電位に維持されている。
【００３６】
以上の構成において第３の蓄積容量電極６２と画素電極７とはコンタクトホール５３ｅを介して電気的に接続されているので、第３の蓄積容量Ｃｓ３と第４の蓄積容量Ｃｓ４とは並列接続となる。また、第５の蓄積容量Ｃｓ５を形成する一方の電極は隣接ゲート電極４ｂであるが、そのゲート電位はゲート信号を書き込むごく短い期間のみ変化し、その他の大部分の時間は一定の電位であり、この一定の電位の間に第５の蓄積容量Ｃｓ５の一方の蓄積容量電極として利用する。従って、第３乃至第５の蓄積容量Ｃｓ３〜Ｃｓ５は並列接続されているとみなせるので、全体の蓄積容量はＣｓ３＋Ｃｓ４＋Ｃｓ５にほぼ等しくなる。また、第３の蓄積容量電極６２はバックライト光に対して第４の蓄積容量電極８で隠れる位置にあるので、画素電極７とのコンタクト部を除き、画素領域の透過光を妨げることもない。
【００３７】
以上説明したように、本実施の形態によれば、従来の構成でも形成される第４の蓄積容量Ｃｓ４に加えて、ゲート電極４で遮光される領域に第３及び第５の蓄積容量Ｃｓ３、Ｃｓ５を積層した３層構造にすることにより、第３の蓄積容量電極６２と画素電極７とのコンタクトホール５３ｅ部の遮光部がわずかに増加するだけで、蓄積容量を大きく増加させることができるようになる。
【００３８】
次に、図４を用いて本実施の形態によるアクティブマトリクス型表示装置の製造方法について説明する。図４は、図３（ｂ）に示した断面と同一の領域を形成する工程を示す断面図である。
まず、透明な絶縁性基板であるガラス基板１上に、厚さ約４０ｎｍ程度の例えばポリシリコンからなる半導体層２を成膜してパターニングする。その後、図４（ａ）に示すように、全面に厚さ１００ｎｍ程度の例えばＳｉＯ2を成膜し、次に、例えばＣｒを厚さ２００ｎｍに成膜してからパターニングして、ゲート絶縁膜３及びゲート電極４を形成する。
【００３９】
次に、ゲート電極４をマスクとして不純物打ち込みを行い、自己整合によりＴＦＴのソース電極２ｃ、ドレイン電極２ｂを形成する（図示せず）。次いで、例えば、シリコン窒化膜（ＳｉＮ）を厚さ例えば３００ｎｍに成膜して第１の層間絶縁膜５１を形成する。
【００４０】
次に、厚さ約３０ｎｍのＴｉ膜と厚さ約３００ｎｍのＡｌ膜をこの順に成膜してパターニングし、データ配線６を形成する（図示せず）。このデータ配線６の形成と同時に、画素電極７とＴＦＴのソース電極２ｃとのコンタクトをとるための島状電極６１等も形成する（図示せず）。同様にしてゲート配線４上に第１の層間絶縁膜５１を介して第２の蓄積容量電極６２を形成する。
【００４１】
次に、図２（ｂ）に示すように、厚さ約４００ｎｍのＳｉＮ膜を成膜して第２の層間絶縁膜５２を形成する。次いで、その上に厚さ例えば２００ｎｍのＴｉ膜を成膜してパターニングし、遮光層を兼ねる第４の蓄積容量電極８を形成する。
次に、図４（ｃ）に示すように、例えば、厚さ４００ｎｍのＳｉＮ膜からなる第３の層間絶縁膜５３を形成し、第３及び第２の層間絶縁膜５３、５２を貫通して第３の蓄積容量電極６２上にコンタクトホール５３ｅを開口する。さらに、厚さ例えば１００ｎｍのＩＴＯを形成してパターニングし、画素電極７を形成する。
【００４２】
以上の工程によりアクティブマトリクス表示装置のアレイ基板側の素子形成工程が終了する。これにより、第３の蓄積容量電極６２と第２の層間絶縁膜５２と第４の蓄積容量電極８とで第３の蓄積容量Ｃｓ３が形成され、第４の蓄積容量電極８と第３の層間絶縁膜５３と画素電極７とで第４の蓄積容量Ｃｓ４が形成される。さらに、第３の蓄積容量電極６２と第１の層間絶縁膜５１とゲート配線４（４ｂ）とで第５の蓄積容量Ｃｓ５が形成される。以上の説明からも明らかなように本実施の形態によるアクティブマトリクス型表示装置は、従来の装置と同一の素子形成材料を用い、従来と同一の製造方法により製造することができる。
【００４３】
最終的にアレイ基板を対向基板と張り合わせて液晶を注入し、所定のセルギャップで液晶を封止し、液晶駆動用のドライバＩＣ等を組み込み、必要であればバックライトを取り付けてアクティブマトリクス表示装置が完成する。
【００４４】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、プレーナ型のＴＦＴを用いて説明したが、スタガ型、あるいは逆スタガ型の構造を有するＴＦＴにも本発明を適用することができる。
さらに上記実施の形態では、バックライト機構を備えた透過型液晶表示装置を前提に説明しているが、本発明はこれに限られず、反射型液晶表示装置に適用することももちろん可能である。
また、上記第２の実施の形態では、第４の蓄積容量電極８が蓄積容量配線を兼ねている構成で説明したが、本発明はこれに限られず、第４の蓄積容量電極８と蓄積容量配線とを別個に設け、それらを電気的に接続するように構成してももちろんよい。
【００４５】
以上説明した実施形態に基づき、本発明は以下のようにまとめられる。
第１の発明として、基板上に形成された複数のゲート配線と、前記ゲート配線にほぼ直交して前記基板上に形成された複数のデータ配線と、前記ゲート配線と前記データ配線とで画定されてマトリクス状に配列する複数の画素領域に形成された薄膜トランジスタと、前記画素領域内に形成されて前記薄膜トランジスタと接続される画素電極と、前記基板と前記画素電極との間で複数の絶縁膜を介して複数の蓄積容量を形成する複数の蓄積容量電極とを有することを特徴とするアクティブマトリクス型表示装置。
【００４６】
第２の発明として、上記第１の発明のアクティブマトリクス型表示装置において、前記複数の蓄積容量は、並列接続されていることを特徴とするアクティブマトリクス型表示装置。
【００４７】
第３の発明として、上記第１又は第２の発明のアクティブマトリクス型表示装置において、前記複数の蓄積容量電極のうち少なくともいずれか２層は、基板垂直方向から見て絶縁膜を介して重複するように積層されていることを特徴とするアクティブマトリクス型表示装置。
【００４８】
第４の発明として、上記第１乃至第３の発明のいずれかのアクティブマトリクス型表示装置において、
前記薄膜トランジスタは、前記基板上に形成された動作半導体層と、前記動作半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、不純物を含んで前記動作半導体層の両側に形成された第１及び第２の半導体層と、前記第１の半導体層上に積層された第１及び第２の絶縁膜に開口したコンタクト窓を介して前記画素電極と電気的に接続される前記第１の半導体層を含むソース電極と、前記第２の半導体層を含み前記データ配線と接続するドレイン電極とを有するプレーナ型構造であり、
前記ゲート配線は前記ゲート電極を兼ねており、
前記複数の蓄積容量電極は、第１の蓄積容量電極として前記第１の半導体層を用い、前記第１の絶縁膜と前記第２の絶縁膜との間に形成され、所定の電位に維持される蓄積容量配線と接続された第２の蓄積容量電極を有しており、
少なくとも、前記第１の蓄積容量電極と前記第１の絶縁膜と前記第２の蓄積容量電極とで第１の蓄積容量を構成し、前記第２の蓄積容量電極と前記第２の絶縁膜と前記画素電極とで第２の蓄積容量を構成することを特徴とするアクティブマトリクス型表示装置。
【００４９】
第５の発明として、上記第４の発明のアクティブマトリクス型表示装置において、
前記複数の蓄積容量電極は、
当該画素領域の前段にある前記ゲート配線領域の前記第１の絶縁膜上に形成され、当該画素領域の前記画素電極に接続された第３の蓄積容量電極と、
前記ゲート配線領域及び前記データ配線領域の前記第２の絶縁膜上に形成され、上部に形成された第３の絶縁膜上に形成された前記画素電極の端部と基板垂直方向に見て重複する端部を備える第４の蓄積容量電極とを有し、
少なくとも、前記第３の蓄積容量電極と前記第２の絶縁膜と前記第４の蓄積容量電極とで第３の蓄積容量を構成し、前記第４の蓄積容量電極と前記第３の絶縁膜と前記画素電極とで第４の蓄積容量を構成すること
を特徴とするアクティブマトリクス型表示装置。
【００５０】
第６の発明として、上記第５の発明のアクティブマトリクス型表示装置において、前記第３の蓄積容量電極と前記第１の絶縁膜と前記ゲート配線とで第５の蓄積容量を構成することを特徴とするアクティブマトリクス型表示装置。
【００５１】
第７の発明として、上記第５又は第６の発明のアクティブマトリクス型表示装置において、前記第４の蓄積容量電極は、蓄積容量配線を兼ねていることを特徴とするアクティブマトリクス型表示装置。
【００５２】
第８の発明として、上記第５乃至第７の発明のいずれかのアクティブマトリクス型表示装置において、前記第４の蓄積容量電極は、遮光膜を兼ねていることを特徴とするアクティブマトリクス型表示装置。
【００５３】
【発明の効果】
以上の通り、本発明によれば、蓄積容量を積層することで、表示領域方向に蓄積容量の面積を増加させることなく、容量の増加を図ることができるようになる。従って、十分な蓄積容量を有し、しかもバックライト光を透過する面積の大きい、明るい表示装置を提供することができるようになる。十分な蓄積容量により、ゲート−画素間容量によるコモン電位の変動を抑え、また、ＴＦＴのオフリーク電流による画素点欠陥を防止することができる。また、本発明によるＴＦＴアレイ基板は従来と同様の製造方法及び素子形成材料で製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるアクティブマトリクス型表示装置の構造を示す図である。
【図２】本発明の第１の実施の形態によるアクティブマトリクス型表示装置の製造方法を示す図である。
【図３】本発明の第２の実施の形態によるアクティブマトリクス型表示装置の構造を示す図である。
【図４】本発明の第２の実施の形態によるアクティブマトリクス型表示装置の製造方法を示す図である。
【図５】従来のアクティブマトリクス型表示装置の構造を示す図である。
【図６】従来のアクティブマトリクス型表示装置の他の構造を示す図である。
【符号の説明】
１ ガラス基板
２ 半導体層
３ ゲート絶縁膜
４ ゲート配線（ゲート電極）
６ データ配線
７ 画素電極
８ 第４の蓄積容量電極
４１ 蓄積容量配線
５１ 第１の層間絶縁膜
５１ａ、５１ｂ、５２ｃ、５３ｅ コンタクトホール
５２ 第２の層間絶縁膜
５３ 第３の層間絶縁膜
６１ 島状電極
６２ （第２、又は第３の）蓄積容量電極
【発明の属する技術分野】
本発明は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）をスイッチング素子として備えたアクティブマトリクス型表示装置に関し、特に、ＴＦＴにより液晶を駆動して画像を表示する液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：以下、ＬＣＤという）に関する。
【０００２】
【従来の技術】
非晶質（アモルファス）シリコンや多結晶シリコン（ポリシリコン）を動作半導体膜として用いた薄膜トランジスタアレイは、アクティブマトリクス型の液晶表示パネル等のスイッチング素子として用いられている。
【０００３】
図５はＴＦＴを用いた従来の液晶表示パネルのアレイ基板の概略構造を示している。図５（ａ）はアレイ基板の平面を示し、図５（ｂ）は図５（ａ）のＡ−Ａ線で切断した断面の一部を示している。図５（ａ）に示すように、ガラス基板１上には複数のゲート配線４が形成されている。また、ゲート配線４に直交する方向に複数のデータ配線６が形成されている。ゲート配線４とデータ配線６とで画定された画素領域にＴＦＴが形成されている。図５に示すＴＦＴ構造は、ゲート電極がゲート配線４から引き出されて形成されておらず、直線状に配線されたゲート配線４の一部をゲート電極として用いる構成になっている。またこのＴＦＴは、ゲート配線４を２度横切るいわゆるダブルゲート構造になっている。
【０００４】
画素領域内にはＴＦＴと接続される画素電極７が形成されている。また、ゲート配線４と平行に画素領域を横切って蓄積容量配線４１が形成され、さらに画素領域毎に蓄積容量配線４１と電気的に接続される蓄積容量電極６２が形成されている。
【０００５】
また、図５（ｂ）に示すように、ガラス基板１上にポリシリコンからなる半導体層２が形成され、半導体層２上にシリコン酸化膜（ＳｉＯ2）からなるゲート絶縁膜３およびクロム（Ｃｒ）からなるゲート電極（ゲート配線）４がこの順に形成されている。半導体層２は、チャネル層２ａと、不純物が添加された半導体層であるソース電極２ｃ及びドレイン電極２ｂとを有している。ゲート電極４上層のほぼ全面には第１の層間絶縁膜５１が形成され、コンタクトホール５１ａ（図５（ａ）参照）を介してドレイン電極２ｆがデータ配線６と接続されている。ソース電極２ｅはチャネル層２ｇを挟んでドレイン電極２ｆと対向して配置されている。ソース電極２ｅは、次段のトランジスタのドレイン電極２ｂとして機能する。ソース電極２ｃは、チャネル層２ａを挟んでドレイン電極２ｂと対向して配置されている。また、コンタクトホール５１ｂを介してソース電極２ｃと島状電極６１とが接続されている。島状電極６１は、例えばＡｌ（アルミニウム）からなるデータ配線６の形成と同時に形成されている。島状電極６１は、上部に形成された第２の層間絶縁膜５２のコンタクトホール５２ｃを介して、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極からなる画素電極７に接続されている。
【０００６】
一方、ゲート電極４の形成と同時に、ゲート電極４と平行して蓄積容量配線４１が形成される。蓄積容量配線４１上には第１の層間絶縁膜５１のコンタクトホール５１ｄを介して蓄積容量電極６２が形成されている。蓄積容量電極６２は、データ配線６の形成時に同時に形成される。蓄積容量電極６２は、第２の層間絶縁膜５２を挟んで画素電極７との間に蓄積容量Ｃｓを形成する。なお、蓄積容量配線４１は、一定電位を保つように例えば、ガラス基板１に対向して配置される対向基板側に形成されたコモン電極と電気的に接続されている。ガラス基板１に画素が形成されたアレイ基板と対向基板との間には液晶が封止されている。ＴＦＴが画素電極７を介して液晶容量に画像表示のための電荷を書き込む際、蓄積容量にも同時に電荷を書き込む。一般に蓄積容量には、液晶容量と同程度から数倍の大きさの容量が必要である。
【０００７】
図６はＴＦＴを用いた従来の液晶表示パネルのアレイ基板の他の構造を示している。図６（ａ）はアレイ基板の平面を示し、図６（ｂ）は図６（ａ）のＢ−Ｂ線で切断した断面の一部を示している。図６（ａ）に示すように、ガラス基板１上には複数のゲート配線４が形成されている。また、ゲート配線４に直交する方向に複数のデータ配線６が形成されている。ゲート配線４とデータ配線６とで画定された画素領域にＴＦＴが形成されている。図６に示すＴＦＴ構造は、ゲート電極がゲート配線４から引き出されて形成されておらず、直線状に配線されたゲート配線４の一部をゲート電極として用いる構成になっている。またこのＴＦＴは、ゲート配線４を２度横切るいわゆるダブルゲート構造になっている。
【０００８】
画素領域内にはＴＦＴと接続される画素電極７が形成されている。また、画素電極７の周囲を取り囲むように蓄積容量電極８が形成されている。この蓄積容量電極８は、通常はＴＦＴが形成されたアレイ基板と液晶層を挟んで対向する対向基板側に形成される遮光層（ブラックマトリクス）を兼ねている。
【０００９】
また、図６（ｂ）に示すように、ガラス基板１上にポリシリコンからなる半導体層２が形成され、半導体層２上にシリコン酸化膜からなるゲート絶縁膜３およびＣｒからなるゲート電極（ゲート配線）４が形成されている。半導体層２は、チャネル層２ａと、不純物が添加された半導体層であるソース電極２ｃ及びドレイン電極２ｂとを有している。ゲート電極４上層のほぼ全面には第１の層間絶縁膜５１が形成され、コンタクトホール５１ａ（図６（ａ）参照）を介してドレイン電極２ｆがデータ配線６と接続されている。ソース電極２ｅはチャネル層２ｇを挟んでドレイン電極２ｆと対向して配置されている。ソース電極２ｅは、次段のトランジスタのドレイン電極２ｂとして機能する。ソース電極２ｃは、チャネル層２ａを挟んでドレイン電極２ｂと対向して配置されている。また、コンタクトホール５１ｂを介してソース電極２ｃと島状電極６１とが接続されている。島状電極６１は例えばＡｌからなり、データ配線６の形成と同時に形成される。島状電極６１は、上部に形成された第２の層間絶縁膜５２及び第３の層間絶縁膜５３に開口したコンタクトホール５３ｃを介して、ＩＴＯ等の透明電極からなる画素電極７に接続されている。
【００１０】
例えばチタン（Ｔｉ）からなる蓄積容量電極８は、第２の層間絶縁膜５２と第３の層間絶縁膜５３の間に形成されている。遮光層を兼ねた蓄積容量電極８は第３の層間絶縁膜５３を挟んで、画素電極７との間に蓄積容量Ｃｓを形成している。また、蓄積容量電極８は一定電位に保つように例えばコモン電極に接続されている。
【００１１】
【発明が解決しようとする課題】
さて、以上説明した表示装置において蓄積容量を大きくするには、電極間の絶縁膜の比誘電率を大きくする、絶縁膜の膜厚を小さくする、あるいは蓄積容量電極の面積を大きくするという方法が一般に考えられる。しかしながら、絶縁膜の比誘電率を大きくする方法では絶縁膜の材料が制限されてしまうし、絶縁膜の膜厚を薄くする方法は電極間の層間短絡の発生が懸念されるという問題を有している。
【００１２】
また、表示装置はできるだけ高い輝度で明るい表示をすることが望まれるが、電極面積を大きくする方法では、光を透過させない金属材料で形成される蓄積容量電極の領域が画素電極７内で拡大することになり、蓄積容量電極でバックライトからの透過光の多くが遮られてしまうことになる。そのため、バックライトの光が入射する面積を増やして高い開口率の明るい表示パネルを得ようとすると、蓄積容量を増やすことができないという問題がある。
【００１３】
本発明の目的は、電極間の絶縁膜を薄くしなくても、また、電極を画素領域に拡げなくても大きな蓄積容量が得られるアクティブマトリクス型表示装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、基板上に形成された複数のゲート配線と、ゲート配線にほぼ直交して基板上に形成された複数のデータ配線と、ゲート配線とデータ配線とで画定されてマトリクス状に配列する複数の画素領域に形成された薄膜トランジスタと、画素領域内に形成されて薄膜トランジスタと接続される画素電極と、基板と画素電極との間で複数の絶縁膜を介して複数の蓄積容量を形成する複数の蓄積容量電極とを有することを特徴とするアクティブマトリクス型表示装置によって達成される。
【００１５】
本発明によれば、蓄積容量を複数の層構造になるように積層することにより、画素の開口率を低減させてしまう遮光面積の増加を生じさせずに容量を増加させることができるようになる。
【００１６】
また、従来の蓄積容量に加えて、ゲート電極で元々遮光されていた領域に複数の層構造により蓄積容量を積層させることにより、画素の開口率を減少させずに蓄積容量を大きくさせることができる。なお、本発明によるアクティブマトリクス型表示装置は、従来の装置と同一の素子形成材料を用い、従来と同一の製造方法により製造することができる。
【００１７】
【発明の実施の形態】
本発明の第１の実施の形態によるアクティブマトリクス型表示装置を図１及び図２を用いて説明する。まず、本実施の形態によるアクティブマトリクス型表示装置の概略の構成を図１を用いて説明する。図１（ａ）はアレイ基板の平面を示し、図１（ｂ）は図１（ａ）のＡ−Ａ線で切断した断面の一部を示している。図１（ａ）に示すように、アレイ基板となる透明なガラス基板１上には図中横方向に延びる複数のゲート配線４が平行に並んで形成されている。また、ゲート配線４にほぼ直交する方向には複数のデータ配線６が平行に並んで形成されている。
【００１８】
各ゲート配線４と各データ配線６とで画定された長方形形状の領域が画素領域となり、複数の画素領域がマトリクス状に配置されている。各画素領域にはＴＦＴが形成されている。図１に示すＴＦＴ構造は、ゲート電極がゲート配線４から引き出されて形成されておらず、直線状に配線されたゲート配線４の一部をゲート電極として用いる構成になっている。またこのＴＦＴは、オフリーク電流の低減を図るためゲート配線４上を２度横切るいわゆるダブルゲート構造になっている。すなわちドレイン電極２ｆは、データ配線６とコンタクトホール５１ａで接続されている。ソース電極２ｅはチャネル層２ｇを挟んでドレイン電極２ｆと対向して配置されている。ソース電極２ｅは、次段のトランジスタのドレイン電極２ｂとして機能する。ソース電極２ｃは、チャネル層２ａを挟んでドレイン電極２ｂと対向して配置されている。
【００１９】
画素領域内には、画素領域の輪郭とほぼ同一の外形を有する画素電極７が形成されている。画素電極７はコンタクトホール５１ｂ、５２ｃでＴＦＴのソース電極２ｃと接続されている。また、ゲート配線４と平行に画素領域内を横切って蓄積容量配線４１が形成され、さらに画素領域毎に蓄積容量配線４１とコンタクトホール５１ｄを介して電気的に接続される例えば長方形形状の蓄積容量電極（以下、第２の蓄積容量電極という）６２が形成されている。また本実施の形態では、ソース電極２ｃを構成する不純物半導体層は、延伸して第２の蓄積容量電極６２下方にまで形成されており、さらに、蓄積容量配線４１に沿って第２の蓄積容量電極６２下方に形成されて第１の蓄積容量電極２ｄとして機能するようになっている。
【００２０】
図１（ｂ）に示す素子断面を用いてより詳細に説明する。透明なガラス基板１上に例えばポリシリコンからなる半導体層２が形成され、半導体層２上に例えばシリコン酸化膜からなるゲート絶縁膜３および例えばＣｒからなるゲート電極（ゲート配線）４が形成されている。半導体層２は、チャネル層２ａ、２ｇと、不純物半導体層であるソース電極２ｃ、２ｅ、ドレイン電極２ｂ、２ｆとして機能する。また、第２の蓄積容量電極６２下方にまで延伸した第１の蓄積容量電極２ｄ上には第１の層間絶縁膜５１が形成されている。ソース電極２ｃは、データ配線６の形成と同時に形成された島状電極６１とコンタクトホール５１ｂを介して接続されている。島状電極６１は、データ配線６の形成材料と同じ例えばＡｌにより形成されている。島状電極６１は、上部に形成された第２の層間絶縁膜５２のコンタクトホール５２ｃを介して、ＩＴＯ等の透明電極からなる画素電極７に接続されている。
【００２１】
このように本実施の形態のＴＦＴは、ガラス基板１上に形成されたチャネル層（動作半導体層）２ａと、動作半導体層２ａ上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成されたゲート配線４に接続されるゲート電極４と、動作半導体層２ａの両側に形成された不純物を含むソース電極（第１の半導体層）２ｃ及びドレイン電極（第２の半導体層）２ｂとを有している。ソース電極２ｃは、第１の層間絶縁膜５１に開口されたコンタクトホール５１ｂ及び上部に形成した第２の層間絶縁膜５２に開口されたコンタクトホール５２ｃを介して画素電極７と電気的に接続され、ドレイン電極２ｆは、データ配線６とコンタクトホール５１ａで接続されたプレーナ型構造を有している。
【００２２】
一方、ゲート電極４の形成と同時に、ゲート電極４と平行して蓄積容量配線４１が形成される。蓄積容量配線４１上には第１の層間絶縁膜５１のコンタクトホール５１ｄを介して第２の蓄積容量電極６２が形成されている。第２の蓄積容量電極６２は、データ配線６の形成時に同時に形成される。第２の蓄積容量電極６２は、第２の層間絶縁膜５２を挟んで画素電極７との間に蓄積容量Ｃｓ２を形成している。また、第２の蓄積容量電極６２は、第１の層間絶縁膜５１を挟んで第１の蓄積容量電極２ｄとの間に蓄積容量Ｃｓ１を形成している。なお、蓄積容量配線４１は、一定電位を保つように例えば、ガラス基板１に対向して配置される対向基板側に形成されたコモン電極と電気的に接続されてコモン電位に維持されている。ガラス基板１に画素が形成されたアレイ基板と対向基板（図示せず）との間には液晶（図示せず）が封止されている。ＴＦＴが画素電極７を介して液晶容量に画像表示のための電荷を書き込む際に、蓄積容量にも同時に電荷が書き込まれる。
【００２３】
第１の蓄積容量電極２ｄと画素電極７はコンタクトホール５１ｂ、５２ｃを介して接続されているので、蓄積容量Ｃｓ１とＣｓ２は並列接続となっている。従って、全体の蓄積容量はＣｓ１＋Ｃｓ２となる。
このように本実施の形態は、ガラス基板１上に形成された複数のゲート配線４と、ゲート配線４にほぼ直交してガラス基板１上に形成された複数のデータ配線６と、ゲート配線４とデータ配線６とで画定されてマトリクス状に配列する複数の画素領域に形成されたＴＦＴと、画素領域内に形成されてＴＦＴと接続される画素電極７と、ガラス基板１と画素電極７との間で複数の絶縁膜（５１，５２）を介して複数の蓄積容量Ｃｓ１、Ｃｓ２を形成する複数の蓄積容量電極（２ｄ，６２）層とを有することを特徴としている。そして、複数の蓄積容量Ｃｓ１、Ｃｓ２は、並列接続されている点に特徴を有している。
【００２４】
また、複数の蓄積容量電極２ｄ、６２は、基板垂直方向から見て第１の層間絶縁膜を介して重複するように積層されている。つまり、複数の蓄積容量電極２ｄ、６２は、第１の蓄積容量電極２ｄとして第１の半導体層を延伸した領域を用い、第１の層間絶縁膜５１と第２の層間絶縁膜５２との間に形成されて、所定の電位に維持される蓄積容量配線４１と接続された第２の蓄積容量電極６２を有しており、少なくとも、第１の蓄積容量電極２ｄと第１の層間絶縁膜５１と第２の蓄積容量電極層６２とで第１の蓄積容量Ｃｓ１を構成し、第２の蓄積容量電極６２と第２の層間絶縁膜５２と画素電極７とで第２の蓄積容量Ｃｓ２を構成している。このように蓄積容量をＣｓ１、Ｃｓ２の２層構造になるように積層することにより、画素の開口率を低減させてしまう遮光面積の増加を生じさせずに容量を増加させることができるようになる。
【００２５】
次に、図２を用いて本実施の形態によるアクティブマトリクス型表示装置の製造方法について説明する。図２は、図１（ｂ）に示した断面と同一の領域を形成する工程を示す断面図である。
まず、図２（ａ）に示すように、透明な絶縁性基板であるガラス基板１上に、厚さ約４０ｎｍ程度の例えばポリシリコンからなる半導体層２を形成する。この半導体層２は、ソース電極２ｃとなる側が延伸されて、後の工程で第１の蓄積容量電極２ｄとなる領域まで形成する。次いで、全面に厚さ１００ｎｍ程度の例えばＳｉＯ2を成膜し、次に、例えばＣｒを厚さ２００ｎｍに成膜してからパターニングして、ゲート絶縁膜３及び絶縁膜３’、及びゲート絶縁膜３上のゲート電極４、絶縁膜３’上の蓄積容量配線４１を形成する。
【００２６】
次に、図２（ｂ）に示すように、ゲート電極４をマスクとして不純物打ち込みを行い、自己整合によりソース電極２ｃ、ドレイン電極２ｂを形成する。このとき、ソース電極２ｃ側に延伸した不純物半導体層で第１の蓄積容量電極２ｄを形成する。次いで、例えば、シリコン窒化膜（ＳｉＮ）を厚さ例えば３００ｎｍに成膜して第１の層間絶縁膜５１を形成する。次いで、ソース電極２ｃ上及び蓄積容量配線４１上の第１の層間絶縁膜５１にコンタクトホール５１ｂ、５１ｄを開口する。
【００２７】
次に、図２（ｃ）に示すように、厚さ約３０ｎｍのＴｉ膜と厚さ約３００ｎｍのＡｌ膜をこの順に成膜してパターニングし、データ配線６を形成する。このデータ配線６の形成と同時に、画素電極７のＩＴＯとＴＦＴのソース電極２ｃとのコンタクトをとるための島状電極６１をコンタクトホール５１ｂに形成する。同様にしてコンタクトホール５１ｄを介して蓄積容量配線４１と接続する第２の蓄積容量電極６２を形成する。
【００２８】
次に、図２（ｄ）に示すように、厚さ約３００ｎｍのＳｉＮ膜を成膜して第２の層間絶縁膜５２を形成する。次いで、島状電極６１上の第２の層間絶縁膜５２にコンタクトホール５２ｃを開口する。次いで、厚さ約１００ｎｍのＩＴＯを形成してからパターニングして画素電極７を形成する。
以上の工程によりアクティブマトリクス表示装置のアレイ基板側の素子形成工程が終了する。これにより、第２の蓄積容量電極６２と画素電極７とで第２の層間絶縁膜５２を挟んで第２の蓄積容量Ｃｓ２が形成され、第２の蓄積容量電極６２と第１の蓄積容量電極２ｄとで第１の層間絶縁膜５１を挟んで第１の蓄積容量Ｃｓ１が形成される。以上の説明からも明らかなように本実施の形態によるアクティブマトリクス型表示装置は、従来の装置と同一の素子形成材料を用い、従来と同一の製造方法により製造することができる。
【００２９】
最終的にアレイ基板を対向基板と張り合わせて液晶を注入し、所定のセルギャップで液晶を封止し、液晶駆動用のドライバＩＣ等を組み込み、必要であればバックライトを取り付けてアクティブマトリクス表示装置が完成する。
【００３０】
次に、本発明の第２の実施の形態によるアクティブマトリクス型表示装置を図３及び図４を用いて説明する。まず、本実施の形態によるアクティブマトリクス型表示装置の概略の構成を図３を用いて説明する。図３（ａ）はアレイ基板の平面を示し、図３（ｂ）は図３（ａ）のＢ−Ｂ線で切断した断面の一部であって、ゲート配線４領域の断面を示している。図３（ａ）に示すように、アレイ基板となる透明なガラス基板１上には図中横方向に延びる複数のゲート配線４（４ａ、４ｂのみ図示）が平行に並んで形成されている。また、ゲート配線４にほぼ直交する方向には複数のデータ配線６が平行に並んで形成されている。各ゲート配線４と各データ配線６とで画定された長方形形状の領域が画素領域となり、複数の画素領域がマトリクス状に配置されている。各画素領域にはＴＦＴが形成されている。図３に示すＴＦＴ構造は、第１の実施の形態で図１を用いて説明したものと同一であり、直線状に配線されたゲート配線４の一部をゲート電極として用い、また、ゲート配線４上を２度横切るいわゆるダブルゲート構造になっている。
【００３１】
画素領域内には、画素領域の輪郭とほぼ同一の外形を有する画素電極７が形成されている。画素電極７はコンタクトホール５１ｂ、５２ｃでＴＦＴのソース電極２ｃと接続されている。
【００３２】
本実施の形態では、第１の実施の形態と異なり、ソース電極２ｃを構成する不純物半導体層は延伸しておらず、第１の蓄積容量電極２ｄは形成されていない。それに代えて、蓄積容量配線を兼ねる第４の蓄積容量電極８が形成されている。第４の蓄積容量電極８は、基板垂直方向から見て、第３の層間絶縁膜５３を介して画素電極７の周囲領域と重複する周辺領域を有している。また、第４の蓄積容量電極８は、通常はＴＦＴが形成されたアレイ基板と液晶層を挟んで対向する対向基板側に形成される遮光層を兼ねている。遮光層は、画素電極７が形成されていない領域からバックライトの光が漏れないようにするためにある。遮光層をアレイ基板側に形成することは、１画素当たりの面積が小さい高精細表示パネル等において、対向基板とアレイ基板との貼り合わせ誤差によりバックライトからの透過光が減少してしまうのを防止するのに特に有効である。また、第４の蓄積容量電極８の下方には絶縁膜を介して第３の蓄積容量電極６２が形成されている。
【００３３】
ここで図３（ａ）と共に図３（ｂ）も参照してさらに説明する。本実施の形態による第３の蓄積容量電極６２は、ゲート配線４上部に形成された第１の層間絶縁膜５１上に形成されている。第３の蓄積容量電極６２上には第２の層間絶縁膜５２が形成され、その上に第４の蓄積容量電極８が位置している。第４の蓄積容量電極８上には第３の層間絶縁膜５３が形成されている。各画素領域内の第３の層間絶縁膜５３上にはＩＴＯ等からなる画素電極７が形成されている。
【００３４】
図３（ａ）に示すように、ゲート配線４ｂ上の第３の蓄積容量電極６２は、その一部が引き出されて、次段のゲート配線４ａに流れるゲート信号で動作するＴＦＴに接続された画素電極７にコンタクトホール５３ｅを介して接続されている。
【００３５】
このような構成において、第３の蓄積容量電極６２と第２の層間絶縁膜５２と第４の蓄積容量電極８とで第３の蓄積容量Ｃｓ３が構成され、第４の蓄積容量電極８と第３の層間絶縁膜５３と画素電極７とで第４の蓄積容量Ｃｓ４が構成される。さらに、第３の蓄積容量電極６２と第１の層間絶縁膜５１とゲート配線４（４ｂ）とで第５の蓄積容量Ｃｓ５が構成されている。なお、第４の蓄積容量電極８は一定電位に保つように例えばコモン電極に接続されてコモン電位に維持されている。
【００３６】
以上の構成において第３の蓄積容量電極６２と画素電極７とはコンタクトホール５３ｅを介して電気的に接続されているので、第３の蓄積容量Ｃｓ３と第４の蓄積容量Ｃｓ４とは並列接続となる。また、第５の蓄積容量Ｃｓ５を形成する一方の電極は隣接ゲート電極４ｂであるが、そのゲート電位はゲート信号を書き込むごく短い期間のみ変化し、その他の大部分の時間は一定の電位であり、この一定の電位の間に第５の蓄積容量Ｃｓ５の一方の蓄積容量電極として利用する。従って、第３乃至第５の蓄積容量Ｃｓ３〜Ｃｓ５は並列接続されているとみなせるので、全体の蓄積容量はＣｓ３＋Ｃｓ４＋Ｃｓ５にほぼ等しくなる。また、第３の蓄積容量電極６２はバックライト光に対して第４の蓄積容量電極８で隠れる位置にあるので、画素電極７とのコンタクト部を除き、画素領域の透過光を妨げることもない。
【００３７】
以上説明したように、本実施の形態によれば、従来の構成でも形成される第４の蓄積容量Ｃｓ４に加えて、ゲート電極４で遮光される領域に第３及び第５の蓄積容量Ｃｓ３、Ｃｓ５を積層した３層構造にすることにより、第３の蓄積容量電極６２と画素電極７とのコンタクトホール５３ｅ部の遮光部がわずかに増加するだけで、蓄積容量を大きく増加させることができるようになる。
【００３８】
次に、図４を用いて本実施の形態によるアクティブマトリクス型表示装置の製造方法について説明する。図４は、図３（ｂ）に示した断面と同一の領域を形成する工程を示す断面図である。
まず、透明な絶縁性基板であるガラス基板１上に、厚さ約４０ｎｍ程度の例えばポリシリコンからなる半導体層２を成膜してパターニングする。その後、図４（ａ）に示すように、全面に厚さ１００ｎｍ程度の例えばＳｉＯ2を成膜し、次に、例えばＣｒを厚さ２００ｎｍに成膜してからパターニングして、ゲート絶縁膜３及びゲート電極４を形成する。
【００３９】
次に、ゲート電極４をマスクとして不純物打ち込みを行い、自己整合によりＴＦＴのソース電極２ｃ、ドレイン電極２ｂを形成する（図示せず）。次いで、例えば、シリコン窒化膜（ＳｉＮ）を厚さ例えば３００ｎｍに成膜して第１の層間絶縁膜５１を形成する。
【００４０】
次に、厚さ約３０ｎｍのＴｉ膜と厚さ約３００ｎｍのＡｌ膜をこの順に成膜してパターニングし、データ配線６を形成する（図示せず）。このデータ配線６の形成と同時に、画素電極７とＴＦＴのソース電極２ｃとのコンタクトをとるための島状電極６１等も形成する（図示せず）。同様にしてゲート配線４上に第１の層間絶縁膜５１を介して第２の蓄積容量電極６２を形成する。
【００４１】
次に、図２（ｂ）に示すように、厚さ約４００ｎｍのＳｉＮ膜を成膜して第２の層間絶縁膜５２を形成する。次いで、その上に厚さ例えば２００ｎｍのＴｉ膜を成膜してパターニングし、遮光層を兼ねる第４の蓄積容量電極８を形成する。
次に、図４（ｃ）に示すように、例えば、厚さ４００ｎｍのＳｉＮ膜からなる第３の層間絶縁膜５３を形成し、第３及び第２の層間絶縁膜５３、５２を貫通して第３の蓄積容量電極６２上にコンタクトホール５３ｅを開口する。さらに、厚さ例えば１００ｎｍのＩＴＯを形成してパターニングし、画素電極７を形成する。
【００４２】
以上の工程によりアクティブマトリクス表示装置のアレイ基板側の素子形成工程が終了する。これにより、第３の蓄積容量電極６２と第２の層間絶縁膜５２と第４の蓄積容量電極８とで第３の蓄積容量Ｃｓ３が形成され、第４の蓄積容量電極８と第３の層間絶縁膜５３と画素電極７とで第４の蓄積容量Ｃｓ４が形成される。さらに、第３の蓄積容量電極６２と第１の層間絶縁膜５１とゲート配線４（４ｂ）とで第５の蓄積容量Ｃｓ５が形成される。以上の説明からも明らかなように本実施の形態によるアクティブマトリクス型表示装置は、従来の装置と同一の素子形成材料を用い、従来と同一の製造方法により製造することができる。
【００４３】
最終的にアレイ基板を対向基板と張り合わせて液晶を注入し、所定のセルギャップで液晶を封止し、液晶駆動用のドライバＩＣ等を組み込み、必要であればバックライトを取り付けてアクティブマトリクス表示装置が完成する。
【００４４】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、プレーナ型のＴＦＴを用いて説明したが、スタガ型、あるいは逆スタガ型の構造を有するＴＦＴにも本発明を適用することができる。
さらに上記実施の形態では、バックライト機構を備えた透過型液晶表示装置を前提に説明しているが、本発明はこれに限られず、反射型液晶表示装置に適用することももちろん可能である。
また、上記第２の実施の形態では、第４の蓄積容量電極８が蓄積容量配線を兼ねている構成で説明したが、本発明はこれに限られず、第４の蓄積容量電極８と蓄積容量配線とを別個に設け、それらを電気的に接続するように構成してももちろんよい。
【００４５】
以上説明した実施形態に基づき、本発明は以下のようにまとめられる。
第１の発明として、基板上に形成された複数のゲート配線と、前記ゲート配線にほぼ直交して前記基板上に形成された複数のデータ配線と、前記ゲート配線と前記データ配線とで画定されてマトリクス状に配列する複数の画素領域に形成された薄膜トランジスタと、前記画素領域内に形成されて前記薄膜トランジスタと接続される画素電極と、前記基板と前記画素電極との間で複数の絶縁膜を介して複数の蓄積容量を形成する複数の蓄積容量電極とを有することを特徴とするアクティブマトリクス型表示装置。
【００４６】
第２の発明として、上記第１の発明のアクティブマトリクス型表示装置において、前記複数の蓄積容量は、並列接続されていることを特徴とするアクティブマトリクス型表示装置。
【００４７】
第３の発明として、上記第１又は第２の発明のアクティブマトリクス型表示装置において、前記複数の蓄積容量電極のうち少なくともいずれか２層は、基板垂直方向から見て絶縁膜を介して重複するように積層されていることを特徴とするアクティブマトリクス型表示装置。
【００４８】
第４の発明として、上記第１乃至第３の発明のいずれかのアクティブマトリクス型表示装置において、
前記薄膜トランジスタは、前記基板上に形成された動作半導体層と、前記動作半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、不純物を含んで前記動作半導体層の両側に形成された第１及び第２の半導体層と、前記第１の半導体層上に積層された第１及び第２の絶縁膜に開口したコンタクト窓を介して前記画素電極と電気的に接続される前記第１の半導体層を含むソース電極と、前記第２の半導体層を含み前記データ配線と接続するドレイン電極とを有するプレーナ型構造であり、
前記ゲート配線は前記ゲート電極を兼ねており、
前記複数の蓄積容量電極は、第１の蓄積容量電極として前記第１の半導体層を用い、前記第１の絶縁膜と前記第２の絶縁膜との間に形成され、所定の電位に維持される蓄積容量配線と接続された第２の蓄積容量電極を有しており、
少なくとも、前記第１の蓄積容量電極と前記第１の絶縁膜と前記第２の蓄積容量電極とで第１の蓄積容量を構成し、前記第２の蓄積容量電極と前記第２の絶縁膜と前記画素電極とで第２の蓄積容量を構成することを特徴とするアクティブマトリクス型表示装置。
【００４９】
第５の発明として、上記第４の発明のアクティブマトリクス型表示装置において、
前記複数の蓄積容量電極は、
当該画素領域の前段にある前記ゲート配線領域の前記第１の絶縁膜上に形成され、当該画素領域の前記画素電極に接続された第３の蓄積容量電極と、
前記ゲート配線領域及び前記データ配線領域の前記第２の絶縁膜上に形成され、上部に形成された第３の絶縁膜上に形成された前記画素電極の端部と基板垂直方向に見て重複する端部を備える第４の蓄積容量電極とを有し、
少なくとも、前記第３の蓄積容量電極と前記第２の絶縁膜と前記第４の蓄積容量電極とで第３の蓄積容量を構成し、前記第４の蓄積容量電極と前記第３の絶縁膜と前記画素電極とで第４の蓄積容量を構成すること
を特徴とするアクティブマトリクス型表示装置。
【００５０】
第６の発明として、上記第５の発明のアクティブマトリクス型表示装置において、前記第３の蓄積容量電極と前記第１の絶縁膜と前記ゲート配線とで第５の蓄積容量を構成することを特徴とするアクティブマトリクス型表示装置。
【００５１】
第７の発明として、上記第５又は第６の発明のアクティブマトリクス型表示装置において、前記第４の蓄積容量電極は、蓄積容量配線を兼ねていることを特徴とするアクティブマトリクス型表示装置。
【００５２】
第８の発明として、上記第５乃至第７の発明のいずれかのアクティブマトリクス型表示装置において、前記第４の蓄積容量電極は、遮光膜を兼ねていることを特徴とするアクティブマトリクス型表示装置。
【００５３】
【発明の効果】
以上の通り、本発明によれば、蓄積容量を積層することで、表示領域方向に蓄積容量の面積を増加させることなく、容量の増加を図ることができるようになる。従って、十分な蓄積容量を有し、しかもバックライト光を透過する面積の大きい、明るい表示装置を提供することができるようになる。十分な蓄積容量により、ゲート−画素間容量によるコモン電位の変動を抑え、また、ＴＦＴのオフリーク電流による画素点欠陥を防止することができる。また、本発明によるＴＦＴアレイ基板は従来と同様の製造方法及び素子形成材料で製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるアクティブマトリクス型表示装置の構造を示す図である。
【図２】本発明の第１の実施の形態によるアクティブマトリクス型表示装置の製造方法を示す図である。
【図３】本発明の第２の実施の形態によるアクティブマトリクス型表示装置の構造を示す図である。
【図４】本発明の第２の実施の形態によるアクティブマトリクス型表示装置の製造方法を示す図である。
【図５】従来のアクティブマトリクス型表示装置の構造を示す図である。
【図６】従来のアクティブマトリクス型表示装置の他の構造を示す図である。
【符号の説明】
１ ガラス基板
２ 半導体層
３ ゲート絶縁膜
４ ゲート配線（ゲート電極）
６ データ配線
７ 画素電極
８ 第４の蓄積容量電極
４１ 蓄積容量配線
５１ 第１の層間絶縁膜
５１ａ、５１ｂ、５２ｃ、５３ｅ コンタクトホール
５２ 第２の層間絶縁膜
５３ 第３の層間絶縁膜
６１ 島状電極
６２ （第２、又は第３の）蓄積容量電極
Claims (3)
- 基板上に形成された複数のゲート配線と、
前記ゲート配線にほぼ直交して前記基板上に形成された複数のデータ配線と、
前記ゲート配線上に形成された第１の絶縁膜と
前記第１の絶縁膜上に形成された第２の絶縁膜と
前記第２の絶縁膜上に形成された第３の絶縁膜と、
前記ゲート配線と前記データ配線とで画定されてマトリクス状に配列する複数の画素領域に形成された画素電極と、
前記ゲート配線に接続されたゲート電極と、前記画素電極に接続されたソース電極と、前記データ配線に接続されたドレイン電極とを備えて前記画素領域に形成された薄膜トランジスタと、
前記画素領域の前段にある前記ゲート配線領域の前記第１及び第２の絶縁膜の間に形成され、前記画素領域の前記画素電極に接続された第１の蓄積容量電極と、
前記基板垂直方向から見て前記画素電極の全周囲領域と重複する周辺領域を有し、前記ゲート配線領域の前記第２及び第３の絶縁膜の間に形成されて蓄積容量配線を兼ねる第２の蓄積容量電極と、
前記第１の蓄積容量電極と前記第２の絶縁膜と前記第２の蓄積容量電極とで構成された第１の蓄積容量と、
前記第２の蓄積容量電極と前記第３の絶縁膜と前記画素電極とで構成された第２の蓄積容量と
を有することを特徴とするアクティブマトリクス型表示装置。 - 請求項１記載のアクティブマトリクス型表示装置において、
前記第１の蓄積容量電極と前記第１の絶縁膜と前記ゲート配線とで構成された第３の蓄積容量をさらに有すること
を特徴とするアクティブマトリクス型表示装置。 - 請求項１又は２に記載のアクティブマトリクス型表示装置において、
前記第２の蓄積容量電極は、遮光膜を兼ねていること
を特徴とするアクティブマトリクス型表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14262799A JP4402197B2 (ja) | 1999-05-24 | 1999-05-24 | アクティブマトリクス型表示装置 |
| US09/551,362 US6812975B2 (en) | 1999-05-24 | 2000-04-18 | Active matrix type display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14262799A JP4402197B2 (ja) | 1999-05-24 | 1999-05-24 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000330132A JP2000330132A (ja) | 2000-11-30 |
| JP4402197B2 true JP4402197B2 (ja) | 2010-01-20 |
Family
ID=15319751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14262799A Expired - Lifetime JP4402197B2 (ja) | 1999-05-24 | 1999-05-24 | アクティブマトリクス型表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6812975B2 (ja) |
| JP (1) | JP4402197B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4101533B2 (ja) * | 2002-03-01 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半透過型の液晶表示装置の作製方法 |
| JP3835403B2 (ja) * | 2002-11-26 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100961945B1 (ko) * | 2003-03-26 | 2010-06-08 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용되는 표시판 |
| KR100600878B1 (ko) * | 2004-06-29 | 2006-07-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조방법 |
| JP4844027B2 (ja) * | 2004-07-16 | 2011-12-21 | カシオ計算機株式会社 | 垂直配向型の液晶表示素子 |
| CN100476554C (zh) * | 2004-08-31 | 2009-04-08 | 卡西欧计算机株式会社 | 垂直取向型有源矩阵液晶显示元件 |
| CN100492141C (zh) * | 2004-09-30 | 2009-05-27 | 卡西欧计算机株式会社 | 垂直取向型有源矩阵液晶显示元件 |
| US20060066791A1 (en) * | 2004-09-30 | 2006-03-30 | Casio Computer Co., Ltd. | Vertical alignment active matrix liquid crystal display device |
| KR100752875B1 (ko) * | 2004-11-29 | 2007-08-29 | 가시오게산키 가부시키가이샤 | 수직배향형의 액티브 매트릭스 액정표시소자 |
| KR100752876B1 (ko) * | 2004-11-30 | 2007-08-29 | 가시오게산키 가부시키가이샤 | 수직배향형의 액정표시소자 |
| JP4639797B2 (ja) * | 2004-12-24 | 2011-02-23 | カシオ計算機株式会社 | 液晶表示素子 |
| US8068200B2 (en) * | 2004-12-24 | 2011-11-29 | Casio Computer Co., Ltd. | Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions |
| JP4734962B2 (ja) * | 2005-03-01 | 2011-07-27 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4663485B2 (ja) * | 2005-11-04 | 2011-04-06 | 三菱電機株式会社 | 薄膜トランジスタアレイ及びその製造方法、半透過型液晶表示装置 |
| US20070229744A1 (en) * | 2006-03-29 | 2007-10-04 | Casio Computer Co., Ltd. | Vertically aligned liquid crystal display device |
| KR20080000496A (ko) * | 2006-06-27 | 2008-01-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| TWI351545B (en) * | 2006-10-31 | 2011-11-01 | Au Optronics Corp | Pixel structure and pixel structure of display app |
| TWI351764B (en) * | 2007-04-03 | 2011-11-01 | Au Optronics Corp | Pixel structure and method for forming the same |
| TWI338806B (en) * | 2007-09-26 | 2011-03-11 | Au Optronics Corp | Liquid crystal display panel, pixel structure for liquid crystal display and liquid crystal display array substrate |
| KR101642620B1 (ko) | 2009-07-10 | 2016-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| TWI392946B (zh) * | 2009-12-18 | 2013-04-11 | Au Optronics Corp | 畫素結構 |
| US20130100005A1 (en) * | 2011-10-19 | 2013-04-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | LCD Panel and Method of Manufacturing the Same |
| JP2015060025A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| KR20160017490A (ko) | 2014-08-06 | 2016-02-16 | 삼성전자주식회사 | 엑스선 검출기 |
| JP6365368B2 (ja) * | 2015-03-19 | 2018-08-01 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2616160B2 (ja) * | 1990-06-25 | 1997-06-04 | 日本電気株式会社 | 薄膜電界効果型トランジスタ素子アレイ |
| US5317432A (en) * | 1991-09-04 | 1994-05-31 | Sony Corporation | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel |
| KR100205388B1 (ko) * | 1995-09-12 | 1999-07-01 | 구자홍 | 액정표시장치 및 그 제조방법 |
| US5917563A (en) * | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| KR100226494B1 (ko) * | 1997-02-20 | 1999-10-15 | 김영환 | 액정표시장치 및 그 제조방법 |
| JP3782194B2 (ja) * | 1997-02-28 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| JP3973787B2 (ja) * | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| TWI250337B (en) * | 1998-02-09 | 2006-03-01 | Seiko Epson Corp | An electro-optical apparatus and electronic appliances |
-
1999
- 1999-05-24 JP JP14262799A patent/JP4402197B2/ja not_active Expired - Lifetime
-
2000
- 2000-04-18 US US09/551,362 patent/US6812975B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030071930A1 (en) | 2003-04-17 |
| US6812975B2 (en) | 2004-11-02 |
| JP2000330132A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4402197B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3753613B2 (ja) | 電気光学装置及びそれを用いたプロジェクタ | |
| JP3307181B2 (ja) | 透過型表示装置 | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP3918412B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| US7038740B1 (en) | Liquid crystal display device having high light utilization efficiency | |
| US6724443B1 (en) | Active matrix type display device | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP2002151699A (ja) | アクティブマトリクス型液晶表示装置 | |
| US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
| US20040135939A1 (en) | Liquid crystal display device with light shielding structure and method for forming the same | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JP3543131B2 (ja) | アクティブマトリックスパネル及びその製造方法 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JP3501125B2 (ja) | 電気光学装置 | |
| JP2002123192A (ja) | 電気光学装置及びその製造方法 | |
| JP2000284723A (ja) | 表示装置 | |
| JPH07140489A (ja) | 液晶表示装置 | |
| JP4496600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP2000047254A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091029 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |