JP2000047254A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000047254A JP2000047254A JP21050398A JP21050398A JP2000047254A JP 2000047254 A JP2000047254 A JP 2000047254A JP 21050398 A JP21050398 A JP 21050398A JP 21050398 A JP21050398 A JP 21050398A JP 2000047254 A JP2000047254 A JP 2000047254A
- Authority
- JP
- Japan
- Prior art keywords
- additional capacitance
- film
- liquid crystal
- insulating film
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 画素トランジスタのリーク電流を保持する付
加容量を大きくすると画素開口部が縮小されて光透過率
の低下を招くため、付加容量を十分な大きさに形成する
ことが難しく、そのため、輝点発生やコントラスト低下
を来していた。 【解決手段】 透明基板１上に、ＴＦＴからなる画素ト
ランジスタ１２と、このドレイン側に接続した画素電極
３５と、画素トランジスタ１２のリーク電流を保持する
もので上記ドレイン側に接続した第１の付加容量１２と
を備えた液晶表示装置１において、画素トランジスタ１
２の下方および第１の付加容量１２とそれに接続する付
加容量線１３との下方の透明基板１上に連続的に形成し
たもので固定電位をとる導電性遮光膜２１と、その上に
形成した第１の絶縁膜２２と、さらにその上に形成した
もので第１の付加容量２２の下部電極からなる上部電極
２３Ｅとからなる第２の付加容量１４を備えたものであ
る。
加容量を大きくすると画素開口部が縮小されて光透過率
の低下を招くため、付加容量を十分な大きさに形成する
ことが難しく、そのため、輝点発生やコントラスト低下
を来していた。 【解決手段】 透明基板１上に、ＴＦＴからなる画素ト
ランジスタ１２と、このドレイン側に接続した画素電極
３５と、画素トランジスタ１２のリーク電流を保持する
もので上記ドレイン側に接続した第１の付加容量１２と
を備えた液晶表示装置１において、画素トランジスタ１
２の下方および第１の付加容量１２とそれに接続する付
加容量線１３との下方の透明基板１上に連続的に形成し
たもので固定電位をとる導電性遮光膜２１と、その上に
形成した第１の絶縁膜２２と、さらにその上に形成した
もので第１の付加容量２２の下部電極からなる上部電極
２３Ｅとからなる第２の付加容量１４を備えたものであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、詳しくは導電性遮光膜を電極の一つに用いて付加容
量を２層に形成した液晶表示装置に関する。
し、詳しくは導電性遮光膜を電極の一つに用いて付加容
量を２層に形成した液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置に使われるポリシリコン薄
膜トランジスタ（以下ポリシリコンＴＦＴという、ＴＦ
ＴはThin Film Toransistor の略）で形成された画素
は、ゲートをオフした時のリーク電流Ｉoff を無視する
ことができず、輝点発生やコントラストの低下を引き起
こしていた。その対策として、液晶表示装置における画
素構造において、リーク電流Ｉoff に影響を受ける電位
保持特性を高めるために、画素保持電位に接続している
部分に付加容量Ｃs を設けている。
膜トランジスタ（以下ポリシリコンＴＦＴという、ＴＦ
ＴはThin Film Toransistor の略）で形成された画素
は、ゲートをオフした時のリーク電流Ｉoff を無視する
ことができず、輝点発生やコントラストの低下を引き起
こしていた。その対策として、液晶表示装置における画
素構造において、リーク電流Ｉoff に影響を受ける電位
保持特性を高めるために、画素保持電位に接続している
部分に付加容量Ｃs を設けている。
【０００３】一方、光によるリーク電流ｌoff の増加を
防ぐ目的で、画素トランジスタのシリコン活性層の直下
を金属遮光膜で覆い、ＴＦＴ裏面からの光を遮光する構
造が採用されている。また特開平７−１５２０４８号公
報には、補助容量配線に対応する領域とスイッチングＴ
ＦＴに対応する領域の透明基板上にクロムからなる遮光
膜が形成されていて、この遮光膜を覆う状態に層間絶縁
膜が形成され、その上には補助容量の一部およびＴＦＴ
のチャネル領域となるａ−Ｓｉ（アモルファスシリコ
ン）層が形成されている構成が開示されている。
防ぐ目的で、画素トランジスタのシリコン活性層の直下
を金属遮光膜で覆い、ＴＦＴ裏面からの光を遮光する構
造が採用されている。また特開平７−１５２０４８号公
報には、補助容量配線に対応する領域とスイッチングＴ
ＦＴに対応する領域の透明基板上にクロムからなる遮光
膜が形成されていて、この遮光膜を覆う状態に層間絶縁
膜が形成され、その上には補助容量の一部およびＴＦＴ
のチャネル領域となるａ−Ｓｉ（アモルファスシリコ
ン）層が形成されている構成が開示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、付加容
量Ｃs を大きくするためには、付加容量Ｃs の形成領域
を開口部にまで広げることが必要になる。その結果、画
素開口部を縮小することになり、液晶表示装置の光透過
率の低下を招いていた。
量Ｃs を大きくするためには、付加容量Ｃs の形成領域
を開口部にまで広げることが必要になる。その結果、画
素開口部を縮小することになり、液晶表示装置の光透過
率の低下を招いていた。
【０００５】また特開平７−１５２０４８号公報に記載
されている構成では、遮光膜により裏面からの光を遮る
ことは可能ではあるが、画素開口部の面積を確保するた
めに補助容量（付加容量）を十分な大きさに形成するこ
とが難しく、輝点発生やコントラスト低下を十分に抑え
ることが困難となっていた。
されている構成では、遮光膜により裏面からの光を遮る
ことは可能ではあるが、画素開口部の面積を確保するた
めに補助容量（付加容量）を十分な大きさに形成するこ
とが難しく、輝点発生やコントラスト低下を十分に抑え
ることが困難となっていた。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた液晶表示装置である。すなわち、
透明基板上に、薄膜トランジスタからなる画素トランジ
スタと、その画素トランジスタのドレイン側に接続した
画素電極と、その画素トランジスタのリーク電流を保持
するもので画素トランジスタのドレイン側に接続した第
１の付加容量とを備えた液晶表示装置において、画素ト
ランジスタの下方および上記第１の付加容量とそれに接
続する付加容量線との下方の透明基板上に連続的に形成
したもので固定電位をとる導電性遮光膜と、この導電性
遮光膜上に形成した絶縁膜と、この絶縁膜上に形成した
もので第１の付加容量の下部電極からなる上部電極とか
らなる第２の付加容量を備えたものである。
決するためになされた液晶表示装置である。すなわち、
透明基板上に、薄膜トランジスタからなる画素トランジ
スタと、その画素トランジスタのドレイン側に接続した
画素電極と、その画素トランジスタのリーク電流を保持
するもので画素トランジスタのドレイン側に接続した第
１の付加容量とを備えた液晶表示装置において、画素ト
ランジスタの下方および上記第１の付加容量とそれに接
続する付加容量線との下方の透明基板上に連続的に形成
したもので固定電位をとる導電性遮光膜と、この導電性
遮光膜上に形成した絶縁膜と、この絶縁膜上に形成した
もので第１の付加容量の下部電極からなる上部電極とか
らなる第２の付加容量を備えたものである。
【０００７】上記液晶表示装置では、画素トランジスタ
の下方および上記第１の付加容量とそれに接続する付加
容量線との下方の透明基板上に連続的に形成したもので
固定電位をとる導電性遮光膜と、この導電性遮光膜上に
形成した絶縁膜と、この絶縁膜上に形成したもので第１
の付加容量の下部電極からなる上部電極とからなる第２
の付加容量が形成されていることから、付加容量が２層
に形成されることになる。そのため、開口部を狭めるこ
となく、付加容量の容量を増加させることが可能にな
る。また、従来の付加容量である第１の付加容量に加え
て上記第２の付加容量が形成されることから、従来の付
加容量よりも総容量値を低下させずに各付加容量の幅を
狭くして開口率を高めることも可能になる。
の下方および上記第１の付加容量とそれに接続する付加
容量線との下方の透明基板上に連続的に形成したもので
固定電位をとる導電性遮光膜と、この導電性遮光膜上に
形成した絶縁膜と、この絶縁膜上に形成したもので第１
の付加容量の下部電極からなる上部電極とからなる第２
の付加容量が形成されていることから、付加容量が２層
に形成されることになる。そのため、開口部を狭めるこ
となく、付加容量の容量を増加させることが可能にな
る。また、従来の付加容量である第１の付加容量に加え
て上記第２の付加容量が形成されることから、従来の付
加容量よりも総容量値を低下させずに各付加容量の幅を
狭くして開口率を高めることも可能になる。
【０００８】さらに、画素トランジスタの下方および上
記第１の付加容量とそれに接続する付加容量線との下方
の透明基板上に連続的に導電性遮光膜が形成されている
ことから、画素トランジスタおよび第１の付加容量に対
して透明基板の裏面からの光をこの導電性遮光膜で遮る
ことができる。そのため、光入射によるオフ電流が抑制
される。
記第１の付加容量とそれに接続する付加容量線との下方
の透明基板上に連続的に導電性遮光膜が形成されている
ことから、画素トランジスタおよび第１の付加容量に対
して透明基板の裏面からの光をこの導電性遮光膜で遮る
ことができる。そのため、光入射によるオフ電流が抑制
される。
【０００９】
【発明の実施の形態】本発明の液晶表示装置に係わる実
施の形態の一例を、図１および図２の液晶表示装置の要
部概略構成図によって説明する。図１では、（１）にデ
ータ線に沿った画素トランジスタ部の概略構成断面図を
示し、（２）に付加容量部の概略構成断面図を示す。図
２では、（１）にデータ線より下層部分のレイアウト図
を示し、（２）にゲート線および付加容量線より上層部
分のレイアウト図を示す。なお、図２では絶縁膜の図示
は省略した。
施の形態の一例を、図１および図２の液晶表示装置の要
部概略構成図によって説明する。図１では、（１）にデ
ータ線に沿った画素トランジスタ部の概略構成断面図を
示し、（２）に付加容量部の概略構成断面図を示す。図
２では、（１）にデータ線より下層部分のレイアウト図
を示し、（２）にゲート線および付加容量線より上層部
分のレイアウト図を示す。なお、図２では絶縁膜の図示
は省略した。
【００１０】図１および図２に示すように、液晶表示装
置１０が形成される透明基板１には、例えば石英基板ま
たは無アルカリガラス基板が用いられている。この透明
基板１上で、かつ画素トランジスタ１１が形成される領
域下方および第１の付加容量１２とそれに接続される付
加容量線１３とが形成される領域下方には、連続した状
態に導電性遮光膜２１が、例えば、アルミニウム、チタ
ン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）
等の金属膜または例えば、モリブデンシリサイド、チタ
ンシリサイド、タングステンシリサイド等の金属化合物
膜で形成されている。またこの導電性遮光膜２１は、図
示はしないが、ソース電位Ｖss、対向電極電位Ｖcom 、
ドレイン電位Ｖdd等のいずれかの固定電位に接続されて
いる。
置１０が形成される透明基板１には、例えば石英基板ま
たは無アルカリガラス基板が用いられている。この透明
基板１上で、かつ画素トランジスタ１１が形成される領
域下方および第１の付加容量１２とそれに接続される付
加容量線１３とが形成される領域下方には、連続した状
態に導電性遮光膜２１が、例えば、アルミニウム、チタ
ン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）
等の金属膜または例えば、モリブデンシリサイド、チタ
ンシリサイド、タングステンシリサイド等の金属化合物
膜で形成されている。またこの導電性遮光膜２１は、図
示はしないが、ソース電位Ｖss、対向電極電位Ｖcom 、
ドレイン電位Ｖdd等のいずれかの固定電位に接続されて
いる。
【００１１】上記透明基板１上には、上記導電性遮光膜
２１を覆う第１の絶縁膜（請求項で言うところの絶縁
膜）２２が、例えば酸化シリコン膜、窒化シリコン膜等
の絶縁膜で形成されている。この第１の絶縁膜２２を介
して上記導電性遮光膜２１上には、画素トランジスタの
略逆Ｕ字型の活性領域およびその一端に連続して容量の
電極を構成するシリコン層２３が形成されている。この
シリコン層２３は、例えばポリシリコンで形成されてい
る。またはアモルファスシリコンで形成することも可能
である。そして、上記導電性遮光膜２１の一部と、上記
シリコン層２３の一部からなる上部電極２３Ｅとその間
の第１の絶縁膜２２とで第２の付加容量１４が構成され
ている。
２１を覆う第１の絶縁膜（請求項で言うところの絶縁
膜）２２が、例えば酸化シリコン膜、窒化シリコン膜等
の絶縁膜で形成されている。この第１の絶縁膜２２を介
して上記導電性遮光膜２１上には、画素トランジスタの
略逆Ｕ字型の活性領域およびその一端に連続して容量の
電極を構成するシリコン層２３が形成されている。この
シリコン層２３は、例えばポリシリコンで形成されてい
る。またはアモルファスシリコンで形成することも可能
である。そして、上記導電性遮光膜２１の一部と、上記
シリコン層２３の一部からなる上部電極２３Ｅとその間
の第１の絶縁膜２２とで第２の付加容量１４が構成され
ている。
【００１２】上記第１の絶縁膜２２上には上記シリコン
層２３を覆う状態に第２の絶縁膜２４が、例えば酸化シ
リコン膜、窒化シリコン膜等で形成されている。この第
２の絶縁膜２４は、画素トランジスタの形成領域ではゲ
ート絶縁膜として機能し、第１の付加容量１２が形成さ
れる領域では容量の誘電体膜として機能する。
層２３を覆う状態に第２の絶縁膜２４が、例えば酸化シ
リコン膜、窒化シリコン膜等で形成されている。この第
２の絶縁膜２４は、画素トランジスタの形成領域ではゲ
ート絶縁膜として機能し、第１の付加容量１２が形成さ
れる領域では容量の誘電体膜として機能する。
【００１３】さらに上記第１の絶縁膜２２上には、上記
シリコン層２３、上記第２の絶縁膜２４等を介して、上
記シリコン層２３からなる略コ字型の活性領域２３Ｇ上
を２度横切る状態にゲート線２５が形成されている。し
たがって、この液晶表示装置１０では、画素トランジス
タ１１が第１の画素トランジスタ１５と第２の画素トラ
ンジスタ１６とからなるダブルゲート駆動方式となる。
シリコン層２３、上記第２の絶縁膜２４等を介して、上
記シリコン層２３からなる略コ字型の活性領域２３Ｇ上
を２度横切る状態にゲート線２５が形成されている。し
たがって、この液晶表示装置１０では、画素トランジス
タ１１が第１の画素トランジスタ１５と第２の画素トラ
ンジスタ１６とからなるダブルゲート駆動方式となる。
【００１４】また上記第１の絶縁膜２２上には、上記ゲ
ート線２５に略平行に、かつ上記シリコン層２３の容量
形成領域（上記上部電極２３Ｅに相当）および第２の絶
縁膜２４上を通る状態に、第１の付加容量１２の下部電
極を含む付加容量線１３が形成されている。上記ゲート
線２５およびこの付加容量線１３は、例えば不純物が導
入されていて導電性を有するポリシリコンで形成されて
いる。なお、ゲート線２５と付加容量線１３とは同一層
で形成することも可能である。そして、上記シリコン層
２３の一部（上記上部電極２３Ｅの部分）と上記付加容
量線１３の一部（第１の付加容量の上部電極となる部分
１３Ｅ）とその間の第２の絶縁膜２４とで第１の付加容
量１２が構成されている。
ート線２５に略平行に、かつ上記シリコン層２３の容量
形成領域（上記上部電極２３Ｅに相当）および第２の絶
縁膜２４上を通る状態に、第１の付加容量１２の下部電
極を含む付加容量線１３が形成されている。上記ゲート
線２５およびこの付加容量線１３は、例えば不純物が導
入されていて導電性を有するポリシリコンで形成されて
いる。なお、ゲート線２５と付加容量線１３とは同一層
で形成することも可能である。そして、上記シリコン層
２３の一部（上記上部電極２３Ｅの部分）と上記付加容
量線１３の一部（第１の付加容量の上部電極となる部分
１３Ｅ）とその間の第２の絶縁膜２４とで第１の付加容
量１２が構成されている。
【００１５】上記第１の絶縁膜２２および第２の絶縁膜
２４上には上記ゲート線２５および付加容量線１３を覆
う状態に第３の絶縁膜２６が、例えばリンシリケートガ
ラス（ＰＳＧ）膜で形成されている。この第３の絶縁膜
２６上にはデータ線２７が上記ゲート線２５、付加容量
線１３等に対してレイアウト図上で略直交する状態に形
成されている。このデータ線２７は、第３の絶縁膜２６
に形成されたコンタクト部２８を通して第１の画素トラ
ンジスタ１５のソース側となるシリコン層２３（２３
Ｓ）に接続されている。また第３の絶縁膜２６上には第
２の付加容量１４上を覆う状態でかつ上記データ線２７
に接触しない状態に、例えばアルミニウムからなる電極
２９が形成され、その電極２９は第３の絶縁膜２６に設
けたコンタクト部３０を通じて第２の画素トランジスタ
１６のドレイン側となるシリコン層２３（２３Ｄ）、す
なわち、それに連続して形成されている第２の付加容量
１４を構成するシリコン層２３（２３Ｅ）に接続されて
いる。
２４上には上記ゲート線２５および付加容量線１３を覆
う状態に第３の絶縁膜２６が、例えばリンシリケートガ
ラス（ＰＳＧ）膜で形成されている。この第３の絶縁膜
２６上にはデータ線２７が上記ゲート線２５、付加容量
線１３等に対してレイアウト図上で略直交する状態に形
成されている。このデータ線２７は、第３の絶縁膜２６
に形成されたコンタクト部２８を通して第１の画素トラ
ンジスタ１５のソース側となるシリコン層２３（２３
Ｓ）に接続されている。また第３の絶縁膜２６上には第
２の付加容量１４上を覆う状態でかつ上記データ線２７
に接触しない状態に、例えばアルミニウムからなる電極
２９が形成され、その電極２９は第３の絶縁膜２６に設
けたコンタクト部３０を通じて第２の画素トランジスタ
１６のドレイン側となるシリコン層２３（２３Ｄ）、す
なわち、それに連続して形成されている第２の付加容量
１４を構成するシリコン層２３（２３Ｅ）に接続されて
いる。
【００１６】さらに上記第３の絶縁膜２６上には上記デ
ータ線２７および上記電極２９を覆う状態に第４の絶縁
膜３１が、例えばリンシリケートガラス（ＰＳＧ）膜Ｐ
ＳＧとその上に形成したプラズマ−窒化シリコン膜Ｐ−
ＳｉＮとから構成されている。その上にブラックマトリ
クスを構成する金属遮光膜３２が形成されている。この
金属遮光膜３２は、例えばチタン膜からなり、ゲート線
２５、付加容量線１３上を一体に覆う状態に形成されて
いる。なお、後に説明する画素電極と上記電極２９との
コンタクト部分には、上記金属遮光膜３２は形成され
ず、上記金属遮光膜３２とは電気的に絶縁された状態に
遮光電極膜３３が形成されている。この遮光電極膜３３
は、上記金属遮光膜３２と同様に例えばチタンで形成さ
れている。また、上記遮光電極膜３３は上記第４の絶縁
膜３１に形成されたコンタクト部３４を通して上記電極
２９に接続されている。
ータ線２７および上記電極２９を覆う状態に第４の絶縁
膜３１が、例えばリンシリケートガラス（ＰＳＧ）膜Ｐ
ＳＧとその上に形成したプラズマ−窒化シリコン膜Ｐ−
ＳｉＮとから構成されている。その上にブラックマトリ
クスを構成する金属遮光膜３２が形成されている。この
金属遮光膜３２は、例えばチタン膜からなり、ゲート線
２５、付加容量線１３上を一体に覆う状態に形成されて
いる。なお、後に説明する画素電極と上記電極２９との
コンタクト部分には、上記金属遮光膜３２は形成され
ず、上記金属遮光膜３２とは電気的に絶縁された状態に
遮光電極膜３３が形成されている。この遮光電極膜３３
は、上記金属遮光膜３２と同様に例えばチタンで形成さ
れている。また、上記遮光電極膜３３は上記第４の絶縁
膜３１に形成されたコンタクト部３４を通して上記電極
２９に接続されている。
【００１７】さらに上記第４の絶縁膜３１上には上記金
属遮光膜３２および遮光電極膜３３を覆う平坦化絶縁膜
３５が形成されている。この平坦化絶縁膜３５上には一
画素を構成する画素電極３６が、例えば透明なＩＴＯ
（Indium Tin Oxide）膜で、概ねデータ線２７とゲート
線２５とで区分される領域上に形成されている。この画
素電極３６は、上記平坦化絶縁膜３５に形成されたコン
タクト部３７を通じて遮光電極膜３３に接続されてい
る。したがって、画素電極３６は、遮光電極膜３３、電
極２９を介してシリコン層２３に電気的に接続してい
る。よってシリコン層２３は画素電位をとる。
属遮光膜３２および遮光電極膜３３を覆う平坦化絶縁膜
３５が形成されている。この平坦化絶縁膜３５上には一
画素を構成する画素電極３６が、例えば透明なＩＴＯ
（Indium Tin Oxide）膜で、概ねデータ線２７とゲート
線２５とで区分される領域上に形成されている。この画
素電極３６は、上記平坦化絶縁膜３５に形成されたコン
タクト部３７を通じて遮光電極膜３３に接続されてい
る。したがって、画素電極３６は、遮光電極膜３３、電
極２９を介してシリコン層２３に電気的に接続してい
る。よってシリコン層２３は画素電位をとる。
【００１８】さらに液晶層４１を挟んで対向電極電位を
とる透明電極層５１を対向基板５２が設けられている。
上記透明電極層５１は、例えばＩＴＯで形成され、上記
対向基板５２は、例えば無アルカリガラス基板または石
英基板からなる。
とる透明電極層５１を対向基板５２が設けられている。
上記透明電極層５１は、例えばＩＴＯで形成され、上記
対向基板５２は、例えば無アルカリガラス基板または石
英基板からなる。
【００１９】上記構成の液晶表示装置１では、第１の付
加容量１２の下層に第２の付加容量１４が形成されてい
ることから、付加容量が２層に構成されるので、画素開
口部を狭めることなく、付加容量の容量値を増加させる
ことが可能になる。また、従来の付加容量である第１の
付加容量１２に加えて上記第２の付加容量１４が形成さ
れていることにより、従来の付加容量よりも総容量値を
低下させずに各付加容量の幅を狭くして開口率を高める
ことも可能になる。
加容量１２の下層に第２の付加容量１４が形成されてい
ることから、付加容量が２層に構成されるので、画素開
口部を狭めることなく、付加容量の容量値を増加させる
ことが可能になる。また、従来の付加容量である第１の
付加容量１２に加えて上記第２の付加容量１４が形成さ
れていることにより、従来の付加容量よりも総容量値を
低下させずに各付加容量の幅を狭くして開口率を高める
ことも可能になる。
【００２０】また上記構成では、導電性遮光膜２１とシ
リコン層２３との間の第１の絶縁膜２２の膜厚を調整す
ることにより、第２の付加容量１４の容量値を変えるこ
とが容易に可能となる。例えば第１の絶縁膜２２の膜厚
を薄くすることによって容量値を高めることができる。
また、第１の絶縁膜２２を酸化シリコン（εSiO2＝４．
２）よりも比誘電率の高い材料、例えば窒化シリコン
（ＳｉＮ）（εSiN ＝６．７）で形成することでも容量
値を高めることができる。
リコン層２３との間の第１の絶縁膜２２の膜厚を調整す
ることにより、第２の付加容量１４の容量値を変えるこ
とが容易に可能となる。例えば第１の絶縁膜２２の膜厚
を薄くすることによって容量値を高めることができる。
また、第１の絶縁膜２２を酸化シリコン（εSiO2＝４．
２）よりも比誘電率の高い材料、例えば窒化シリコン
（ＳｉＮ）（εSiN ＝６．７）で形成することでも容量
値を高めることができる。
【００２１】
【発明の効果】以上、説明したように本発明の液晶表示
装置によれば、画素トランジスタの下方および上記第１
の付加容量とそれに接続する付加容量線との下方の透明
基板上に連続的に形成したもので固定電位をとる導電性
遮光膜と、この導電性遮光膜上に形成した絶縁膜と、こ
の絶縁膜上に形成したもので第１の付加容量の下部電極
からなる上部電極とからなる第２の付加容量が形成され
ているので、第２の付加容量は第１の付加容量の下部に
形成され、付加容量は２層構成になる。そのため、開口
部を狭めることなく、付加容量の容量を増加させること
ができる。よって、輝点発生が低減されるので歩留りを
高めることができる。また、従来の付加容量である第１
の付加容量に加えて第２の付加容量が形成されているの
で、従来の付加容量よりも総容量値を低下させずに各付
加容量の幅を狭くして開口率を高めることができる。そ
の結果、液晶表示装置の光透過率を高めることができ
る。よって、コントラストを高まるので、画質の高い液
晶表示装置となる。
装置によれば、画素トランジスタの下方および上記第１
の付加容量とそれに接続する付加容量線との下方の透明
基板上に連続的に形成したもので固定電位をとる導電性
遮光膜と、この導電性遮光膜上に形成した絶縁膜と、こ
の絶縁膜上に形成したもので第１の付加容量の下部電極
からなる上部電極とからなる第２の付加容量が形成され
ているので、第２の付加容量は第１の付加容量の下部に
形成され、付加容量は２層構成になる。そのため、開口
部を狭めることなく、付加容量の容量を増加させること
ができる。よって、輝点発生が低減されるので歩留りを
高めることができる。また、従来の付加容量である第１
の付加容量に加えて第２の付加容量が形成されているの
で、従来の付加容量よりも総容量値を低下させずに各付
加容量の幅を狭くして開口率を高めることができる。そ
の結果、液晶表示装置の光透過率を高めることができ
る。よって、コントラストを高まるので、画質の高い液
晶表示装置となる。
【図１】本発明の液晶表示装置に係わる実施の形態の一
例を示す液晶表示装置の要部概略構成図であって、
（１）はデータ線に沿った概略構成断面図であり、
（２）は付加容量部の概略構成断面図である。
例を示す液晶表示装置の要部概略構成図であって、
（１）はデータ線に沿った概略構成断面図であり、
（２）は付加容量部の概略構成断面図である。
【図２】本発明の液晶表示装置に係わる実施の形態の一
例を示す液晶表示装置の要部概略構成図であって、
（１）は下層部分のレイアウト図であり、（２）は上層
部分のレイアウト図である。
例を示す液晶表示装置の要部概略構成図であって、
（１）は下層部分のレイアウト図であり、（２）は上層
部分のレイアウト図である。
１…透明基板、１０…液晶表示装置、１１…画素トラン
ジスタ、１２…第１の付加容量、１３…付加容量線、１
４…第２の付加容量、２１…導電性遮光膜、２２…第１
の絶縁膜、２３…シリコン層、２３Ｅ…上部電極、３６
…画素電極
ジスタ、１２…第１の付加容量、１３…付加容量線、１
４…第２の付加容量、２１…導電性遮光膜、２２…第１
の絶縁膜、２３…シリコン層、２３Ｅ…上部電極、３６
…画素電極
Claims (1)
- 【請求項１】 透明基板上に、 薄膜トランジスタからなる画素トランジスタと、 前記画素トランジスタのドレイン側に接続した画素電極
と、 前記画素トランジスタのリーク電流を保持するもので前
記画素トランジスタのドレイン側に接続した第１の付加
容量とを備えた液晶表示装置において、 前記画素トランジスタの下方および前記第１の付加容量
とそれに接続する付加容量線との下方の前記透明基板上
に連続的に形成したもので固定電位をとる導電性遮光膜
と、 前記導電性遮光膜上に形成した絶縁膜と、 前記絶縁膜上に形成したもので前記第１の付加容量の下
部電極からなる上部電極とからなる第２の付加容量を備
えたことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21050398A JP2000047254A (ja) | 1998-07-27 | 1998-07-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21050398A JP2000047254A (ja) | 1998-07-27 | 1998-07-27 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000047254A true JP2000047254A (ja) | 2000-02-18 |
Family
ID=16590453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21050398A Pending JP2000047254A (ja) | 1998-07-27 | 1998-07-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000047254A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002072925A (ja) * | 2000-08-31 | 2002-03-12 | Seiko Epson Corp | 電気光学装置 |
| JP2003075814A (ja) * | 2001-08-31 | 2003-03-12 | Seiko Epson Corp | 液晶装置および投射型表示装置 |
| JP2005037741A (ja) * | 2003-07-16 | 2005-02-10 | Seiko Epson Corp | アクティブマトリクス基板、表示装置、及び電子機器 |
| JP2005227355A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
| JP2006018320A (ja) * | 2005-08-29 | 2006-01-19 | Seiko Epson Corp | 電気光学装置及びプロジェクタ |
| JP2007233409A (ja) * | 2007-05-01 | 2007-09-13 | Sony Corp | 表示装置およびその製造方法 |
| JP2008009447A (ja) * | 2007-08-03 | 2008-01-17 | Sony Corp | 液晶表示装置およびその製造方法 |
| CN108803171A (zh) * | 2018-06-27 | 2018-11-13 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示屏及阵列基板制造方法 |
-
1998
- 1998-07-27 JP JP21050398A patent/JP2000047254A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002072925A (ja) * | 2000-08-31 | 2002-03-12 | Seiko Epson Corp | 電気光学装置 |
| JP2003075814A (ja) * | 2001-08-31 | 2003-03-12 | Seiko Epson Corp | 液晶装置および投射型表示装置 |
| JP2005037741A (ja) * | 2003-07-16 | 2005-02-10 | Seiko Epson Corp | アクティブマトリクス基板、表示装置、及び電子機器 |
| JP4631255B2 (ja) * | 2003-07-16 | 2011-02-16 | セイコーエプソン株式会社 | アクティブマトリクス基板、表示装置、及び電子機器 |
| JP2005227355A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
| JP2006018320A (ja) * | 2005-08-29 | 2006-01-19 | Seiko Epson Corp | 電気光学装置及びプロジェクタ |
| JP2007233409A (ja) * | 2007-05-01 | 2007-09-13 | Sony Corp | 表示装置およびその製造方法 |
| JP2008009447A (ja) * | 2007-08-03 | 2008-01-17 | Sony Corp | 液晶表示装置およびその製造方法 |
| JP4706674B2 (ja) * | 2007-08-03 | 2011-06-22 | ソニー株式会社 | 液晶表示装置およびその製造方法 |
| CN108803171A (zh) * | 2018-06-27 | 2018-11-13 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示屏及阵列基板制造方法 |
| CN108803171B (zh) * | 2018-06-27 | 2021-03-26 | Tcl华星光电技术有限公司 | 阵列基板、液晶显示屏及阵列基板制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP3141860B2 (ja) | 液晶表示装置の製造方法 | |
| US6587165B2 (en) | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US10978529B2 (en) | Active matrix substrate and method for manufacturing the same | |
| US8018013B2 (en) | Pixel structure and method for manufacturing thereof | |
| US20060215068A1 (en) | Electro-optic device, method for manufacturing the same, and electronic apparatus | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| US6819385B2 (en) | Transflective pixel structure | |
| US7268839B2 (en) | Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same | |
| KR100235475B1 (ko) | 액정표시장치 | |
| JP4703258B2 (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| JPH1048663A (ja) | 液晶表示装置 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JPH1184359A (ja) | 液晶表示装置 | |
| JP3924384B2 (ja) | 薄膜トランジスタ | |
| JP3819104B2 (ja) | 液晶表示装置 | |
| JP2000047254A (ja) | 液晶表示装置 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JP2000284723A (ja) | 表示装置 | |
| JP3049022B2 (ja) | 液晶表示装置 | |
| JP2000267594A (ja) | 表示装置 | |
| JP2002296619A (ja) | アクティブマトリクス型表示装置 | |
| JP5055828B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 |