JP2005227355A - 電気光学装置、電気光学装置の製造方法および電子機器 - Google Patents
電気光学装置、電気光学装置の製造方法および電子機器 Download PDFInfo
- Publication number
- JP2005227355A JP2005227355A JP2004033599A JP2004033599A JP2005227355A JP 2005227355 A JP2005227355 A JP 2005227355A JP 2004033599 A JP2004033599 A JP 2004033599A JP 2004033599 A JP2004033599 A JP 2004033599A JP 2005227355 A JP2005227355 A JP 2005227355A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- layer
- electro
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】 支持基板10と、支持基板10上に形成される画素電極9aと、支持基板10と画素電極9aとの間に形成され、少なくとも素子30を形成する半導体層1aと、画素電極9aおよび素子30に電気的に接続された容量70と、を有し、容量70が半導体層1aの下部に形成されていることを特徴とする。
【選択図】 図3
Description
この構成によれば、絶縁性の支持基板に半導体層を貼り合わせた基板を用いた電気光学装置であっても、容量を大きく形成することができ、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
この構成によれば、支持基板に単結晶半導体層を貼り合わせた基板を用いた電気光学装置であっても、容量を大きく形成することができ、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
第1に容量を形成するのに必要とされる高い温度による熱処理を施すことができ、容量に蓄積できる電荷の低下を防止することができる。そのため、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
第2に支持基板と半導体層との熱膨張係数の違いによって発生する半導体層の格子スリップなどの欠陥発生を防止することができる。その結果、例えば素子が薄膜トランジスタの場合、スイッチ機能不良などの不良品発生率を低下させることができる。
この構成によれば、例えば素子が薄膜トランジスタの場合、遮光膜が形成されることにより、薄膜トランジスタに光リーク電流が流れるのを防止することができる。そのため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
この構成によれば、例えば素子が薄膜トランジスタの場合、遮光膜が一対の容量電極の少なくとも一方の容量電極を構成しているため、薄膜トランジスタに光リーク電流が流れるのを防止することができる。そのため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
この構成によれば、素子が形成された層と画素電極が形成された層との間に、遮光性を有する層が含まれた中継層が形成されているため、画素電極側から素子へ入射する光を遮光することができる。例えば素子が薄膜トランジスタの場合、薄膜トランジスタに光リーク電流が流れるのを防止することができるため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
第1に誘電体を形成するのに必要とされる高い温度による熱処理を施すことができ、容量に蓄積できる電荷の低下を防止することができる。そのため、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
第2に支持基板と半導体層との熱膨張係数の違いによって発生する半導体層の格子スリップなどの欠陥発生を防止することができる。その結果、例えば素子が薄膜トランジスタの場合、スイッチ機能不良などの不良品発生率を低下させることができる。
この構成によれば、支持基板と素子との間に遮光膜を形成することができるため、支持基板側から素子へ入射する光を遮光することができる。その結果、例えば素子が薄膜トランジスタの場合、薄膜トランジスタに光リーク電流が流れるのを防止することができる。そのため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
〔第1の実施の形態〕
以下、本発明における第1の実施の形態について図1から図5を参照して説明する。
図1は、液晶表示装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図3は、図2のA−A´断面図である。また、各図においては、各層・各部材を図面上で認識可能な程度の大きさとするため、各層・各部材ごとに縮尺を異ならせてある。
図1において、液晶表示装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと画素電極9aをスイッチング制御するためのTFT(Thin Film Transistor、素子)30とが形成されており、画像信号が供給されるデータ線6aがTFT30のソースに電気的に接続されている。
また、TFT30のゲートには走査線3aが電気的に接続されており、走査線3aには、走査信号G1、G2、・・・、Gmが、この順に線順次で印加されるように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけ閉じることにより、画像信号S1、S2、・・・、Snが、データ線6aから画素電極9aに書き込まれている。
なお、この液晶表示装置がノーマリーホワイトモードを採用しているのであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードを採用しているのであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加するように構成されている。
液晶表示装置は、図3に示すように、データ線6a、走査線3a、TFT30等が形成されているTFTアレイ基板(支持基板)10と、これに対向配置される対向基板20と、TFTアレイ基板10および対向基板20に挟持されている液晶層50とから概略構成されている。
TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板などから形成されており、対向基板20は、例えばガラス基板や石英基板など、透光性を有する材料から形成されている。
画素電極9aは、例えばITO(Indium Tin Oxide)膜等の透明導電性膜から形成され、配向膜16は、例えばポリイミド膜等の透明な有機膜から形成されている。また、前記画素電極9aは、図2に示すように、TFTアレイ基板10上にマトリクス状に複数設けられており(点線部9a´により輪郭が示されている)、画素電極9aの縦横の境界に各々沿ってデータ線6aおよび走査線3aが設けられている。
データ線6aは、アルミニウム膜等の金属膜あるいは合金膜から形成されている。走査線3aは、半導体層(単結晶半導体層)1aのうち図中右上がりの斜線領域で示したチャネル領域1a´に対向するように配置されており、走査線3aはゲート電極として機能する。すなわち、走査線3aとデータ線6aとの交差する箇所にはそれぞれ、チャネル領域1a´に走査線3aの本線部がゲート電極として対向配置された画素スイッチング用のTFT30が設けられている。
中継層71は、後述するコンタクトホール83、85、86を介して、TFT30の高濃度ドレイン領域1e、画素電極9aおよび蓄積容量70に電気的に接続されるように形成されている。また、中継層71は、図2に示すように平面的に見ると、走査線3aの形成領域と重なるように形成されている。
より具体的には中継層71は、走査線3aに沿って延びる本線部と、図中、データ線6aと交差する各個所からデータ線6aに沿って上方にそれぞれ突出した突出部を備えている。
第1層間絶縁膜41および第2層間絶縁膜42には、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール81が穿設されている。
また、第1層間絶縁膜41には、高濃度ドレイン領域1eと中継層71とを電気的に接続するコンタクトホール83が穿設されている。
第2下地絶縁膜12bおよび第1層間絶縁膜41には、中継層71と蓄積容量70とを電気的に接続するコンタクトホール86が穿設されている。
第1下地絶縁層12aには、蓄積容量70と下側遮光膜11aとを電気的に接続するコンタクトホール87が穿設されている。
誘電体膜75は、図3に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成されている。
なお、開口領域の規定は、図2中縦方向に延びるデータ線6aと図2中横方向に延びる中継層71とが相交差して形成されることによっても、なされている。
また、下側遮光膜11aは容量線300としての役割も果たしており、好ましくは、画素電極9aが配置された画像表示領域10a(図4参照)からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、データ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位でもよい。
以上のように構成された各実施形態における電気光学装置の全体構成を図4および図5を参照して説明する。なお、図4は、TFTアレイ基板をその上に形成された各構成要素とともに対向基板20の側からみた平面図であり、図5は図4のH−H´断面図である。
液晶表示装置は、図4および図5に示すように、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間には、液晶50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
以下では、上述した液晶表示装置の製造方法について、図6から図8を参照しながら説明する。
まず図6(a)では、シリコン基板、石英基板、ガラス基板等の基板すなわちTFTアレイ基板10を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気下、約850〜1300℃、より好ましくは1000℃の高温でアニール処理し、後に実施される高温プロセスにおいてTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。
続いて、下側遮光膜11aの上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第1下地絶縁膜12aを形成する。
次に、第1下地絶縁膜12aの表面をCMP(化学的機械研磨)法などの方法を用いて研磨し、図6(a)に示すように、第1下地絶縁膜12aの表面を平坦化する。
続いて、固定側電極73および第1下地絶縁膜12aの上に、HTO膜等の酸化シリコン膜あるいは窒化シリコン膜等を、例えば膜厚5〜200nm程度の比較的薄い膜厚に形成することにより誘電体膜75を形成する。
誘電体膜75の上に、さらにポリシリコン膜を成膜し、フォトリソグラフィおよびエッチングにより、画素側電極72を所定のパターンに形成し、蓄積容量70を形成する。なお、誘電体膜75には950℃の熱処理を施し、焼き締めることにより、蓄積容量70に蓄積できる電荷を増やすことができる。
次に、第2下地絶縁膜12bの表面をCMP法などの方法を用いて研磨し、第2下地絶縁膜12bの表面を平坦化する。
図7(a)は、図6(b)の一部分を取り出して異なる縮尺で示す図である。図7(b)に示すように、図7(a)に示した表面が平坦化された下地絶縁膜12を有するTFTアレイ基板10と、単結晶シリコン基板206aとの貼り合わせを行う。
貼り合わせ工程は、例えば300℃で2時間熱処理することにより2枚の基板を直接貼り合わせる方法を採用することができる。
この基板の剥離現象は、単結晶シリコン基板206a中に導入された水素イオンによって、単結晶シリコン基板206aの表面近傍のある層でシリコンの結合が分断されるために生じるものである。ここでの熱処理は、例えば、貼り合わせた2枚の基板を毎分20℃の昇温速度にて600℃まで加熱することにより行うことができる。この熱処理により、貼り合わせた単結晶シリコン基板206aがTFTアレイ基板10から分離し、TFTアレイ基板10の表面上には約200nm±5nm程度の単結晶シリコン層206が形成される。
なお、薄膜化した単結晶シリコン層206は、ここに述べた方法以外に、単結晶シリコン基板の表面を研磨して膜厚を3〜5μmとした後、PACE(Plasma Assisted Chemical Etching)法によってその膜厚を0.05〜0.8μm程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を、多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するELTRAN(Epitaxial Layer Transfer)法によっても得ることができる。
次に、図7(d)に示すように、フォトリソグラフィ工程、エッチング工程等によるメサ型分離法により、所定パターンの半導体層1aを形成する。なお、前記素子分離工程については、周知のLOCOS分離法やトレンチ分離法を用いてもよい。
この結果、半導体層1aの厚さは、約30〜150nmの厚さ、好ましくは約50nmの厚さとなり、ゲート絶縁膜2の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
次に、低濃度および高濃度の2段階で不純物イオンをドープすることにより、低濃度ソース領域1bおよび低濃度ドレイン領域1c、高濃度ソース領域1dおよび高濃度ドレイン領域1e(図3参照)を含む、LDD構造の画素スイッチング用TFT30の半導体層1aを画像表示領域内に形成する。
続いて、減圧CVD法等によりポリシリコン膜を堆積し、さらにリン(P)を熱拡散し、このポリシリコン膜を導電化して中継層71を形成する。そして減圧CVD法、プラズマCVD法等により高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる誘電体膜75を膜厚50nm程度の比較的薄い厚さに堆積した後、Ti、Cr、W、Ta、MoおよびPd等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより容量線300を形成する。これらにより、画像表示領域10a内に、蓄積容量70を形成する。
続いて、第2層間絶縁膜42に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホールを開孔した後、第2層間絶縁膜42上の全面に、スパッタリング等により、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜として、約100〜500nmの厚さ、好ましくは約300nmに堆積する。そして、フォトリソグラフィおよびエッチングにより、所定パターンを有するデータ線6aを画像表示領域10a内に形成する。
次に、図8(e)に示すように、第3層間絶縁膜43に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール85を開孔する。
以上のようにして、TFTアレイ基板10の上にTFT30や蓄積容量70などが製造される。
図3および図5に示した対向基板20については、対向基板20としてガラス基板等の光透過性基板を用意し、対向基板20の表面上に、周辺見切りとしての遮光膜53を形成する。周辺見切りとしての遮光膜53は、例えばCr、Ni、Alなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。なお、これらの遮光膜53は、前記の金属材料の他、カーボンやTiなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
以上のようにして、対向基板20が製造される。
第1に誘電体膜75を形成するのに高い温度による熱処理を施し、焼き締めることができ、蓄積容量70に蓄積できる電荷の低下を防止することができる。そのため、蓄積容量70の容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
第2にTFTアレイ基板10と半導体層1aとの熱膨張係数の違いによって発生する半導体層1aの格子スリップなどの欠陥発生を防止することができる。その結果、TFT30のスイッチ機能不良などの不良品発生率を低下させることができる。
次に、本発明の第2の実施形態について図9を参照して説明する。
本実施の形態における液晶表示装置の基本構成は、第1の実施の形態と同様であるが、第1の実施の形態とは、蓄積容量の構成が異なっている。よって、本実施の形態においては、図9を用いて蓄積容量周辺のみを説明し、TFT等の説明を省略する。
図9は、本実施の形態における液晶表示装置の断面図である。
TFT30の下側領域には、図9に示すように、蓄積容量70が形成されている。蓄積容量70は、画素電位側容量電極として働く画素側電極72と、固定電位側容量電極として働く固定側電極73とが、誘電体75を介して対向配置されることにより形成されている。蓄積容量70は、より具体的には、走査線3aに沿って延びる本線部と、データ線6aと交差する各個所からデータ線6aに沿って上方にそれぞれ突出した突出部を備えている(図2参照)。
なお、画素側電極72および固定側電極73は、前述のように、固定側電極73が遮光性を有するWSi層から形成され、画素側電極72がポリシリコン層から形成されていてもよいし、両者がWSi層から形成されていてもよいし、画素側電極72が遮光性を有するWSi層から形成され、固定側電極73がポリシリコン層から形成されていてもよい。
画素側電極72は、前述したコンタクトホール86を介して、中継層71と電気的に接続されている。固定側電極73は、好ましくは、画素電極9aが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、データ線駆動回路に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位でもよい。
誘電体膜75は、図3に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成されている。
以下では、上述した液晶表示装置の製造方法について、図10を参照しながら説明する。
まず、図10(a)では、シリコン基板、石英基板、ガラス基板等の基板すなわちTFTアレイ基板10を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気下、約850〜1300℃、より好ましくは1000℃の高温でアニール処理し、後に実施される高温プロセスにおいてTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。
続いて、図10(b)に示すように、固定側電極73およびTFTアレイ基板10の上に、HTO膜等の酸化シリコン膜あるいは窒化シリコン膜等を、例えば膜厚5〜200nm程度の比較的薄い膜厚に形成することにより誘電体膜75を形成する。
誘電体膜75の上に、さらにポリシリコン膜を成膜し、フォトリソグラフィおよびエッチングにより、画素側電極72を所定のパターンに形成し、蓄積容量70を形成する。なお、誘電体膜75には950℃の熱処理を施し、焼き締めることにより蓄積容量70に蓄積できる電荷を増やすことができる。
次に、下地絶縁膜12の表面をCMP法などの方法を用いて研磨して下地絶縁膜12の表面を平坦化する。
以後の液晶表示装置の製造工程は、第1の実施の形態と同様であるので、その説明を省略する。
前記実施の形態の液晶表示装置、または実施の形態の製造方法で得られた液晶表示装置を備える電子機器の例について説明する。
図11は、前記実施の形態の電気光学装置(液晶表示装置)を用いた電子機器としての、携帯電話の一例を示す斜視図である。図11において、符号1000は携帯電話本体を示し、符号1001は上記の液晶装置を用いた液晶表示部を示している。
図11に示す携帯電話(電子機器)1000にあっては、上記各実施形態の液晶装置を備えたものであるので、表示する画像の質が高く、信頼性の高い優れた表示部を備えた電子機器となる。
例えば、上記の実施の形態においては、石英基板の上に単結晶シリコン層を貼り付けるSOQ基板を用いた液晶表示装置に適応して説明したが、このSOQ基板を用いた液晶表示装置に限られることなく、石英基板の上にポリシリコン層を形成したものなど、その他各種の構成に適応することができるものである。
Claims (9)
- 支持基板と、前記支持基板上に形成される画素電極と、前記支持基板と前記画素電極との間に形成され、少なくとも素子を形成する半導体層と、前記画素電極および前記素子に電気的に接続された容量と、を有し、
前記容量が、前記半導体層の下部に形成されていることを特徴とする電気光学装置。 - 前記支持基板が絶縁性を有する支持基板であって、
前記支持基板に前記半導体層が貼り合わされていることを特徴とする請求項1記載の電気光学装置。 - 前記半導体層が単結晶半導体層であって、
前記支持基板に前記半導体層が貼り合わされていることを特徴とする請求項1または2に記載の電気光学装置。 - 前記支持基板と前記容量との間に、前記素子が形成された半導体層に光が入射するのを遮る遮光膜が形成されていることを特徴とする請求項1から3のいずれかに記載の電気光学装置。
- 前記容量が、誘電体と前記誘電体を介して対向する一対の容量電極とからなり、
前記遮光膜が、前記一対の容量電極の少なくとも一方の容量電極を構成することを特徴とする請求項1から4のいずれかに記載の電気光学装置。 - 前記素子が形成された層と前記画素電極が形成された層との間に、前記素子と前記画素電極と前記容量とを電気的に接続する中継層が形成され、
前記中継層には、遮光性を有する層が含まれていることを特徴とする請求項1から5のいずれかに記載の電気光学装置。 - 絶縁性を有する支持基板の上に、一対の容量電極および前記一対の容量電極間に配置された誘電体からなる容量を形成し、
前記容量が形成された前記支持基板に半導体層を貼り合わせ、
前記半導体層に素子を形成し、
前記素子と前記容量とを電気的に接続させ、
前記素子と前記容量とに電気的に接続するように画素電極を形成することを特徴とする電気光学装置の製造方法。 - 前記支持基板の上に、前記素子に入射する光を遮光する遮光膜を形成し、
前記遮光膜の上に前記容量を形成することを特徴とする請求項7記載の電気光学装置の製造方法。 - 請求項1から請求項6のいずれかに記載の電気光学装置、または請求項7または請求項8に記載の電気光学装置の製造方法により製造された電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004033599A JP2005227355A (ja) | 2004-02-10 | 2004-02-10 | 電気光学装置、電気光学装置の製造方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004033599A JP2005227355A (ja) | 2004-02-10 | 2004-02-10 | 電気光学装置、電気光学装置の製造方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005227355A true JP2005227355A (ja) | 2005-08-25 |
Family
ID=35002141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004033599A Withdrawn JP2005227355A (ja) | 2004-02-10 | 2004-02-10 | 電気光学装置、電気光学装置の製造方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005227355A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021024621A1 (ja) * | 2019-08-06 | 2021-02-11 | ソニー株式会社 | トランジスタアレイ基板およびトランジスタアレイ基板の製造方法、並びに、液晶表示装置および電子機器 |
JP7505184B2 (ja) | 2019-12-16 | 2024-06-25 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0926601A (ja) * | 1995-07-13 | 1997-01-28 | Sony Corp | 液晶表示装置およびその製造方法 |
JP2000047254A (ja) * | 1998-07-27 | 2000-02-18 | Sony Corp | 液晶表示装置 |
JP2000267131A (ja) * | 1999-03-12 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
JP2001066638A (ja) * | 1999-08-30 | 2001-03-16 | Sony Corp | 液晶表示装置およびその製造方法 |
JP2002169178A (ja) * | 2000-11-29 | 2002-06-14 | Seiko Epson Corp | 液晶装置の製造方法 |
JP2003243668A (ja) * | 2001-12-12 | 2003-08-29 | Seiko Epson Corp | 電気光学装置、液晶装置ならびに投射型表示装置 |
-
2004
- 2004-02-10 JP JP2004033599A patent/JP2005227355A/ja not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0926601A (ja) * | 1995-07-13 | 1997-01-28 | Sony Corp | 液晶表示装置およびその製造方法 |
JP2000047254A (ja) * | 1998-07-27 | 2000-02-18 | Sony Corp | 液晶表示装置 |
JP2000267131A (ja) * | 1999-03-12 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
JP2001066638A (ja) * | 1999-08-30 | 2001-03-16 | Sony Corp | 液晶表示装置およびその製造方法 |
JP2002169178A (ja) * | 2000-11-29 | 2002-06-14 | Seiko Epson Corp | 液晶装置の製造方法 |
JP2003243668A (ja) * | 2001-12-12 | 2003-08-29 | Seiko Epson Corp | 電気光学装置、液晶装置ならびに投射型表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021024621A1 (ja) * | 2019-08-06 | 2021-02-11 | ソニー株式会社 | トランジスタアレイ基板およびトランジスタアレイ基板の製造方法、並びに、液晶表示装置および電子機器 |
JP7505184B2 (ja) | 2019-12-16 | 2024-06-25 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
CN100364044C (zh) | 半导体装置及制造方法、电光装置及制造方法和电子设备 | |
KR20030017428A (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
JP2001092372A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
KR100570405B1 (ko) | 트랜지스터와 그 제조 방법, 전기 광학 장치, 반도체 장치및 전자기기 | |
US7838936B2 (en) | Semiconductor device and manufacturing method thereof, and liquid crystal display device | |
JP3743273B2 (ja) | 電気光学装置の製造方法 | |
JPH0534709A (ja) | 液晶表示装置 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
TW200410175A (en) | Substrate device, its manufacturing method, electrooptical apparatus, and electronic machine | |
JP2008225338A (ja) | 電気光学装置およびその製造方法、電子機器 | |
JP2005227355A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
JP4507546B2 (ja) | 半導体装置の製造方法 | |
JP2005166911A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器 | |
JP2004349451A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器 | |
JP2005217288A (ja) | 電気光学装置の製造方法 | |
JP4792694B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 | |
JP2004335848A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器 | |
JP4677727B2 (ja) | 半導体装置、電気光学装置および電子機器 | |
JP2004273922A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、並びに電子機器 | |
JP4102788B2 (ja) | 液晶表示装置の製造方法 | |
JP2005158935A (ja) | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器 | |
JP2003142667A (ja) | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 | |
JP4599831B2 (ja) | 電気光学装置用基板の製造方法 | |
JP2005158934A (ja) | 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090622 |