JP4102788B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4102788B2 JP4102788B2 JP2004236463A JP2004236463A JP4102788B2 JP 4102788 B2 JP4102788 B2 JP 4102788B2 JP 2004236463 A JP2004236463 A JP 2004236463A JP 2004236463 A JP2004236463 A JP 2004236463A JP 4102788 B2 JP4102788 B2 JP 4102788B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- crystal display
- silicon layer
- display equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 163
- 239000010408 film Substances 0.000 claims description 92
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 238000005498 polishing Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/01—Function characteristic transmissive
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、透過表示を行う液晶表示装置の製造方法に関するものである。
近年、液晶表示装置は、軽量、薄型、低消費電力等の利点を有するディスプレイとして注目され、研究開発が盛んに行われている。
また、液晶表示装置は、その動作原理から単純マトリクス型とアクティブマトリクス型とに分類される。アクティブマトリクス型の液晶表示装置は、各画素をオン又はオフするために、複数の薄膜トランジスタ（以下、ＴＦＴと略称する）等のアクティブ素子をスイッチング素子として備えている。したがって、アクティブマトリクス型液晶表示装置は、各画素毎に独立に信号を送ることができるため、解像度が優れ、鮮明な画像を得ることができる。
アクティブマトリクス型液晶表示装置は、複数のスイッチング素子がマトリクス状に配置されたスイッチング素子基板と、スイッチング素子基板に対向して配置された対向基板と、スイッチング素子基板と対向基板との間に設けられた液晶層とを備えている。そして、スイッチング素子基板のスイッチング素子によって液晶層を駆動することにより表示を行うようになっている。
また、液晶表示装置には、外部の光を反射して表示する反射型液晶表示装置と、光源であるバックライトの光を透過して表示する透過型液晶表示装置とがある。このうち、透過型液晶表示装置は、反射型液晶表示装置に対し、外部の明るさに関係なく高品位に表示できる点で優れている。
ここで、透過型液晶表示装置に用いられる従来のスイッチング素子基板であるＴＦＴ基板について、図１３を参照して説明する。図１３は、ＴＦＴ基板に形成されたＴＦＴを拡大して示す断面図である。
ＴＦＴ基板は、マトリクス状に設けられた複数の画素を有しており、各画素にはＴＦＴ１２０がそれぞれ配置されている。また、各画素には、背面側（図１３で下側）からの光を透過する透過領域が設けられている。
ＴＦＴ１２０は、一般に、光を透過する透明なガラス基板１０１の上に形成されている（例えば、特許文献１参照）。すなわち、ガラス基板１０１の上には、例えばポリシリコン膜１０６が形成されている。ポリシリコン膜１０６には、ドレイン領域１１４と、ソース領域１１３と、上記ドレイン領域１１４及びソース領域１１３の間に設けられたチャネル領域１０９とが形成されている。
上記ポリシリコン膜１０６の上には、絶縁膜であるゲート酸化膜１１０が形成されている。そして、ゲート酸化膜１１０の上には、チャネル領域１０９の上方位置に配置されたゲート電極１１１が形成されている。上記ドレイン領域１１４及びソース領域１１３は、ゲート電極１１１をマスクとして、ポリシリコン膜１０６に高濃度のイオンを注入することにより形成される。尚、ポリシリコン膜１０６の代わりにアモルファスシリコン膜を適用することも知られている。
上記ゲート電極１１１にはゲート配線（図示省略）が接続される一方、ソース領域１１３にはソース配線（図示省略）が接続される。また、ドレイン領域１１４には、画素電極（図示省略）が接続されている。上記画素電極は、各画素の透過領域に設けられ、光を透過するように透明電極によって構成されている。
そして、上記画素電極に対し、ソース領域１１３及びドレイン領域１１４を介して信号電圧を印加することにより、画素毎に液晶層を駆動する。このことにより、下方（背面側）に配置されたバックライト（図示省略）から入射した光を選択的に透過して、透過表示を行うようになっている。
ところで、従来より、絶縁層の表面に単結晶のシリコン層が形成されたシリコン基板であるＳＯＩ（Silicon On Insulator）基板が知られている。図１４に一般的なＳＯＩ基板の断面を示す。
図１４に示すように、ＳＯＩ基板１３０は、一般に、２つの単結晶シリコン層１３１，１３２と、各単結晶シリコン層１３１，１３２の間に形成された絶縁層であるシリコン酸化膜１３３とを備えたサンドイッチ構造を有している。
ＳＯＩ基板の作製方法には、イオン注入方法と、基板貼り合わせ方法との２つの方法がある。イオン注入方法では、シリコンウェハに酸素イオンを注入した後に、熱処理を施す。イオン注入の条件としては、例えば、注入エネルギーを１８０ｋｅＶとし、ドーズ量を１×１０１８ｃｍ−２とする。このことにより、シリコンウェハの所定の深さにシリコン酸化膜を形成されたサンドイッチ構造のＳＯＩ基板を作製することができる。
一方、基板貼り合わせ方法では、シリコンウェハの表面に酸化シリコン膜を形成し、その酸化シリコン膜の表面に別のシリコンウェハを貼り合わせる。さらに、一方のシリコンウェハを研削して所望の厚みに形成する。このようにしても、サンドイッチ構造のＳＯＩ基板を作製できる。
ＳＯＩ基板にＴＦＴ等の半導体デバイスを形成すると、単結晶シリコン層を用いてＴＦＴを形成することができるため、上述したポリシリコン膜やアモルファスシリコン膜により形成されたＴＦＴに比べて、寄生容量を低減すると共に絶縁抵抗を高くすることができる。その結果、デバイスの集積度や動作周波数を飛躍的に向上させることができる。
特開平７−２４０５２７号公報
しかしながら、単結晶シリコン層により構成されたＴＦＴを形成するには約８００度の処理温度が必要であるのに対し、ガラス基板に一般的に用いられるガラスの融点は約６００度であって比較的低いため、透明なガラス基板に単結晶シリコン層を用いたＴＦＴを形成することはできないという問題がある。
一方、ＳＯＩ基板は、単結晶シリコン層により構成されたＴＦＴを形成できるものの、基板自体が光を透過させないため、透過型液晶表示装置用のＴＦＴ基板として用いることはできない。
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、液晶表示装置用のスイッチング素子基板におけるスイッチング素子の動作周波数を飛躍的に高めようとすることにある。
上記の目的を達成するために、本発明に係る液晶表示装置の製造方法は、絶縁性基板の一方の表面側に複数のスイッチング素子が形成されたスイッチング素子基板と、該スイッチング素子基板に対向して配置された対向基板と、上記スイッチング素子基板及び上記対向基板の間に設けられた液晶層とを備え、透過表示を行う液晶表示装置を製造する方法であって、上記絶縁性基板と、該絶縁性基板の両表面に積層された単結晶シリコン層とにより構成されたＳＯＩ基板に対し、上記ＳＯＩ基板の一方の表面の単結晶シリコン層により上記複数のスイッチング素子を形成する素子形成工程と、上記ＳＯＩ基板の他方の表面における単結晶シリコン層の全てを除去して透過領域を形成する除去工程とを備え、上記除去工程は、上記複数のスイッチング素子が形成された上記絶縁性基板を上記対向基板に貼り合わせた後に行う。
上記除去工程では、ドライエッチングにより単結晶シリコン層を除去することが好ましい。
上記除去工程では、ウェットエッチングにより単結晶シリコン層を除去してもよい。
上記除去工程では、機械的研磨及び化学的研磨の少なくとも一方により単結晶シリコン層を除去してもよい。
上記絶縁性基板は、シリコン酸化膜であることが好ましい。上記絶縁性基板は、シリコン窒化膜又はアルミ酸化膜であってもよい。
上記スイッチング素子は、薄膜トランジスタとしてもよい。
上記素子形成工程では、上記絶縁性基板の一方の表面を、隣り合う上記スイッチング素子同士の間において単結晶シリコン層を除去することにより露出させることが好ましい。
−作用−
次に、本発明の作用について説明する。
次に、本発明の作用について説明する。
上記スイッチング素子基板は、絶縁性基板に設けられたスイッチング素子が単結晶シリコン層を有しているため、例えばポリシリコンやアモルファスシリコンを有するスイッチング素子に比べて、動作周波数が飛躍的に高められる。一方、スイッチング素子基板は、透過領域を有する絶縁性基板を備えているため、透過表示を可能としつつ、一般的なガラス基板よりも高い融点を実現することが可能となる。
上記絶縁性基板の他方の表面は、露出させることにより透過光の輝度が高められる。
また、上記スイッチング素子基板は、液晶層を介して配置された対向基板と共に液晶表示装置を構成する。したがって、仮に、スイッチング素子基板の強度が、比較的小さい場合であっても、上記対向基板に貼り合わされることにより十分に強度が確保される。
上記液晶表示装置を製造する場合には、素子形成工程と、除去工程とを行う。素子形成工程では、絶縁性基板の両表面に単結晶シリコン層が積層されたＳＯＩ基板に対し、一方の表面の単結晶シリコン層により複数のスイッチング素子を形成する。除去工程は、複数のスイッチング素子が形成された絶縁性基板を対向基板に貼り合わせた後に行う。また、除去工程では、上記ＳＯＩ基板における他方の表面に対し、単結晶シリコン層の全てを除去する。このことにより、スイッチング素子基板に透過領域を形成する。
除去工程では、ドライエッチングや、ウェットエッチングを行うことが可能である。また、機械的研磨及び化学的研磨の少なくとも一方を行うようにしてもよい。これらの処理によって、単結晶シリコン層の少なくとも一部が除去される。
素子形成工程では、隣り合うスイッチング素子同士の間において、絶縁性基板の一方の表面から単結晶シリコン層を除去してもよい。このことにより、上記絶縁性基板の一方の表面が露出する。その結果、各スイッチング素子同士の間を絶縁することが可能となるため、素子分離膜を別途設けることが不要となる。
本発明によれば、透過領域を構成する絶縁性基板に対し、単結晶シリコン層を有する複数のスイッチング素子を形成するようにしたので、液晶表示装置として透過表示を行うことができると共に、スイッチング素子の動作周波数を飛躍的に高めることができる。さらに、全体として十分に強度を確保しながらも、装置の薄型化を図りつつ透過光の輝度を高めることができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。また、例えば図１等において「上側」を「前面側」又は「上側」と称することとし、図１等で「下側」を「背面側」又は「下側」と称することとする。
《発明の実施形態１》
図１〜図１１は、本発明に係る液晶表示装置用のスイッチング素子基板、及びその製造方法、並びに液晶表示装置の実施形態１を示している。
図１〜図１１は、本発明に係る液晶表示装置用のスイッチング素子基板、及びその製造方法、並びに液晶表示装置の実施形態１を示している。
図２は、液晶表示装置Ｓを模式的に示す断面図である。液晶表示装置Ｓは、図２に示すように、液晶表示素子２０と、液晶表示素子２０の背面側（図２で下側）に配置された光源であるバックライト３０とを備えている。すなわち、液晶表示装置Ｓは、バックライト３０の光を液晶表示素子２０で選択的に透過させることにより表示を行う透過型の液晶表示装置である。
上記液晶表示素子２０は、スイッチング素子基板であるＴＦＴ基板２１と、上記ＴＦＴ基板２１に対向して配置された対向基板２２と、上記対向基板２２と上記ＴＦＴ基板２１との間に設けられた液晶層２３とを備えている。
一方、上記バックライト３０は、詳細な図示を省略するが、導光板と、導光板の側面に設けられた複数の発光ダイオード等の光源と、導光板の背面側に設けられた反射シートと、導光板の前面側（図２で上側）に配置された光学シートとにより構成されている。
すなわち、上記ＴＦＴ基板２１は、透過表示を行う液晶表示装置に用いられる。上記ＴＦＴ基板２１は、拡大断面図である図１に示すように、例えばシリコン酸化膜により構成された絶縁性基板１と、絶縁性基板１の一方の表面（前面側の表面）に設けられた複数のスイッチング素子であるＴＦＴ（薄膜トランジスタ：Thin-Film Transistor）とを備えている。そして、上記ＴＦＴは、単結晶シリコン層２ａを備えている。
ここで、図１及び平面図である図１１を参照して、上記ＴＦＴ基板２１の構造について説明する。
上記絶縁性基板１の前面側の表面には、ＴＦＴの活性領域を構成する単結晶シリコン層２ａが島状にパターン形成されている。単結晶シリコン層２ａには、中央にチャネル領域１２が形成され、そのチャネル領域１２の左右両側には、ドレイン領域１３とソース領域１４とがそれぞれ形成されている。
上記チャネル領域１２の前面側には、ゲート酸化膜３が設けられている。さらに、ゲート酸化膜３の前面側には、ゲート電極４が形成されている。上記ゲート酸化膜３及びゲート電極４は、チャネル領域１２の前面側表面と同じ形状に形成されている。こうして、ゲート電極４とチャネル領域との間は、ゲート酸化膜３により絶縁されている。
上記単結晶シリコン層２ａ、ゲート酸化膜３、及びゲート電極４の上には、絶縁保護膜５が設けられている。上記絶縁保護膜５には、ゲート電極４の上方位置でコンタクトホール１６が形成され、ドレイン領域１３の上方位置でコンタクトホール１７が形成され、ソース領域１４の上方位置でコンタクトホール１８が形成されている。
上記各コンタクトホール１６，１７，１８の内部には、導電材料がそれぞれ充填されている。このことにより、コンタクトホール１６を介してゲート電極４に接続されたゲート配線６ｇと、コンタクトホール１７を介してドレイン領域１３に接続されたドレイン配線６ｄと、コンタクトホール１８を介してソース領域１４に接続されたソース配線６ｓとが、それぞれ形成されている。
また、上記絶縁性基板１の前面側の表面は、隣り合うＴＦＴ同士の間において単結晶シリコン層２ａが除去されて露出している。つまり、隣り合う各ＴＦＴ同士は、絶縁性基板１の上で互いに分離されている。
そして、ＴＦＴ基板２１は、絶縁性基板１の他方の表面（背面側の表面）が露出することにより形成された透過領域を備えている。本実施形態では、絶縁性基板１の背面は、全面に亘って外部に露出されている。したがって、背面側のバックライト３０の光は、透過領域の絶縁性基板１を透過して前方の液晶層側へ出射するようになっている。
−製造方法−
次に、図３〜図１０を参照して、上記ＴＦＴ基板２１の製造方法について説明する。
次に、図３〜図１０を参照して、上記ＴＦＴ基板２１の製造方法について説明する。
本実施形態の製造方法では、ＳＯＩ基板（Silicon On Insulator）に対し、素子形成工程と、除去工程とを行うことにより、ＴＦＴ基板２１を製造する。
図３は、ＳＯＩ基板１０を示す断面図である。ＳＯＩ基板１０は、絶縁性基板１であるシリコン酸化膜１と、シリコン酸化膜１の両表面に積層された単結晶シリコン層２ａ，２ｂとにより構成されている。シリコン酸化膜１の前面側には、第１の単結晶シリコン層２ａが設けられる一方、上記シリコン酸化膜１の背面側には、第２の単結晶シリコン層２ｂが設けられている。すなわち、ＴＦＴ基板２１を構成するシリコン酸化膜１は、ＳＯＩ基板１０に元々形成されていた酸化膜（Buried Oxide Layer：ＢＯＬ）である。
上記ＳＯＩ基板１０は、シリコンウェハに酸素イオンを注入するイオン注入方法、及びシリコンウェハに形成したシリコン酸化膜１の表面に別のシリコンウェハを貼り合わせる基板貼り合わせ方法の何れの方法により作成してもよい。また、その他の公知の方法により製造されたものであってもよい。
そして、上記素子形成工程では、上記ＳＯＩ基板１０の第１の単結晶シリコン層２ａにより複数のＴＦＴを形成する。さらに、上記除去工程では、ＳＯＩ基板１０の第２の単結晶シリコン層２ｂの少なくとも一部を除去することにより透過領域を形成する。
上記素子形成工程は、酸化膜形成工程と、活性領域パターニング工程と、ゲート電極形成工程と、イオン注入工程と、保護膜形成工程と、配線形成工程とを備えている。
図４に示すように、酸化膜形成工程では、ＳＯＩ基板１０の表面に酸化膜３を形成する。この酸化膜３は、ＴＦＴのゲート酸化膜となるために、所定の膜厚が必要となる。一般に、液晶表示装置用のＴＦＴは数十ボルトで駆動するため、ゲート酸化膜３には５００ｎｍ程度の膜厚が必要となる。
この場合、酸化膜形成工程では、ＴＦＴの電気的特性及び信頼性を確保するために、熱酸化法や、プラズマエンハンスド化学気相堆積法（ＰＥ−ＣＶＤ法）、あるいは低圧化学気相堆積法（ＬＰ−ＣＶＤ法）を用いることが好ましい。
次に、活性領域パターニング工程では、ＴＦＴの活性領域をパターン形成するために、まず、所定の領域をフォトレジスト等のエッチング阻止膜により保護する。その後、図５に示すように、酸化膜３及び第１の単結晶シリコン層２ａを、シリコン酸化膜１が露出するまでエッチングにより除去する。このことにより、ゲート酸化膜３及び活性領域２ａを島状にパターン形成する。この場合に用いるエッチング方法は、ウェットエッチングでもドライエッチングでもよい。
すなわち、素子形成工程では、シリコン酸化膜１の前面側表面を、隣り合うＴＦＴ同士の間において第１の単結晶シリコン層２ａを除去することにより露出させる。
続いて、ゲート電極形成工程では、まず、図６に示すように、ゲート電極４となる導電性膜４を基板上の全面に堆積させる。導電性膜４は、所望の電気抵抗を確保するために、ＬＰ−ＣＶＤ法によるポリシリコン又はアモルファスシリコンの堆積や、スパッタ法によるアルミニウムや他の金属又は合金の堆積により形成する。
その後、図７に示すように、エッチングによりゲート電極４及びゲート酸化膜３をパターン形成する。本実施形態では、異方性ドライエッチングによりパターニングを行った。尚、エッチング方法は、ドライエッチングの他にウェットエッチングでもよい。
一般に、シリコンウェハ上に形成したトランジスタ素子の分離には、ＬＯＣＯＳ（LOCal Oxidation of Silicon）酸化法、又はその改良法が用いられている。この方法では、ゲート電極の形成前に、動作電圧により素子分離酸化膜の下方のシリコン表面が反転しない程度の膜厚までシリコンウェハを酸化する工程、又は、ＬＰ−ＣＶＤ法又はＰＥ−ＣＶＤ法によりシリコンウェハ上に絶縁膜を堆積した後に、ＣＭＰ（Chemical Mechanical Polishing）法により、トランジスタ素子間の絶縁膜以外の絶縁膜を除去する工程を行う。
これに対し、本実施形態は、透過領域を有する液晶表示装置用のＴＦＴ基板に関するものであって、ＴＦＴ間の第１の単結晶シリコン層２ａは、シリコン酸化膜１が露出するまでエッチングにより完全に除去され、そのＴＦＴ間の露出面には、ＴＦＴの絶縁保護膜５の一部が堆積されている。このように、本実施形態では、シリコン酸化膜１の前面側の絶縁保護膜５が素子分離用の絶縁膜を構成しており、ＬＯＣＯＳ酸化膜を別途設ける必要がないため、ＴＦＴ基板２１の構造を簡単にすることができる。
その後、イオン注入工程では、図８に示すように、所望の抵抗値を有するソース領域１４及びドレイン領域１３を活性領域２ａに形成するために、上記ゲート電極４をマスクとして不純物を活性領域２ａに注入する。その結果、ゲート電極４の背面側の領域には、不純物が注入されないチャネル領域１２が形成されると共に、チャネル領域１２の一方の側方にはドレイン領域１３が形成され、他方の側方には、ソース領域１２が形成される。
本実施形態では、イオン注入による不純物拡散法について示したが、その他の方法として、不純物拡散源を塗布する固相拡散法や、気相拡散法を行ってもよい。
尚、ドレイン領域１３近傍の電界を緩和することを目的として、不純物拡散をする前に、ＬＤＤ（Lighty Doped Dorain）構造を形成するようにしてもよい。
次に、保護膜形成工程では、図９に示すように、シリコン酸化膜１、ゲート電極４、ドレイン領域１３及びソース領域１４の前面側に、絶縁保護膜５を、ＬＰ−ＣＶＤ法やＰＥ−ＣＶＤにより堆積する。このとき、絶縁保護膜５の膜厚は、数ミクロン程度でよい。
続いて、配線形成工程では、図１０に示すように、ゲート配線６ｇ、ソース配線６ｓ及びドレイン配線６ｄを形成するために、まず、絶縁保護膜５にコンタクトホール１６，１７，１８を形成する。このとき、ゲート電極４は、コンタクトホール１６を介して露出している。また、ドレイン領域１３及びソース領域１２は、それぞれコンタクトホール１７及びコンタクトホール１８を介して露出している。
その後、配線材料６を、ＬＰ−ＣＶＤ法、ＰＥ−ＣＶＤ法又はスパッタ法により基板全面に堆積し、上記各コンタクトホール１６，１７，１８内に充填する。配線材料６は、所定の電気抵抗を得るために、アルミニウムや銅、又はそれらの合金等を用いることが好ましい。
さらに、上記配線材料６をウェットエッチング又はドライエッチングにより、図１に示すように、ゲート配線６ｇ、ソース配線６ｓ及びドレイン配線６ｄをパターン形成する。本実施形態では、１回の工程で上記各配線６ｇ，６ｓ，６ｄをパターン形成しており、必要となるマスクの枚数を全部で４枚とすることが可能となる。つまり、本実施形態では、通常５枚必要なマスクの枚数を減少させることができる。
その後、ドレイン領域１３に接続される画素電極（図示省略）や、配向膜等を形成する。こうして作製したＴＦＴ基板２１の前面側に、後述のように、液晶層２３を介して、カラーフィルターや偏光板等を有する対向基板２２を貼り合わせれば、液晶表示素子２０を作製できるが、この状態では、シリコン酸化膜１の背面側に数十ｎｍの第２の単結晶シリコン層２ｂが存在するために、ＴＦＴ基板２１の背面側から光を透過することができない。
そこで、裏面から光を透過させて液晶層２３まで到達させるために、次のように背面の第２の単結晶シリコン層２ｂを除去する除去工程を行う。
まず、ＴＦＴの作製が終了した段階で、又は対向基板２２との貼り合わせが終了した段階で、ＴＦＴ基板２１の背面に、フォトレジスト等のエッチング防止膜を形成する。次に、背面の第２の単結晶シリコン層２ｂを、例えばドライエッチングにより除去する。本実施形態では、第２の単結晶シリコン層２ｂを完全に除去する。このことにより、ＴＦＴ基板２１を透過する光の透過率は最大となる。
図１０は、ＴＦＴ基板２１を対向基板２２に貼り合わせる前に、予め第２の単結晶シリコン層２ｂを除去した場合について示している。
尚、対向基板２２は、例えば一般的なガラス基板の表面にＩＴＯ（Indium Tin Oxide）等の透明電極を形成すると共に、カラーフィルタをパターン形成することにより作製する。また、ＴＦＴ基板２１と対向基板２２との貼り合わせには、液晶層２３を形成するために数ミクロンの間隙が必要となるため、複数のスペーサが上記各基板２１，２２間に封入される。そして、上記間隙に液晶材料を真空注入することにより液晶表示素子２０が製造される。また、真空注入以外に、液晶材料を滴下して膜厚を均一化した後に、カラーフィルタをパターニングした基板を貼り合わせるようにしてもよい。
こうして完成した液晶表示素子２０に、液晶駆動用の集積回路や、補強用の外枠を取り付けて、液晶表示用モジュールが完成する。そして、この液晶表示用モジュールにバックライト３０を組み付けることによって、透過型液晶表示装置Ｓが製造される。
−実施形態１の効果−
したがって、この実施形態１によると、透過領域を構成するシリコン酸化膜１に対し、単結晶シリコン層２ａを有する複数のＴＦＴを形成するようにしたので、液晶表示装置として透過表示を行うことができると共に、例えばポリシリコンやアモルファスシリコンを有するＴＦＴに比べて、ＴＦＴの動作周波数を飛躍的に高めることができる。その結果、特に、動画の描写性能を顕著に向上することができる。
したがって、この実施形態１によると、透過領域を構成するシリコン酸化膜１に対し、単結晶シリコン層２ａを有する複数のＴＦＴを形成するようにしたので、液晶表示装置として透過表示を行うことができると共に、例えばポリシリコンやアモルファスシリコンを有するＴＦＴに比べて、ＴＦＴの動作周波数を飛躍的に高めることができる。その結果、特に、動画の描写性能を顕著に向上することができる。
ここで、アモルファスシリコン層やポリシリコン層を有するＴＦＴでは、電子移動度が約１５０ｃｍ２／Ｖｓであるのに対し、単結晶シリコン層を有するＴＦＴでは、電子移動度が約１０００ｃｍ２／Ｖｓであるので、本実施形態のＴＦＴでは、約７倍程度の動作周波数を達成できる。
ＴＦＴ基板２１の絶縁性基板１は、シリコン酸化膜により構成されているため、一般に多用されている融点が約６００度程度のガラス基板よりも融点を高くすることができるため、ＴＦＴ基板２１に単結晶シリコン層の活性領域を有するＴＦＴを形成することができる。
さらに、ＴＦＴ基板２１の背面側の第２の単結晶シリコン層２ｂを完全に除去するようにしたので、透過光の輝度を高めることができる。
また、ＴＦＴ基板２１は、液晶層２３を介して対向基板２２に貼り合わされるため、仮に、ＴＦＴ基板２１自体の強度が、比較的小さい場合であっても、全体として十分に強度を確保することができる。
さらに、本実施形態では、ＴＦＴ基板２１に単結晶シリコン２ａを用いており、例えば１０００度の処理温度に耐えることができるため、ＴＦＴの製造工程において、液晶駆動用の集積回路を同一の基板上に同時に形成することが可能となる。その結果、液晶表示素子２０に液晶駆動用の集積回路を別途設けることが不要となり、システムオンチップの製造が容易になり、より面積が小さい液晶表示素子２０の作製を可能としつつ、製造コストの低下を達成することができる。
《参考例》
図１２は、本発明に係る液晶表示装置用のスイッチング素子基板、及びその製造方法、並びに液晶表示装置の参考例を示している。尚、上記実施形態１と同じ部分については同じ符号を付して、その詳細な説明は省略する。
図１２は、本発明に係る液晶表示装置用のスイッチング素子基板、及びその製造方法、並びに液晶表示装置の参考例を示している。尚、上記実施形態１と同じ部分については同じ符号を付して、その詳細な説明は省略する。
本実施形態のＴＦＴ基板２１は、ＴＦＴが単結晶シリコン層２ａを備えると共に、光を透過させる程度の厚みを有する第２の単結晶シリコン層２ｂが、シリコン酸化膜１の背面側表面に設けられることにより形成された透過領域を備えている。
すなわち、本実施形態では、除去工程において、シリコン酸化膜１の背面側には、全面に亘って第２の単結晶シリコン層２ｂが所定の厚みで形成される。上記第２の単結晶シリコン層２ｂは、強度を確保するために数ｎｍ程度の膜厚に形成することが好ましい。
また、上記第２の単結晶シリコン層２ｂの厚みは、強度保持のためには厚いほど好ましいが、透過光の輝度を高めるためには薄いほど好ましい。
−参考例の効果−
したがって、この参考例によると、シリコン酸化膜１の背面側表面に、光を透過させる程度の厚みを有する第２の単結晶シリコン層２ａを設けるようにしたので、透過光の輝度を確保しつつ、ＴＦＴ基板２１自体の強度を高めることができる。その結果、ＴＦＴ基板２１を容易に製造できると共に、信頼性を向上させることができる。
したがって、この参考例によると、シリコン酸化膜１の背面側表面に、光を透過させる程度の厚みを有する第２の単結晶シリコン層２ａを設けるようにしたので、透過光の輝度を確保しつつ、ＴＦＴ基板２１自体の強度を高めることができる。その結果、ＴＦＴ基板２１を容易に製造できると共に、信頼性を向上させることができる。
《その他の実施形態》
上記実施形態では、ＴＦＴ基板２１を構成する絶縁性基板を、シリコン酸化膜１により構成したが、本発明はこれに限らず、例えば、シリコン窒化膜や、アルミ酸化膜により構成してもよい。
上記実施形態では、ＴＦＴ基板２１を構成する絶縁性基板を、シリコン酸化膜１により構成したが、本発明はこれに限らず、例えば、シリコン窒化膜や、アルミ酸化膜により構成してもよい。
絶縁性基板１がシリコン窒化膜である場合には、シリコンウェハに窒素をイオン注入してＳＯＩ基板を形成してもよく、表面に窒化膜が形成されたシリコンウェハに別のシリコンウェハを貼り合わせることによりＳＯＩ基板を形成してもよい。一方、絶縁性基板１がアルミ酸化膜である場合には、表面にアルミ酸化膜が形成されたシリコンウェハに別のシリコンウェハを貼り合わせることによりＳＯＩ基板を形成することができる。
また、上記実施形態では、第２の単結晶シリコン層２ｂをドライエッチングにより除去したが、その他に、ウェットエッチングや、機械的研磨又は化学的研磨や、機械的研磨及び化学的研磨の双方（つまり、ＣＭＰ法）により除去することが可能である。
以上説明したように、本発明は、透過表示を行う液晶表示装置用のスイッチング素子基板、及びその製造方法、並びに液晶表示装置にについて有用であり、特に、スイッチング素子基板におけるスイッチング素子の動作周波数を飛躍的に高める場合に適している。
Ｓ 液晶表示装置
１ シリコン酸化膜（絶縁性基板）
２ａ 第１の単結晶シリコン層、活性領域
２ｂ 第２の単結晶シリコン層（単結晶シリコン層）
１０ ＳＯＩ基板
２１ ＴＦＴ基板（スイッチング素子基板）
２２ 対向基板
２３ 液晶層
１ シリコン酸化膜（絶縁性基板）
２ａ 第１の単結晶シリコン層、活性領域
２ｂ 第２の単結晶シリコン層（単結晶シリコン層）
１０ ＳＯＩ基板
２１ ＴＦＴ基板（スイッチング素子基板）
２２ 対向基板
２３ 液晶層
Claims (9)
- 絶縁性基板の一方の表面側に複数のスイッチング素子が形成されたスイッチング素子基板と、該スイッチング素子基板に対向して配置された対向基板と、上記スイッチング素子基板及び上記対向基板の間に設けられた液晶層とを備え、透過表示を行う液晶表示装置を製造する方法であって、
上記絶縁性基板と、該絶縁性基板の両表面に積層された単結晶シリコン層とにより構成されたＳＯＩ基板に対し、上記ＳＯＩ基板の一方の表面の単結晶シリコン層により上記複数のスイッチング素子を形成する素子形成工程と、
上記ＳＯＩ基板の他方の表面における単結晶シリコン層の全てを除去して透過領域を形成する除去工程とを備え、
上記除去工程は、上記複数のスイッチング素子が形成された上記絶縁性基板を上記対向基板に貼り合わせた後に行う
ことを特徴とする液晶表示装置の製造方法。 - 請求項１において、
上記除去工程では、ドライエッチングにより単結晶シリコン層を除去する
ことを特徴とする液晶表示装置の製造方法。 - 請求項１において、
上記除去工程では、ウェットエッチングにより単結晶シリコン層を除去する
ことを特徴とする液晶表示装置の製造方法。 - 請求項１において、
上記除去工程では、機械的研磨及び化学的研磨の少なくとも一方により単結晶シリコン層を除去する
ことを特徴とする液晶表示装置の製造方法。 - 請求項１において、
上記絶縁性基板は、シリコン酸化膜である
ことを特徴とする液晶表示装置の製造方法。 - 請求項１において、
上記絶縁性基板は、シリコン窒化膜である
ことを特徴とする液晶表示装置の製造方法。 - 請求項１において、
上記絶縁性基板は、アルミ酸化膜である
ことを特徴とする液晶表示装置の製造方法。 - 請求項１において、
上記スイッチング素子は、薄膜トランジスタである
ことを特徴とする液晶表示装置の製造方法。 - 請求項１において、
上記素子形成工程では、上記絶縁性基板の一方の表面を、隣り合う上記スイッチング素子同士の間において単結晶シリコン層を除去することにより露出させる
ことを特徴とする液晶表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004236463A JP4102788B2 (ja) | 2004-08-16 | 2004-08-16 | 液晶表示装置の製造方法 |
| US11/200,181 US7750349B2 (en) | 2004-08-16 | 2005-08-10 | Switching element substrate, for a liquid crystal display device, including an insulating substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004236463A JP4102788B2 (ja) | 2004-08-16 | 2004-08-16 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006053466A JP2006053466A (ja) | 2006-02-23 |
| JP4102788B2 true JP4102788B2 (ja) | 2008-06-18 |
Family
ID=35799615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004236463A Expired - Fee Related JP4102788B2 (ja) | 2004-08-16 | 2004-08-16 | 液晶表示装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7750349B2 (ja) |
| JP (1) | JP4102788B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7911568B2 (en) * | 2005-05-13 | 2011-03-22 | Samsung Electronics Co., Ltd. | Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514885A (en) * | 1986-10-09 | 1996-05-07 | Myrick; James J. | SOI methods and apparatus |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| JP2824818B2 (ja) | 1991-08-02 | 1998-11-18 | キヤノン株式会社 | アクティブマトリックス液晶表示装置 |
| DE69223009T2 (de) | 1991-08-02 | 1998-04-02 | Canon Kk | Flüssigkristall-Anzeigeeinheit |
| DE4126107C2 (de) * | 1991-08-07 | 1993-12-16 | Bosch Gmbh Robert | Beschleunigungssensor und Verfahren zur Herstellung |
| US6624450B1 (en) * | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP3526058B2 (ja) | 1992-08-19 | 2004-05-10 | セイコーインスツルメンツ株式会社 | 光弁用半導体装置 |
| US5659192A (en) * | 1993-06-30 | 1997-08-19 | Honeywell Inc. | SOI substrate fabrication |
| JPH07240527A (ja) | 1994-03-02 | 1995-09-12 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| TW486581B (en) * | 1998-01-06 | 2002-05-11 | Seiko Epson Corp | Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus |
| JP3445511B2 (ja) * | 1998-12-10 | 2003-09-08 | 株式会社東芝 | 絶縁基板、その製造方法およびそれを用いた半導体装置 |
| US6346978B1 (en) | 1999-07-13 | 2002-02-12 | Sharp Laboratories Of America, Inc. | SOI TFT array substrate for LCD projection display |
| TW498178B (en) * | 2000-05-02 | 2002-08-11 | Hannstar Display Corp | Manufacturing method and structure for in-plane switching mode liquid crystal display unit |
| TWI246755B (en) * | 2001-01-29 | 2006-01-01 | Seiko Epson Corp | Semiconductor device, circuit board, electro-optical device, and electronic apparatus |
| JP4186502B2 (ja) | 2002-04-22 | 2008-11-26 | ソニー株式会社 | 薄膜デバイスの製造方法、薄膜デバイスおよび表示装置 |
| US6835967B2 (en) * | 2003-03-25 | 2004-12-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor diodes with fin structure |
-
2004
- 2004-08-16 JP JP2004236463A patent/JP4102788B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-10 US US11/200,181 patent/US7750349B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006053466A (ja) | 2006-02-23 |
| US7750349B2 (en) | 2010-07-06 |
| US20060033855A1 (en) | 2006-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4653374B2 (ja) | 電気光学装置の製造方法 | |
| US20040155244A1 (en) | Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus | |
| US8569147B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09293876A (ja) | 半導体素子基板およびその製造法、該基板を用いた半導体装置 | |
| JP2008072018A (ja) | 表示装置及びその製造方法 | |
| JP4102788B2 (ja) | 液晶表示装置の製造方法 | |
| JP4507546B2 (ja) | 半導体装置の製造方法 | |
| JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| JP2008218626A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| JP4792694B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 | |
| JP4366954B2 (ja) | 複合半導体基板の製造方法 | |
| JP2003270664A (ja) | 電気光学装置の製造方法 | |
| JP3707318B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2005166911A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器 | |
| JP2007242723A (ja) | 電気光学装置の製造方法 | |
| JP4366983B2 (ja) | 複合半導体基板の製造方法 | |
| JP2006039272A (ja) | 表示装置およびその製造方法 | |
| JP2004296487A (ja) | トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器 | |
| JP4599831B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP4333176B2 (ja) | トランジスタの製造方法、電気光学基板、電気光学装置、電子機器 | |
| JP4556376B2 (ja) | 半導体基板の製造方法 | |
| JP2003068997A (ja) | 電気光学装置の製造方法 | |
| JP2005251911A (ja) | 半導体装置、電気光学装置および電子機器 | |
| JP2009224396A (ja) | 薄膜トランジスタ基板、およびその製造方法、並びに表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |