JP2003068997A - 電気光学装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 貼り合わせ界面からエッチング液が浸透する
ことに起因する不良の発生を防ぎ、歩留まりよく製品を
製造すること。 【解決手段】 異方性を有するドライエッチングを用い
て保護層２０９をパターニングすることにより、デバイ
ス形成層２０６の表面の一部を覆う選択酸化用マスクパ
ターン２０９ａを形成するとともに、デバイス形成層２
０６の端面を覆うサイドウォール２０９ｂを形成する工
程と、半導体層の選択酸化を行うことにより、選択酸化
用マスクパターン２０９ａの形成領域以外の領域に半導
体層の酸化膜を形成する工程と、ウエットエッチングを
用いて酸化膜を除去することにより、半導体層の層厚を
調整する工程とを備えた製造方法とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｓilicon On Insu
lator（以下、「ＳＯＩ」）と略記する。）技術を適用
した電気光学装置の製造方法に関し、とくに、デバイス
形成層と支持基板との貼り合わせ界面からのエッチング
液の浸透を防止することができ、貼り合わせ界面からエ
ッチング液が浸透することに起因する不良の発生を防
ぎ、歩留まりよく製品を製造することができる電気光学
装置の製造方法に関する。

【０００２】

【従来の技術】絶縁基体上にシリコンなどからなる半導
体薄膜を形成し、その半導体薄膜を半導体デバイスに形
成するＳＯＩ技術は、素子の高速化や低消費電力化、高
集積化を図ることができる等の利点を有することから、
例えば電気光学装置に好ましく適用されている技術であ
る。

【０００３】ＳＯＩ技術を適用した電気光学装置を製造
するには、支持基板に、単結晶シリコンなどからなる単
結晶半導体層と絶縁体層もしくは単結晶半導体層のみに
よって構成されたデバイス形成層を貼り合わせ、研磨す
る方法等により薄膜単結晶半導体層を形成し、その薄膜
単結晶半導体層を例えば液晶駆動用の薄膜トランジスタ
（Thin Film Transistor、以下、「ＴＦＴ」と略記す
る。）等のトランジスタ素子に形成している。

【０００４】そして、薄膜単結晶半導体層を液晶駆動用
のＴＦＴ等のトランジスタ素子に形成する場合には、薄
膜単結晶半導体層をウエットエッチングする方法や、薄
膜単結晶半導体層を酸化して酸化膜とした後、その酸化
膜をウエットエッチングする方法などにより、トランジ
スタ素子を構成する薄膜単結晶半導体層の膜厚の制御が
行われている。このようにトランジスタ素子を構成する
薄膜単結晶半導体層の膜厚を制御することによって、完
全空乏型トランジスタや、完全空乏型トランジスタと部
分空乏型トランジスタが混載されている電気光学装置を
製造することが可能となる。

【０００５】また、従来から、ＳＯＩ技術を用いた電気
光学装置は、プロジェクタ等の投射型表示装置に適用さ
れている。このような投射型表示装置では、支持基板が
光透過性を有する場合に、表示面側から入射した光が支
持基板の裏面側の界面で反射して、ＴＦＴ等のトランジ
スタ素子のチャネル領域に戻り光として入射することが
ある。このため、支持基板の表面側におけるトランジス
タ素子領域に対応する位置に、戻り光を遮光するための
遮光層が形成された電気光学装置が提唱されている。こ
のような支持基板の表面に遮光層を有する電気光学装置
を製造する場合には、支持基板の表面に遮光層をパター
ニングし、その上を絶縁体層で覆って研磨により平坦化
した後、得られた平坦面にデバイス形成層を貼り合わせ
る。そして、デバイス形成層を構成する単結晶半導体層
を研磨する方法等により薄膜単結晶半導体層を形成し、
その薄膜単結晶半導体層を例えば液晶駆動用のＴＦＴ等
のトランジスタ素子に形成している。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た電気光学装置の製造方法では、薄膜単結晶半導体層を
トランジスタ素子に形成する工程において、薄膜単結晶
半導体層または薄膜単結晶半導体層を酸化して得られた
酸化膜をウエットエッチングする際に、エッチング液が
支持基板とデバイス形成層との貼り合わせ界面から浸透
し、貼り合わせ界面を構成する層までもがエッチングさ
れてしまうという課題がある。そして、貼り合わせ界面
を構成する層がエッチングされると、支持基板とデバイ
ス形成層とが剥離するなどの不良が発生しやすくなるた
め、製品の歩留まりを低下させてしまう。

【０００７】また、支持基板の表面に遮光層を有する電
気光学装置を形成する場合においては、エッチング液が
支持基板とデバイス形成層との貼り合わせ界面から浸透
すると、貼り合わせ界面を構成する絶縁体層がエッチン
グされてしまうので、絶縁体層によって覆われていた遮
光層が露出してしまうという不都合が生じる。そして、
遮光層が露出すると、遮光層を構成する金属に起因する
汚染などのトラブルが発生してしまう。

【０００８】本発明は、かかる事情に鑑みてなされたも
ので、ＳＯＩ技術を適用した電気光学装置の製造方法に
おいて、デバイス形成層と支持基板との貼り合わせ界面
からのエッチング液の浸透を防止することができ、貼り
合わせ界面からエッチング液が浸透することに起因する
不良の発生を防ぎ、歩留まりよく製品を製造することが
できる電気光学装置の製造方法を提供することを目的と
している。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに、電気光学装置の製造方法は、支持基板上に、半導
体層と絶縁体層もしくは半導体層のみによって構成され
た半導体基板を貼り合わせてなる電気光学装置の製造方
法であって、前記支持基板上に、半導体層と絶縁体層も
しくは半導体層のみによって構成された半導体基板を貼
り合わせて、前記支持基板よりも小さい平面寸法を有す
るデバイス形成層を形成する工程と、前記デバイス形成
層の表面および端面と前記支持基板の表面とを覆うよう
に耐酸化性を有する保護層を形成する工程と、異方性を
有するドライエッチングを用いて前記保護層をパターニ
ングすることにより、前記デバイス形成層の表面の一部
を覆う前記保護層からなる選択酸化用マスクパターンを
形成するとともに、前記デバイス形成層の端面を覆う前
記保護層からなるサイドウォールを形成する工程と、前
記半導体層の選択酸化を行うことにより、前記選択酸化
用マスクパターンの形成領域以外の領域に前記半導体層
の酸化膜を形成する工程と、ウエットエッチングを用い
て前記酸化膜を除去することにより、前記半導体層の層
厚を調整する工程と、前記選択酸化用マスクパターンお
よび前記サイドウォールのうち、少なくとも前記選択酸
化用マスクパターンを除去する工程とを備えたことを特
徴とする。

【００１０】本発明の製造方法によれば、ウエットエッ
チングを用いて半導体層の層厚を調整する工程において
は、デバイス形成層の端面に露出している支持基板とデ
バイス形成層との貼り合わせ界面は、デバイス形成層の
端面を覆うサイドウォールによって覆われた状態とな
る。すなわち、保護層を形成する工程において、デバイ
ス形成層と支持基板との平面寸法の差に起因する段差に
よって、支持基板上のデバイス形成層に覆われていない
領域に設けられた保護層は、デバイス形成層の端面に向
かって盛り上がった形状となり、デバイス形成層の端面
を覆うように形成される。このため、デバイス形成層の
端面に露出している支持基板とデバイス形成層との貼り
合わせ界面は、デバイス形成層の表面上と比較して、厚
い保護層によって覆われることになる。

【００１１】そして、選択酸化用マスクパターンとサイ
ドウォールとを形成する工程において、異方性を有する
ドライエッチングを用いて表面側の一方向から保護層を
エッチングすると、デバイス形成層の表面に設けられて
いる選択酸化用マスクパターンとなる領域を除く領域の
保護層が除去された時点では、デバイス形成層の端面付
近に設けられた保護層の一部は、デバイス形成層の端面
に露出している支持基板とデバイス形成層との貼り合わ
せ界面を覆うように残存していることになり、保護層を
パターニングすることにより選択酸化用マスクパターン
を形成する際に、同時にデバイス形成層の端面を覆うサ
イドウォールも形成されることになる。

【００１２】このようにして形成されたサイドウォール
は、ウエットエッチングを用いて半導体層の層厚を調整
する工程において、支持基板とデバイス形成層との貼り
合わせ界面からエッチング液が浸透するのを防ぐものと
なる。したがって、上記の電気光学装置の製造方法によ
れば、貼り合わせ界面からエッチング液が浸透すること
に起因する不良の発生を防ぐことができ、歩留まりよく
製品を製造することができる。

【００１３】また、本発明者らは、ＳＯＩ技術を適用し
た電気光学装置の製造方法において、デバイス形成層と
支持基板との貼り合わせ界面からのエッチング液の浸透
を防止するという本発明と同様の目的を達成するため
に、デバイス形成層の端部を保護膜で覆う工程を具備す
る電気光学装置の製造方法を既に出願している（未公開
の特許願第２００１−０６７６５１号）。この電気光学
装置の製造方法によれば、デバイス形成層の端部を覆う
保護膜によって、貼り合わせ界面からのエッチング液の
浸透を防止することができる。しかしながら、この電気
光学装置の製造方法では、従来の工程に加えて保護膜を
形成したり除去したりする工程が必要となり、手間や製
造工程数が増えてしまうことになる。

【００１４】これに対し、本発明の電気光学装置の製造
方法において、貼り合わせ界面からのエッチング液の浸
透を防ぐものであるサイドウォールは、上述したよう
に、選択酸化用マスクパターンを形成する際に同時に形
成されるものであり、異方性エッチングを行うことによ
り選択酸化用マスクパターンを形成するとおのずと形成
されるものである。また、デバイス形成層の表面の一部
を覆う選択酸化用マスクパターンは、薄膜単結晶半導体
層などからなる半導体層をトランジスタ素子に形成する
ウエットエッチングを行う際に使用されるマスクに相当
するものであり、選択酸化用マスクパターンを形成する
工程は、半導体層の選択酸化を行う場合には必要な工程
である。したがって、本発明の電気光学装置の製造方法
によれば、未公開の特許願第２００１−０６７６５１号
に記載の電気光学装置の製造方法のように、手間や製造
工程数が増えてしまうことはない。すなわち、本発明の
電気光学装置の製造方法では、保護層をパターニングす
る際のエッチング方式を、従来の電気光学装置の製造方
法において用いられていたウエットエッチングから異方
性を有するドライエッチングに変更するだけで、貼り合
わせ界面からのエッチング液の浸透を防止するという目
的を達成することができる。よって、選択酸化用マスク
パターンを形成する際に使用されるフォトマスクとし
て、従来の電気光学装置の製造方法において使用されて
いたものを適用することが可能であり、フォトマスクの
変更の必要がない。

【００１５】また、未公開の特許願第２００１−０６７
６５１号に記載の電気光学装置の製造方法では、保護膜
がデバイス形成層の表面にも形成されるので、ウエット
エッチングを用いて半導体層の層厚を調整する際に、デ
バイス形成層の表面を構成する半導体層のうち、保護膜
に覆われている領域を構成する半導体層の層厚を調整す
ることができない。このため、デバイス形成層の表面に
は、保護膜を形成するための領域が必要となり、デバイ
ス形成層の表面における利用可能な領域が減少してしま
うという欠点がある。

【００１６】これに対し、本発明の電気光学装置の製造
方法においては、サイドウォールは、上述したように、
デバイス形成層の表面に設けられている選択酸化用マス
クパターンとなる領域を除く領域の保護層が除去された
時点で、貼り合わせ界面を覆うように残存している保護
層によって形成されるものであり、デバイス形成層の表
面には形成されない。このため、本発明の電気光学装置
の製造方法によれば、未公開の特許願第２００１−０６
７６５１号に記載の電気光学装置の製造方法のように、
デバイス形成層の表面における利用可能な領域が減少し
てしまうことはなく、デバイス形成層の表面の全域が利
用可能な領域となる。

【００１７】また、上記の電気光学装置の製造方法にお
いては、前記デバイス形成層を形成する工程の後に、保
護層をドライエッチングする際にエッチングストッパー
となるエッチングストッパー膜を形成し、ついで、前記
エッチングストッパー膜上に前記保護層を形成すること
が望ましい。このような電気光学装置の製造方法によれ
ば、保護層をエッチングする際に、デバイス形成層を構
成する半導体層が露出することがなく、エッチング時の
半導体層のダメージを防止することができ、半導体層が
露出することに起因する不良の発生を防止することがで
きる。

【００１８】また、上記の電気光学装置の製造方法にお
いては、少なくとも前記選択酸化用マスクパターンを除
去する工程において、異方性を有するドライエッチング
を用いることが望ましい。

【００１９】このような電気光学装置の製造方法によれ
ば、少なくとも前記選択酸化用マスクパターンを除去す
る工程において、選択酸化用マスクパターンが除去され
た時点では、サイドウォールの一部は、除去されずにデ
バイス形成層の端面に露出している支持基板とデバイス
形成層との貼り合わせ界面を覆うように残存しているこ
とになる。このようにして残存したサイドウォールは、
所定パターンの半導体層を形成する工程以降の工程にお
いて、支持基板とデバイス形成層との貼り合わせ界面か
らエッチング液が浸透するのを防ぐものとなる。このた
め、所定パターンの半導体層を形成する工程以降の工程
において、貼り合わせ界面からエッチング液が浸透する
ことに起因する不良の発生を防ぐことができ、より一層
歩留まりよく製品を製造することができる。

【００２０】また、上記の電気光学装置の製造方法にお
いては、前記半導体層として単結晶シリコン層を用い、
前記保護膜としてシリコン窒化膜を用いることが望まし
い。このような電気光学装置の製造方法では、半導体層
として単結晶シリコン層を用いたので、駆動周波数を高
めることができるとともに、高品質で高精細な電気光学
装置を得ることが可能となる。また、保護膜としてシリ
コン窒化膜を用いたので、エッチング液の貼り合わせ界
面への浸透をより一層効果的に防止することができ、貼
り合わせ界面を構成する層がエッチングされるのを効果
的に防ぐことができる。

【００２１】また、上記の電気光学装置の製造方法にお
いては、前記半導体層の層厚を調整する工程において、
前記半導体層の層厚を３０ｎｍないし１００ｎｍの範囲
とすることが望ましい。このような電気光学装置の製造
方法では、半導体層の層厚を３０ｎｍ以上、より好まし
くは４０ｎｍ以上とすることで、トランジスタ素子のチ
ャネル領域の膜厚による閾値電圧等のトランジスタ特性
のばらつきを小さくできる。なおかつ、半導体層の層厚
を１００ｎｍ以下、より好ましくは６０ｎｍ以下とする
ことで、遮光層によって防止することのできない迷光が
半導体層に照射されても、光励起の電子正孔対の生成量
を小さく抑えることができる。したがって、光リーク電
流を小さくでき、画素のスイッチング素子として有効で
ある。また、半導体層の層厚を１００ｎｍ以下とするこ
とで、トランジスタ素子のチャネル領域の不純物濃度に
よらず、ゲート電極が制御する空乏層が半導体層よりも
大きく拡がるため、完全空乏型トランジスタが得られ
る。

【００２２】また、上記の電気光学装置の製造方法にお
いては、前記半導体層の層厚を調整する工程において、
前記半導体層の層厚を局所的に異ならせることが望まし
い。このような電気光学装置の製造方法によれば、電気
光学装置の用途などに応じて、適切なトランジスタ素子
が搭載された電気光学装置を製造することが可能とな
る。

【００２３】半導体層の層厚を局所的に異ならせること
により得られる電気光学装置の例としては、例えば、 （１）完全空乏型のトランジスタ素子と部分空乏型のト
ランジスタ素子とが搭載されているもの。 （２）表示領域と非表示領域とに電気的特性の異なる別
々のトランジスタ素子が搭載されているもの。 （３）ソース領域とドレイン領域との間の領域における
半導体層の層厚が、前記ソース領域および前記ドレイン
領域を構成する半導体層の層厚よりも薄いトランジスタ
素子が搭載されているもの。この場合、トランジスタ素
子の光によって発生するキャリアの量が少ないものとな
り、トランジスタ素子の光リーク電流を低減させること
ができる。また、ソース領域およびドレイン領域の層厚
を、従来よりも厚くして、トランジスタ素子のソース領
域およびドレイン領域のシート抵抗を低下させ、トラン
ジスタ素子の能力を向上させることも可能となる。

【００２４】また、上記の電気光学装置の製造方法にお
いては、前記支持基板上に前記半導体基板を貼り合わせ
る前に、前記支持基板または前記半導体基板のうちのい
ずれか一方の前記支持基板と前記半導体基板とが貼り合
わされる側の面に、遮光層と前記遮光層上を覆う遮光層
上絶縁体層とを形成することが望ましい。

【００２５】このような電気光学装置の製造方法によれ
ば、プロジェクタ等の投射型表示装置に好適に使用され
る戻り光を遮光するための遮光層が設けられた電気光学
装置を得ることができる。そして、この戻り光を遮光す
ることができる電気光学装置においても、上述したサイ
ドウォールによって、エッチング液が支持基板とデバイ
ス形成層との貼り合わせ界面から浸透するのを防ぐこと
ができる。このため、貼り合わせ界面を構成する絶縁体
層がエッチングされ、絶縁体層によって覆われていた遮
光層が露出し、遮光層を構成する金属に起因する汚染な
どのトラブルが発生するという不都合を防止することが
できる。したがって、戻り光を遮光するための遮光層が
設けられた電気光学装置を、歩留まりよく製造すること
ができる。

【００２６】また、上記の電気光学装置の製造方法にお
いては、半導体層は、多結晶半導体であってもよい。こ
の場合、高精細な電気光学装置を低コストで得ることが
可能になる。

【００２７】また、上記の電気光学装置の製造方法にお
いては、支持基板は、透明基板であることが望ましい。
この場合、透過型の電気光学装置を作成することが可能
になる。

【００２８】さらに、透明基板は、石英基板であること
が望ましい。この場合、ＴＦＴを備えた電気光学装置を
製造する際に、摂氏１１５０度程度までの高温プロセス
を適用することができる。このため、高性能なＴＦＴを
得ることが可能となる。また、透明基板は、ガラス基板
であってもよい。この場合、大面積の基板が使用可能に
なるので、電気光学装置を低コストで得ることが可能と
なる。

【００２９】

【発明の実施の形態】（第１実施形態） （電気光学装置の構造）以下、本発明に係る実施の形態
について詳細に説明する。本実施形態においては、電気
光学装置の一例として、完全空乏型のＴＦＴ（トランジ
スタ素子）をスイッチング素子として用いたアクティブ
マトリクス型の液晶装置を取り上げて説明する。なお、
以下に説明する液晶装置は、本発明の電気光学装置の製
造方法により製造されたものである。

【００３０】図１は、液晶装置の構成を説明するための
断面図である。なお、図１においては、各層や各部材を
図面上で認識可能な程度の大きさとするため、各層や各
部材毎に縮尺を異ならしめてある。図１に示すように、
ＴＦＴアレイ基板１０を構成する支持基板１０Ａの液晶
層５０側の表面上には、画素電極９ａが設けられ、画素
電極９ａの液晶層５０側には、ラビング処理等の所定の
配向処理が施された配向膜１６が設けられている。支持
基板１０Ａは、例えば石英基板やガラス基板などの透明
基板からなるものであり、画素電極９ａは、例えばＩＴ
Ｏ（インジウム・ティン・オキサイド）などの透明導電
性薄膜からなり、配向膜１６は、例えばポリイミドなど
の有機薄膜からなるものである。また、支持基板１０Ａ
の液晶層５０側表面上には、各画素電極９ａに隣接する
位置に、各画素電極９ａをスイッチング制御する画素ス
イッチング用ＴＦＴ３０が設けられている。

【００３１】他方、対向基板２０を構成する基板本体２
０Ａの液晶層５０側の表面上には、全面に渡って対向電
極（共通電極）２１が設けられ、対向電極２１の液晶層
５０側には、ラビング処理等の所定の配向処理が施され
た配向膜２２が設けられている。対向電極２１は、例え
ばＩＴＯなどの透明導電性薄膜からなり、配向膜２２
は、例えばポリイミドなどの有機薄膜からなる。また、
基板本体２０Ａの液晶層５０側表面上には、各画素部の
開口領域以外の領域に対向基板遮光層２３が設けられて
いる。

【００３２】このように構成され、画素電極９ａと対向
電極２１とが対向するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、両基板の周縁部間に
形成されたシール材（図示略）により囲まれた空間に液
晶（電気光学材料）が封入され、液晶層（電気光学材料
層）５０が形成されている。

【００３３】また、図１に示すように、ＴＦＴアレイ基
板１０の支持基板１０Ａの液晶層５０側の表面上におい
て、各画素スイッチング用ＴＦＴ３０に対応する位置に
は、遮光層１１ａが設けられている。遮光層１１ａは、
不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ
及びＰｄのうちの少なくとも一つを含む、金属単体、合
金、金属シリサイド等から構成される。

【００３４】また、遮光層１１ａと複数の画素スイッチ
ング用ＴＦＴ３０との間には、第１層間絶縁膜（絶縁体
層）１２が設けられている。第１層間絶縁膜１２は、画
素スイッチング用ＴＦＴ３０を構成する半導体層１ａ
を、遮光層１１ａから電気的に絶縁するために設けられ
たものであり、第１層間絶縁膜１２は、支持基板１０Ａ
の表面上の全面に形成されている。このようにＴＦＴア
レイ基板１０の表面上に第１層間絶縁膜１２を設けるこ
とにより、遮光層１１ａが画素スイッチング用ＴＦＴ３
０等を汚染することを防止することもできる。

【００３５】また、本実施形態では、ゲート絶縁膜２を
走査線３ａに対向する位置から延設して誘電体膜として
用い、半導体層１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。より詳細には、半導体層１ａの高濃度ドレイン領
域１ｅが、データ線６ａ及び走査線３ａの下に延設され
て、同じくデータ線６ａ及び走査線３ａに沿って伸びる
容量線３ｂ部分に絶縁膜２を介して対向配置されて、第
１蓄積容量電極（半導体層）１ｆとされている。

【００３６】また、図１において、画素スイッチング用
ＴＦＴ３０は、完全空乏型のＮ型トランジスタである。
半導体層１ａの膜厚を３０ｎｍから１００ｎｍまでの範
囲、好ましくは４０ｎｍから６０ｎｍまでの範囲で一定
の膜厚とする。半導体層１ａの膜厚が１００ｎｍ以下で
あれば、半導体層１ａの不純物濃度によらずゲート電極
が制御する空乏層が半導体層１ａよりも大きく拡がるた
め、画素スイッチング用ＴＦＴ３０は完全空乏型とな
る。また、画素スイッチング用ＴＦＴ３０は、ＬＤＤ
（Lightly Doped Drain）構造を有しており、走査線３
ａ、該走査線３ａからの電界によりチャネルが形成され
る半導体層１ａのチャネル領域１ａ’、走査線３ａと半
導体層１ａとを絶縁するゲート絶縁膜２、データ線６
ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ
領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ
領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並び
に高濃度ドレイン領域１ｅを備えている。

【００３７】また、走査線３ａ、ゲート絶縁膜２及び第
１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通
じるコンタクトホール５及び高濃度ドレイン領域１ｅへ
通じるコンタクトホール８が各々形成された第２層間絶
縁膜４が形成されている。このソース領域１ｂへのコン
タクトホール５を介して、データ線６ａは高濃度ソース
領域１ｄに電気的接続されている。更に、データ線６ａ
及び第２層間絶縁膜４の上には、高濃度ドレイン領域１
ｅへのコンタクトホール８が形成された第３層間絶縁膜
７が形成されている。この高濃度ドレイン領域１ｅへの
コンタクトホール８を介して、画素電極９ａは高濃度ド
レイン領域１ｅに電気的接続されている。前述の画素電
極９ａは、このように構成された第３層間絶縁膜７の上
面に設けられている。

【００３８】なお、上述の実施例において、半導体層１
ａは単結晶シリコンなどの単結晶半導体に限定されるも
のではなく、半導体層１ａが多結晶半導体であっても同
様の構造を適用できることはもちろんである。

【００３９】（電気光学装置の製造方法）次に、本発明
の電気光学装置の製造方法の一例として、上記構造を有
する液晶装置の製造方法について、図面を参照して詳し
く説明する。本実施形態は、支持基板上に半導体基板を
貼り合わせてなる複合基板を形成し、複合基板上に複数
の液晶装置における画素スイッチング用ＴＦＴなどの部
材を同時に設けて上記の構造を有する液晶装置が複数得
られるウエハとし、ウエハを切断して個々の液晶装置を
得る、いわゆる多数個取りと呼ばれる方法の例である。
なお、以下の製造方法においては、ウエハを構成する液
晶装置のうちの１つを取り上げて説明し、液晶層を形成
した後の工程、すなわちウエハが形成された後の工程に
ついての記載を省略する。

【００４０】はじめに、図２〜図１１に基づいて、本実
施形態の液晶装置の製造方法として、ＴＦＴアレイ基板
１０の製造方法について説明する。なお、図２〜図６と
図７〜図１１とは、異なる縮尺で示している。また、図
２〜図６については、本発明を理解しやすいように、デ
バイス形成層の端面が存在するウエハ周辺領域と、ウエ
ハ中心付近のトランジスタ素子形成領域とを分けて図示
してある。

【００４１】まず、図２〜図６に基づいて、ＴＦＴアレ
イ基板１０の支持基板１０Ａの表面上に遮光層１１ａ
と、第１層間絶縁膜１２と、薄膜単結晶シリコン層２０
６ａと、ゲート酸化膜２とを形成する工程について説明
する。

【００４２】はじめに、石英基板やガラス基板などの透
明基板からなる支持基板１０Ａを用意し、支持基板１０
Ａを好ましくはＮ₂（窒素）等の不活性ガス雰囲気下、
約８５０〜１３００℃、より好ましくは１０００℃の高
温でアニール処理し、後に実施される高温プロセスにお
いて支持基板１０Ａに生じる歪みが少なくなるように前
処理しておくことが望ましい。すなわち、製造工程にお
いて処理される最高温度に合わせて、支持基板１０Ａを
同じ温度かそれ以上の温度で熱処理する。

【００４３】このように前処理された支持基板１０Ａの
表面上全面に、図２（ａ）に示すように、Ｔｉ、Ｃｒ、
Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含
む、金属単体、合金、金属シリサイド等を、スパッタリ
ング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、
例えば１５０〜２００ｎｍの膜厚に堆積することによ
り、遮光層１１を形成する。

【００４４】次に、支持基板１０Ａの表面上の全面にフ
ォトレジストを形成し、最終的に形成する遮光層１１ａ
のパターンを有するフォトマスクを用いてフォトレジス
トを露光する。その後フォトレジストを現像することに
より、図２（ｂ）に示すように、最終的に形成する遮光
層１１ａのパターンを有するフォトレジスト２０７を形
成する。

【００４５】次に、フォトレジスト２０７をマスクとし
て遮光層１１のエッチングを行い、その後、フォトレジ
スト２０７を剥離することにより、図２（ｃ）に示すよ
うに、支持基板１０Ａの表面上に、所定のパターンを有
する遮光層１１ａが形成される。遮光層１１ａの膜厚
は、例えば１５０〜２００ｎｍとなる。

【００４６】次に、図３（ａ）に示すように、遮光層１
１ａが形成された支持基板１０Ａの表面上に、スパッタ
リング法、ＣＶＤ法などにより、絶縁体層１２Ａとなる
絶縁体層１２Ｂを形成する。絶縁体層１２Ｂの材料とし
ては、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳ
Ｇ（リンシリケートガラス）、ＢＳＧ（ボロンシリケー
トガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）
などの高絶縁性ガラス等を例示することができる。ま
た、絶縁体層１２Ｂの膜厚は、少なくとも遮光層１１ａ
の膜厚よりも厚く設定し、例えば、約４００〜１０００
ｎｍとするのが好ましく、より好ましくは８００ｎｍ程
度とする。

【００４７】次に、図３（ｂ）に示すように、遮光層１
１ａの上に位置する絶縁体層１２Ｂの表面を、ＣＭＰ
（化学的機械研磨）法などの方法を用いて研磨して平坦
化することにより、絶縁体層１２Ａが形成され、遮光層
１１ａと絶縁体層１２Ａとを備えた遮光層付き基板１０
Ｂとなる。

【００４８】次に、図３（ｃ）に示すように、遮光層つ
き基板１０Ｂと単結晶シリコン基板２０８（特許請求の
範囲における「半導体基板」に相当する。）との貼り合
わせを行う。ここで使用される単結晶シリコン基板２０
８は、例えば、厚さが６００μｍ程度の単結晶シリコン
層（特許請求の範囲における「半導体層」に相当す
る。）からなるものであり、遮光層付き基板１０Ｂと貼
り合わされる側の表面には、あらかじめ絶縁体層として
シリコン酸化膜２０６ｂ（特許請求の範囲における「絶
縁体層」に相当する。）が形成されている。シリコン酸
化膜２０６ｂは、単結晶シリコン基板２０８の表面を
０．０５〜０．８μｍ程度酸化することにより形成され
る。また、単結晶シリコン基板２０８の遮光層付き基板
１０Ｂと貼り合わされる側の表面には、水素イオン（Ｈ
⁺）が例えば加速電圧１００ｋｅＶ、ドーズ量１０×１
０¹⁶／ｃｍ²にて注入されている。

【００４９】また、単結晶シリコン基板２０８の大きさ
は、図３（ｃ）に示すように、遮光層つき基板１０Ｂよ
りも小さい平面寸法を有するものとなっている。そし
て、このような単結晶シリコン基板２０８と遮光層つき
基板１０Ｂとを貼り合わせることにより、絶縁体層１２
Ａとシリコン酸化膜２０６ｂとからなる第１層間絶縁膜
１２が形成される。

【００５０】遮光層つき基板１０Ｂと単結晶シリコン基
板２０８との貼り合わせは、例えば３００℃で２時間熱
処理することによって行われる。遮光層つき基板１０Ｂ
と単結晶シリコン基板２０８との貼り合わせ強度をさら
に高めるためには、熱処理温度を上昇させて４５０℃程
度にする必要があるが、石英などからなる遮光層つき基
板１０Ｂの支持基板１０Ａと単結晶シリコン基板２０８
との熱膨張係数の差が大きいため、遮光層つき基板１０
Ｂと単結晶シリコン基板２０８とを貼り合わせた状態で
さらに加熱すると、単結晶シリコン基板２０８の単結晶
シリコン層にクラックなどの欠陥が発生し、製造される
ＴＦＴアレイ基板１０の品質が劣化する恐れがある。

【００５１】このようなクラックなどの欠陥の発生を抑
制するためには、一度３００℃にて貼り合わせのための
熱処理を行った単結晶シリコン基板２０８を、ウエット
エッチングまたはＣＭＰによって１００〜１５０μｍ程
度まで薄くし、その後、さらに高温の熱処理を行う方法
によって貼り合わせ強度を高めることが望ましい。具体
的には、例えば、単結晶シリコン基板２０８と遮光層付
き基板１０Ｂとを３００℃で熱処理することにより貼り
合わせ、８０℃のＫＯＨ水溶液を用いて単結晶シリコン
基板２０８の厚さが１５０μｍなるようにエッチングを
行い、その後、４５０℃で再び熱処理することにより、
貼り合わせ強度を高めることが望ましい。

【００５２】次に、単結晶シリコン基板２０８のシリコ
ン酸化膜２０６ｂを残したまま、単結晶シリコン基板２
０８の単結晶シリコン層の一部を、単結晶シリコン基板
２０８を熱処理することによって剥離し、図３（ｄ）に
示すように、薄膜単結晶シリコン層２０６ａを遮光層付
き基板１０Ｂの上に形成する。ここでの単結晶シリコン
層の剥離現象は、単結晶シリコン基板２０８中に導入さ
れた水素イオンによって、単結晶シリコン基板２０８の
表面近傍のある層で半導体の結合が分断されるために生
じるものである。

【００５３】単結晶シリコン層を剥離するための熱処理
は、例えば、毎分２０℃の昇温速度にて６００℃まで加
熱することにより行うことができる。この熱処理によっ
て、単結晶シリコン基板２０８の単結晶シリコン層の一
部が分離され、遮光層付き基板１０Ｂの上には、シリコ
ン酸化膜２０６ｂと２００ｎｍ〜４００ｎｍ程度の薄膜
単結晶シリコン層２０６ａとからなるデバイス形成層２
０６が形成される。なお、薄膜単結晶シリコン層２０６
ａは、単結晶シリコン基板２０８に対して行われる水素
イオン注入の加速電圧を変えることによって、５０ｎｍ
〜３０００ｎｍまでの任意の膜厚で形成することが可能
である。

【００５４】なお、薄膜単結晶シリコン層２０６ａは、
上述した方法以外に、単結晶シリコン基板２０８の表面
を研磨して膜厚を３〜５μｍとした後に、さらにＰＡＣ
Ｅ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａ
ｌ Ｅｔｃｈｉｎｇ）法によってエッチングして仕上げ
る方法や、多孔質半導体上に形成したエピタキシャル半
導体層を、多孔質半導体層の選択エッチングによって貼
り合わせ基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘ
ｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法によっても
得ることができる。

【００５５】また、図３（ｃ）および図３（ｄ）に示す
ように、遮光層付き基板１０Ｂの遮光層１１ａは、デバ
イス形成層２０６の端面２２０よりも内側に設けられる
ようなパターンを有している。よって、遮光層１１ａの
上層がデバイス形成層２０６に覆われている構造とな
る。

【００５６】次に、図４および図５を参照して、薄膜単
結晶シリコン層２０６ａを熱酸化することにより酸化膜
２０６ｃを形成し、酸化膜２０６ｃをウエットエッチン
グにより除去する工程を説明する。この工程は、画素ス
イッチング用ＴＦＴ３０を構成する薄膜単結晶シリコン
層２０６ａの膜厚を制御するための工程であり、本発明
の電気光学装置の製造方法の特徴に関わる工程である。

【００５７】まず、図４（ａ）に示すように、支持基板
１０Ａの表面上の全面に、減圧化学気相堆積法（ＬＰＣ
ＶＤ法）を用いたジクロロシランとアンモニアの反応に
より、シリコン窒化膜（特許請求の範囲における「保護
層」に相当する。）２０９を３０ｎｍ〜３００ｎｍ程度
形成する。さらに、５０ｎｍ〜１００ｎｍがより好まし
い。

【００５８】このとき、図４（ａ）に示すように、デバ
イス形成層２０６の大きさと遮光層付き基板１０Ｂの大
きさとの差に起因する段差によって、遮光層つき基板１
０Ｂ上のデバイス形成層２０６に覆われていない領域に
設けられたシリコン窒化膜２０９は、デバイス形成層２
０６の端面２２０に向かって盛り上がった形状となり、
デバイス形成層２０６の端面２２０を覆うように形成さ
れる。このため、デバイス形成層２０６の端面２２０に
露出している遮光層つき基板１０Ｂとデバイス形成層２
０６との貼り合わせ界面２２１は、デバイス形成層２０
６の表面上と比較して、厚いシリコン窒化膜２０９によ
って覆われることになる。

【００５９】次に、図４（ｂ）に示すように、シリコン
窒化膜２０９の上に、フォトレジスト２０５を形成す
る。その後、搬送時などに、遮光層付き基板１０Ｂの端
面に設けられたフォトレジスト２０５が剥がれないよう
に、遮光層付き基板１０Ｂの端面に位置するフォトレジ
スト２０５の除去を行う。ここでのフォトレジスト２０
５の除去は、遮光層付き基板１０Ｂの端面を露光して感
光することにより行ってもよいし、また、水酸化カリウ
ム水溶液などのアルカリ溶液で剥離することにより行っ
てもよい。

【００６０】次に、図４（ｃ）に示すように、フォトマ
スクを用いてフォトレジスト２０５を露光し、現像する
ことにより、完全空乏型のトランジスタを作りこみたい
領域、すなわち薄膜単結晶シリコン層２０６ａの膜厚を
部分的に薄くしたい領域を除く領域を覆うパターンを有
するフォトレジスト２０５ａを形成する。

【００６１】次に、図４（ｄ）に示すように、フォトレ
ジスト２０５ａをマスクとして、反応性エッチングや反
応性イオンビームエッチングなどのドライエッチングな
どの異方性を有するドライエッチングにより、シリコン
窒化膜２０９を表面側からエッチングする。その後、フ
ォトレジスト２０５ａを除去することにより、デバイス
形成層２０６上においてデバイス形成層２０６の完全空
乏型のトランジスタを作りこみたい領域を除く領域を覆
う選択酸化用マスクパターン２０９ａと、デバイス形成
層２０６の端面２２０に露出している遮光層つき基板１
０Ｂとデバイス形成層２０６との貼り合わせ界面２２１
を覆うサイドウォール２０９ｂとからなる保護膜２０９
ｃを形成する。

【００６２】上述したように、デバイス形成層２０６の
端面２２０に露出している遮光層つき基板１０Ｂとデバ
イス形成層２０６との貼り合わせ界面２２１は、デバイ
ス形成層２０６の表面上と比較して、厚いシリコン窒化
膜２０９によって覆われているので、シリコン窒化膜２
０９を異方性を有するドライエッチングにより表面側か
ら表面側の一方向からエッチングすると、デバイス形成
層２０６上に設けられた選択酸化用マスクパターン２０
９ａとなる領域を除く領域のシリコン窒化膜２０９が除
去された時点では、デバイス形成層２０６の端面２２０
付近に設けられたシリコン窒化膜２０９の一部は、貼り
合わせ界面２２１を覆うように残存していることにな
る。

【００６３】次に、図５（ａ）に示すように、保護膜２
０９ｃに覆われていない領域に設けられている薄膜単結
晶シリコン層２０６ａを熱酸化する選択酸化を行うこと
により、薄膜単結晶シリコン層２０６ａの一部を局所的
に成長させて酸化膜２０６ｃを形成する。ここで形成さ
れる酸化膜２０６ｃの膜厚は、例えば、薄膜単結晶シリ
コン層２０６ａの膜厚が４００ｎｍ程度である場合、７
００ｎｍ程度とすることが望ましい。

【００６４】次に、図５（ｂ）に示すように、酸化膜２
０６ｃをウエットエッチングで除去し、その後、図５
（ｃ）に示すように、保護膜２０９ｃを、熱リン酸を用
いる方法により除去し、完全空乏型のトランジスタを作
りこみたい領域の薄膜単結晶シリコン層２０６ａを３０
ｎｍ〜１００ｎｍまでの範囲の一定の膜厚に形成した。
その後、所定パターンの半導体層１ａを形成する工程の
前処理として、薄膜単結晶シリコン層２０６ａの表面を
洗浄するライトエッチングを行った。

【００６５】次に、図６（ａ）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、所定パター
ンの半導体層１ａを形成する。すなわち、データ線６ａ
の下で容量線３ｂが形成される領域および走査線３ａに
沿って容量線３ｂが形成される領域には、画素スイッチ
ング用ＴＦＴ３０を構成する半導体層１ａから延設され
た第１蓄積容量電極１ｆを形成する。なお、図６には、
第１蓄積容量電極１ｆは図示していない。

【００６６】次に、図６（ｂ）に示すように、半導体層
１ａを約８５０〜１３００℃の温度、好ましくは約１０
００℃の温度で７２分程度熱酸化し、約６０ｎｍの比較
的薄い厚さの熱酸化半導体膜を形成することによりゲー
ト絶縁膜２を形成する。この結果、半導体層１ａの厚さ
は、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さ
は、約６０ｎｍの厚さとなる。

【００６７】次に、図７〜図１１を参照して、ゲート絶
縁膜２が形成された遮光層付き基板１０ＢからＴＦＴア
レイ基板１０を製造する方法について説明する。なお、
図７〜図１１は、各工程におけるＴＦＴアレイ基板の一
部分を、図１に示した断面図に対応させて示した工程図
である。また、図７から図１１は、図２から図６と異な
る縮尺で示してある。さらに、図７〜図１１において
は、図面を簡略化するために、第１層間絶縁膜１２を構
成する絶縁体層１２Ａおよびシリコン酸化膜２０６ｂの
図示を省略する。

【００６８】図７（ａ）に示すように、ゲート絶縁膜２
が形成された遮光層付き基板１０ＢにおけるＮチャネル
の半導体層１ａに対応する位置に、レジスト膜３０１を
形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素
のドーパント３０２を低濃度で（例えば、Ｐイオンを７
０ｋｅＶの加速電圧、２×１０¹¹／ｃｍ²のドーズ量に
て）ドープする。

【００６９】次に、図７（ｂ）に示すように、図示を省
略するＰチャネルの半導体層１ａに対応する位置にレジ
スト膜を形成し、Ｎチャネルの半導体層１ａにＢなどの
III族元素のドーパント３０３を低濃度で（例えば、Ｂ
イオンを３５ｋｅＶの加速電圧、１×１０¹²／ｃｍ²の
ドーズ量にて）ドープする。

【００７０】次に、図７（ｃ）に示すように、Ｐチャネ
ル、Ｎチャネル毎に、半導体層１ａのチャネル領域１
ａ’の端部を除く遮光層付き基板１０Ｂの表面にレジス
ト膜３０５を形成し、Ｐチャネルには、図７（ａ）に示
した工程の約１〜１０倍のドーズ量でＰなどのＶ族元素
のドーパント３０６をドープし、Ｎチャネルには、図７
（ｂ）に示した工程の約１〜１０倍のドーズ量でＢなど
のIII族元素のドーパント３０６をドープする。

【００７１】次に、図７（ｄ）に示すように、半導体層
１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化す
るため、遮光層付き基板１０Ｂの表面の走査線３ａ（ゲ
ート電極）に対応する部分にレジスト膜３０７（走査線
３ａよりも幅が広い）を形成し、これをマスクとしてそ
の上からＰなどのＶ族元素のドーパント３０８を低濃度
で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１
０¹⁴／ｃｍ²のドーズ量にて）ドープする。

【００７２】次に、図８（ａ）に示すように、反応性エ
ッチングや反応性イオンビームエッチングなどのドライ
エッチング、あるいはウエットエッチングにより、第１
層間絶縁膜１２に遮光層１１ａに至るコンタクトホール
１３を形成する。この際、反応性エッチング、反応性イ
オンビームエッチングのような異方性を有するドライエ
ッチングにより、コンタクトホール１３を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。ただし、異方性を有するドライエッチングと
ウエットエッチングとを組み合わせて開孔すれば、コン
タクトホール１３の形状をテーパ状にすることができる
ので、配線接続時の断線を防止できるという利点が得ら
れる。

【００７３】次に、図８（ｂ）に示すように、減圧ＣＶ
Ｄなどによりポリ半導体層３を３５０ｎｍ程度の厚さで
堆積した後、リン（Ｐ）を熱拡散し、ポリ半導体膜３を
導電化する。又は、Ｐイオンをポリ半導体膜３の成膜と
同時に導入したドープ半導体膜を用いてもよい。これに
より、ポリ半導体層３の導電性を高めることができる。

【００７４】次に、図８（ｃ）に示すように、レジスト
マスクを用いたフォトリソグラフィ工程、エッチング工
程などにより、所定パターンの走査線３ａと共に容量線
３ｂを形成する。なお、この後、遮光層付き基板１０Ｂ
の裏面に残存するポリ半導体膜を遮光層付き基板１０Ｂ
の表面をレジスト膜で覆ってエッチングにより除去す
る。

【００７５】次に、図８（ｄ）に示すように、半導体層
１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチ
ャネルの半導体層１ａに対応する位置をレジスト膜３０
９で覆い、走査線３ａ（ゲート電極）を拡散マスクとし
て、まずＢなどのIII族元素のドーパント３１０を低濃
度で（例えば、ＢＦ₂イオンを９０ｋｅＶの加速電圧、
３×１０¹³／ｃｍ²のドーズ量にて）ドープし、Ｐチャ
ネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１
ｃを形成する。

【００７６】続いて、図８（ｅ）に示すように、半導体
層１ａにＰチャネルの高濃度ソース領域１ｄおよび高濃
度ドレイン領域１ｅを形成するために、Ｎチャネルの半
導体層１ａに対応する位置をレジスト膜３０９で覆った
状態で、かつ、走査線３ａよりも幅の広いマスク（図示
せず）でレジスト層をＰチャネルに対応する走査線３ａ
上に形成した状態で、ＢなどのIII族元素のドーパント
３１１を高濃度で（例えば、ＢＦ²イオンを９０ｋｅＶ
の加速電圧、２×１０¹⁵／ｃｍ²のドーズ量にて）ドー
プする。

【００７７】次に、図９（ａ）に示すように、半導体層
１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチ
ャネルの半導体層１ａに対応する位置をレジスト膜（図
示せず）で覆い、走査線３ａ（ゲート電極）を拡散マス
クとして、ＰなどのＶ族元素のドーパント６０を低濃度
で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１
０¹²／ｃｍ²のドーズ量にて）ドープし、Ｎチャネルの
低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形
成する。

【００７８】続いて、図９（ｂ）に示すように、半導体
層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを形成するために、走査線３ａよりも
幅の広いマスクでレジスト６２をＮチャネルに対応する
走査線３ａ上に形成した後、ＰなどのＶ族元素のドーパ
ント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの
加速電圧、４×１０¹⁵／ｃｍ²のドーズ量にて）ドープ
する。

【００７９】次に、図９（ｃ）に示すように、画素スイ
ッチング用ＴＦＴ３０における走査線３ａと共に容量線
３ｂ及び走査線３ａを覆うように、例えば、常圧又は減
圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
半導体膜や酸化半導体膜等からなる第２層間絶縁膜４を
形成する。第２層間絶縁膜４の膜厚は、約５００〜１５
００ｎｍが好ましく、更に８００ｎｍがより好ましい。

【００８０】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。

【００８１】次に、図９（ｄ）に示すように、データ線
３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。

【００８２】次に、図１０（ａ）に示すように、第２層
間絶縁膜４の上に、スパッタ処理等により、遮光性のＡ
ｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜７００ｎｍの厚さ、好ましくは約３５０
ｎｍに堆積した後、図１０（ｂ）に示すように、フォト
リソグラフィ工程、エッチング工程等により、データ線
６ａを形成する。

【００８３】次に、図１０（ｃ）に示すように、データ
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化半導体膜や酸
化半導体膜等からなる第３層間絶縁膜７を形成する。第
３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好
ましく、更に８００ｎｍがより好ましい。

【００８４】次に、図１１（ａ）に示すように、画素ス
イッチング用ＴＦＴ３０において、画素電極９ａと高濃
度ドレイン領域１ｅとを電気的に接続するためのコンタ
クトホール８を、反応性エッチング、反応性イオンビー
ムエッチング等のドライエッチングにより形成する。

【００８５】次に、図１１（ｂ）に示すように、第３層
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
した後、図１１（ｃ）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。なお、本実施形態の液晶装置を反射型液晶装置と
する場合には、Ａｌ等の反射率の高い不透明な材料から
画素電極９ａを形成してもよい。

【００８６】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布し、その後、所定のプレティル
ト角を持つように、且つ所定方向にラビング処理を施す
こと等により、配向膜１６が形成される。以上のように
して、図１に示すＴＦＴアレイ基板１０が製造される。

【００８７】次に、対向基板２０の製造方法及びＴＦＴ
アレイ基板１０と対向基板２０とから液晶装置を製造す
る方法について説明する。図１に示した対向基板２０を
製造するには、基板本体２０Ａとしてガラス基板等の光
透過性基板を用意し、基板本体２０Ａの表面上に、対向
基板遮光層２３を形成する。対向基板遮光層２３は、例
えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリング
した後、フォトリソグラフィ工程、エッチング工程を経
て形成される。なお、対向基板遮光層２３は、上記の金
属材料の他、カーボンやＴｉなどをフォトレジストに分
散させた樹脂ブラックなどの材料から形成してもよい。

【００８８】その後、基板本体２０Ａの表面上の全面に
スパッタリング法などにより、ＩＴＯ等の透明導電性薄
膜を約５０〜２００ｎｍの厚さに堆積することにより、
対向電極２１を形成する。さらに、対向電極２１の表面
上の全面にポリイミドなどの配向膜の塗布液を塗布した
後、所定のプレティルト角を持つように、且つ所定方向
にラビング処理を施すこと等により、配向膜２２を形成
する。以上のようにして、図１に示す対向基板２０が製
造される。

【００８９】最後に、上述のように製造されたＴＦＴア
レイ基板１０と対向基板２０とを、配向膜１６と配向膜
２２とが互いに対向するようにシール材により貼り合わ
せ、真空吸引法などの方法により、両基板間の空間に、
例えば複数種類のネマティック液晶を混合してなる液晶
を吸引して、所定の厚みを有する液晶層５０を形成する
ことにより、上記構造の液晶装置が製造される。

【００９０】この液晶装置の製造方法では、シリコン窒
化膜２０９を表面側から異方性を有するドライエッチン
グすることにより、選択酸化用マスクパターン２０９ａ
とサイドウォール２０９ｂとを形成し、その後に、ウエ
ットエッチングを用いて半導体層１ａの層厚を調整する
ので、半導体層１ａの層厚を調整するためのウエットエ
ッチングを行う際には、デバイス形成層２０６の端面２
２０に露出している遮光層つき基板１０Ｂとデバイス形
成層２０６との貼り合わせ界面２２１はサイドウォール
２０９ｂで覆われた状態となる。

【００９１】すなわち、シリコン窒化膜２０９を形成す
る工程において、デバイス形成層２０６と遮光層付き基
板１０Ｂとの平面寸法の差に起因する段差によって、遮
光層つき基板１０Ｂ上のデバイス形成層２０６に覆われ
ていない領域に設けられたシリコン窒化膜２０９は、デ
バイス形成層２０６の端面２２０に向かって盛り上がっ
た形状となり、デバイス形成層２０６の端面２２０を覆
うように形成される。このため、デバイス形成層２０６
の端面２２０に露出している遮光層つき基板１０Ｂとデ
バイス形成層２０６との貼り合わせ界面２２１は、デバ
イス形成層２０６の表面上と比較して、厚いシリコン窒
化膜２０９によって覆われることになる。

【００９２】そして、選択酸化用マスクパターン２０９
ａとサイドウォール２０９ｂとを形成する工程におい
て、異方性を有するドライエッチングを用いてシリコン
窒化膜２０９を表面側の一方向からエッチングすると、
デバイス形成層２０６上に設けられた選択酸化用マスク
パターン２０９ａとなる領域を除く領域のシリコン窒化
膜２０９が除去された時点では、デバイス形成層２０６
の端面２２０付近に設けられたシリコン窒化膜２０９の
一部は、貼り合わせ界面２２１を覆うように残存してい
ることになり、シリコン窒化膜２０９をパターニングす
ることにより選択酸化用マスクパターン２０９ａを設け
る際に、同時にサイドウォール２０９ｂも形成されるこ
とになる。

【００９３】このようにして形成されたサイドウォール
２０９ｂは、ウエットエッチングを用いて半導体層１ａ
の層厚を調整する工程において、遮光層つき基板１０Ｂ
とデバイス形成層２０６との貼り合わせ界面２２１から
エッチング液が浸透するのを防ぐものとなる。したがっ
て、上記の液晶装置の製造方法によれば、貼り合わせ界
面２２１からエッチング液が浸透することに起因する不
良の発生を防ぐことができ、歩留まりよく製品を製造す
ることができる。

【００９４】また、貼り合わせ界面２２１からのエッチ
ング液の浸透を防ぐサイドウォール２０９ｂは、選択酸
化用マスクパターン２０９ａを形成する際に同時に形成
されるものであり、選択酸化用マスクパターン２０９ａ
を形成するとおのずと形成されるものである。また、デ
バイス形成層２０６の表面の一部を覆う選択酸化用マス
クパターン２０９ａは、従来の液晶装置の製造方法にお
いて、半導体層をトランジスタ素子に形成するウエット
エッチングを行う際に使用されているマスクに相当する
ものであり、選択酸化用マスクパターン２０９ａを形成
する工程は、従来の液晶装置の製造方法にも備えられて
いる工程である。したがって、上記の液晶装置の製造方
法では、シリコン窒化膜２０９をパターニングする際の
エッチング方式をウエットエッチングから異方性を有す
るドライエッチングに変更するだけで、製造工程数を増
加させることなく、貼り合わせ界面２２１からエッチン
グ液が浸透するのを防ぐことが可能である。

【００９５】さらに、サイドウォール２０９ｂは、デバ
イス形成層２０６上の選択酸化用マスクパターン２０９
ａとなる領域を除く領域のシリコン窒化膜２０９が除去
された時点で、貼り合わせ界面２２１を覆うように残存
しているシリコン窒化膜２０９によって形成されるもの
であり、デバイス形成層２０６上には形成されないの
で、デバイス形成層２０６上における利用可能な領域が
減少してしまうことはなく、デバイス形成層２０６上の
全域が利用可能な領域となる。

【００９６】また、エッチング液が貼り合わせ界面２２
１から浸透するのを防ぐことができるので、貼り合わせ
界面２２１を構成する絶縁体層１２Ａがエッチングさ
れ、絶縁体層１２Ａによって覆われていた遮光層１１ａ
が露出し、遮光層１１ａを構成する金属に起因する汚染
などのトラブルが発生するという不都合を防止すること
ができる。しかも、遮光層１１ａを、デバイス形成層２
０６の端面２２０よりも内側に設けているため、遮光層
１１ａ上層がデバイス形成層２０６に覆われている構造
となり、ウエットエッチングの際に、遮光層１１ａの上
に位置する絶縁体層１２Ａがエッチングされてしまうこ
とをより一層確実に防ぐことができる。したがって、プ
ロジェクタ等の投射型表示装置に好適に使用される戻り
光を遮光するための遮光層１１ａが設けられた液晶装置
を、歩留まりよく製造することができる。

【００９７】［第２実施形態］ （電気光学装置の製造方法）本実施形態においても、電
気光学装置の一例として、図１に示した第１実施形態と
同様の液晶装置を取り上げて説明する。なお、本実施形
態において説明する液晶装置の製造方法が、第１実施形
態において説明した液晶装置の製造方法と異なるところ
は、デバイス形成層を形成する工程の後に、保護層をド
ライエッチングする際にエッチングストッパーとなるエ
ッチングストッパー膜を形成し、その後、エッチングス
トッパー膜上に保護層を形成するところである。このた
め、本実施形態においては、第１実施形態と全く同様の
工程である遮光層つき基板上にデバイス形成層を形成す
るまでの工程と、薄膜単結晶シリコン層を熱酸化して形
成された酸化膜をウエットエッチングした後の工程につ
いての説明を省略し、異なる工程についてのみ図１２お
よび図１３を参照して詳しく説明する。なお、図１２お
よび図１３において、第１実施形態と同じ構成要素につ
いては同じ符号を付し、説明を省略する。

【００９８】まず、図１２（ａ）に示すように、支持基
板１０Ａの表面上の全面に、ＣＶＤ法などにより、シリ
コン酸化膜などからなるエッチングストッパー膜２１９
を１０ｎｍ〜５０ｎｍ程度形成する。

【００９９】次に、図１２（ｂ）に示すように、エッチ
ングストッパー膜２１９上の全面に、第１実施形態と同
様にして、シリコン窒化膜２０９を３０ｎｍ〜３００ｎ
ｍ程度形成する。さらに、５０ｎｍ〜１００ｎｍがより
好ましい。このとき、第１実施形態と同様に、デバイス
形成層２０６の大きさと遮光層付き基板１０Ｂの大きさ
との差に起因する段差によって、遮光層つき基板１０Ｂ
上のデバイス形成層２０６に覆われていない領域に設け
られたシリコン窒化膜２０９は、デバイス形成層２０６
の端面２２０に向かって盛り上がった形状となり、デバ
イス形成層２０６の端面２２０を覆うように形成され
る。このため、デバイス形成層２０６の端面２２０に露
出している遮光層つき基板１０Ｂとデバイス形成層２０
６との貼り合わせ界面２２１は、デバイス形成層２０６
の表面上と比較して、厚いシリコン窒化膜２０９によっ
てエッチングストッパー膜２１９を介して覆われること
になる。

【０１００】次に、図１２（ｂ）に示すように、シリコ
ン窒化膜２０９の上に、第１実施形態と同様にして、フ
ォトレジスト２０５を形成する。その後、第１実施形態
と同様にして、遮光層付き基板１０Ｂの端面に位置する
フォトレジスト２０５の除去を行う。次に、図１２
（ｃ）に示すように、第１実施形態と同様にして、フォ
トマスクを用いてフォトレジスト２０５を露光し、現像
することにより、完全空乏型のトランジスタを作りこみ
たい領域を除く領域を覆うパターンを有するフォトレジ
スト２０５ａを形成する。

【０１０１】次に、図１２（ｄ）に示すように、フォト
レジスト２０５ａをマスクとして、第１実施形態と同様
に、反応性エッチングや反応性イオンビームエッチング
などのドライエッチングなどの異方性を有するドライエ
ッチングにより、シリコン窒化膜２０９を表面側からエ
ッチングし、その後、フォトレジスト２０５ａを除去す
ることにより、デバイス形成層２０６上においてデバイ
ス形成層２０６の完全空乏型のトランジスタを作りこみ
たい領域を除く領域を覆う選択酸化用マスクパターン２
０９ａと、デバイス形成層２０６の端面２２０に露出し
ている遮光層つき基板１０Ｂとデバイス形成層２０６と
の貼り合わせ界面２２１を覆うサイドウォール２０９ｂ
とからなる保護膜２０９ｃを形成する。

【０１０２】このとき、本実施形態の液晶装置の製造方
法においては、シリコン窒化膜２０９をドライエッチン
グする際にエッチングストッパーとなるエッチングスト
ッパー膜２１９を形成した後に、エッチングストッパー
膜２１９上にシリコン窒化膜２０９を形成したので、シ
リコン窒化膜２０９をエッチングすると、シリコン窒化
膜２０９が除去された領域には、エッチングストッパー
膜２１９が露出することになる。したがって、シリコン
窒化膜２０９をエッチングする際に、デバイス形成層２
０５を構成する薄膜単結晶シリコン層２０６ａが露出す
ることがなく、薄膜単結晶シリコン層２０６ａが露出す
ることに起因する不良の発生を防止することができる。

【０１０３】また、本実施形態においても、デバイス形
成層２０６の端面２２０に露出している遮光層つき基板
１０Ｂとデバイス形成層２０６との貼り合わせ界面２２
１は、デバイス形成層２０６の表面上と比較して、厚い
シリコン窒化膜２０９によって覆われているので、シリ
コン窒化膜２０９を異方性を有するドライエッチングに
より表面側の一方向からエッチングすると、デバイス形
成層２０６上に設けられた選択酸化用マスクパターン２
０９ａとなる領域を除く領域のシリコン窒化膜２０９が
除去された時点では、デバイス形成層２０６の端面２２
０付近に設けられたシリコン窒化膜２０９の一部は、貼
り合わせ界面２２１を覆うように残存していることにな
る。

【０１０４】次に、図１３（ａ）に示すように、第１実
施形態と同様にして、薄膜単結晶シリコン層２０６ａを
熱酸化することにより酸化膜２０６ｃを形成し、図１３
（ｂ）に示すように、酸化膜２０６ｃをウエットエッチ
ングで除去することにより、完全空乏型のトランジスタ
を作りこみたい領域の薄膜単結晶シリコン層２０６ａを
３０ｎｍ〜１００ｎｍまでの範囲の一定の膜厚に形成す
る。このとき、保護膜２０９ｃによって覆われていない
エッチングストッパー膜２１９は、酸化膜２０６ｃとと
もに除去される。

【０１０５】その後、図１３（ｃ）に示すように、選択
酸化用マスクパターン２０９ａとサイドウォール２０９
ｂの一部とを反応性エッチングや反応性イオンビームエ
ッチングなどの異方性を有するドライエッチングにより
除去する。このとき、デバイス形成層２０６の端面２２
０に露出している遮光層つき基板１０Ｂとデバイス形成
層２０６との貼り合わせ界面２２１は、選択酸化用マス
クパターン２０９ａと比較して厚いサイドウォール２０
９ｂによって覆われているので、選択酸化用マスクパタ
ーン２０９ａとサイドウォール２０９ｂとを異方性を有
するドライエッチングにより表面側の一方向からエッチ
ングすると、選択酸化用マスクパターン２０９ａが除去
された時点では、サイドウォール２０９ｂの一部は、貼
り合わせ界面２２１を覆うように残存していることにな
る。このようにして残存したサイドウォール２０９ｂ
は、所定パターンの半導体層１ａを形成する工程以降の
工程において、貼り合わせ界面２２１からエッチング液
が浸透するのを防ぐものとなる。

【０１０６】なお、選択酸化用マスクパターン２０９ａ
とサイドウォール２０９ｂの一部とを除去した後に残っ
たエッチングストッパー膜２１９は、所定パターンの半
導体層１ａを形成する工程の前処理として、薄膜単結晶
シリコン層２０６ａの表面を洗浄するために一般に行わ
れているライトエッチングによって除去される。

【０１０７】本実施形態の液晶装置の製造方法において
も、シリコン窒化膜２０９を表面側から異方性を有する
ドライエッチングすることにより、選択酸化用マスクパ
ターン２０９ａとサイドウォール２０９ｂとを形成し、
その後に、ウエットエッチングを用いて半導体層１ａの
層厚を調整するので、半導体層１ａの層厚を調整するウ
エットエッチングを行う際には、デバイス形成層２０６
の端面２２０に露出している遮光層つき基板１０Ｂとデ
バイス形成層２０６との貼り合わせ界面２２１はサイド
ウォール２０９ｂで覆われた状態となる。したがって、
貼り合わせ界面２２１からエッチング液が浸透すること
に起因する不良の発生を防ぐことができ、歩留まりよく
製品を製造することができる。

【０１０８】また、本実施形態の液晶装置の製造方法に
おいても、サイドウォール２０９ｂは、デバイス形成層
２０６上には形成されないので、デバイス形成層２０６
の表面における利用可能な領域が減少してしまうことは
なく、デバイス形成層２０６の表面の全域が利用可能な
領域となる。

【０１０９】また、本実施形態の電気光学装置の製造方
法においては、選択酸化用マスクパターン２０９ａを除
去する工程において、異方性を有するドライエッチング
を用いたので、選択酸化用マスクパターン２０９ａが除
去された時点では、サイドウォール２０９ｂの一部が残
存していることになり、所定パターンの半導体層１ａを
形成する工程以降の工程において、貼り合わせ界面２２
１からエッチング液が浸透するのを防ぐことができる。
このため、所定パターンの半導体層１ａを形成する工程
以降の工程において、貼り合わせ界面２２１からエッチ
ング液が浸透することに起因する不良の発生を防ぐこと
ができ、より一層歩留まりよく製品を製造することがで
きる。

【０１１０】なお、本発明の電気光学装置の製造方法に
おいては、上述した実施形態に示した例のように、選択
酸化用マスクパターン２０９ａを除去する工程におい
て、異方性を有するドライエッチングを用いてサイドウ
ォール２０９ｂの一部を残存させてもよいが、図１４に
示すように、ウエットエッチングを用いてサイドウォー
ル２０９ｂの全てを所定パターンの半導体層１ａを形成
する前に除去してもよい。

【０１１１】また、本発明の電気光学装置の製造方法に
おいては、上述した実施形態に示した例のように、画素
スイッチング用ＴＦＴ３０は、完全空乏型のトランジス
タであってもよいし、完全空乏型でなくてもよい。

【０１１２】

【発明の効果】以上説明したように、本発明の電気光学
装置の製造方法によれば、ウエットエッチングを用いて
半導体層の層厚を調整する工程においては、デバイス形
成層の端面に露出している支持基板とデバイス形成層と
の貼り合わせ界面は、デバイス形成層の端面を覆うサイ
ドウォールによって覆われた状態となる。したがって、
貼り合わせ界面からエッチング液が浸透することに起因
する不良の発生を防ぐことができ、歩留まりよく製品を
製造することができる。

【０１１３】また、貼り合わせ界面からのエッチング液
の浸透を防ぐものであるサイドウォールは、選択酸化用
マスクパターンを形成する際に同時に形成されるもので
あり、選択酸化用マスクパターンを形成するとおのずと
形成されるものであるので、保護層をパターニングする
際のエッチング方式を、従来の電気光学装置の製造方法
において用いられていたウエットエッチングから異方性
を有するドライエッチングに変更するだけで、貼り合わ
せ界面からのエッチング液の浸透を防止するという目的
を達成することができる。

【０１１４】さらに、本発明の電気光学装置の製造方法
においては、サイドウォールは、デバイス形成層の表面
に設けられている選択酸化用マスクパターンとなる領域
を除く領域の保護層が除去された時点で、貼り合わせ界
面を覆うように残存している保護層によって形成される
ものであり、デバイス形成層の表面には形成されない。
このため、デバイス形成層の表面における利用可能な領
域が減少してしまうことはなく、デバイス形成層の表面
の全域が利用可能な領域となる。

【図面の簡単な説明】

【図１】 液晶装置の構成を説明するための断面図であ
る。

【図２】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その１）である。

【図３】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その２）である。

【図４】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その３）である。

【図５】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その４）である。

【図６】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その５）である。

【図７】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その６）である。

【図８】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その７）である。

【図９】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その８）である。

【図１０】 第１実施形態の液晶装置の製造プロセスを
順を追って示す工程図（その９）である。

【図１１】 第１実施形態の液晶装置の製造プロセスを
順を追って示す工程図（その１０）である。

【図１２】 第２実施形態の液晶装置の製造プロセスを
順を追って示す工程図（その１）である。

【図１３】 第２実施形態の液晶装置の製造プロセスを
順を追って示す工程図（その２）である。

【図１４】 本発明の液晶装置の製造方法の他の例を説
明するための図である。

【符号の説明】

１ａ 半導体層 １ａ’ チャネル領域 １ｂ 低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ 低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ 高濃度ソース領域 １ｅ 高濃度ドレイン領域 １０ ＴＦＴアレイ基板 １０Ａ 支持基板 １０Ｂ 遮光層つき基板 １１ａ 遮光層 １２Ａ 絶縁体層 ２０６ デバイス形成層 ２０６ａ 薄膜単結晶シリコン層 ２０６ｂ シリコン酸化膜（絶縁体層） ２０８ 単結晶シリコン基板（半導体基板） ２０９ シリコン窒化膜（保護層） ２０９ａ 選択酸化用マスクパターン ２０９ｂ サイドウォール ２０９ｃ 保護膜 ２１９ エッチングストッパー膜 ２２１ 貼り合わせ界面

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/35 Ｇ０９Ｆ 9/35 Ｈ０１Ｌ 21/02 Ｈ０１Ｌ 21/02 Ｂ 21/336 29/78 ６１８Ｄ 29/786 ６２７Ｄ ６１９Ｂ Ｆターム(参考） 2H092 JA24 JB63 MA05 MA07 MA15 MA19 NA24 NA29 5C094 AA42 AA43 BA03 BA43 CA19 EA04 EA07 EB02 5F110 AA30 BB01 CC02 DD02 DD03 DD12 DD13 EE09 EE45 FF02 FF23 GG02 GG12 GG25 GG32 GG34 GG52 HJ01 HJ04 HJ13 HJ23 HL03 HL05 HL23 HM15 NN03 NN23 NN25 NN26 NN46 NN53 NN54 NN55 NN72 NN73 QQ04 QQ05 QQ11 QQ17 QQ19 5G435 AA17 BB12 CC09 KK05 KK09 KK10

Claims (7)

【特許請求の範囲】
1. 【請求項１】 支持基板上に、半導体層と絶縁体層もし
   くは半導体層のみによって構成された半導体基板を貼り
   合わせてなる電気光学装置の製造方法であって、 前記支持基板上に、半導体層と絶縁体層もしくは半導体
   層のみによって構成された半導体基板を貼り合わせて、
   前記支持基板よりも小さい平面寸法を有するデバイス形
   成層を形成する工程と、 前記デバイス形成層の表面および端面と前記支持基板の
   表面とを覆うように耐酸化性を有する保護層を形成する
   工程と、 異方性を有するドライエッチングを用いて前記保護層を
   パターニングすることにより、前記デバイス形成層の表
   面の一部を覆う前記保護層からなる選択酸化用マスクパ
   ターンを形成するとともに、前記デバイス形成層の端面
   を覆う前記保護層からなるサイドウォールを形成する工
   程と、 前記半導体層の選択酸化を行うことにより、前記選択酸
   化用マスクパターンの形成領域以外の領域に前記半導体
   層の酸化膜を形成する工程と、 ウエットエッチングを用いて前記酸化膜を除去すること
   により、前記半導体層の層厚を調整する工程と、 前記選択酸化用マスクパターンおよび前記サイドウォー
   ルのうち、少なくとも前記選択酸化用マスクパターンを
   除去する工程とを備えたことを特徴とする電気光学装置
   の製造方法。
2. 【請求項２】 前記デバイス形成層を形成する工程の後
   に、保護層をドライエッチングする際にエッチングスト
   ッパーとなるエッチングストッパー膜を形成し、つい
   で、前記エッチングストッパー膜上に前記保護層を形成
   することを特徴とする請求項１に記載の電気光学装置の
   製造方法。
3. 【請求項３】 少なくとも前記選択酸化用マスクパター
   ンを除去する工程において、異方性を有するドライエッ
   チングを用いることを特徴とする請求項２に記載の電気
   光学装置の製造方法。
4. 【請求項４】 前記半導体層として単結晶シリコン層を
   用い、前記保護膜としてシリコン窒化膜を用いることを
   特徴とする請求項１ないし請求項３のいずれか一項に記
   載の電気光学装置の製造方法。
5. 【請求項５】 前記半導体層の層厚を調整する工程にお
   いて、前記半導体層の層厚を３０ｎｍないし１００ｎｍ
   の範囲とすることを特徴とする請求項４に記載の電気光
   学装置の製造方法。
6. 【請求項６】 前記半導体層の層厚を調整する工程にお
   いて、前記半導体層の層厚を局所的に異ならせることを
   特徴とする請求項１ないし請求項５のいずれか一項に記
   載の電気光学装置の製造方法。
7. 【請求項７】 前記支持基板上に前記半導体基板を貼り
   合わせる前に、前記支持基板または前記半導体基板のう
   ちのいずれか一方の前記支持基板と前記半導体基板とが
   貼り合わされる側の面に、遮光層と前記遮光層上を覆う
   遮光層上絶縁体層とを形成することを特徴とする請求項
   １ないし請求項６のいずれか一項に記載の電気光学装置
   の製造方法。