JP5231772B2 - 透過型液晶表示素子基板の製造方法 - Google Patents

透過型液晶表示素子基板の製造方法 Download PDF

Info

Publication number
JP5231772B2
JP5231772B2 JP2007218451A JP2007218451A JP5231772B2 JP 5231772 B2 JP5231772 B2 JP 5231772B2 JP 2007218451 A JP2007218451 A JP 2007218451A JP 2007218451 A JP2007218451 A JP 2007218451A JP 5231772 B2 JP5231772 B2 JP 5231772B2
Authority
JP
Japan
Prior art keywords
substrate
silicon
light shielding
transparent substrate
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007218451A
Other languages
English (en)
Other versions
JP2009054703A (ja
Inventor
関口  金孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Finetech Miyota Co Ltd
Original Assignee
Citizen Finetech Miyota Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Finetech Miyota Co Ltd filed Critical Citizen Finetech Miyota Co Ltd
Priority to JP2007218451A priority Critical patent/JP5231772B2/ja
Publication of JP2009054703A publication Critical patent/JP2009054703A/ja
Application granted granted Critical
Publication of JP5231772B2 publication Critical patent/JP5231772B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

本発明はSOI(Silicon on Insulator)基板、特に透明基板を用いた透過型液晶表示素子基板の製造方法に関するものである。
絶縁基体上にシリコン薄膜を形成し、そのシリコン薄膜に半導体デバイスを形成するSOI技術は、素子の高速化や低消費電力化、高集積化等の利点を有することから広く研究されている。このような技術については特許文献1に記載されている。背景技術としては本願と同じなので、以下引用して記載する。
このSOI技術の1つとして、単結晶シリコン基板の貼り合わせによるSOI基板の作製技術がある。一般に貼り合わせ法と呼ばれるこの手法は、単結晶シリコン基板と支持基板を水素結合力を利用して貼り合わせた後、熱処理によって貼り合わせ強度の強化がなされ、次いで単結晶シリコン基板の研削や研磨、またはエッチングによって薄膜の単結晶シリコン層を支持基板上に形成するものである。この手法では、直接単結晶のシリコン基板を薄膜化するために、シリコン薄膜の結晶性に優れ、高性能のデバイスを作成できる。
また、この貼り合わせ法を応用したものとして、単結晶シリコン基板に水素イオンを注入し、これを支持基板と貼り合わせた後、熱処理によって薄膜シリコン層を単結晶シリコン基板の水素注入領域から分離する手法(US Patent5374564)や、表面を多孔質化したシリコン基板上に単結晶シリコン層をエピタキシャル成長させ、これを支持基板と貼り合わせた後にシリコン基板を除去し、多孔質シリコン層をエッチングすることにより支持基板上にエピタキシャル単結晶シリコン薄膜を形成する手法(特開平4−346418)などが知られている。このような貼り合わせ法によるSOI基板は通常のバルク半導体基板と同様に、さまざまなデバイスの作製に用いられているが、従来のバルク基板と異なる特徴として、支持基板に様々な材料を使用することが可能な点を挙げることができる。すなわち支持基板として通常のシリコン基板はもちろんのこと、透明な石英、あるいはガラス基板などを用いることができる。透明な基板上に単結晶シリコン薄膜を形成することによって、光透過性を必要とするデバイス、例えば透過型の液晶表示デバイスなどにも結晶性に優れた単結晶シリコンを用いて高性能なトランジスタ素子を形成することが可能となる。
このように透明支持基板と単結晶シリコン薄膜を貼り合わせたSOI基板においては、単結晶シリコン層はMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのトランジスタ素子のチャネルやソース、ドレイン領域として用いられる。このとき基板が透明であると、基板裏面から光が照射された際に、このMOSFETのチャネル領域に光照射によるリーク電流が発生し、デバイスの特性が劣化する。(なおここでは単結晶シリコン層の形成された面を基板の表面とし、反対側を裏面としている。)この点について図を用いながら具体的に説明する。図2は従来製造されている透明基板を用いた貼り合わせSOI基板の断面図である。このSOI基板では、単結晶シリコン層2は酸化膜層3を介して支持基板1と貼り合わされた構造となっている。ここで述べた酸化膜層3は一般に光を透過する性質を持つため、支持基板に石英やガラスなどの透明材料を用いた従来のSOI基板では、単結晶シリコン層2の下層には遮光性を有する層が一切設けられていないことになる。
図3は、図2で示した従来のSOI基板を用いて作製したMOSFETの断面図である。支持基板1の上には酸化膜層3があり、さらに単結晶シリコン層をパターニングして形成したMOSFETのソース領域2b、チャネル領域2a、およびドレイン領域2cがあり、この単結晶シリコン領域はこれを表面酸化して形成したゲート絶縁膜2dで覆われている。ゲート絶縁膜2d上にはゲート電極6があり、MOSFETの単結晶シリコン領域とゲート電極6は第1の層間膜7によって覆われている。さらにソース線9とドレイン線8が第1の層間膜7の開口部を介してそれぞれソース領域2b、ドレイン領域2cに接続している。この上に更に第2の層間膜10が形成され、上部遮光層11が第2の層間膜10上に形成されている。上部遮光層11は黒色ポリイミド樹脂などの不透明絶縁性の材料あるいはアルミニウムなどの金属薄膜などで形成されている。基板表面側から光12aが直接入射する場合には、基板上に設けられたMOSFETのチャネル領域2aを上部遮光層11によって、光12aによる光リークを抑えることができる。しかしMOSFETのチャネル領域2aに基板裏面から12cで示す光が直接入るような場合には、光リークを防ぐことができない。また基板の裏側界面1aで反射する12bのような光があった場合、それが基板表面から入射したものであっても、その一部がMOSFETのチャネル領域2aに到達し光リークを引き起こすことになる。
すなわち図2に示した従来構造のSOI基板では、支持基板1と単結晶シリコン層2との間に遮光層が設けられていないために、このSOI基板を用いて単結晶シリコン薄膜によるMOSFETを形成した場合、MOSFETチャネル領域2aを、基板裏面からの直接的な入射光12cや、基板裏面での反射光12bから遮ることができなかった。このため、前記従来構造のSOI基板で作製したMOSFETでは光リークが発生し、素子の特性が劣化するという根本的な問題点があった。またこれによって光を用いるデバイスに対して透明なSOI基板を用いることが難しく、汎用性が低いという問題があった。
特許文献1による発明の目的は、透明な支持基板を用いても光リークの問題の生じない半導体デバイスを作製できるSOI基板と、その製造方法を提供することにある。また別の目的は、透明基板を用いた光リークのないSOI基板を用いた高性能な半導体デバイスを提供することにある。
上記の目的を達成するため、透明な支持基板と、その上に形成される単結晶シリコン層との間に、光リークを防ぐための埋め込み型の遮光層を設けたものである。この遮光層は、支持基板の一方の表面上に形成されており、単結晶シリコン層はこの遮光層上に堆積した絶縁層の上に形成される。遮光層は、作製しようとするデバイスを構成するMOSFETのチャネル領域を覆うようにパターニングされており、上記MOSFETのチャネル領域以外の部分に遮光層は存在しない。このため例えば透過型液晶表示デバイスなど基板が光を透過する必要のある用途に用いることが可能である。また、この遮光層の材料として高融点金属もしくはそれらの珪素化合物(シリサイド)を用いることにより、単結晶シリコン層への不純物拡散などのMOSFET製造に不可欠な熱プロセスに対して十分安定な特性をもつSOI基板を作製することができる。
特開平10−293320号公報
透明基板上に透明な酸化膜を介して薄くて透明化した単結晶シリコンを貼り合わせて、通常の単結晶シリコン基板を加工するLSI製造装置に投入すると、基板が透明なので、基板が認識されずに誤動作が発生するために、透明基板にLSI製造装置が認識するためのマーク等を作成しなければならない。通常は透明基板の裏面に不透明膜を形成するので、そのために1工程必要としていた。
また、透明基板には基板の履歴等を残すために個々の基板にID刻印をする必要があるが、レーザーで刻印をするには基板が透明なため高エネルギーでの刻印が必要となる。
単結晶シリコン基板と支持基板を水素結合力を利用して貼り合わせた後、熱処理によって貼り合わせ強度の強化がなされるが、熱処理としてエキシマレーザーを照射する方法が採られる場合、金属製の遮光膜の有無により貼り合わせ部分への熱処理状態が変化し、接着強度が不安定になる。
少なくとも、
透明基板上に遮光膜を形成する工程と、
前記遮光膜をトランジスタ形成領域にあわせてパターニングする工程と、
前記透明基板とパターニングされた前記遮光膜上に酸化シリコン膜を形成する工程と、
前記酸化シリコン膜の平坦化処理をする工程と、
シリコン基板を平坦化処理された前記酸化シリコン膜上に接着する工程と、
前記酸化シリコン膜表面から所定の位置に水素インプランテーションで水素リッチ層を形成する工程と、
前記水素リッチ層で前記シリコン基板を透明基板側とシリコン基板側分離する工程と、
前記透明基板側の前記水素リッチ層を研磨して除去し、単結晶シリコンを露出する工程と、
露出した前記単結晶シリコン上に集積回路を形成する工程を具備する透過型液晶表示素子基板の製造方法において、
前記シリコン基板を平坦化処理された前記酸化シリコン膜上に接着する工程では、前記透明基板側から前記酸化シリコン膜にレーザーを照射して接着し、前記遮光膜の有無により前記レーザーの照射量を変える透過型液晶表示素子基板の製造方法とする。
前記遮光膜を前記トランジスタ形成領域にあわせてパターニングする工程で透明基板認識マークを形成する透過型液晶表示素子基板の製造方法とする。
前記遮光膜を前記トランジスタ形成領域にあわせてパターニングする工程で透明基板ID刻印部を形成する透過型液晶表示素子基板の製造方法とする。
請求項1の発明によると、遮光膜がある部分はレーザーを高エネルギーで照射し、遮光膜が無い部分はレーザーを低エネルギーで照射することで接着部の熱処理が均一にできる。
請求項2の発明によると、遮光膜をトランジスタ形成領域にあわせてパターン形成する工程で透明基板認識マークを形成することで、遮光膜のパターニングと同時に透明基板認識マークを形成でき、透明基板認識マーク形成工程が不要となる。
請求項3の発明によると、遮光膜をトランジスタ形成領域にあわせてパターン形成する工程で透明基板ID刻印部を形成することで、遮光膜で形成されたID刻印部にレーザー等で容易に低エネルギーでID刻印が可能となる。
少なくとも、
透明基板上に遮光膜を形成する工程と、
遮光膜をトランジスタ形成領域にあわせてパターン形成する工程と、
透明基板と遮光膜パターン上に酸化シリコン膜を形成する工程と、
酸化シリコン膜の平坦化処理をする工程と、
シリコン基板を酸化シリコン膜上に接着する工程と、
酸化シリコン膜表面から所定の位置に水素インプランテーションで水素リッチ層を形成する工程と、
水素リッチ層部で透明基板側とシリコン基板側を分離する工程と、
透明基板側の水素リッチ層を研磨して除去し、単結晶シリコンを露出する工程と、
単結晶シリコン上に集積回路を形成する工程を具備する透過型液晶表示素子基板の製造方法において、
遮光膜をトランジスタ形成領域にあわせてパターン形成する工程で、遮光膜を利用して透明基板認識マークと透明基板ID刻印部を形成し、
シリコン基板を酸化シリコン膜上に接着する工程では透明基板側から酸化シリコン膜にレーザーを照射して接着し、遮光膜の有無によりレーザーの照射量を変える透過型液晶表示素子基板の製造方法とする。
図1は本発明の透過型液晶表示素子基板の製造方法を説明するための主要工程の断面図である。(A)は透明基板上に遮光膜を形成する工程、(B)は遮光膜をトランジスタ形成領域にあわせてのパターン化と同時に透明基板認識マークと透明基板ID刻印部を形成する工程、(C)は透明基板と遮光膜パターン上に酸化シリコン膜を形成し平坦化する工程、(D)はシリコン基板を酸化シリコン膜上に接着する工程、(E)は単結晶シリコン基板表面から所定の位置に水素インプランテーションで水素リッチ層を形成する工程、(F)は接着した酸化シリコン膜22と単結晶シリコン基板の接着強度を高めるための加熱工程、(G)は水素リッチ層部で透明基板側とシリコン基板側を分離し、透明基板側の水素リッチ層を研磨して除去し、単結晶シリコン層を露出する工程、(H)は単結晶シリコン上に集積回路を形成する工程である。
工程(A)は透明基板(例えば石英基板)20に遮光膜21を全面に形成する工程である。遮光膜の材料は、高融点金属、カーボン、シリコンカーバイド、金属シリサイド、シリコンなどLSI製造プロセスの最高温度に対して安定で遮光性のあるものから選べばよい。成膜手段は材料に応じてスパッタ法、CVD法、電子ビーム加熱蒸着法などから適宜選択し、膜厚は遮光できる膜厚にすればよいが、一般には1μm以下で十分である。
工程(B)は遮光膜21のパターニングであり、形成するトランジスタ配置に合わせた遮光膜の形成と、透明基板20の外周部に透明基板認識マーク21Aと透明基板ID刻印部21Bを形成するべく通常のエッチングプロセスでパターニングする工程である。図4は、遮光膜21をパターニングして透明基板認識マーク21Aと透明基板ID刻印部21B(その他のパターンは省略)を形成した透明基板20の上面図である。
工程(C)はパターニングされた遮光膜21と後工程で貼付(接着)される単結晶シリコン基板との間の絶縁を確保するための絶縁膜、例えば酸化シリコン膜22を形成する。酸化シリコン膜はスパッタ法やプラズマCVD法等の手段で形成するが、パターニングされた遮光膜の溝部が十分被覆される厚さに形成する。その後、単結晶シリコン基板を貼付するためにCMP(化学的機械研磨)法で酸化シリコン膜22の表面を平坦化する。
工程(D)は平坦化された酸化シリコン膜22の表面に単結晶シリコン基板23を接着する工程である。例えば300μmの単結晶シリコン基板を直接貼り合わせ、300℃で2時間ほど熱処理をする。
工程(E)は単結晶シリコン基板23表面から所定の位置に水素インプランテーションで水素リッチ層を形成する工程であり、水素イオンを単結晶シリコン基板23に注入する。水素イオン(H+)の加速電圧とドーズ量により水素イオンの高濃度層(水素リッチ層)24が形成される位置が変わるので、適宜決定する。熱処理をすることにより、水素リッチ層24で単結晶シリコン基板23が分離できるようになる。
工程(F)は接着した酸化シリコン膜22と単結晶シリコン基板23の接着強度を高めるための加熱工程で、本実施例では透明基板20側からエキシマレーザーで接着面を加熱して溶融して接着している。全体を加熱する方法では、金属膜と下地基板との熱膨張係数が異なるため、全体では熱膨張係数の差が大きくなる。熱膨張係数の差を無理やり接着させると応力が集中し、後工程で薄膜半導体基板の剥離が発生したり、特性が劣化した薄膜半導体基板となってしまう。エキシマレーザーを用いて、部分的に接着を進めることで熱膨張係数の差により発生する応力を小さくできる。さらに、部分的に接着することで徐々に接着する、すなわち、接着しているところの応力を、近接する接着していない領域を利用することで応力の緩和ができるため、下地基板と薄膜半導体基板との接着による歪みを低減することができる。良好な薄膜半導体基板として利用することができる。特に、金属膜をパターン形成して設ける本発明には非常に有効である。遮光膜は熱伝導性が良く遮光膜で熱が拡散し接着面が溶融できなくなるのでレーザー照射パワーをあげなければならない。図ではレーザー照射パワー(レーザーエネルギー)のグラフを付記してあるが、遮光膜の有無によりレーザー照射パワーを変化させて照射している。図では2段階の変化にしてるが、遮光膜の面積によりさらにレーザー照射パワーを調整することが好ましい。レーザーの入射角を変えることで遮光膜の影を少なくすることも可能かもしれない。前記レーザー照射パワーの調整により均一な接着力が得られる。
工程(G)は水素リッチ層24部で透明基板20側と単結晶シリコン基板23側を分離し、透明基板20側の水素リッチ層24を研磨して除去し、単結晶シリコン層を露出する工程である。これにより透明基板20に遮光膜パターンを形成したSOI基板が完成する。図では判り易くする為に各種膜を厚く記載しているが、例えば、遮光膜は400nm、酸化シリコン膜は500nm、単結晶シリコン基板(単結晶シリコン膜)は200nm程度である。
工程(H)は単結晶シリコン基板23にLSI製造プロセスでトランジスタ25その他の回路素子を形成する工程で、一般的なLSI製造工程である。本工程において、工程(B)で形成したに透明基板認識マーク21Aと透明基板ID刻印部21Bが使用されることは言うまでもない。
本発明の透過型液晶表示素子基板の製造方法を説明するための主要工程の断面図 従来製造されている透明基板を用いた貼り合わせSOI基板の断面 従来のSOI基板を用いて作製したMOSFETの断面図 遮光膜をパターニングして透明基板認識マークと透明基板ID刻印部(その他のパターンは省略)を形成した透明基板の上面図
符号の説明
1 支持基板
2 単結晶シリコン層
2a チャネル領域
2b ソース領域
2c ドレイン領域
2d ゲート絶縁膜
3 酸化膜層
4 遮光層
5 絶縁層
6 ゲート電極
7 第1の層間膜
8 ドレイン線
9 ソース線
10 層間膜
11 上部遮光層
12a 基板表面側からの入射光
12b 反射光
12c 基板裏面側からの入射光
20 透明基板
21 遮光膜
21A 透明基板認識マーク
21B ID刻印部
22 酸化シリコン膜
23 単結晶シリコン基板
24 水素リッチ層
25 トランジスタ

Claims (3)

  1. 少なくとも、
    透明基板上に遮光膜を形成する工程と、
    前記遮光膜をトランジスタ形成領域にあわせてパターニングする工程と、
    前記透明基板とパターニングされた前記遮光膜上に酸化シリコン膜を形成する工程と、
    前記酸化シリコン膜の平坦化処理をする工程と、
    シリコン基板を平坦化処理された前記酸化シリコン膜上に接着する工程と、
    前記酸化シリコン膜表面から所定の位置に水素インプランテーションで水素リッチ層を形成する工程と、
    前記水素リッチ層で前記シリコン基板を透明基板側とシリコン基板側分離する工程と、
    前記透明基板側の前記水素リッチ層を研磨して除去し、単結晶シリコンを露出する工程と、
    露出した前記単結晶シリコン上に集積回路を形成する工程を具備する透過型液晶表示素子基板の製造方法において、
    前記シリコン基板を平坦化処理された前記酸化シリコン膜上に接着する工程では、前記透明基板側から前記酸化シリコン膜にレーザーを照射して接着し、前記遮光膜の有無により前記レーザーの照射量を変えることを特徴とする透過型液晶表示素子基板の製造方法。
  2. 前記遮光膜を前記トランジスタ形成領域にあわせてパターニングする工程で透明基板認識マークを形成することを特徴とする請求項1に記載の透過型液晶表示素子基板の製造方法。
  3. 前記遮光膜を前記トランジスタ形成領域にあわせてパターニングする工程で透明基板ID刻印部を形成することを特徴とする請求項1に記載の透過型液晶表示素子基板の製造方法。
JP2007218451A 2007-08-24 2007-08-24 透過型液晶表示素子基板の製造方法 Expired - Fee Related JP5231772B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007218451A JP5231772B2 (ja) 2007-08-24 2007-08-24 透過型液晶表示素子基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218451A JP5231772B2 (ja) 2007-08-24 2007-08-24 透過型液晶表示素子基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009054703A JP2009054703A (ja) 2009-03-12
JP5231772B2 true JP5231772B2 (ja) 2013-07-10

Family

ID=40505541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007218451A Expired - Fee Related JP5231772B2 (ja) 2007-08-24 2007-08-24 透過型液晶表示素子基板の製造方法

Country Status (1)

Country Link
JP (1) JP5231772B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101722026B1 (ko) 2010-10-22 2017-04-12 삼성디스플레이 주식회사 평판 표시 패널, 평판 표시 패널용 원장기판, 및 평판 표시 패널 제조 방법
KR101944704B1 (ko) * 2012-03-02 2019-04-17 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079497A (ja) * 2003-09-03 2005-03-24 Toshiba Corp レーザ加工方法と加工装置および表示装置の製造方法と表示装置
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法

Also Published As

Publication number Publication date
JP2009054703A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP4451488B2 (ja) 半導体素子の転写方法及び半導体装置の製造方法
KR100532557B1 (ko) 반도체 장치 및 그의 제조 방법, soi기판 및 그것을사용하는 표시 장치 및 soi기판의 제조 방법
JP5732119B2 (ja) 半導体装置の作製方法
KR101521832B1 (ko) Soi 기판의 제작 방법
KR19980702003A (ko) 규화물 층을 갖는 층 구조물 및 이러한 층 구조물의 제조방법
JPH10223495A (ja) 柔軟な構造を有する半導体装置とその製造方法
US10559664B2 (en) Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer
WO2010109712A1 (ja) 半導体装置用の絶縁基板、及び、半導体装置
JP5231772B2 (ja) 透過型液晶表示素子基板の製造方法
KR100879047B1 (ko) 반도체 장치 및 그 제조방법
JP2007073878A (ja) Soiウエーハおよびsoiウエーハの製造方法
JP4312741B2 (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
TW200421476A (en) Shallow trench isolation for strained silicon processes
JP2005268662A (ja) 3次元デバイスの製造方法
JP2007067399A (ja) 単結晶シリコン層の形成方法、及びこれを利用した薄膜トランジスタの製造方法
TW543204B (en) Method of fabricating thin film transistor
JP2010141246A (ja) 半導体装置の製造方法
WO2009009580A1 (en) Method to improve performance of secondary active components in an esige cmos technology
JP4943663B2 (ja) 半導体装置の製造方法及び半導体装置並びに液晶表示装置
JP2679676B2 (ja) Soi基板の製造方法および半導体装置の製造方法
JP2011029618A (ja) Simoxウェーハの製造方法、simoxウェーハ
JP2006245567A (ja) 半導体装置の製造方法
JP2004303766A (ja) 半導体装置の製造方法
JPS62203364A (ja) 半導体装置の製造方法
JP3413710B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees