JP4759919B2 - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP4759919B2 JP4759919B2 JP2004008981A JP2004008981A JP4759919B2 JP 4759919 B2 JP4759919 B2 JP 4759919B2 JP 2004008981 A JP2004008981 A JP 2004008981A JP 2004008981 A JP2004008981 A JP 2004008981A JP 4759919 B2 JP4759919 B2 JP 4759919B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- layer
- single crystal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Description
半導体層の低層部は、格子欠陥等のない規則的な結晶格子で構成されている。そこで、半導体層の表層部を溶融させることにより、低層部の結晶格子を核として規則的に再結晶させることができる。これにより、半導体層に形成された格子欠陥等を修復することが可能になる。一方、レーザ照射により発生した熱は、半導体層と支持基板との貼り合わせ界面に伝達されるので、貼り合わせ界面の密着性を向上させることができる。したがって、貼り合わせ界面の密着性を向上させるための第2の熱処理を兼ねることができる。
支持基板と半導体層との熱膨張係数が異なる場合には、熱処理によって半導体層に格子欠陥等が形成されるおそれがある。しかしながら、本発明の構成によれば、半導体層に形成された格子欠陥等を修復することが可能になる。また、支持基板と半導体層とが熱膨張係数の異なる材料からなる場合には、高温の熱処理によって半導体層が破壊されるおそれがある。しかしながら、レーザ照射により半導体基板を加熱すれば、レーザの照射領域のみが部分的に加熱されるので、半導体基板に大きな熱応力が作用することはない。したがって、熱処理による半導体層の破壊を防止することが可能になる。
この構成によれば、半導体層の全面を順次加熱することができるので、半導体層の破壊を防止しつつ、半導体層の全面にわたって格子欠陥等を修復することができる。
この構成によれば、レーザ照射に伴うエネルギ消費量が低減され、また熱処理時間が短縮されるので、製造コストを低減することができる。
水素イオン注入層において半導体基板を分離する工程では、熱処理によって半導体層に格子欠陥が形成されるおそれがあり、また半導体層が破壊されるおそれがある。しかしながら、本発明の構成によれば、半導体層の格子欠陥等を修復することが可能になる。また、半導体層の破壊を防止することが可能になる。
この構成によれば、半導体層の低層部を溶解させることなく、半導体層を表層部から中層部にかけて溶解させることができる。これにより、半導体層の全体を規則的に再結晶させることが可能になり、半導体層の格子欠陥等を確実に修復することができる。
エキシマレーザや連続波アルゴンレーザは、半導体層の吸収波長であって支持基板の透過波長であるレーザ光を照射することができる。これにより、支持基板にダメージを与えることなく、半導体層のみを加熱することができる。
上述した電気光学装置の製造方法を使用することにより、半導体層の格子欠陥等を修復することが可能になるので、表示品質に優れた電気光学装置を提供することができる。また、半導体層の破壊を防止することが可能になり、歩留まりが向上するので、低コストの電気光学装置を提供することができる。
この構成によれば、表示品質に優れた低コストの電子機器を提供することができる。
[第1実施形態]
図1および図2は、本発明の第1実施形態に係るSOI構造の複合半導体基板(貼り合せ基板)の製造方法を示す工程断面図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を適宜異ならせてある。
そこで、図2(B)に示すように、単結晶シリコン層220にレーザ630を照射して、その表層部を溶融させることにより、単結晶シリコン層220に発生した格子欠陥等を修復する。
以上により、第1実施形態の複合半導体基板600が形成される。
上記の第1実施形態で説明した方法を各種電気光学装置の製造に適用することができる。そこで、本実施形態では、第1実施形態で形成した複合半導体基板(貼り合せ基板)600を用いて、液晶装置(電気光学装置)のアクティブマトリクス基板(半導体装置)を構成した例を説明する。
図3は、液晶装置を対向基板側から見た場合の平面図であり、図4は、対向基板を含めて示す図3のH−H'断面図である。
図3において、液晶装置100のアクティブマトリクス基板10の上には、シール材52がその縁に沿って設けられており、その内側領域には、遮光性材料からなる額縁53が形成されている。シール材52の外側の領域には、データ線駆動回路101および外部入力端子102がアクティブマトリクス基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って形成されている。
次に、アクティブマトリクス型の液晶装置(電気光学装置)の電気的構成および動作について、図5ないし図7を参照して説明する。
アクティブマトリクス基板10の基体は、石英基板や耐熱性ガラス板などの透明基板10bからなる。その基体の表面側には層間絶縁膜12が形成され、この層間絶縁膜12の表面側には、各画素電極9aをスイッチング制御する画素スイッチング用のMIS形トランジスタ30が形成されている。アクティブマトリクス基板10における以上の構成は、前述した複合半導体基板600を採用することによって実現されている。すなわち、図7の透明基板10bが図2(D)の支持基板500に対応し、図7の層間絶縁膜12が図2(D)の絶縁層550に対応し、図7の半導体層1aが図2(D)の単結晶シリコン層220に対応している。なお図7に示すように、透明基板10bと層間絶縁膜12との間には、クロム膜などからなる遮光膜11aが形成されている。この遮光膜11aは、MIS形トランジスタ30と平面的に重なる領域に形成され、MIS形トランジスタ30に対する戻り光の入射を防止しうるようになっている。
なお、高濃度ドレイン領域1eからの延設部分1f(下電極)に対して、走査線3aと同層の容量線3b(上電極)が、ゲート絶縁膜2と同時形成された絶縁膜(誘電体膜)を介して対向配置されている。これにより、蓄積容量70が構成されている。
次に、電気光学装置を備えた電子機器の一例である投射型液晶表示装置を、図8、図9を参照して説明する。
まず図8には、上記の各形態に係る電気光学装置と同様に構成された液晶装置100を備えた電子機器の構成をブロック図で示してある。
また、本発明における単結晶半導体層としては、単結晶シリコンに限定されることなく、例えば単結晶ゲルマニウム等を用いることができる。
Claims (5)
- 支持基板の表面に半導体基板を貼り合わせる工程と、
前記半導体基板を薄膜化した半導体層を形成する工程と、
前記半導体層による吸収波長のレーザを前記半導体層に対して照射することにより、前記半導体層の表層部を溶融させる工程と、を有し、
前記支持基板と前記半導体層とは、熱膨張係数の異なる材料で形成され、
前記半導体層は、前記支持基板より熱伝導率の高い材料で形成され、
前記半導体基板の薄膜化は、前記半導体基板の水素イオン注入層において前記半導体基板を分離することによって行い、
前記半導体層に対する前記レーザの照射は、前記半導体基板の分離によって露出した前記半導体層の表面に焦点を合わせて行うことを特徴とする電気光学装置の製造方法。 - 前記半導体層に対する前記レーザの照射は、前記半導体層を走査するように行うことを特徴とする請求項1に記載の電気光学装置の製造方法。
- 前記半導体層に対する前記レーザの照射は、前記半導体層における半導体素子の形成領域のみに対して行うことを特徴とする請求項1または請求項2に記載の電気光学装置の製造方法。
- 前記レーザは、エキシマレーザであることを特徴とする請求項1ないし請求項3のいずれかに記載の電気光学装置の製造方法。
- 前記レーザは、連続波アルゴンレーザであることを特徴とする請求項1ないし請求項3のいずれかに記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008981A JP4759919B2 (ja) | 2004-01-16 | 2004-01-16 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008981A JP4759919B2 (ja) | 2004-01-16 | 2004-01-16 | 電気光学装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005203596A JP2005203596A (ja) | 2005-07-28 |
JP4759919B2 true JP4759919B2 (ja) | 2011-08-31 |
Family
ID=34822147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008981A Expired - Fee Related JP4759919B2 (ja) | 2004-01-16 | 2004-01-16 | 電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4759919B2 (ja) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5358159B2 (ja) * | 2004-02-03 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
JP5110772B2 (ja) * | 2004-02-03 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
US7579654B2 (en) * | 2006-05-31 | 2009-08-25 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제작방법 |
US7825007B2 (en) | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
KR101457656B1 (ko) * | 2007-05-17 | 2014-11-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기 |
EP1993127B1 (en) * | 2007-05-18 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
TWI476927B (zh) | 2007-05-18 | 2015-03-11 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
US7745268B2 (en) * | 2007-06-01 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere |
KR101484296B1 (ko) | 2007-06-26 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작방법 |
EP2174343A1 (en) | 2007-06-28 | 2010-04-14 | Semiconductor Energy Laboratory Co, Ltd. | Manufacturing method of semiconductor device |
US20090004764A1 (en) * | 2007-06-29 | 2009-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
EP2009687B1 (en) * | 2007-06-29 | 2016-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device |
US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US7678668B2 (en) * | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
US7790563B2 (en) * | 2007-07-13 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device and method for manufacturing semiconductor device |
JP5231772B2 (ja) * | 2007-08-24 | 2013-07-10 | シチズンファインテックミヨタ株式会社 | 透過型液晶表示素子基板の製造方法 |
CN101796613B (zh) * | 2007-09-14 | 2012-06-27 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
JP5250228B2 (ja) | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5452900B2 (ja) | 2007-09-21 | 2014-03-26 | 株式会社半導体エネルギー研究所 | 半導体膜付き基板の作製方法 |
JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
KR101499175B1 (ko) * | 2007-10-04 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US7799658B2 (en) * | 2007-10-10 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
JP5490393B2 (ja) * | 2007-10-10 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
JP5527956B2 (ja) * | 2007-10-10 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
JP2009135430A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
TWI493609B (zh) * | 2007-10-23 | 2015-07-21 | Semiconductor Energy Lab | 半導體基板、顯示面板及顯示裝置的製造方法 |
JP2009135453A (ja) | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
JP2009135448A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法及び半導体装置の作製方法 |
US7851318B2 (en) * | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
JP5548351B2 (ja) * | 2007-11-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5688203B2 (ja) * | 2007-11-01 | 2015-03-25 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
US8163628B2 (en) * | 2007-11-01 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
JP5464843B2 (ja) * | 2007-12-03 | 2014-04-09 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
US7842583B2 (en) * | 2007-12-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
JP5404064B2 (ja) | 2008-01-16 | 2014-01-29 | 株式会社半導体エネルギー研究所 | レーザ処理装置、および半導体基板の作製方法 |
JP5576617B2 (ja) * | 2008-03-17 | 2014-08-20 | 株式会社半導体エネルギー研究所 | 単結晶半導体層の結晶性評価方法 |
US7932164B2 (en) | 2008-03-17 | 2011-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers |
US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP5411438B2 (ja) * | 2008-03-18 | 2014-02-12 | 信越化学工業株式会社 | Soi基板の製造方法 |
JP2009260315A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
US7939389B2 (en) * | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101629193B1 (ko) * | 2008-06-26 | 2016-06-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제작 방법 |
JP5552276B2 (ja) * | 2008-08-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5580010B2 (ja) * | 2008-09-05 | 2014-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US20100081251A1 (en) * | 2008-09-29 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
SG160295A1 (en) * | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
SG160310A1 (en) | 2008-10-02 | 2010-04-29 | Semiconductor Energy Lab | Manufacturing method of semiconductor substrate and semiconductor device |
US8741740B2 (en) | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2010114431A (ja) | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
SG161151A1 (en) | 2008-10-22 | 2010-05-27 | Semiconductor Energy Lab | Soi substrate and method for manufacturing the same |
SG182208A1 (en) * | 2008-12-15 | 2012-07-30 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
JP5472462B2 (ja) * | 2010-11-10 | 2014-04-16 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
US8912017B2 (en) * | 2011-05-10 | 2014-12-16 | Ostendo Technologies, Inc. | Semiconductor wafer bonding incorporating electrical and optical interconnects |
JP2014216555A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
US10373830B2 (en) | 2016-03-08 | 2019-08-06 | Ostendo Technologies, Inc. | Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing |
KR102391997B1 (ko) * | 2016-06-24 | 2022-04-28 | 큐로미스, 인크 | 다결정성 세라믹 기판 및 그 제조 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150835A (ja) * | 1998-11-05 | 2000-05-30 | Fujitsu Ltd | 非単結晶シリコン薄膜の製造方法 |
JP4137459B2 (ja) * | 2002-02-07 | 2008-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
-
2004
- 2004-01-16 JP JP2004008981A patent/JP4759919B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005203596A (ja) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4759919B2 (ja) | 電気光学装置の製造方法 | |
KR100505804B1 (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
JPH10301100A (ja) | 液晶装置及びその製造方法、並びに投写型表示装置 | |
TW594354B (en) | Electro-optical device and electronic apparatus | |
TWI274309B (en) | Electro-optical device and electronic machine | |
US6852653B2 (en) | Method of manufacturing semiconductor substrate, semiconductor substrate, electro-optical apparatus and electronic equipment | |
JP4666277B2 (ja) | 電気光学装置の製造方法 | |
JPH11121392A (ja) | 半導体装置の製造方法及び液晶表示装置の製造方法 | |
JP2008225338A (ja) | 電気光学装置およびその製造方法、電子機器 | |
JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
JP4366954B2 (ja) | 複合半導体基板の製造方法 | |
JP4366983B2 (ja) | 複合半導体基板の製造方法 | |
JP2005158934A (ja) | 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 | |
JP4792694B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 | |
JP2000150890A (ja) | 半導体装置の製造方法 | |
JP2008124179A (ja) | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 | |
JP4265144B2 (ja) | 電気光学装置用基板およびその製造方法、電気光学装置、電子機器 | |
JP4232641B2 (ja) | 電気光学装置の製造方法 | |
JP2002221738A (ja) | 表示領域を備えた基板、液晶装置及び投写型表示装置 | |
JP2003142665A (ja) | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 | |
JP2005251912A (ja) | 複合半導体基板の製造方法、複合半導体基板、電気光学装置および電子機器 | |
JP2004296487A (ja) | トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器 | |
JP4766758B2 (ja) | 半導体装置の作製方法 | |
JP4333176B2 (ja) | トランジスタの製造方法、電気光学基板、電気光学装置、電子機器 | |
JP2003142667A (ja) | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4759919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |