JP5580010B2

JP5580010B2 - 半導体装置の作製方法

Info

Publication number: JP5580010B2
Application number: JP2009200050A
Authority: JP
Inventors: 傑小澤; 敦生磯部; 崇浜田; 純平桃; 大章本多; 崇史新宮; 哲弥掛端
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-09-05
Filing date: 2009-08-31
Publication date: 2014-08-27
Anticipated expiration: 2029-08-31
Also published as: US20100075470A1; US8815657B2; JP2010087485A

Description

絶縁層を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、絶縁層を介して半導体層が設けられた基板を用いた半導体装置の作製方法に関する。

近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。

ＳＯＩ基板を製造する方法の一つに、スマートカット（登録商標）法が知られている（例えば、特許文献１参照）。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入して、表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、微小気泡層が劈開面となり、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。ここで、スマートカット法は水素イオン注入剥離法と呼ぶこともある。

また、このようなスマートカット法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている。ガラス基板はシリコンウエハよりも大面積化が容易であり、且つ、安価であるため、主に、液晶表示装置等の製造の際に用いられている。このようなガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。

また、特許文献２では、単結晶シリコン層の結晶品質を改善するために、単結晶シリコン層にレーザー光を照射する方法が開示されている。

特開平０５−２１１１２８号公報特開２００５−２５２２４４号公報

特許文献２に示されるように、単結晶半導体層にレーザー光を照射することで、耐熱性が低いガラス基板等を用いる場合であっても、単結晶半導体層を溶融させて結晶性を向上させることができる。

ここで、単結晶半導体層の特性を十分に確保するためには、最適なエネルギー密度のレーザー光を照射することが必要になるが、レーザー光のエネルギー密度には時間的なばらつきが存在するため、常に一定の条件でレーザー光を照射することは困難である。このため、レーザー光のエネルギー密度ばらつきに起因して、完成した半導体装置の特性がばらついてしまうという問題が発生していた。つまり、特性が良好な半導体装置を歩留まり良く生産することは困難であった。

また、上記ガラス基板は熱処理によって収縮する傾向にあるため、半導体装置作製時の熱処理如何によっては、マスクのパターンずれ等が発生し、半導体素子の特性ばらつきが生じてしまうという問題もあった。

上記問題に鑑み、本明細書等において開示する発明の一態様では、レーザー光の照射条件に起因する半導体装置の特性のばらつきを低減することを目的の一とする。又は、基板の熱収縮に起因する半導体装置の特性ばらつきを低減することを目的の一とする。又は、レーザー光の照射条件に起因する半導体装置の特性のばらつき、及び、基板の熱収縮に起因する半導体装置の特性ばらつきを低減すると共に、当該半導体装置の特性を向上させることを目的の一とする。

開示する発明の一は、貼り合わせによりベース基板上に設けられた単結晶半導体層にレーザー光を照射した後、第１の熱処理を施してその特性を向上させ、単結晶半導体層に導電型を付与する不純物元素を添加した後、第１の熱処理の温度より低い温度で第２の熱処理を行うことを特徴としている。

また、開示する発明の一は、単結晶半導体基板に加速されたイオンを照射して単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、絶縁層を介して単結晶半導体基板とベース基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離してベース基板上に絶縁層を介して単結晶半導体層を形成し、単結晶半導体層にレーザー光を照射した後、第１の熱処理を行い、単結晶半導体層に導電型を付与する不純物元素を添加して単結晶半導体層中に不純物領域を形成し、不純物領域が形成された単結晶半導体層に第１の熱処理の温度より低い温度で第２の熱処理を行うことを特徴としている。

上記において、第２の熱処理の温度は５５０℃以上とすると良い。また、第１の熱処理の温度は、６４０℃以上であって且つベース基板の歪み点以下とすると良い。

また、上記において、単結晶半導体層上にゲート電極を形成した後、不純物領域を形成すると良い。また、上記において不純物領域は、ソース領域及びドレイン領域として機能させることができる。また、上記において、レーザー光を照射した後であって第１の熱処理を行う前に、単結晶半導体層に対して薄膜化処理を施す構成としても良い。また、ベース基板として、ガラス基板を用いることができる。

なお、本明細書等において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いており、かつ結晶と結晶との間に結晶粒界が存在しないものをいう。なお、本明細書等では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在しないものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。

また、本明細書等において、ソース領域又はドレイン領域の活性化とは、高抵抗の半導体膜に種々の方法によって１３族または１５族の不純物原子を添加してｐ型またはｎ型の特性を得ようとするときに、より良好なｐ型またはｎ型の特性を得るため、不純物を添加した領域にエネルギーを与えて不純物を活性化させ、膜の導電率を向上させることをいう。

また、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。

また、本明細書等において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。

開示する発明の一態様により、レーザー光の照射エネルギー密度を下げた場合であっても同等の特性の半導体装置が得られるため、レーザー光のエネルギー密度ばらつきによる半導体装置の特性悪化を抑制することが可能である。または、開示する発明の一態様により、基板の熱収縮に起因する半導体装置の特性ばらつきを低減することが可能である。すなわち、特性が良好な半導体装置を歩留まり良く生産することが可能である。

半導体装置の作製方法の一例を示す図である。半導体装置の作製方法の一例を示す図である。ＳＯＩ基板の作製方法の一例を示す図である。半導体装置の作製方法の一例を示す図である。半導体装置の作製方法の一例を示す図である。半導体装置の一例を示す図である。半導体装置の一例を示す図である。半導体装置を用いた表示装置の一例を示す図である。半導体装置を用いた表示装置の一例を示す図である。半導体装置を用いた電子機器を示す図である。各条件により作製した半導体装置の特性を比較する図である。高温の熱処理によって結晶性が回復している様子を示す図である。

以下に、実施の形態を図面に基づいて説明する。但し、発明は多くの異なる態様で実施することが可能であり、発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、半導体装置の作製方法の一例に関して図面を参照して説明する。具体的には、ベース基板上に設けられた単結晶半導体層を用いて半導体装置を作製する場合について説明する。

まず、単結晶半導体基板１００とベース基板１２０とを準備する（図１（Ａ）、（Ｂ）参照）。

単結晶半導体基板１００としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、単結晶半導体基板１００の形状は円形に限られず、例えば、矩形状等に加工して用いることも可能である。また、単結晶半導体基板１００は、ＣＺ法やＦＺ（フローティングゾーン）法を用いて作製することができる。

ベース基板１２０としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。なお、上記ガラス基板においては、一般に、ホウ酸（Ｂ_２Ｏ_３）を多く含有させることでガラスの耐熱性が向上するが、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラス基板を用いると良い。他にも、ベース基板１２０として単結晶半導体基板（例えば、単結晶シリコン基板等）を用いてもよい。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板１２０として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。

次に、単結晶半導体基板１００の表面から所定の深さに結晶構造が損傷された脆化領域１０４を形成し、その後、絶縁層１０２を介して単結晶半導体基板１００とベース基板１２０とを貼り合わせる（図１（Ｃ）参照）。

脆化領域１０４は、運動エネルギーを有する水素等のイオンを単結晶半導体基板１００に照射することにより形成することができる。

絶縁層１０２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層の単層構造、または積層構造として形成することができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。

本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）、水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。

次に、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、絶縁層１０２を介して単結晶半導体層１２４を設ける（図１（Ｄ）参照）。

熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って単結晶半導体基板１００が分離する。絶縁層１０２はベース基板１２０に接合しているので、ベース基板１２０上には単結晶半導体基板１００から分離された単結晶半導体層１２４が形成される。

次に、ベース基板１２０上に形成された単結晶半導体層１２４の表面にレーザー光１３０を照射することによって、単結晶半導体層１２４の結晶性を回復（再単結晶化）させる（図１（Ｅ）参照）。レーザー光の照射雰囲気に特に限定はないが、不活性雰囲気下や減圧雰囲気下で行うことにより、大気雰囲気下で行う場合より単結晶半導体層１２４の表面の平坦性を向上させることが出来る。

一般的に、分離後の単結晶半導体層１２４の表層部は、脆化領域１０４の形成の際又は脆化領域１０４での分離の際等に結晶欠陥等が形成され、結晶性が損なわれている。従って、図１（Ｅ）に示すように単結晶半導体層１２４の表面にレーザー光１３０を照射して、少なくとも単結晶半導体層１２４の表層部を溶融させることにより結晶性を回復することができる。また、単結晶半導体層１２４の表層部を溶融させることにより、結晶性の回復と共に表面の平坦化を行うことができる。なお、単結晶半導体層１２４の結晶性は、光学顕微鏡による観察、およびラマン分光スペクトルから得られるラマンシフト、半値全幅などにより評価することができる。

なお、分離により露出した単結晶半導体層１２４の表面側からレーザー光１３０を照射することにより、当該単結晶半導体層１２４を完全に溶融させるのではなく、部分的に溶融（部分溶融）させることが望ましい。部分溶融とは、単結晶半導体層１２４の溶融される深さが、絶縁層１０２の界面（単結晶半導体層１２４の厚さ）よりも浅くなる溶融状態をいう。つまり、単結晶半導体層１２４の上層は溶融して液相となり、下層は溶融せずに固相のままである状態をいう。

単結晶半導体層１２４を部分溶融させることにより、溶融部分の結晶成長を溶融していない単結晶半導体層の面方位に基づいて行わせることができるため、単結晶半導体層１２４を完全に溶融させる場合と比較して面方位をそろえて再結晶化させることができる。また、単結晶半導体層１２４を部分的に溶融することによって、絶縁層１０２からの酸素や窒素等の取り込みを抑制することができる。

本実施の形態で適用可能なレーザー発振器は、その発振波長が、紫外光域乃至可視光域にあるものを選択すると良い。また、レーザー光１３０の波長は、単結晶半導体層１２４に吸収される波長とする。その波長は、レーザー光の表皮深さ（ｓｋｉｎｄｅｐｔｈ）などを考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。

レーザー発振器として、パルス発振レーザーまたは連続発振レーザー（ＣＷレーザー）を用いることができる。例えば、パルス発振レーザーは、繰り返し周波数１０ＭＨｚ未満、パルス幅１０ｎｓ以上５００ｎｓ以下とすることが好ましい。代表的なパルス発振レーザーは、４００ｎｍ以下の波長のレーザー光を発振するエキシマレーザーである。上記エキシマレーザーとして、例えば、繰り返し周波数１０Ｈｚ〜３００Ｈｚ、パルス幅２５ｎｓ、波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いることができる。また、パルス発振レーザー光の走査において、１回のショットと次のショットとを一部重ねて（オーバーラップさせて）照射してもよい。１回のショットと次のショットとをオーバーラップさせてレーザー光を照射することにより、部分的に単結晶の精製が繰り返し行われ、優れた特性を有する単結晶半導体層を得ることができる。

また、単結晶半導体層１２４を部分溶融させるためのレーザー光のエネルギー密度の取りうる範囲は、レーザー光の波長、レーザー光の表皮深さ、単結晶半導体層１２４の膜厚などを考慮して、単結晶半導体層１２４が完全に溶融しない程度とする。例えば、単結晶半導体層１２４の膜厚が大きい場合には、単結晶半導体層１２４が完全に溶融するまでのエネルギーも大きくなるため、レーザー光のエネルギー密度の範囲を大きくとることができる。また、単結晶半導体層１２４の膜厚が小さい場合には、単結晶半導体層１２４が完全に溶融するまでのエネルギーも小さくなるため、レーザー光のエネルギー密度を小さくすることが望ましい。なお、単結晶半導体層１２４を加熱した状態でレーザー光を照射する場合には、部分溶融に必要なエネルギー密度の範囲の上限の値を小さくすることが、単結晶半導体層１２４が完全に溶融してしまうことを防ぐためにも好ましい。

次に、レーザー光１３０を照射した単結晶半導体層１２４に第１の熱処理を行う（図１（Ｆ）参照）。第１の熱処理を行うことにより単結晶半導体層１２４の欠陥や、単結晶半導体層１２４と絶縁層１０２との界面の欠陥を修復することができる。

特に、レーザー光１３０を照射した後の単結晶半導体層１２４は、溶融しなかった領域に多くの欠陥を含んでいるため、第１の熱処理を高い温度で行うことにより、単結晶半導体層１２４の結晶欠陥などを効果的に修復することができる。本実施の形態では、第１の熱処理において、単結晶半導体層１２４の加熱温度を、後の工程における熱処理の温度より高い温度であって、好ましくは６４０℃以上、より好ましくは７００℃以上とし、且つ単結晶半導体層１２４を溶融させない温度であって、ベース基板１２０の歪み点より低い温度とする。

また、第１の熱処理は、拡散炉、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置などを用いて行うことができる。

なお、単結晶半導体層１２４にレーザー光１３０を照射した後、単結晶半導体層１２４をエッチングして、薄膜化してもよい。単結晶半導体層１２４の厚さは、単結晶半導体層１２４から形成される素子の特性に合わせて決めることができ、例えば、その厚さを５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上７０ｎｍ以下とすればよい。

薄膜化処理は、第１の熱処理の前に行うことが好ましい。薄膜化処理の後に第１の熱処理を行うことで、薄膜化処理のエッチングによる単結晶半導体層１２４の損傷を、熱処理によって修復することができるからである。

なお、薄膜化処理は、レーザー光１３０の照射前に行うことも可能であるが、レーザー光１３０の照射後に行うとより好ましい。レーザー光１３０により単結晶半導体層１２４を部分溶融させる場合には、単結晶半導体層１２４が厚い方がレーザー光のエネルギー密度等の照射条件の範囲が広がるためである。レーザー光の照射条件の範囲が広がることにより、レーザー光１３０の照射により再単結晶化された単結晶半導体層１２４を用いて作製した素子の特性のばらつきを低減することができる。

すなわち、単結晶半導体層１２４の薄膜化処理を行う場合には、単結晶半導体層１２４にレーザー光１３０を照射した後であって、第１の熱処理の前に行うことが好ましい。

なお、上述のような薄膜化処理におけるエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化シリコンまたは四塩化炭素等の塩化物ガス、塩素ガス、弗化硫黄、弗化窒素等の弗化物ガス、酸素ガス等を用いることができる。ウエットエッチング法では、エッチング液にＴＭＡＨ溶液を用いることができる。

次に、上記図１の作製工程により得られたＳＯＩ基板を用いて半導体装置を作製する場合について図２を参照して説明する。なお、図２では、得られた単結晶半導体層１２４をチャネル形成領域に用いたトランジスタを作製する場合について示すが、これに限られない。

まず、所望の形状にパターニングされた単結晶半導体層１２４上に絶縁層１４２を介して導電膜１４４を形成する（図２（Ａ）参照）。なお、絶縁層１４２はゲート絶縁層として機能し、導電膜１４４はゲート電極として機能する。

次に、導電膜１４４を介して単結晶半導体層１２４に導電型を付与する不純物元素を添加して、前記単結晶半導体層１２４中に不純物領域１４６を形成する（図２（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。なお、不純物領域１４６はトランジスタのソース領域又はドレイン領域として機能する。

次に、不純物領域１４６が形成された単結晶半導体層１２４に第２の熱処理を行うことにより不純物領域１４６を活性化する（図２（Ｃ）参照）。不純物領域１４６は不純物元素の添加により結晶構造が破壊されているが、第２の熱処理を行うことにより結晶構造を回復することができる。特に、不純物領域１４６がソース領域又はドレイン領域として機能する場合には、第２の熱処理を高い温度で行うことにより、チャネル形成領域とソース領域又はドレイン領域との境界付近の結晶欠陥を十分に修復することができる。その結果、トランジスタのオフ電流を低下させ、トランジスタのオン／オフ比を向上させることが可能となる。

本実施の形態では、単結晶半導体層１２４の加熱温度を好ましくは５５０℃以上とし、且つ第１の熱処理の温度より低い温度とする。第２の熱処理は、拡散炉、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置などを用いて行うことができる。

一般的に、ベース基板１２０としてガラス基板を用いた場合には、熱処理により当該ベース基板１２０が収縮する。また、熱処理の温度が高くなるほどベース基板１２０の収縮は顕著になる。また、一度高温で熱処理を行った後に、当該温度より低い温度で熱処理を行った場合には基板の収縮を大幅に低減することができる。そのため、第１の熱処理時（トランジスタ等の素子を形成する工程の前の段階）において、ベース基板１２０に加わる温度を第２の熱処理時にベース基板１２０に加わる温度より高くすることにより、第２の熱処理時においてベース基板１２０の収縮を抑制することができる。

一方で、第１の熱処理時にベース基板１２０が収縮する場合があるが、ゲート電極等の素子を形成する前であるため、ステッパ等の露光装置を用いる場合などに基板の収縮に伴う位置合わせの問題は生じない。また、基板の収縮による位置合わせ不良を抑制するために、第１の熱処理を行った後に単結晶半導体層１２４のパターニングを行うことが好ましい。

このように、第２の熱処理の加熱温度を第１の熱処理の加熱温度より低くすることにより、位置合わせ不良による素子特性の悪化やばらつきを抑制することができる。

また、第２の熱処理の加熱温度を第１の熱処理の加熱温度より低くすることにより、半導体膜や絶縁膜の膜質を安定な状態に保ったまま不純物領域の活性化を行うことができる。これにより、素子特性の悪化やばらつきを抑制することができる。なお、第２の熱処理の加熱温度を、第１の熱処理の加熱温度と同じか、又は、第１の熱処理の加熱温度より高くする場合には、素子特性の悪化を招くことになるが、これは、半導体膜中や半導体膜と絶縁膜との界面のダングリングボンドを終端していた水素が脱離するなど、第２の熱処理によって、半導体膜の膜質、界面が不安定化することに起因するものと考えられる。

なお、本実施の形態では、単結晶半導体層１２４内に形成する不純物領域１４６として、ソース領域及びドレイン領域を例に挙げて説明したが、不純物領域１４６は、ソース領域及びドレイン領域であることに限られない。例えば、容量素子を構成する電極として用いるために不純物領域１４６を形成しても良い。

なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、単結晶半導体基板１００とベース基板１２０との貼り合わせに関して図面を参照して詳細に説明する。

まず、単結晶半導体基板１００を準備する（図３（Ａ−１）参照）。単結晶半導体基板１００の表面は、あらかじめ硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて適宜洗浄することが汚染除去の点から好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。

次に、単結晶半導体基板１００の表面に酸化膜１３２を形成する（図３（Ａ−２）参照）。

酸化膜１３２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて酸化膜１３２を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）等の有機シランを用いて作製される酸化シリコン膜を酸化膜１３２に用いることが生産性の点から好ましい。

本実施の形態では、単結晶半導体基板１００に熱酸化処理を行うことにより酸化膜１３２（ここでは、ＳｉＯｘ膜）を形成する（図３（Ａ−２）参照）。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。

例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１００に熱酸化処理を行うことにより、塩素酸化された酸化膜１３２を形成する。この場合、酸化膜１３２は、塩素原子を含有した膜となる。

酸化膜１３２中に含有された塩素原子は、歪みを形成する。その結果、酸化膜１３２の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜１３２表面に水分が存在する場合に、当該表面に存在する水分を酸化膜１３２中に素早く吸収し、拡散させることができる。

熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは２体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。

本実施の形態では、酸化膜１３２に含まれる塩素原子の濃度を１×１０^１７ａｔｏｍｓ／ｃｍ^３〜１×１０^２１ａｔｏｍｓ／ｃｍ^３となるように制御する。酸化膜１３２に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶半導体基板１００が汚染されることを防止することができる。

酸化膜１３２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることにより、単結晶半導体基板に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。つまり、酸化膜１３２を形成した後に行われる熱処理により、単結晶半導体基板に含まれる不純物が酸化膜１３２に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１３２中に捕集した当該不純物を固定して単結晶半導体基板１００の汚染を防ぐことができる。また、酸化膜１３２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を固定する膜として機能しうる。

特に、酸化膜１３２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることは、半導体基板の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板の汚染物を除去する場合などに有効となる。

また、酸化膜１３２に含有させるハロゲン原子としては塩素原子に限られない。酸化膜１３２にフッ素原子を含有させてもよい。単結晶半導体基板１００表面をフッ素酸化する方法としては、ＨＦ溶液に浸漬した後に単結晶半導体基板１００表面に酸化性雰囲気中で熱酸化処理を行う方法や、ＮＦ_３を酸化性雰囲気に添加して熱酸化処理を行う方法などがある。

次に、運動エネルギーを有するイオンを単結晶半導体基板１００に照射することで、単結晶半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図３（Ａ−３）参照）。図３（Ａ−３）に示すように、酸化膜１３２を介して、加速されたイオン１０３を単結晶半導体基板１００に照射することで、単結晶半導体基板１００の表面から所定の深さの領域にイオン１０３が添加され、脆化領域１０４を形成することができる。イオン１０３は、ソースガスを励起してソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して加速したものである。

脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、質量と電荷、イオン１０３の入射角によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。また、脆化領域１０４は、イオン１０３の平均侵入深さとほぼ同じ深さの領域に形成される。このため、イオン１０３を添加する深さで、単結晶半導体基板１００から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。

脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理は、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置がある。当該装置では、プラズマ中のイオン種を質量分離しないで被処理体に照射している。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する。

イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。

本実施形態では、イオンドーピング装置で、水素を単結晶半導体基板１００に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ_２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板１００に照射する。

イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋）の総量に対してＨ_３ ^＋の割合が５０％以上とする。より好ましくは、そのＨ_３ ^＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、１つ（Ｈ_３ ^＋）を５０％以上とすることが好ましく、８０％以上とすることが好ましい。同じ質量のイオンを照射することで、単結晶半導体基板１００の同じ深さに集中させてイオンを添加することができる。

脆化領域１０４を浅い領域に形成するためには、イオン１０３の加速電圧を低くする必要があるが、プラズマ中のＨ_３ ^＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、単結晶半導体基板１００に添加できる。Ｈ_３ ^＋イオンはＨ^＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ_３ ^＋イオンの加速電圧は、Ｈ^＋イオンの加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。

イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ_３ ^＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も同時に導入されるおそれがあるが、塩素原子を含有する酸化膜１３２を介してイオンの照射を行うことによって、上述したようにこれらの重金属による単結晶半導体基板１００の汚染を防ぐことができる。

なお、加速されたイオン１０３を単結晶半導体基板１００に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ_３を励起して生成されたＨ^＋イオンおよびＨ_２ ^＋イオンを質量分離して、Ｈ^＋イオンまたはＨ_２ ^＋イオンの一方のイオンを加速して、単結晶半導体基板１００に照射する。

なお、イオンドーピング方式またはイオン注入方式を用いてイオンを照射した試料につき、分離後の半導体層の表面荒れを調査したところ、イオン注入方式と比較してイオンドーピング方式の方が、半導体層表面の平坦性が高いという傾向が得られた。これは、イオンドーピング方式とイオン注入方式の相違によるサンプルの温度上昇の相違が一因となっているものと考察される。なお、表面の荒れを抑制するという観点からは、イオンドーピング方式を用いて、Ｈ_３ ^＋イオンとＨｅ^＋イオンを同時に添加するとより好適である。

次に、ベース基板１２０を準備する（図３（Ｂ−１）参照）。

ベース基板１２０は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板１２０として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。

また、ベース基板１２０を用いるに際し、ベース基板１２０の表面をあらかじめ洗浄しておくことが好ましい。具体的には、ベース基板１２０に対して、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、ベース基板１２０の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板１２０表面の平坦化や、ベース基板１２０表面に残存する研磨粒子の除去が可能である。

次に、ベース基板１２０の表面に窒素含有層１２１（例えば、窒化シリコン膜（ＳｉＮｘ）又は窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の窒素を含有する絶縁膜）を形成する（図３（Ｂ−２）参照）。

本実施の形態において、窒素含有層１２１は、単結晶半導体基板１００上に設けられた酸化膜１３２と貼り合わされる層（接合層）となる。また、窒素含有層１２１は、後にベース基板上に単結晶構造を有する単結晶半導体層を設けた際に、ベース基板に含まれるＮａ（ナトリウム）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。

また、窒素含有層１２１を接合層として用いるため、接合不良を抑制するには窒素含有層１２１の表面を平滑とすることが好ましい。具体的には、窒素含有層１２１の表面の平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように窒素含有層１２１を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。

次に、単結晶半導体基板１００の表面とベース基板１２０の表面とを対向させ、酸化膜１３２の表面と窒素含有層１２１の表面とを接合させる（図３（Ｃ）参照）。

ここでは、単結晶半導体基板１００とベース基板１２０を酸化膜１３２と窒素含有層１２１を介して密着させた後、単結晶半導体基板１００の一箇所に１〜５００Ｎ／ｃｍ^２、好ましくは１〜２０Ｎ／ｃｍ^２程度の圧力を加える。圧力を加えた部分から酸化膜１３２と窒素含有層１２１とが接合しはじめ、自発的に接合が形成され全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１２０に、ガラス基板のように耐熱温度が低い基板を用いることができる。

なお、単結晶半導体基板１００とベース基板１２０との貼り合わせを行う前に、単結晶半導体基板１００上に形成された酸化膜１３２と、ベース基板１２０上に形成された窒素含有層１２１の表面処理を行うことが好ましい。

表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの方法を組み合わせて行うことができる。特に、酸化膜１３２、窒素含有層１２１の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、酸化膜１３２、窒素含有層１２１表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、酸化膜１３２と窒素含有層１２１の接合強度を向上させることができる。

ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。

酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ_２＋ｈν（λ_１ｎｍ）→Ｏ（^３Ｐ）＋Ｏ（^３Ｐ）・・・（１）
Ｏ（^３Ｐ）＋Ｏ_２→Ｏ_３・・・（２）
Ｏ_３＋ｈν（λ_２ｎｍ）→Ｏ（^１Ｄ）＋Ｏ_２・・・（３）

上記反応式（１）において、酸素（Ｏ_２）を含む雰囲気下で２００ｎｍ未満の波長（λ_１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（^３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（^３Ｐ））と酸素（Ｏ_２）とが反応してオゾン（Ｏ_３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ_３）を含む雰囲気下で２００ｎｍ以上の波長（λ_２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（^１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ_１＝１８５ｎｍ、λ_２＝２５４ｎｍ）により行うことができる。

また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ_２＋ｈν（λ_３ｎｍ）→Ｏ（^１Ｄ）＋Ｏ（^３Ｐ）・・・（４）
Ｏ（^３Ｐ）＋Ｏ_２→Ｏ_３・・・（５）
Ｏ_３＋ｈν（λ_３ｎｍ）→Ｏ（^１Ｄ）＋Ｏ_２・・・（６）

上記反応式（４）において、酸素（Ｏ_２）を含む雰囲気下で１８０ｎｍ未満の波長（λ_３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（^１Ｄ）と基底状態の酸素原子（Ｏ（^３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（^３Ｐ））と酸素（Ｏ_２）とが反応してオゾン（Ｏ_３）が生成する。反応式（６）において、生成されたオゾン（Ｏ_３）を含む雰囲気下で１８０ｎｍ未満の波長（λ_３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ_３＝１７２ｎｍ）により行うことができる。

２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。

酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。

酸化膜１３２と窒素含有層１２１を接合させた後には、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、例えば、室温以上４００℃未満の範囲とすることが望ましい。また、この温度範囲で加熱しながら、酸化膜１３２と窒素含有層１２１を接合させてもよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。

一般的に、酸化膜１３２と窒素含有層１２１に対し、接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合界面同士が近づき、水素結合の強化や共有結合の形成により接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温の熱処理により除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。

一方で、酸化膜１３２として、塩素原子等を含有させた酸化膜を用いた場合、当該酸化膜１３２が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を酸化膜１３２へ吸収、拡散させ脱水反応を促進させることができる。この場合、ベース基板１２０としてガラス等の耐熱性が低い基板を用いた場合であっても、酸化膜１３２と窒素含有層１２１の接合強度を十分に向上させることが可能となる。また、バイアス電圧を印加してプラズマ処理を行うことにより、酸化膜１３２の表面近傍にマイクロポアを形成し、水分を効果的に吸収し拡散させ、低温であっても酸化膜１３２と窒素含有層１２１の接合強度を向上させることができる。

次に、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、酸化膜１３２及び窒素含有層１２１を介して単結晶半導体層１２４を設ける（図３（Ｄ）参照）。

熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って単結晶半導体基板１００が分離する。絶縁層１０２はベース基板１２０に接合しているので、ベース基板１２０上には単結晶半導体基板１００から分離された単結晶半導体層１２４が形成される。また、ここでの熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。

この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で行うことができる。

なお、上述したベース基板１２０と酸化膜１３２との接合強度を増加させるための熱処理を行わず、図３（Ｄ）の熱処理を行うことにより、酸化膜１３２と窒素含有層１２１との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行うこととしても良い。

以上の工程により、ベース基板１２０上に酸化膜１３２及び窒素含有層１２１を介して単結晶半導体層１２４が設けられたＳＯＩ基板を作製することができる。本実施の形態で示した作製方法を用いることによって、窒素含有層１２１を接合層として用いた場合であっても、ベース基板１２０と単結晶半導体層１２４との接合強度を向上させ、信頼性を向上させることができる。その結果、ベース基板１２０上に形成される単結晶半導体層１２４への不純物の拡散を抑制すると共に、ベース基板１２０と単結晶半導体層１２４とが強固に密着したＳＯＩ基板を形成することができる。

また、ベース基板側に窒素含有層を設け、半導体基板側に塩素等のハロゲンを有する酸化膜を形成することにより、作製工程を簡略化すると共にベース基板との貼り合わせ前に当該半導体基板へ不純物元素が浸入することを抑制することができる。また、半導体基板側に設ける接合層として塩素等のハロゲンを有する酸化膜を形成することにより、接合後の熱処理を低温で行う場合であっても、脱水反応が促進するため接合強度を向上させることができる。

その後、上記実施の形態１で示したように、単結晶半導体層１２４にレーザー光を照射して当該単結晶半導体層１２４の結晶性を回復させる。その後、第１の熱処理を行った後、単結晶半導体層１２４に不純物領域を形成し、第２の熱処理を行えばよい。なお、レーザー光の照射工程、第１の熱処理工程及び第２の熱処理工程は、上記実施の形態で示した方法を用いて行うことができる。

なお、本実施の形態では、単結晶半導体基板１００上に酸化膜１３２を形成し、ベース基板１２０上に窒素含有層１２１を形成する場合を示したが、これに限られない。例えば、単結晶半導体基板１００上に酸化膜１３２と窒素含有層を順に積層させて形成し、酸化膜１３２上に形成された窒素含有層の表面とベース基板１２０との表面とを接合させてもよい。この場合、窒素含有層は脆化領域１０４の形成前に設けてもよいし、形成後に設けてもよい。なお、窒素含有層上に酸化膜（例えば、酸化シリコン）を形成し、当該酸化膜の表面とベース基板１２０の表面とを接合させても良い。

また、ベース基板１２０から単結晶半導体層１２４への不純物の混入が問題とならない場合には、ベース基板１２０上に窒素含有層１２１を設けずに、単結晶半導体基板１００上に設けられた酸化膜１３２の表面とベース基板１２０の表面とを接合させてもよい。

（実施の形態３）
本実施の形態では、上記実施の形態で作製したＳＯＩ基板を用いて、トランジスタを有する半導体装置を作製する方法を説明する。

まず、図４および図５を参照して、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。

本実施の形態では、ＳＯＩ基板として図３の工程を用いて作製したＳＯＩ基板を用いる場合について説明する。もちろん、上記実施の形態で示した他の方法で作製したＳＯＩ基板を用いることも可能である。

図４（Ａ）は、図３を用いて説明した方法で作製されたＳＯＩ基板の断面図である。

まず、エッチングにより、単結晶半導体層１２４を素子分離して、図４（Ｂ）に示すように半導体層２５１、２５２を形成する。半導体層２５１はｎチャネル型のＴＦＴを構成し、半導体層２５２はｐチャネル型のＴＦＴを構成する。

図４（Ｃ）に示すように、半導体層２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体層２５１上にゲート電極２５５を形成し、半導体層２５２上にゲート電極２５６を形成する。

なお、単結晶半導体層１２４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体層１２４に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域に不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域に不純物元素を添加する。

次に、図４（Ｄ）に示すように半導体層２５１にｎ型の低濃度不純物領域２５７を形成し、半導体層２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、半導体層２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体層２５２をレジストでマスクし、不純物元素を半導体層２５１に添加する。不純物元素としては、リンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、半導体層２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。半導体層２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。

次に、半導体層２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体層２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体層２５２に添加する。不純物元素としては、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、半導体層２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。半導体層２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。なお、ここではｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。

次に、半導体層２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜に垂直方向の異方性エッチングを施すことで、図５（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。

次に、図５（Ｂ）に示すように、半導体層２５２をレジスト２６５で覆う。半導体層２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。

次に、不純物元素の活性化のための加熱処理（第２の熱処理）を行う。本実施の形態では、第２の熱処理において、半導体層２５１及び半導体層２５２の加熱温度を好ましくは５５０℃以上とし、且つ第１の熱処理の温度より低い温度とする。なお、第１の熱処理の温度は、６４０℃以上、より好ましくは７００℃以上とし、また、単結晶半導体層１２４を溶融させない温度、且つベース基板１２０の歪み点より低い温度で行うことができる。

活性化の加熱処理の後、図５（Ｃ）に示すように、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４７０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を半導体層２５１、２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層２５１、２５２に水素を供給することで、半導体層２５１、２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。

その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒｕｓＳｉｌｉｃｏｎＧｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、図５（Ｃ）に示すように配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。

以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。ＳＯＩ基板の作製過程で、チャネル形成領域を構成する半導体層の酸素濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたＴＦＴを作製することができる。また、チャネル形成領域を構成する半導体層の酸素濃度を１×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３未満とすることが望ましい。

上記においては、図４及び図５を参照してＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。

まず、半導体装置の一例として、マイクロプロセッサについて説明する。図６はマイクロプロセッサ５００の構成例を示すブロック図である。

マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵＣｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（ＩｎｓｔｒｕｃｔｉｏｎＤｅｃｏｄｅｒ）、割り込み制御部５０４（ＩｎｔｅｒｒｕｐｔＣｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（ＲｅｇｉｓｔｅｒＣｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（ＢｕｓＩ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。

バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。

演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図６に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。

次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図７は、このような半導体装置の構成例を示すブロック図である。図７に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。

図７に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。

ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。

リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。

例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。

クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。

アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。

中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。

次に、図８、図９を用いて、表示装置について説明する。

図８は液晶表示装置を説明するための図面である。図８（Ａ）は液晶表示装置の画素の平面図であり、図８（Ｂ）は、Ｊ−Ｋ切断線による図８（Ａ）の断面図である。

図８（Ａ）に示すように、画素は、単結晶半導体層３２０、単結晶半導体層３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体層３２０を電気的に接続する電極３２８を有する。単結晶半導体層３２０は、ベース基板１２０上に設けられた単結晶半導体層から形成された層であり、画素のＴＦＴ３２５を構成する。

ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図８（Ｂ）に示すように、ベース基板１２０上に、酸化膜１３２及び窒素含有層１２１を介して単結晶半導体層３２０が積層されている。ベース基板１２０としては、ガラス基板を用いることができる。ＴＦＴ３２５の単結晶半導体層３２０は、ＳＯＩ基板の単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。

層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１２０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。

次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図９を参照して説明する。図９（Ａ）はＥＬ表示装置の画素の平面図であり、図９（Ｂ）は、Ｊ−Ｋ切断線による図９（Ａ）の断面図である。

図９（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体層４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層４０３、４０４は、ベース基板上に設けられた単結晶半導体層１２４から形成された層である。

選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１０として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。

表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図９（Ｂ）に示すように、半導体層４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態で作製したＳＯＩ基板が用いられている。

表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１２０に固定されている。

ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程を含む製造方法でＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。

つまり、ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラやデジタルカメラなどのカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌｖｅｒｓａｔｉｌｅｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図１０に示す。

図１０は、開示する発明の一態様を適用した携帯電話の一例であり、図１０（Ａ）が正面図、図１０（Ｂ）が背面図、図１０（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話７００は、筐体７０１と筐体７０２の二つの筐体で構成されている。携帯電話７００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。

筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。

また、携帯電話７００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。

重なり合った筐体７０１と筐体７０２（図１０（Ａ）に示す）は、スライドさせることが可能であり、スライドさせることで図１０（Ｃ）のように展開する。表示部７０３には、実施の形態２及び実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。

スピーカ７０４及びマイクロフォン７０５を用いることで、携帯電話７００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。

また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１０（Ａ））をスライドさせることで、図１０（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。

筐体７０２の裏面（図１０（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。

また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。

図１０において説明した各種電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。

本実施例では、開示する発明の一態様により作製した半導体装置の特性を観察した。具体的には、薄膜トランジスタのオフ電流（ｐＡ）、オンオフ比、Ｓ値（Ｖ／ｄｅｃ．）を測定した。

本実施例のサンプルは、ガラス基板上に、ＨＣｌ酸化で形成された酸化珪素膜を介して単結晶シリコン層が設けられた構造のＳＯＩ基板を用いて作製された。トランジスタのサイズは、チャネル長（Ｌ）を１０μｍ、チャネル幅（Ｗ）を８μｍとした。また、ゲート絶縁膜は、ラジカル酸化による酸化珪素膜（厚さ１０ｎｍ）と、酸化窒化珪素膜（厚さ１０ｎｍ）との積層構造を採用した。

上記トランジスタの作製工程において、レーザー光の照射エネルギー密度、レーザー光照射後の熱処理（第１の熱処理）、不純物活性化の際の熱処理（第２の熱処理）の条件をそれぞれ複数用意して、各トランジスタの特性を測定した。レーザー光の照射エネルギー密度の条件としては、特性が最良になると思われる条件（Ｒｅｆ）、やや弱い条件（Ｒｅｆ−１０ｍＪ／ｃｍ^２）、さらに弱い条件（Ｒｅｆ−２０ｍＪ／ｃｍ^２）の３条件を用意した。レーザー光照射後の熱処理（第１の熱処理）の条件としては、６００℃、６４０℃、７００℃の３条件を用意した。また、不純物活性化の際の熱処理（第２の熱処理）の条件としては、レーザー光照射後の熱処理（第１の熱処理）の条件に合わせて複数の条件を用意した。より具体的には、第１の熱処理の条件が６００℃である場合には、４５０℃、４８０℃、５５０℃、６００℃の４条件、第１の熱処理の条件が６４０℃である場合には、４５０℃、５５０℃、６００℃の３条件、第１の熱処理の条件が７００℃である場合には、４５０℃、５５０℃、６５０℃の３条件を用意した。

上記の各条件と、オフ電流、オンオフ比、Ｓ値の関係を図１１にまとめる。図１１（Ａ）は各条件とオフ電流の関係を、図１１（Ｂ）は各条件とオンオフ比との関係を、図１１（Ｃ）は各条件とＳ値との関係をそれぞれ示している。

図１１（Ａ）より、オフ電流が概ね１０ｐＡ以下となるのは、第２の熱処理の温度が５５０℃以上のものに限られることが分かる。また、第２の熱処理の温度が高くなるほど、オフ電流は低下する傾向にあるといえる。

図１１（Ｂ）より、オンオフ比が概ね１０^７以上となるのは、第２の熱処理の温度が５５０℃以上のものに限られることが分かる。また、第２の熱処理の温度が高くなるほど、オンオフ比は高くなる傾向にあるといえる。図１１（Ａ）及び図１１（Ｂ）より、オフ電流とオンオフ比との間には、強い相関があることがわかる。

図１１（Ｃ）より、Ｓ値が概ね０．１Ｖ／ｄｅｃ．以下となるのは、第１の熱処理の温度が６４０℃以上か、又は第１の熱処理の温度が６００℃で第２の熱処理の温度が５５０℃未満のものに限られることが分かる。これは、第２の熱処理の温度が、第１の熱処理の温度より低くなくてはならないことを示唆するものである。

以上により、第１の熱処理の温度を６００℃より高くして（好ましくは６４０℃以上、より好ましくは７００℃以上）、第２の熱処理の温度を５５０℃以上、且つ第１の熱処理の温度より低くすることで、良好な素子特性が得られることが分かった。

また、上記条件においては、素子特性のレーザー光の照射エネルギー密度依存性は十分に低いことが分かる。すなわち、上記条件を採用することにより、レーザー光のエネルギー密度ばらつきに起因する素子特性のばらつきを十分に低減した半導体装置を提供することができる。

本実施例で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて用いることができる。

本実施例では、熱処理によって結晶性が回復する様子を平面ＴＥＭ（透過型電子顕微鏡）像によって確認した。サンプルは、実施例１で用いたものと同様である。上記の平面ＴＥＭ像を図１２に示す。なお、図１２は、欠陥の様子を確認しやすくするため、コントラストを調節したものである。また、図１２中の黒点は、半導体層中の欠陥を表している。

図１２（Ａ）は６００℃で熱処理をした後の平面ＴＥＭ像であり、図１２（Ｂ）は６４０℃で熱処理をした後の平面ＴＥＭ像であり、図１２（Ｃ）は７００℃で熱処理後をした後の平面ＴＥＭ像である。これらから、熱処理温度を高めるほど、半導体層中の欠陥が低減していることが分かる。

１００単結晶半導体基板
１０２絶縁層
１０３イオン
１０４脆化領域
１２０ベース基板
１２１窒素含有層
１２４単結晶半導体層
１３０レーザー光
１３２酸化膜
１４２絶縁層
２５１半導体層
２５２半導体層
２５４絶縁膜
２５５ゲート電極
２５６ゲート電極
２５７低濃度不純物領域
２５８チャネル形成領域
２５９高濃度不純物領域
２５ｎパルス幅
２６０チャネル形成領域
２６１サイドウォール絶縁膜
２６５レジスト
２６７高濃度不純物領域
２６８絶縁膜
２６９層間絶縁膜
２７０配線
３２０単結晶半導体層
３２２走査線
３２３信号線
３２４画素電極
３２５ＴＦＴ
３２７層間絶縁膜
３２８電極
３２９柱状スペーサ
３３０配向膜
３３２対向基板
３３３対向電極
３３４配向膜
３３５液晶層
３４０チャネル形成領域
３４１高濃度不純物領域
４００室温以上
４０１選択用トランジスタ
４０２表示制御用トランジスタ
４０３半導体層
４０４半導体層
４０５走査線
４０６信号線
４０７電流供給線
４０８画素電極
４１０電極
４１１電極
４１２ゲート電極
４１３電極
４２７層間絶縁膜
４２８隔壁層
４２９ＥＬ層
４３０対向電極
４３１対向基板
４３２樹脂層
４５１チャネル形成領域
４５２高濃度不純物領域
５００マイクロプロセッサ
５０１演算回路
５０２演算回路制御部
５０３命令解析部
５０４制御部
５０５タイミング制御部
５０６レジスタ
５０７レジスタ制御部
５０８バスインターフェース
５０９専用メモリ
５１０メモリインターフェース
５１１ＲＦＣＰＵ
５１２アナログ回路部
５１３デジタル回路部
５１４共振回路
５１５整流回路
５１６定電圧回路
５１７リセット回路
５１８発振回路
５１９復調回路
５２０変調回路
５２１ＲＦインターフェース
５２２制御レジスタ
５２３クロックコントローラ
５２４ＣＰＵインターフェース
５２５中央処理ユニット
５２６ランダムアクセスメモリ
５２７専用メモリ
５２８アンテナ
５２９容量部
５３０電源管理回路
５５０加熱温度
６００レーザー光
６０２レーザー発振器
６０４処理基板
６０６ステージ
６０８コントローラ
６１０加熱手段
６１２内側チャンバー
６１４外側チャンバー
６１６窓
６１８窓
６２０気体供給口
６２２排気口
６２４気体供給口
６２６排気口
６２８気体供給装置
６３０気体供給装置
６３２ターボポンプ
６３４ドライポンプ
６３６ターボポンプ
６３８ドライポンプ
６４０光学系
７００携帯電話
７０１筐体
７０２筐体
７０３表示部
７０４スピーカ
７０５マイクロフォン
７０６操作キー
７０７ポインティングデバイス
７０８表面カメラ用レンズ
７０９外部接続端子ジャック
７１０イヤホン端子
７１１キーボード
７１２外部メモリスロット
７１３裏面カメラ
７１４ライト
８０１ロード室
８０２基板搬送室
８０３搬送アーム
８０４表面処理室
８０５処理剤供給部
８０６待機室
８０７パージガスライン
８０８基板搬送室
８０９搬送アーム
８１０処理室
８１１ゲートバルブ
８１２搬送アーム
８１３基板ステージ
８１４ヒーター
８１５レーザー光導入窓
８１６パージガスライン
８１７シュラウド
８１８シュラウド温度制御部
８１９ターボ分子ポンプ
８２０ドライポンプ
８２１クライオポンプ
８２２シリンダ
８２３流量制御部
８２４ガス精製器
８２５パージガスライン
８２６アンロード室
８２７搬送アーム
８２８外側処理室

Claims

単結晶半導体基板に加速されたイオンを照射して前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
絶縁層を介して前記単結晶半導体基板とベース基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成し、
前記単結晶半導体層にレーザー光を照射して前記単結晶半導体層を部分溶融させた後、第１の熱処理を行い、
前記単結晶半導体層に導電型を付与する不純物元素を添加して前記単結晶半導体層中に不純物領域を形成し、
前記不純物領域が形成された前記単結晶半導体層に前記第１の熱処理の温度より低い温度で第２の熱処理を行い、
前記第１の熱処理の温度を、６４０℃以上、且つ前記単結晶半導体層を溶融させない温度であって、前記ベース基板の歪み点以下とし、
前記第２の熱処理の温度を５５０℃以上とし、
前記ベース基板として、ガラス基板を用いることを特徴とする半導体装置の作製方法。
請求項１において、
前記単結晶半導体層上方にゲート電極を形成した後、前記不純物領域を形成し、
前記不純物領域は、ソース領域及びドレイン領域であることを特徴とする半導体装置の作製方法。
請求項１又は２において、
前記レーザー光を照射した後であって前記第１の熱処理を行う前に、前記単結晶半導体層に対して薄膜化処理を施すことを特徴とする半導体装置の作製方法。