JP5552276B2 - Soi基板の作製方法 - Google Patents

Soi基板の作製方法 Download PDF

Info

Publication number
JP5552276B2
JP5552276B2 JP2009177815A JP2009177815A JP5552276B2 JP 5552276 B2 JP5552276 B2 JP 5552276B2 JP 2009177815 A JP2009177815 A JP 2009177815A JP 2009177815 A JP2009177815 A JP 2009177815A JP 5552276 B2 JP5552276 B2 JP 5552276B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
semiconductor layer
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009177815A
Other languages
English (en)
Other versions
JP2010056543A (ja
JP2010056543A5 (ja
Inventor
明久 下村
英人 大沼
純平 桃
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009177815A priority Critical patent/JP5552276B2/ja
Publication of JP2010056543A publication Critical patent/JP2010056543A/ja
Publication of JP2010056543A5 publication Critical patent/JP2010056543A5/ja
Application granted granted Critical
Publication of JP5552276B2 publication Critical patent/JP5552276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Description

本発明は、絶縁層を介して半導体層が設けられた基板の作製方法に関し、特にSOI(Silicon on Insulator)基板の作製方法に関する。また、絶縁層を介して半導体層が設けられた基板を用いた半導体装置の作製方法に関する。
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するSOI基板を使った集積回路が開発されている。SOI基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、SOI基板は半導体集積回路の性能を向上させるものとして注目されている。
SOI基板を製造する方法の1つに、スマートカット(登録商標)法が知られている(例えば、特許文献1参照)。スマートカット法によるSOI基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、微小気泡層が劈開面となり、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。ここで、スマートカット法は水素イオン注入剥離法と呼ぶこともある。
また、このようなスマートカット法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている(例えば、特許文献2参照)。ガラス基板はシリコンウエハよりも大面積化が容易であり、且つ、安価であるため、主に、液晶表示装置等の製造の際に用いられている。このようなガラス基板をベース基板として用いることにより、大面積で安価なSOI基板を作製することが可能となる。
また、特許文献2では、単結晶シリコン層の結晶品質を改善するために、単結晶シリコン層にレーザー光を照射する方法が開示されている。
特開平05−211128号公報 特開2005−252244号公報
特許文献2に示されるように、単結晶半導体層にレーザー光を照射することで、耐熱性が低いガラス基板等を用いる場合であっても、単結晶半導体層を溶融させて結晶性を向上させることができる。しかしながら、レーザー光の照射の際に何ら手当をしない場合には、雰囲気中の酸素が半導体層に取り込まれて、当該単結晶半導体層を用いた素子特性に悪影響を及ぼす可能性がある。
例えば、産業用に広く使用されているシリコンはチョクラルスキー(CZ)法により製造されており、あらかじめ一定の酸素を含有している。シリコン中に多くの酸素が含まれる場合には、トランジスタ等の素子の特性に悪影響を及ぼすおそれがあるため、素子特性に悪影響を及ぼさない程度にまでシリコン中の酸素濃度を低減させてから用いられる場合もある。このようなシリコンを用いる場合、僅かな酸素濃度の増加であっても素子特性に及ぼす影響は大きく、作製プロセス中の酸素濃度の増加は極めて深刻な問題である。
また、シリコン中の酸素は熱処理により酸化シリコンの析出物となり、さらに二次的な欠陥を成長させてしまう。このため、シリコン中の酸素濃度が低いほど後の欠陥が低減されて素子特性は良好なものになるから、作製プロセスにおいてシリコン中の酸素濃度を低減させることができればより好ましい。
上記問題に鑑み、開示する発明の一態様は、レーザー光を照射することにより単結晶半導体層の結晶性を回復させる場合であっても、レーザー光の照射時に酸素が取り込まれるのを抑制し、レーザー光の照射前後において、単結晶半導体層に含まれる酸素濃度を同等または低減することを目的の一とする。または、開示する発明の一態様は、ベース基板上に設けられた単結晶半導体層の酸素濃度を低減することを目的の一とする。
開示する発明の一態様は、貼り合わせによりベース基板上に設けられた単結晶半導体層にレーザー光を照射して当該単結晶半導体層の結晶性を回復(再単結晶化)させる工程を有し、レーザー光の照射を還元性雰囲気下または不活性雰囲気下で行う。
開示する発明の一態様は、単結晶半導体基板に加速されたイオンを照射することにより、前記単結晶半導体基板中に脆化領域を形成し、絶縁層を介して前記単結晶半導体基板とベース基板とを貼り合わせ、前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成し、還元性雰囲気下で前記単結晶半導体層の表面にレーザー光を照射して前記単結晶半導体層の少なくとも表層部を溶融させ、前記単結晶半導体層を再単結晶化させる。
開示する発明の一態様は、単結晶半導体基板に加速されたイオンを照射することにより、前記単結晶半導体基板中に脆化領域を形成し、絶縁層を介して前記単結晶半導体基板とベース基板とを貼り合わせ、前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成し、脱酸素処理を施した後に還元性雰囲気としたチャンバー内において、前記単結晶半導体層の表面にレーザー光を照射して前記単結晶半導体層の少なくとも表層部を溶融させ、前記単結晶半導体層を再単結晶化させる。
開示する発明の一態様は、単結晶半導体基板に加速されたイオンを照射することにより、前記単結晶半導体基板中に脆化領域を形成し、絶縁層を介して前記単結晶半導体基板とベース基板とを貼り合わせ、前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成し、脱酸素処理を施して高純度不活性雰囲気としたチャンバー内において、前記単結晶半導体層の表面にレーザー光を照射して前記単結晶半導体層の少なくとも表層部を溶融させ、前記半導体層を再単結晶化させる。
開示する発明の一態様において、前記還元性雰囲気としては、水素雰囲気、水素と希ガスとの混合雰囲気、水素と窒素との混合雰囲気、または水素と希ガスと窒素との混合雰囲気などを適用することができる。不活性雰囲気としては、窒素雰囲気やアルゴン雰囲気などを適用することができる。この際、ガス精製器を用いてガス中の不純物を除去するとより好ましい。なお、チャンバー内の雰囲気は、減圧雰囲気としても良い。また、脱酸素処理として、チャンバーにシランガスを用いた処理、または水素ガスを用いた処理を施すことが好ましい。
開示する発明の一態様において、レーザー光の照射による単結晶半導体層の溶融は、部分溶融とすることが好ましい。なお、レーザー光の照射前後において、単結晶半導体層中の酸素濃度を増加させないことが重要である。
開示する発明の一態様において、レーザー光の照射後における単結晶半導体層中の酸素濃度が、1×1018/cm未満となることが好ましい。このためには、例えば、高純度不活性雰囲気中の酸素濃度は、100ppt未満とすれば良い。
開示する発明の一態様において、チャンバーとして二重チャンバーを用いることができる。また、あらかじめ還元性雰囲気下において1000℃以上1250℃以下で熱処理された単結晶シリコン基板を用いることで、単結晶半導体層中の酸素濃度をより低減することも可能である。
本明細書において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態(例えば、液相状態)を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)素子、有機EL素子等が含まれる。
開示する発明の一態様によれば、還元性雰囲気下または不活性雰囲気下でレーザー光の照射をすることにより、レーザー照射工程において単結晶半導体層に酸素がとりこまれることを抑制し、レーザー光の照射前後において単結晶半導体層に含まれる酸素濃度の増加を抑制することができる。
SOI基板の作製方法の一例を示す図。 SOI基板の作製方法の一例を示す図。 SOI基板の作製方法に適用するレーザー照射装置の一例を示す図。 SOI基板を用いた半導体装置の作製方法の一例を示す図。 SOI基板を用いた半導体装置の作製方法の一例を示す図。 SOI基板を用いた半導体装置の一例を示す図。 SOI基板を用いた半導体装置の一例を示す図。 SOI基板を用いた表示装置の一例を示す図。 SOI基板を用いた表示装置の一例を示す図。 SOI基板を用いた電子機器を示す図。 SOI基板の作製方法に適用するレーザー照射装置の一例を示す図。 SOI基板の作製方法に適用するレーザー照射装置の一例を示す図。 SOI基板の作製方法に適用するレーザー照射装置の一例を示す図。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、SOI基板の作製方法の一例に関して図面を参照して説明する。具体的には、スマートカット法を用いてベース基板上に絶縁層を介して単結晶半導体層を形成し、当該単結晶半導体層の結晶性を回復する工程に関して説明する。
まず、単結晶半導体基板100とベース基板120とを準備する(図1(A)、(B)参照)。
単結晶半導体基板100として、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第14族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。市販のシリコン基板としては、直径5インチ(125mm)、直径6インチ(150mm)、直径8インチ(200mm)、直径12インチ(300mm)、直径16インチ(400mm)サイズの円形のものが代表的である。なお、単結晶半導体基板100の形状は円形に限られず、例えば、矩形状等に加工して用いることも可能である。また、単結晶半導体基板100は、CZ法やFZ(フローティングゾーン)法を用いて作製することができる。以下の説明では、単結晶半導体基板100として、CZ法を用いて作製された単結晶シリコン基板を用いる場合について示す。
ベース基板120として、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。他にも、ベース基板120として単結晶半導体基板(例えば、単結晶シリコン基板等)を用いてもよい。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板120として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
次に、単結晶半導体基板100の表面から所定の深さに結晶構造が損傷された脆化領域104を形成し、その後、絶縁層102を介して単結晶半導体基板100とベース基板120とを貼り合わせる(図1(C)参照)。
脆化領域104は、運動エネルギーを有する水素等のイオンを単結晶半導体基板100に照射することにより形成することができる。
絶縁層102は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層、または積層させて形成することができる。これらの膜は、熱酸化法、CVD法またはスパッタリング法等を用いて形成することができる。
本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)及び水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合に、濃度範囲として酸素が50〜70原子%、窒素が0.5〜15原子%、シリコンが25〜35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、濃度範囲として酸素が5〜30原子%、窒素が20〜55原子%、シリコンが25〜35原子%、水素が10〜30原子%の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子%としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
次に、熱処理を行い脆化領域104にて分離(劈開)することにより、ベース基板120上に、絶縁層102を介して単結晶半導体層124を設ける(図1(D)参照)。
加熱処理を行うことで、温度上昇によって脆化領域104に形成されている微小な孔には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域104の微小な孔に体積変化が起こり、脆化領域104に亀裂が生じるので、脆化領域104に沿って単結晶半導体基板100が劈開する。絶縁層102はベース基板120に接合しているので、ベース基板120上には単結晶半導体基板100から分離された単結晶半導体層124が形成される。
次に、ベース基板120上に形成された単結晶半導体層124の表面に還元性雰囲気下または不活性雰囲気下でレーザー光130を照射することによって、単結晶半導体層124の結晶性を回復(再単結晶化)する(図1(E)参照)。
一般的に、劈開後におけるベース基板120上に形成された単結晶半導体層124の表層部には、脆化領域104の形成及び脆化領域104での劈開等により結晶欠陥等が形成され結晶性が損なわれている。従って、図1(E)に示すように単結晶半導体層124の表面にレーザー光130を照射して、少なくとも単結晶半導体層124の表層部を溶融させることにより結晶性を回復することができる。なお、単結晶半導体層124の結晶性は、光学顕微鏡による観察、およびラマン分光スペクトルから得られるラマンシフト、半値全幅などにより評価することができる。
また、本実施の形態では、剥離により露出した単結晶半導体層124の表面側からレーザー光130を照射することにより、当該単結晶半導体層124を完全に溶融させるのではなく、部分的に溶融(部分溶融)させることが好ましい。部分溶融とは、レーザー光130の照射により単結晶半導体層124の溶融されている深さが絶縁層102の界面(単結晶半導体層124の厚さ)よりも浅くすることである。つまり、単結晶半導体層124の上層は溶融して液相となり、下層は溶けずに固相の単結晶半導体のままである状態をいう。
単結晶半導体層124を部分溶融させることにより、レーザー光130の照射により溶融した部分の結晶成長は、溶融していない単結晶半導体層の面方位に基づいて行われるため、完全に溶融させる場合と比較して面方位をそろえて再結晶化を行うことができる。また、単結晶半導体層124を部分的に溶融することによって、絶縁層102から酸素や窒素等が取り込まれることを抑制することができる。
また、本実施の形態では、レーザー光130の照射を還元性雰囲気下または不活性雰囲気下で行う。還元性雰囲気下または不活性雰囲気下で行うことによって、レーザー光130を照射して単結晶半導体層124を溶融させる場合であっても、雰囲気中の酸素が単結晶半導体層124中に取り込まれることを抑制することができる。その結果、レーザー光130の照射工程の前後において単結晶半導体層124に含まれる酸素濃度の増加を抑制することができる。また、還元性雰囲気とした場合には、酸素濃度を低減することも可能である。
還元性雰囲気としては、水素雰囲気、水素ガスと希ガスとの混合雰囲気、水素ガスと窒素ガスとの混合雰囲気、または水素ガスと希ガスと窒素ガスとの混雰囲気とする。希ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノンの少なくとも1つを用いることができる。還元性雰囲気とするために、これらのガスを適宜選択してレーザー照射工程を行うチャンバー内に導入する。
不活性雰囲気としては、窒素雰囲気、希ガス雰囲気、窒素ガスと希ガスの混合雰囲気などを適用することができる。希ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノンの少なくとも1つを用いることができる。不活性雰囲気とするために、これらのガスを適宜選択してレーザー照射工程を行うチャンバー内に導入する。また、不活性ガス雰囲気においてチャンバー内の酸素分圧を極めて小さく(好ましくは酸素分圧を1×10−20atm未満)することにより、還元作用を得ることができる。
また、これらのガスを導入する場合に、ガス精製器(純化装置)を用いて上記ガス中の不純物を除去することにより、雰囲気中の酸素濃度をより一層低減することができる。
また、上記チャンバー内の雰囲気を減圧雰囲気として、レーザー光130の照射を行ってもよい。減圧雰囲気とすることで、雰囲気中の酸素濃度をより一層低減することができる。
また、本実施の形態では、レーザー光130の照射工程の前後において単結晶半導体層124へ酸素が取り込まれるのを抑制するため、チャンバー内の酸素濃度を1ppb未満、好ましくは100ppt未満、より好ましくは1ppt未満とすることが好ましい。還元性雰囲気または不活性雰囲気における酸素濃度を極力低減することにより、レーザー照射工程において単結晶半導体層124へ酸素が取り込まれるのを抑制し、単結晶半導体層124に含有される酸素濃度の増加を抑制することができる。また、還元性雰囲気とした場合には、酸素濃度を低減することも可能である。
本明細書においては、不活性雰囲気の中でも特に、酸素濃度を1ppb未満のように十分に低減した上述のような雰囲気を、高純度不活性雰囲気と呼ぶこととする。
また、本実施の形態では、レーザー光130の照射工程後において少なくとも溶融された部分の単結晶半導体層124に含まれる酸素濃度を1×1018atoms/cm未満、好ましくは5×1017atoms/cm未満とすることが望ましい。
なお、チャンバー内の酸素濃度は、排気されたガスを、酸素濃度を測定できるセンサで測定することができる。例えば、エスティーラボ社製の酸素センサ(SiOS−200P)を用いて酸素分圧を測定することにより求めることができる。また、単結晶半導体層124の酸素濃度は、SIMS(Secondary Ion Mass Spectroscopy)により測定することができる。
なお、レーザー光130の照射後に単結晶半導体層124に含まれる酸素濃度を低減する(例えば、上述した値とする)ためには、貼り合わせに用いる単結晶半導体基板100にあらかじめ脱酸素処理を行ってもよい(図1(A)参照)。特に、CZ法を用いて作製された単結晶シリコンは、一定濃度の酸素を含有しているため(5×1017atoms/cm〜3×1019atoms/cm)、脱酸素処理を行うことが好ましい。脱酸素処理としては、例えば、単結晶半導体基板100を、水素を含む還元性雰囲気下で高温(例えば、1000℃以上1250℃以下)で加熱することにより行うことができる。また、貼り合わせに用いる単結晶半導体基板100に含まれる酸素濃度を1×1018atoms/cm未満、好ましくは1×1017atoms/cm未満としておくことが望ましい。もちろん、あらかじめ脱酸素化処理された基板を単結晶半導体基板100として用いてもよい。
本実施の形態で適用可能なレーザー発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザー光130の波長は、単結晶半導体層124に吸収される波長とする。その波長は、レーザー光の表皮深さ(skin depth)などを考慮して決定することができる。例えば、波長は250nm以上700nm以下の範囲とすることができる。
レーザー発振器として、パルス発振レーザーまたは連続発振レーザー(CWレーザー)を用いることができる。例えば、パルス発振レーザーは、繰り返し周波数10MHz未満、パルス幅10n秒以上500n秒以下とすることが好ましい。代表的なパルス発振レーザーは、400nm以下の波長のレーザー光を発振するエキシマレーザーである。上記エキシマレーザーとして、例えば、繰り返し周波数10Hz〜300Hz、パルス幅25n秒、波長308nmのXeClエキシマレーザーを用いることができる。また、パルス発振レーザー光の走査において、1回のショットと次のショットとを一部重ねてオーバーラップさせてもよい。1回のショットと次のショットとを一部重ねてオーバーラップさせてレーザー光を照射することにより、部分的に単結晶の精製が繰り返し行われ、優れた特性を有する単結晶半導体層を得ることができる。
また、単結晶半導体層124を部分溶融させるためのレーザー光のエネルギー密度の取りうる範囲は、レーザー光の波長、レーザー光の表皮深さ、単結晶半導体層124の膜厚などを考慮して、単結晶半導体層124が完全に溶融しない程度のエネルギー密度とする。例えば、単結晶半導体層124の膜厚が大きい場合には、単結晶半導体層124を完全に溶融するまでのエネルギーも大きいため、レーザー光のエネルギー密度の範囲を大きくとることができる。また、単結晶半導体層124の膜厚が小さい場合には、単結晶半導体層124を完全に溶融するまでのエネルギーも小さくなるため、レーザー光のエネルギー密度を小さくすることが望ましい。なお、単結晶半導体層124を加熱状態でレーザー光を照射する場合には、部分溶融に必要なエネルギー密度の範囲の上限の値を小さくすることが、単結晶半導体層124が完全に溶融してしまうことを防ぐためにも好ましい。また、加熱状態でレーザー光を照射することで、単結晶半導体層に付着している水分などを除去することも可能である。
また、レーザー光130の照射工程において単結晶半導体層124に酸素が取り込まれるのを抑制するため、レーザー光の照射前にチャンバーのクリーニング処理(脱酸素処理)を行うことが好ましい。クリーニング処理の一例としては、シランガスを用いた処理、水素ガスを用いた処理などが挙げられる。ここで、シランガスを用いた処理、水素ガスを用いた処理はそれぞれ、シランフラッシュ、水素フラッシュなどとも呼ばれ(総称としてフラッシング処理と呼ぶこともある)、反応性のガスを所定の時間、所定の流量で流すことにより行われる。
上記のクリーニング処理により、チャンバー内の残留酸素濃度を十分に低減することができる。これは、導入されたガスがチャンバー内に残留する酸素と反応し、反応後の生成物が上記のガスと共にチャンバー外に排出されるためである。例えば、モノシラン(SiH)を、8SLM(Standard Liter per Minute)以上10SLM以下のガス流量で、チャンバー内に5分以上20分以下、好ましくは10分以上15分以下程度の時間、導入し続けることで、チャンバー内の酸素を効果的に除去することができる。ここで、1SLMは、0.06m/hである。
なお、上記のクリーニング処理は、例えば、フッ素ラジカルを用いたクリーニング処理の後に行うとより効果的である。フッ素ラジカルは、チャンバー外部などに設けられたプラズマ発生器に、フッ素などを導入して解離させることで生成することができる。
本実施の形態で示した方法を用いることによって、ベース基板上に形成された単結晶半導体層にレーザー光を照射して溶融させることにより結晶性を回復する場合であっても、レーザー光の照射工程において単結晶半導体層に酸素が取り込まれるのを抑制することができる。また、同様に、炭素等の他の不純物が単結晶半導体層にとりこまれることを抑制することもできる。
また、レーザー光の照射前に単結晶半導体層124の表面を水素ガス雰囲気下でプラズマ処理を行い、単結晶半導体層124の表面に付着した不純物(炭素、窒素、酸素等から構成される不純物)を除去してもよい。
単結晶半導体層124に含まれる酸素濃度が高い場合には、当該単結晶半導体層124内に酸化珪素が凝集して存在する確率が高くなり、凝集した酸化珪素がトランジスタのチャネル領域等に形成される場合には、トランジスタの特性(S値、オフ電流、しきい値、移動度等)がばらつく要因となる。そのため、単結晶半導体層124内に含まれる酸素濃度を低くすることによって、当該単結晶半導体層124を用いるトランジスタ等の素子の特性に及ぼす影響を低減することができる。特に、単結晶半導体層124において、レーザー光の照射により結晶性が回復された部分をトランジスタのチャネル領域等に用いることが多いため、上述したように、レーザー光の照射工程において単結晶半導体層124に酸素がとりこまれるのを抑制することは重要となる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
(実施の形態2)
本実施の形態では、ベース基板上に設けられた単結晶半導体層にレーザー光を照射する装置(レーザー照射装置)に関して図面を参照して説明する。具体的には、レーザー光の照射の際の雰囲気制御方法の一例として、二重チャンバーを用いる場合について、図3を参照して説明する。
本実施の形態で示すレーザー照射装置は、レーザー光600を発振するレーザー発振器602と、処理基板604を配置するステージ606とを有している(図3参照)。レーザー発振器602にはコントローラ608が接続されている。コントローラ608の制御により、レーザー発振器602から発振するレーザー光600のエネルギーや、繰り返し周波数などを変化させることができる。また、ステージ606には、抵抗加熱装置などの加熱手段610が設けられており、処理基板604を加熱できる構成となっている。
ステージ606は内側チャンバー612の内部に設けられている。また、内側チャンバー612は外側チャンバー614の内部に設けられている。ステージ606は上記チャンバーの内部で移動できるように設けられている。
内側チャンバー612及び外側チャンバー614の壁の一部には、レーザー光600を処理基板604に導くための窓616及び窓618が設けられている。窓616及び窓618は、石英などレーザー光600に対する透過率の高い材料を用いて形成される。レーザー光600の透過率をできるだけ高めるために、窓616及び窓618を薄くすることが好ましい。
内側チャンバー612内部の雰囲気を制御するため、内側チャンバー612には気体供給口620及び排気口622が設けられている。また、外側チャンバー614の雰囲気を制御するため、外側チャンバー614には気体供給口624及び排気口626が設けられている。
本実施の形態では、少なくとも内側チャンバー612を還元性雰囲気または不活性雰囲気とする。また、外側チャンバー614は、還元性雰囲気または不活性雰囲気とすることが好ましい。このように二重チャンバーとすることにより、外部から酸素が入り込んだ場合であっても、外側チャンバー614で緩和されるため、内側チャンバー内における酸素濃度を効果的に低減することができる。その結果、レーザー照射工程において単結晶半導体層に酸素がとりこまれることを抑制することができる。
気体供給口620及び気体供給口624にはそれぞれ、バルブを介して気体供給装置628及び気体供給装置630が設けられている。ここでは、気体供給装置628及び気体供給装置630をそれぞれ設ける構成としているが、同じガスを供給する場合など、一の気体供給装置のみで足りる場合には、気体供給装置を共用することも可能である。
排気口622及び排気口626には、それぞれ独立した排気系が設けられている。具体的には、排気口622には、バルブを介してターボポンプ632とドライポンプ634が設けられており、排気口626には、バルブを介してターボポンプ636とドライポンプ638が設けられている。また、バルブを介して排気口622とドライポンプ634(排気口626とドライポンプ638)が接続されており、ドライポンプによる粗引きが可能となっている。
また、排気ラインに、窒素やアルゴン等の不活性ガスを流量を制御して流すことが好ましい。排気ラインに流量が制御された不活性ガスを流すことによって、排気ラインから処理室内への汚染物質の逆拡散を抑制することができる。
レーザー発振器602とステージ606の間には、レンズやミラーなどを含む光学系640が配置されている。光学系640は外側チャンバー614の外部に設けられている。レーザー発振器602からのレーザー光600は、光学系640により、そのエネルギー分布が均一化され、かつその断面が線状、矩形状などの形状となるように成形される。光学系640を通過したレーザー光600は、窓618及び窓616を通り内側チャンバー612内部に入射し、ステージ606上の処理基板604に照射される。その際、ステージ606を移動させることにより、処理基板604の全面にレーザー光600を照射することができる。
また、レーザー発振器602や光学系640を移動させてもよい。また、処理基板604と、レーザー発振器602または光学系640の双方を移動させてもよい。双方移動させる場合には、処理基板604と、レーザー発振器602または光学系640とを異なる方向に移動させる(例えば、一方をX軸方向に移動させ、他方をX軸と90°異なるY軸方向に移動させる)ことにより効率的にレーザー光を照射することができる。
処理基板604にレーザー光600を照射する際に、ステージ606の加熱手段610により処理基板604を加熱してもよい。加熱しながらレーザー光を照射することにより、単結晶半導体層に水分がとりこまれるのを抑制できる。また、気体供給口620及び気体供給口624から水素ガス、窒素ガス、希ガス等を適宜選択して供給することで、還元性雰囲気下でレーザー光600の照射を行うことができる。
ここで、レーザー照射の際の雰囲気における酸素濃度を十分に低減させるためには、少なくとも内側チャンバー612内に外部からの酸素が侵入しない構成とすることが求められる。これを実現するためには、例えば、チャンバー外部の圧力をP、外側チャンバー614内部の圧力をP、内側チャンバー612内部の圧力をPとして、P<Pの関係が成り立てばよい。または、P<Pとしても良い。チャンバー外部及びチャンバー内部の圧力の関係をこのようにすることで、チャンバー外部の気体が、内側チャンバー612内部に侵入することを十分に抑えることができる。
本実施の形態においては、二重チャンバー構造のレーザー照射装置を用いて、レーザー照射雰囲気における酸素濃度を十分に低減させる方法について説明した。本実施の形態に示すような構成を採用することで、例えば、レーザー照射雰囲気の酸素濃度を1ppb未満、好ましくは100ppt未満、より好ましくは1ppt未満とすることが可能となる。これにより、十分に酸素濃度を低減した雰囲気でレーザー照射処理を行うことができる。また、本実施の形態で示すレーザー照射装置を適用することにより、炭素等の他の不純物が単結晶半導体層にとりこまれることを抑制することができる。
なお、本実施の形態では、二重チャンバーとして内側チャンバー612と外側チャンバー614の供給口と排気口とを独立する構成としたがこれに限られない。二重チャンバーとしては、内側チャンバーと外側チャンバーにより構成され、内側チャンバーと外側チャンバーとをシャッターを介して開け閉めできる構造であればよく、内側チャンバーと外側チャンバーの排気口を共通して設けた構造としてもよい。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
(実施の形態3)
本実施の形態では、レーザー照射装置の具体的な構成について図面を参照してより詳細に説明する。
本形態は、レーザー光の照射によって単結晶半導体層が汚染されることを防止し、より積極的には単結晶半導体層の酸素濃度を低減(脱酸素化)に適したレーザー照射装置の一例を示す。このため本形態に係るレーザー照射装置は、レーザー光の照射において試料が保持される処理室内の酸素濃度を極力低減できるように構成されている。
レーザー光の照射は、単結晶半導体層を一時的(瞬間的)に溶融させる処理を伴うので、処理雰囲気が清浄でない場合には、単結晶半導体層不純物を取り込むこととなってしまう。高純度の半導体基板を用いて単結晶半導体層を形成しても、レーザー光の照射で不純物を取り込んでしまうとトランジスタ等、半導体素子の高性能化を実現することができない。単結晶半導体層のような単結晶半導体は不純物に対して敏感に影響されるので、レーザー光の照射における雰囲気制御は工程管理の上でも重要な要素となる。
ここで、レーザー光の照射における汚染の原因を検討すると、(1)処理室内(チャンバー内)の内壁から離脱してくる不純物、(2)プロセスガスまたはプロセスガスをガス配管に流すことよって処理室内に導入される不純物、(3)レーザー光の照射時に活性化されたプロセスガス(ラジカル)が処理室で反応して取り込まれる不純物(例えば、当該ラジカルが処理室の内壁に付着した不純物と反応し、それが処理室内に遊離したもの)が考えられる。単結晶半導体層に悪影響を及ぼす不純物の代表例として、水分、酸素、窒素、二酸化炭素、炭化水素等が考えられる。これらの不純物が単結晶半導体層に含まれることにより酸化、窒化または炭化して、トランジスタ等の電気的特性を劣化させる。
本形態に係るレーザー照射装置はこのような汚染源に対して、処理室内の残留ガスの低減、プロセスガスの精製を効果的に行うようにレーザー照射装置を構成している。以下にその内容について図面を参照して説明する。
図11に本形態に係るレーザー照射装置の構成を示す。このレーザー照射装置は、ロード室801にセットされた基板が、表面処理室804を経て処理室810に搬送され、レーザー光の照射後にアンロード室826から取り出されるまで、大気中に晒されることなく処理を進めることができる構成となっている。特に、処理室では、基板上に設けられた単結晶半導体層の平坦化と再単結晶化に加え、単結晶半導体層の酸素濃度を低減することができるように、酸素等の混入を防ぐための対策が施されている。以下、詳細に説明する。
表面処理室804は、単結晶半導体層の表面に付着した汚染物質及び単結晶半導体層の表面に形成された酸化膜を除去するための処理を行う。この処理は、単結晶半導体層の表面にある汚染物質や酸化膜が、レーザー光の照射によって単結晶半導体層の中に取り込まれないようにするために有効である。単結晶半導体層の表面処理に必要な薬剤(例えば、希フッ酸、オゾン水等)は、処理剤供給部805から供給される。表面処理は常圧(大気圧)で行うことが可能であり、単結晶半導体層が設けられた基板は搬送アーム803によって、ロード室801から基板搬送室802を経て表面処理室804に搬送される。
待機室806は表面処理室804で処理が終わった基板を保持する場所である。表面処理室804から待機室806への基板の輸送も、基板搬送室802の搬送アーム803によって行われる。待機室806では清浄化された単結晶半導体層の表面が汚染されないように、ヘリウム、アルゴンなどの希ガス、または窒素ガスなどで待機室806内をパージできるようにパージガスライン807が設けられている。また、待機室806にはターボ分子ポンプ819とドライポンプ820が接続され、真空排気できるように構成されている。これは、処理室810が減圧状態に保持されているため、それに対応して基板の搬送を容易にするためである。さらに待機室806で基板を真空中で保存できるため単結晶半導体層の表面に自然酸化膜ができるのを防ぐ効果もある。
待機室806と処理室810は、基板搬送室808によって連結されている。待機室806に保持されている基板は、搬送アーム809によって処理室810に搬送される。基板搬送室808もターボ分子ポンプ819とドライポンプ820が接続されており、搬送中に基板が汚染されないように構成されている。ターボ分子ポンプ819とドライポンプ820によるオイルフリーの真空排気系は、待機室806や基板搬送室808の清浄度を高めるために有効である。
処理室810にもターボ分子ポンプ819、クライオポンプ821及びドライポンプ820によるオイルフリーの真空排気系が接続されている。ターボ分子ポンプ819とドライポンプ820の間に接続されるパージガスライン816は、不活性ガスを導入するためのものである。不活性ガスを導入してターボ分子ポンプ819の排気側とドライポンプ820の間を粘性流領域とすることで、ターボ分子ポンプ819で排気されたガス分子はそのまま粘性流によって移動してドライポンプ820で排気されるため、処理室側へ排気ガスが逆拡散するのを防ぐことができる。
また、排気ラインに、窒素やアルゴン等の不活性ガスを流量を制御して流すことが好ましい。排気ラインに流量が制御された不活性ガスを流すことによって、排気ラインから処理室内への汚染物質の逆拡散を抑制することができる。
レーザー光の照射工程で必要なレーザー光はレーザー光導入窓815から導入され、搬送アーム812によって処理室810の中で基板が移動することにより、基板全面にレーザー光の照射をできるように構成されている。
処理室810は、内側のほぼ全域を中空構造を持つ壁(シュラウド817)で覆われている。シュラウド817にはシリコーンオイルなどの流体が流し込まれ、該流体はシュラウド温度制御部818で温度が制御される。すなわち、シュラウド817によって処理室810の内壁の温度制御が可能となっている。
処理室810に導入されるガスは、シリンダ822から供給される。ガスは流量制御部823によって流量が制御され、ガス精製器824がガスラインに接続されている。ガス精製器824は処理室810のガス供給口の近くに設けるのが好ましい。ガス精製器824は、化学・物理吸着剤を充填した反応管とフィルターおよびバルブなどで構成され、ガス中の不純物を除去することで供給するガスの高純度化を図っている。パージガスライン825はガス配管を不活性ガスでパージするものであり、シリンダ822の交換時にガス配管内をパージするために用いる。
レーザー光の照射工程の終わった基板は、基板搬送室808を経て、搬送アーム827によりアンロード室826に回収される。本形態のように、各処理室を搬送室を介して連結することで、レーザー光の照射に必要な工程を大気中に晒されることなく処理を進めることができる。
なお、図11はレーザー照射装置の一例であり、表面処理室、搬入室などの構成は適宜変更することが可能である。以下に、本形態に係る処理室の詳細を示す。
図12は処理室810等の詳細を示す図である。処理室810はゲートバルブ811を介して基板搬送室808と連結している。処理室810と基板搬送室808の真空排気系は、共にターボ分子ポンプ819とドライポンプ820で構成されており、ゲートバルブ811を開けることによって処理室810が汚染されることを防いでいる。処理室810の真空排気系にはクライオポンプ821も併設されている。クライオポンプは、物理吸着を利用して処理室810の気体分子を凝縮または吸着させて捕捉し、オイルフリーでクリーンな真空が得られる特徴がある。特に10−5Paよりも低い圧力の超高真空を得るには有効である。
単結晶半導体層が設けられた基板は基板ステージ813に保持される。単結晶半導体層に照射するレーザー光は、レーザー光導入窓815を通して基板ステージ813上の基板に照射される。基板全面にレーザー光を照射するために、基板ステージ813が搬送アーム812によって、少なくとも一軸方向に移動可能に構成されている。付随的な要素として基板ステージ813には基板を加熱するヒーター814が設けられていても良い。ヒーター814による基板の加熱は、レーザー光の照射工程の効果を高める上で有益である。
シリンダ822からは、もともと高純度のプロセスガスが供給されるが、ガス精製器824は、ガス配管中の微量残留気体によって当該プロセスガスの純度が低下するのを防ぐことができる。ガス精製の効果を高めるためにガス精製器824は、処理室810のガス供給口の近くに設けられていることが好ましい。ガス精製器824として、例えばモレキュラーシーブを用いることで、プロセスガス中の水分の他に塩化水素、二酸化炭素、二酸化硫黄、塩素ガスなどを取り除くことができる。また、プロセスガス中の不純物としての酸素は、金属溶媒を用いて除去することができる。プロセスガスとして水素を高純度化するにはパラジウム合金を用いた水素分離方式のガス精製器を用いることができる。ガス精製器824としては、精製機能の異なる複数の精製器を組み合わせることで、精製能力を高めることができる。
処理室810の内側にはシュラウド817が設けられている。シュラウド817にはシリコーンオイルなどの流体が流されている。当該流体はシュラウド温度制御部818によって250℃程度まで加熱され、また−30℃まで冷却される。シュラウド817に加熱した流体を流すことで、処理室810の内壁に吸着したガスを脱離させることができる。すなわち処理室810のベーキングを行うことができ、クライオポンプ821を使用することで、単結晶半導体層の汚染物質となる水分を効果的に除去することができる。シュラウド817は処理室810の内側のほぼ全域に設けることができるので、均一なベーキングを行うことができる。
一方、レーザー光の照射時においては、シュラウド817に冷却した流体を流すことにより、内壁からガスが離脱することを防ぐことができ、−30℃まで冷却すると水分などをトラップする効果を得ることができる。それにより、処理室810内の残留不純物ガスの量を低減することができる。また、還元雰囲気中でレーザー光の照射を行っても、プロセスガスと内壁とが反応するのを防ぐことができるので、単結晶半導体層の高純度化若しくは脱酸素化を図る上で有利な効果を得ることができる。
図13のレーザー照射装置は、図12のレーザー照射装置の構成に加え、処理室810の外側に、外側処理室828を設けた構成を有している。外側処理室828は、処理室810とは独立して真空排気ができる構成となっている。このように真空室を二重にする(二重チャンバーとする)ことで、リークして処理室810に混入する空気を減らすことができ、処理室810の不純部気体の量をより低減することができる。また、外側処理室828を真空排気することにより断熱されるので、シュラウド817を加熱または冷却の効果をより高めることができ、消費電力も削減することができる。
このように図12及び図13で示すレーザー照射装置によれば、単結晶半導体層が設けられた基板を大気に触れさせることなくレーザー光の照射を行うことができる。さらに処理室内の残留不純物を低減することができるので酸素の取り込みによる単結晶半導体層の酸化を防ぐことのみでなく、より積極的には、単結晶半導体層の脱酸素処理を実現することができる。また、本実施の形態で示すレーザー照射装置を適用することにより、炭素等の他の不純物が単結晶半導体層にとりこまれることを抑制することができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
(実施の形態4)
本実施の形態では、単結晶半導体基板100とベース基板120との貼り合わせに関して図面を参照して詳細に説明する。
まず、単結晶半導体基板100を準備する(図2(A−1)参照)。単結晶半導体基板100の表面は、あらかじめ硫酸過水(SPM)、アンモニア過水(APM)、塩酸過水(HPM)、希フッ酸(DHF)などを用いて適宜洗浄することが汚染除去の点から好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
次に、単結晶半導体基板100の表面に酸化膜132を形成する(図2(A−2)参照)。
酸化膜132は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、またはこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、CVD法またはスパッタリング法等を用いて形成することができる。また、CVD法を用いて酸化膜132を形成する場合には、テトラエトキシシラン(略称;TEOS:化学式Si(OC)等の有機シランを用いて作製される酸化シリコン膜を酸化膜132に用いることが生産性の点から好ましい。
本実施の形態では、単結晶半導体基板100に熱酸化処理を行うことにより酸化膜132(ここでは、SiOx膜)を形成する(図2(A−2)参照)。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
例えば、塩素(Cl)が添加された酸化性雰囲気中で単結晶半導体基板100に熱酸化処理を行うことにより、塩素酸化された酸化膜132を形成する。この場合、酸化膜132は、塩素原子を含有した膜となる。
酸化膜132中に含有された塩素原子は、歪みを形成する。その結果、酸化膜132の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜132表面に水分が存在する場合に、当該表面に存在する水分を酸化膜132中に素早く吸収し、拡散させることができる。
熱酸化処理の一例としては、酸素に対し塩化水素(HCl)を0.5〜10体積%(好ましくは2体積%)の割合で含む酸化性雰囲気中で、900℃〜1150℃の温度(代表的には1000℃)で行うことができる。処理時間は0.1〜6時間、好ましくは0.5〜1時間とすればよい。形成される酸化膜の膜厚としては、10nm〜1000nm(好ましくは50nm〜300nm)、例えば100nmの厚さとする。
本実施の形態では、酸化膜132に含まれる塩素原子の濃度を1×1017atoms/cm〜1×1021atoms/cmとなるように制御する。酸化膜132に塩素原子を含有させることによって、外因性不純物である重金属(例えば、Fe、Cr、Ni、Mo等)を捕集して単結晶半導体基板100が汚染されることを防止する効果を奏する。
酸化膜132として、HCl酸化などによって膜中に塩素等のハロゲンを含ませることにより、単結晶半導体基板に悪影響を与える不純物(例えば、Na等の可動イオン)をゲッタリングすることができる。つまり、酸化膜132を形成した後に行われる熱処理により、単結晶半導体基板に含まれる不純物が酸化膜132に析出し、ハロゲン(例えば塩素)と反応して捕獲されることとなる。それにより酸化膜132中に捕集した当該不純物を固定して単結晶半導体基板100の汚染を防ぐことができる。また、酸化膜132はガラス基板と貼り合わせた場合に、ガラスに含まれるNa等の不純物を固定する膜として機能しうる。
特に、酸化膜132として、HCl酸化などによって膜中に塩素等のハロゲンを含ませることは、半導体基板の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板の汚染除去に有効となる。
また、酸化膜132に含有させるハロゲン原子としては塩素原子に限られない。酸化膜132にフッ素原子を含有させてもよい。単結晶半導体基板100表面をフッ素酸化するには、単結晶半導体基板100表面にHF溶液に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、NFを酸化性雰囲気に添加して熱酸化処理を行えばよい。
次に、運動エネルギーを有するイオンを単結晶半導体基板100に照射することで、単結晶半導体基板100の所定の深さに結晶構造が損傷された脆化領域104を形成する(図2(A−3)参照)。図2(A−3)に示すように、酸化膜132を介して、加速されたイオン103を単結晶半導体基板100に照射することで、単結晶半導体基板100の表面から所定の深さの領域にイオン103が添加され、脆化領域104を形成することができる。イオン103は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
脆化領域104が形成される領域の深さは、イオン103の運動エネルギー、質量と電荷、イオン103の入射角によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。イオン103の平均侵入深さとほぼ同じ深さの領域に脆化領域104が形成される。そのため、イオン103を添加する深さで、単結晶半導体基板100から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが110nm以上500nm以下、好ましくは50nm以上200nm以下になるように、脆化領域104が形成される深さを調節する。
脆化領域104の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
本実施形態では、イオンドーピング装置で、水素を単結晶半導体基板100に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Hを供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板100に照射する。
イオンドーピング装置において、水素ガスから生成されるイオン種(H、H 、H )の総量に対してH の割合が50%以上とする。より好ましくは、そのH の割合を80%以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、1つ(H )を50%以上とすることが好ましく、80%以上とすることが好ましい。同じ質量のイオンを照射することで、単結晶半導体基板100の同じ深さに集中させてイオンを添加することができる。
脆化領域104を浅い領域に形成するためには、イオン103の加速電圧を低くする必要があるが、プラズマ中のH イオンの割合を高くすることで、原子状水素(H)を効率よく、単結晶半導体基板100に添加できる。H イオンはHイオンの3倍の質量を持つことから、同じ深さに水素原子を添加する場合、H イオンの加速電圧は、Hイオンの加速電圧の3倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてH を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も同時に導入されるおそれがあるが、塩素原子を含有する酸化膜132を介してイオンの照射を行うことによって、上述したようにこれらの重金属による単結晶半導体基板100の汚染を防ぐことができる。
なお、加速されたイオン103を単結晶半導体基板100に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやPHを励起して生成されたHイオンおよびH イオンを質量分離して、HイオンまたはH イオンの一方のイオンを加速して、単結晶半導体基板100に照射する。
次に、ベース基板120を準備する(図2(B−1)参照)。
ベース基板120は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板120として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
また、ベース基板120を用いるに際し、ベース基板120の表面をあらかじめ洗浄することが好ましい。具体的には、ベース基板120を、塩酸過水(HPM)、硫酸過水(SPM)、アンモニア過水(APM)、希フッ酸(DHF)等を用いて超音波洗浄を行う。例えば、ベース基板120の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板120表面の平坦化や残存する研磨粒子を除去することができる。
次に、ベース基板120の表面に窒素含有層121(例えば、窒化シリコン膜(SiNx)または窒化酸化シリコン膜(SiNxOy)(x>y)等の窒素を含有する絶縁膜)を形成する(図2(B−2)参照)。
本実施の形態において、窒素含有層121は、単結晶半導体基板100上に設けられた酸化膜132と貼り合わされる層(接合層)となる。また、窒素含有層121は、後にベース基板上に単結晶構造を有する単結晶半導体層を設けた際に、ベース基板に含まれるNa(ナトリウム)等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
また、窒素含有層121を接合層として用いるため、接合不良を抑制するには窒素含有層121の表面を平滑とすることが好ましい。具体的には、窒素含有層121の表面の平均面粗さ(Ra)を0.5nm以下、自乗平均粗さ(Rms)を0.60nm以下、より好ましくは、平均面粗さを0.35nm以下、自乗平均粗さを0.45nm以下となるように窒素含有層121を形成する。膜厚は、10nm以上200nm以下、好ましくは50nm以上100nm以下の範囲で設けることが好ましい。
次に、単結晶半導体基板100の表面とベース基板120の表面とを対向させ、酸化膜132の表面と窒素含有層121の表面とを接合させる(図2(C)参照)。
ここでは、単結晶半導体基板100とベース基板120を酸化膜132と窒素含有層121を介して密着させた後、単結晶半導体基板100の一箇所に0.1〜500N/cm、好ましくは1〜20N/cm程度の圧力を加える。圧力を加えた部分から酸化膜132と窒素含有層121とが接合しはじめ、自発的に接合が形成され全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板120に、ガラス基板のように耐熱温度が低い基板を用いることができる。
なお、単結晶半導体基板100とベース基板120との貼り合わせを行う前に、単結晶半導体基板100上に形成された酸化膜132と、ベース基板120上に形成された窒素含有層121の表面処理を行うことが好ましい。
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、2流体洗浄(純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法)またはこれらの方法を組み合わせて行うことができる。特に、酸化膜132、窒素含有層121の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、2流体洗浄等を行うことによって、酸化膜132、窒素含有層121表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、酸化膜132と窒素含有層121の接合強度を向上させることができる。
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線(UV)を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、UVオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち200nm未満の波長を含む光と200nm以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち180nm未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、200nm未満の波長を含む光および200nm以上の波長を含む光を照射することにより起きる反応例を示す。
+hν(λnm)→O(P)+O(P) ・・・ (1)
O(P)+O→O ・・・ (2)
+hν(λnm)→O(D)+O ・・・ (3)
上記反応式(1)において、酸素(O)を含む雰囲気下で200nm未満の波長(λnm)を含む光(hν)を照射することにより基底状態の酸素原子(O(P))が生成する。次に、反応式(2)において、基底状態の酸素原子(O(P))と酸素(O)とが反応してオゾン(O)が生成する。そして、反応式(3)において、生成されたオゾン(O)を含む雰囲気下で200nm以上の波長(λnm)を含む光が照射されることにより、励起状態の一重項酸素O(D)が生成される。酸素を含む雰囲気下において、紫外線のうち200nm未満の波長を含む光を照射することによりオゾンを生成させるとともに、200nm以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射(λ=185nm、λ=254nm)により行うことができる。
また、酸素を含む雰囲気下で、180nm未満の波長を含む光を照射することにより起きる反応例を示す。
+hν(λnm)→O(D)+O(P) ・・・ (4)
O(P)+O→O ・・・ (5)
+hν(λnm)→O(D)+O ・・・ (6)
上記反応式(4)において、酸素(O)を含む雰囲気下で180nm未満の波長(λnm)を含む光を照射することにより、励起状態の一重項酸素O(D)と基底状態の酸素原子(O(P))が生成する。次に、反応式(5)において、基底状態の酸素原子(O(P))と酸素(O)とが反応してオゾン(O)が生成する。反応式(6)において、生成されたオゾン(O)を含む雰囲気下で180nm未満の波長(λnm)を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち180nm未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのXeエキシマUVランプの照射(λ=172nm)により行うことができる。
200nm未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
また、図2(C)において、酸化膜132と窒素含有層121を接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域104に亀裂を発生させない温度とし、例えば、室温以上400℃未満の温度範囲で処理する。また、この温度範囲で加熱しながら、酸化膜132と窒素含有層121を接合させてもよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。
一般的に、酸化膜132と窒素含有層121を接合と同時または接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合界面同士が近づき、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
一方で、酸化膜132として、塩素原子等を含有させた酸化膜を用いた場合、当該酸化膜132が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を酸化膜132へ吸収、拡散させ脱水反応を効率良く促進させることができる。この場合、ベース基板120としてガラス等の耐熱性が低い基板を用いた場合であっても、酸化膜132と窒素含有層121の接合強度を十分に向上させることが可能となる。また、バイアス電圧を印加してプラズマ処理を行うことにより、酸化膜132の表面近傍にマイクロポアを形成し、水分を効果的に吸収し拡散させ、低温であっても酸化膜132と窒素含有層121の接合強度を向上させることができる。
次に、熱処理を行い脆化領域104にて分離(劈開)することにより、ベース基板120上に、酸化膜132及び窒素含有層121を介して単結晶半導体層124を設ける(図2(D)参照)。
加熱処理を行うことで、温度上昇によって脆化領域104に形成されている微小な孔に添加された元素が析出して体積変化が起こり、脆化領域104に亀裂が生じるので、脆化領域104に沿って単結晶半導体基板100が劈開する。酸化膜132はベース基板120に接合しているので、ベース基板120上には単結晶半導体基板100から分離された単結晶半導体層124が形成される。また、ここでの熱処理の温度は、ベース基板120の歪み点を越えない温度とする。
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA装置、マイクロ波加熱装置などを用いることができる。例えば、RTA装置を用いる場合、加熱温度550℃以上730℃以下、処理時間0.5分以上60分以内で行うことができる。
なお、上述したベース基板120と酸化膜132との接合強度を増加させるための熱処理を行わず、図1(D)の熱処理を行うことにより、酸化膜132と窒素含有層121との接合強度の増加の熱処理工程と、脆化領域104における分離の熱処理工程を同時に行ってもよい。
以上の工程により、ベース基板120上に酸化膜132及び窒素含有層121を介して単結晶半導体層124が設けられたSOI基板を作製することができる。本実施の形態で示した作製方法を用いることによって、窒素含有層121を接合層として用いた場合であっても、ベース基板120と単結晶半導体層124との接合強度を向上させ、信頼性を向上させることができる。その結果、ベース基板120上に形成される単結晶半導体層124への不純物の拡散を抑制すると共に、ベース基板120と単結晶半導体層124とが強固に密着したSOI基板を形成することができる。
また、ベース基板側に窒素含有層を設け、半導体基板側に塩素等のハロゲンを有する酸化膜を形成することにより、作製工程を簡略化すると共にベース基板との貼り合わせ前に当該半導体基板へ不純物元素が浸入することを抑制することができる。また、半導体基板側に設ける接合層として塩素等のハロゲンを有する酸化膜を形成することにより、接合後の熱処理を低温で行う場合であっても、脱水反応を効率良く促進させることにより接合強度を向上させることができる。
その後、上記実施の形態1で示したように、単結晶半導体層124にレーザー光を照射して当該単結晶半導体層124の結晶性を回復させる。レーザー光の照射工程は、上記実施の形態で示した方法や装置を用いて行うことができる。
なお、本実施の形態では、単結晶半導体基板100上に酸化膜132を形成し、ベース基板120上に窒素含有層121を形成する場合を示したが、これに限られない。例えば、単結晶半導体基板100上に酸化膜132と窒素含有層を順に積層させて形成し、酸化膜132上に形成された窒素含有層の表面とベース基板120との表面とを接合させてもよい。この場合、窒素含有層は脆化領域104の形成前に設けてもよいし、形成後に設けてもよい。なお、窒素含有層上に酸化膜(例えば、酸化シリコン)を形成し、当該酸化膜の表面とベース基板120の表面とを接合させても良い。
また、ベース基板120から単結晶半導体層124への不純物の混入が問題とならない場合には、ベース基板120上に窒素含有層121を設けずに、単結晶半導体基板100上に設けられた酸化膜132の表面とベース基板120の表面とを接合させてもよい。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
(実施の形態5)
本実施の形態では、上記実施の形態で作製したSOI基板を用いて、半導体装置を作製する方法を説明する。
まず、図4および図5を参照して、nチャネル型薄膜トランジスタ、およびpチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ(TFT)を組み合わせることで、各種の半導体装置を形成することができる。
本実施の形態では、SOI基板として図2の工程を用いて作製したSOI基板を用いる場合について説明する。もちろん、上記実施の形態で示した他の方法で作製したSOI基板を用いることも可能である。
図4(A)は、図2を用いて説明した方法で作製されたSOI基板の断面図である。
まず、エッチングにより、単結晶半導体層124を素子分離して、図4(B)に示すように半導体層251、252を形成する。半導体層251はnチャネル型のTFTを構成し、半導体層252はpチャネル型のTFTを構成する。
図4(C)に示すように、半導体層251、252上に絶縁膜254を形成する。次に、絶縁膜254を介して半導体層251上にゲート電極255を形成し、半導体層252上にゲート電極256を形成する。
なお、単結晶半導体層124のエッチングを行う前に、TFTのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体層124に添加することが好ましい。例えば、nチャネル型TFTが形成される領域に不純物元素を添加し、pチャネル型TFTが形成される領域に不純物元素を添加する。
次に、図4(D)に示すように半導体層251にn型の低濃度不純物領域257を形成し、半導体層252にp型の高濃度不純物領域259を形成する。具体的には、まず、半導体層251にn型の低濃度不純物領域257を形成する。このため、pチャネル型TFTとなる半導体層252をレジストでマスクし、不純物元素を半導体層251に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極255がマスクとなり、半導体層251に自己整合的にn型の低濃度不純物領域257が形成される。半導体層251のゲート電極255と重なる領域はチャネル形成領域258となる。
次に、半導体層252を覆うマスクを除去した後、nチャネル型TFTとなる半導体層251をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体層252に添加する。不純物元素として、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極256がマスクとして機能して、半導体層252にp型の高濃度不純物領域259が自己整合的に形成される。高濃度不純物領域259はソース領域またはドレイン領域として機能する。半導体層252のゲート電極256と重なる領域はチャネル形成領域260となる。ここでは、n型の低濃度不純物領域257を形成した後、p型の高濃度不純物領域259を形成する方法を説明したが、先にp型の高濃度不純物領域259を形成することもできる。
次に、半導体層251を覆うレジストを除去した後、プラズマCVD法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図5(A)に示すように、ゲート電極255、256の側面に接するサイドウォール絶縁膜261、262を形成する。この異方性エッチングにより、絶縁膜254もエッチングされる。
次に、図5(B)に示すように、半導体層252をレジスト265で覆う。半導体層251にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層251に高ドーズ量で不純物元素を添加する。ゲート電極255およびサイドウォール絶縁膜261がマスクとなり、n型の高濃度不純物領域267が形成される。次に、不純物元素の活性化のための加熱処理を行う。
活性化の加熱処理の後、図5(C)に示すように、水素を含んだ絶縁膜268を形成する。絶縁膜268を形成後、350℃以上450℃以下の温度による加熱処理を行い、絶縁膜268中に含まれる水素を半導体層251、252中に拡散させる。絶縁膜268は、プロセス温度が350℃以下のプラズマCVD法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層251、252に水素を供給することで、半導体層251、252中および絶縁膜254との界面での捕獲中心となるような欠陥を効果的に補償することができる。
その後、層間絶縁膜269を形成する。層間絶縁膜269は、酸化シリコン膜、BPSG(Boron Phosphorus Silicon Glass)膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜269にコンタクトホールを形成した後、図5(C)に示すように配線270を形成する。配線270の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ3層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
以上の工程により、nチャネル型TFTとpチャネル型TFTを有する半導体装置を作製することができる。SOI基板の作製過程で、チャネル形成領域を構成する半導体層の酸素濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたTFTを作製することができる。また、チャネル形成領域を構成する半導体層の酸素濃度を1×1018atoms/cm未満、好ましくは5×1017atoms/cm未満とすることが望ましい。
図4及び図5を参照してTFTの作製方法を説明したが、TFTの他、容量、抵抗などTFTと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図6はマイクロプロセッサ500の構成例を示すブロック図である。
マイクロプロセッサ500は、演算回路501(Arithmetic logic unit。ALUともいう。)、演算回路制御部502(ALU Controller)、命令解析部503(Instruction Decoder)、割り込み制御部504(Interrupt Controller)、タイミング制御部505(Timing Controller)、レジスタ506(Register)、レジスタ制御部507(Register Controller)、バスインターフェース508(Bus I/F)、読み出し専用メモリ509、およびメモリインターフェース510を有している。
バスインターフェース508を介してマイクロプロセッサ500に入力された命令は、命令解析部503に入力され、デコードされた後、演算回路制御部502、割り込み制御部504、レジスタ制御部507、タイミング制御部505に入力される。演算回路制御部502、割り込み制御部504、レジスタ制御部507、タイミング制御部505は、デコードされた命令に基づき様々な制御を行う。
演算回路制御部502は、演算回路501の動作を制御するための信号を生成する。また、割り込み制御部504は、マイクロプロセッサ500のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部504は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部507は、レジスタ506のアドレスを生成し、マイクロプロセッサ500の状態に応じてレジスタ506の読み出しや書き込みを行う。タイミング制御部505は、演算回路501、演算回路制御部502、命令解析部503、割り込み制御部504、およびレジスタ制御部507の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部505は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えている。図6に示すように、内部クロック信号CLK2は他の回路に入力される。
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図7は、このような半導体装置の構成例を示すブロック図である。図7に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ(以下、「RFCPU」という)と呼ぶことができる。
図7に示すように、RFCPU511は、アナログ回路部512とデジタル回路部513を有している。アナログ回路部512として、共振容量を有する共振回路514、整流回路515、定電圧回路516、リセット回路517、発振回路518、復調回路519と、変調回路520、電源管理回路530を有している。デジタル回路部513は、RFインターフェース521、制御レジスタ522、クロックコントローラ523、インターフェース524、中央処理ユニット525、ランダムアクセスメモリ526、読み出し専用メモリ527を有している。
RFCPU511の動作の概要は以下の通りである。アンテナ528が受信した信号は共振回路514により誘導起電力を生じる。誘導起電力は、整流回路515を経て容量部529に充電される。この容量部529はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部529は、RFCPU511を構成する基板に集積されている必要はなく、他の部品としてRFCPU511に組み込むこともできる。
リセット回路517は、デジタル回路部513をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路518は、定電圧回路516により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路519は、受信信号を復調する回路であり、変調回路520は、送信するデータを変調する回路である。
例えば、復調回路519はローパスフィルタで形成され、振幅変調(ASK)方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調(ASK)方式の送信信号の振幅を変動させて送信するため、変調回路520は、共振回路514の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ523は、電源電圧または中央処理ユニット525における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路530が行っている。
アンテナ528からRFCPU511に入力された信号は復調回路519で復調された後、RFインターフェース521で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ522に格納される。制御コマンドには、読み出し専用メモリ527に記憶されているデータの読み出し、ランダムアクセスメモリ526へのデータの書き込み、中央処理ユニット525への演算命令などが含まれている。
中央処理ユニット525は、インターフェース524を介して読み出し専用メモリ527、ランダムアクセスメモリ526、制御レジスタ522にアクセスする。インターフェース524は、中央処理ユニット525が要求するアドレスより、読み出し専用メモリ527、ランダムアクセスメモリ526、制御レジスタ522のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット525の演算方式は、読み出し専用メモリ527にOS(オペレーティングシステム)を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット525が処理する方式を適用できる。
次に、図8、図9を用いて、表示装置について説明する。
図8は液晶表示装置を説明するための図面である。図8(A)は液晶表示装置の画素の平面図であり、図8(B)は、J−K切断線による図8(A)の断面図である。
図8(A)に示すように、画素は、単結晶半導体層320、単結晶半導体層320と交差している走査線322、走査線322と交差している信号線323、画素電極324、画素電極324と単結晶半導体層320を電気的に接続する電極328を有する。単結晶半導体層320は、ベース基板120上に設けられた単結晶半導体層から形成された層であり、画素のTFT325を構成する。
SOI基板には上記実施の形態で示したSOI基板が用いられている。図8(B)に示すように、ベース基板120上に、酸化膜132及び窒素含有層121を介して単結晶半導体層320が積層されている。ベース基板120としては、ガラス基板を用いることができる。TFT325の単結晶半導体層320は、SOI基板の単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層320には、チャネル形成領域340、不純物元素が添加されたn型の高濃度不純物領域341が形成されている。TFT325のゲート電極は走査線322に含まれ、ソース電極およびドレイン電極の一方は信号線323に含まれている。
層間絶縁膜327上には、信号線323、画素電極324および電極328が設けられている。層間絶縁膜327上には、柱状スペーサ329が形成されている。信号線323、画素電極324、電極328および柱状スペーサ329を覆って配向膜330が形成されている。対向基板332には、対向電極333、対向電極を覆う配向膜334が形成されている。柱状スペーサ329は、ベース基板120と対向基板332の隙間を維持するために形成される。柱状スペーサ329によって形成される隙間に液晶層335が形成されている。信号線323および電極328と高濃度不純物領域341との接続部は、コンタクトホールの形成によって層間絶縁膜327に段差が生じるので、この接続部では液晶層335の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ329を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置(以下、EL表示装置という。)について図9を参照して説明する。図9(A)はEL表示装置の画素の平面図であり、図9(B)は、J−K切断線による図9(A)の断面図である。
図9(A)に示すように、画素は、TFTでなる選択用トランジスタ401、表示制御用トランジスタ402、走査線405、信号線406、および電流供給線407、画素電極408を含む。エレクトロルミネセンス材料を含んで形成される層(EL層)が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極408である。また、半導体層403は、選択用トランジスタ401のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層404は、表示制御用トランジスタ402のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層403、404は、ベース基板上に設けられた単結晶半導体層124から形成された層である。
選択用トランジスタ401において、ゲート電極は走査線405に含まれ、ソース電極またはドレイン電極の一方は信号線406に含まれ、他方は電極411として形成されている。表示制御用トランジスタ402は、ゲート電極412が電極411と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極408に電気的に接続される電極413として形成され、他方は、電流供給線407に含まれている。
表示制御用トランジスタ402はpチャネル型のTFTである。図9(B)に示すように、半導体層404には、チャネル形成領域451、およびp型の高濃度不純物領域452が形成されている。なお、SOI基板は、実施の形態で作製したSOI基板が用いられている。
表示制御用トランジスタ402のゲート電極412を覆って、層間絶縁膜427が形成されている。層間絶縁膜427上に、信号線406、電流供給線407、電極411、413などが形成されている。また、層間絶縁膜427上には、電極413に電気的に接続されている画素電極408が形成されている。画素電極408は周辺部が絶縁性の隔壁層428で囲まれている。画素電極408上にはEL層429が形成され、EL層429上には対向電極430が形成されている。補強板として対向基板431が設けられており、対向基板431は樹脂層432によりベース基板120に固定されている。
EL表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。SOI基板の作製工程を含む製造方法でEL表示を作製することで、選択用トランジスタ401および表示制御用トランジスタ402は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
つまり、SOI基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポなど)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など)、記録媒体を備えた画像再生装置(具体的にはDVD(digital versatile disc)などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図10に示す。
図10は、本発明を適用した携帯電話の一例であり、図10(A)が正面図、図10(B)が背面図、図10(C)が2つの筐体をスライドさせたときの正面図である。携帯電話700は、筐体701及び筐体702二つの筐体で構成されている。携帯電話700は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
携帯電話700は、筐体701及び筐体702で構成されている。筐体701においては、表示部703、スピーカ704、マイクロフォン705、操作キー706、ポインティングデバイス707、表面カメラ用レンズ708、外部接続端子ジャック709及びイヤホン端子710等を備え、筐体702においては、キーボード711、外部メモリスロット712、裏面カメラ713、ライト714等により構成されている。また、アンテナは筐体701に内蔵されている。
また、携帯電話700には、上記の構成に加えて、非接触型ICチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体701と筐体702(図10(A)に示す)は、スライドさせることが可能であり、スライドさせることで図10(C)のように展開する。表示部703には、実施の形態2及び実施の形態3で説明した表示装置の作製方法を適用した表示パネルまたは表示装置を組み込むことが可能である。表示部703と表面カメラ用レンズ708を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部703をファインダーとして用いることで、裏面カメラ713及びライト714で静止画及び動画の撮影が可能である。
スピーカ704及びマイクロフォン705を用いることで、携帯電話700は、音声記録装置(録音装置)または音声再生装置として使用することができる。また、操作キー706により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード711を用いると便利である。更に、重なり合った筐体701と筐体702(図10(A))をスライドさせることで、図10(C)のように展開させることができる。携帯情報端末として使用する場合には、キーボード711及びポインティングデバイス707を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック709はACアダプタ及びUSBケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット712に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
筐体702の裏面(図10(B))には、裏面カメラ713及びライト714を備え、表示部703をファインダーとして静止画及び動画の撮影が可能である。
また、上記の機能構成に加えて、赤外線通信機能、USBポート、テレビワンセグ受信機能、非接触ICチップまたはイヤホンジャック等を備えたものであってもよい。
図10において説明した各種電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
100 単結晶半導体基板
102 絶縁層
103 イオン
104 脆化領域
120 ベース基板
121 窒素含有層
124 単結晶半導体層
130 レーザー光
132 酸化膜
251 半導体層
252 半導体層
254 絶縁膜
255 ゲート電極
256 ゲート電極
257 低濃度不純物領域
258 チャネル形成領域
259 高濃度不純物領域
25n パルス幅
260 チャネル形成領域
261 サイドウォール絶縁膜
265 レジスト
267 高濃度不純物領域
268 絶縁膜
269 層間絶縁膜
270 配線
320 単結晶半導体層
322 走査線
323 信号線
324 画素電極
325 TFT
327 層間絶縁膜
328 電極
329 柱状スペーサ
330 配向膜
332 対向基板
333 対向電極
334 配向膜
335 液晶層
340 チャネル形成領域
341 高濃度不純物領域
400 室温以上
401 選択用トランジスタ
402 表示制御用トランジスタ
403 半導体層
404 半導体層
405 走査線
406 信号線
407 電流供給線
408 画素電極
410 電極
411 電極
412 ゲート電極
413 電極
427 層間絶縁膜
428 隔壁層
429 EL層
430 対向電極
431 対向基板
432 樹脂層
451 チャネル形成領域
452 高濃度不純物領域
500 マイクロプロセッサ
501 演算回路
502 演算回路制御部
503 命令解析部
504 制御部
505 タイミング制御部
506 レジスタ
507 レジスタ制御部
508 バスインターフェース
509 専用メモリ
510 メモリインターフェース
511 RFCPU
512 アナログ回路部
513 デジタル回路部
514 共振回路
515 整流回路
516 定電圧回路
517 リセット回路
518 発振回路
519 復調回路
520 変調回路
521 RFインターフェース
522 制御レジスタ
523 クロックコントローラ
524 インターフェース
525 中央処理ユニット
526 ランダムアクセスメモリ
527 専用メモリ
528 アンテナ
529 容量部
530 電源管理回路
550 加熱温度
600 レーザー光
602 レーザー発振器
604 処理基板
606 ステージ
608 コントローラ
610 加熱手段
612 内側チャンバー
614 外側チャンバー
616 窓
618 窓
620 気体供給口
622 排気口
624 気体供給口
626 排気口
628 気体供給装置
630 気体供給装置
632 ターボポンプ
634 ドライポンプ
636 ターボポンプ
638 ドライポンプ
640 光学系
700 携帯電話
701 筐体
702 筐体
703 表示部
704 スピーカ
705 マイクロフォン
706 操作キー
707 ポインティングデバイス
708 表面カメラ用レンズ
709 外部接続端子ジャック
710 イヤホン端子
711 キーボード
712 外部メモリスロット
713 裏面カメラ
714 ライト
801 ロード室
802 基板搬送室
803 搬送アーム
804 表面処理室
805 処理剤供給部
806 待機室
807 パージガスライン
808 基板搬送室
809 搬送アーム
810 処理室
811 ゲートバルブ
812 搬送アーム
813 基板ステージ
814 ヒーター
815 レーザー光導入窓
816 パージガスライン
817 シュラウド
818 シュラウド温度制御部
819 ターボ分子ポンプ
820 ドライポンプ
821 クライオポンプ
822 シリンダ
823 流量制御部
824 ガス精製器
825 パージガスライン
826 アンロード室
827 搬送アーム
828 外側処理室

Claims (9)

  1. 縁層を介して単結晶半導体基板とベース基板とを貼り合わせ、
    前記単結晶半導体基板は、還元性雰囲気下において1000℃以上1250℃以下で熱処理され、且つ前記単結晶半導体基板中に脆化領域が形成されたものであり、
    前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成し
    元性雰囲気または不活性雰囲気チャンバー内において、前記単結晶半導体層の表面にレーザー光を照射して前記単結晶半導体層の少なくとも表層部を溶融させることにより、前記単結晶半導体層を再単結晶化させ、
    前記レーザ光の照射の前に、前記チャンバーに対して脱酸素処理を行うことを特徴とするSOI基板の作製方法。
  2. 請求項1において、
    前記脱酸素処理として、前記チャンバーにシランガスまたは水素ガスを所定の時間流すことを特徴とするSOI基板の作製方法。
  3. 請求項1または請求項2において、
    前記チャンバーとして、二重チャンバーを用いることを特徴とするSOI基板の作製方法。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記チャンバーに対するフッ素ラジカル処理後に、前記脱酸素処理を行うことを特徴とするSOI基板の作製方法。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記レーザー光を照射する前に、前記単結晶半導体層の表面に水素ガス雰囲気下でプラズマ処理を行うことを特徴とするSOI基板の作製方法。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記チャンバーは、前記チャンバーの内壁の温度を制御することができるシュラウドで覆われており、前記レーザー光の照射時に、前記シュラウドに冷却した流体を流すことを特徴とするSOI基板の作製方法。
  7. 請求項1乃至請求項のいずれか一項において、
    前記不活性雰囲気中の酸素濃度を100ppt未満とすることを特徴とするSOI基板の作製方法。
  8. 請求項1乃至請求項のいずれか一項において、
    前記レーザー光を照射した後の前記単結晶半導体層に含まれる酸素濃度、前記レーザー光を照射する前の前記単結晶半導体層に含まれる酸素濃度と同等または低減することを特徴とするSOI基板の作製方法。
  9. 請求項1乃至請求項のいずれか一項において、
    前記レーザー光を照射した後の前記単結晶半導体層に含まれる酸素濃度は、1×1018atoms/cm未満であることを特徴とするSOI基板の作製方法。
JP2009177815A 2008-08-01 2009-07-30 Soi基板の作製方法 Expired - Fee Related JP5552276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009177815A JP5552276B2 (ja) 2008-08-01 2009-07-30 Soi基板の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008200016 2008-08-01
JP2008200001 2008-08-01
JP2008200016 2008-08-01
JP2008200001 2008-08-01
JP2009177815A JP5552276B2 (ja) 2008-08-01 2009-07-30 Soi基板の作製方法

Publications (3)

Publication Number Publication Date
JP2010056543A JP2010056543A (ja) 2010-03-11
JP2010056543A5 JP2010056543A5 (ja) 2012-06-14
JP5552276B2 true JP5552276B2 (ja) 2014-07-16

Family

ID=41608782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009177815A Expired - Fee Related JP5552276B2 (ja) 2008-08-01 2009-07-30 Soi基板の作製方法

Country Status (2)

Country Link
US (2) US7943414B2 (ja)
JP (1) JP5552276B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030106A1 (de) * 2007-06-28 2009-01-02 Intega Gmbh Verfahren und Vorrichtung zum Behandeln eines Halbleitersubstrats
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP5610471B2 (ja) * 2010-04-27 2014-10-22 株式会社日本製鋼所 結晶材料改質装置および結晶材料の改質方法
TWI590335B (zh) * 2010-08-18 2017-07-01 半導體能源研究所股份有限公司 膜形成設備及膜形成方法
KR101810310B1 (ko) 2011-01-25 2017-12-18 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
WO2012136268A1 (de) * 2011-04-08 2012-10-11 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern
JP5746790B2 (ja) * 2011-04-08 2015-07-08 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
WO2012136267A1 (de) * 2011-04-08 2012-10-11 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
US20130023108A1 (en) * 2011-07-22 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
US9728453B2 (en) 2013-03-15 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding integrated with CMOS processing
WO2016031019A1 (ja) * 2014-08-28 2016-03-03 国立大学法人九州大学 レーザ照射装置及びレーザ照射方法
DE102015007216B4 (de) * 2015-06-03 2023-07-20 Asml Netherlands B.V. Verfahren zur Herstellung einer Halteplatte, insbesondere für einen Clamp zur Waferhalterung, Verfahren zur Herstellung einer Haltevorrichtung zur Halterung eines Bauteils, Halteplatte und Haltevorrichtung
US11255606B2 (en) * 2015-12-30 2022-02-22 Mattson Technology, Inc. Gas flow control for millisecond anneal system
US20170241012A1 (en) * 2016-02-24 2017-08-24 Guardian Industries Corp. Coated article including metal island layer(s) formed using temperature control, and/or method of making the same
US10475930B2 (en) 2016-08-17 2019-11-12 Samsung Electronics Co., Ltd. Method of forming crystalline oxides on III-V materials
US10830933B2 (en) 2018-06-12 2020-11-10 Guardian Glass, LLC Matrix-embedded metamaterial coating, coated article having matrix-embedded metamaterial coating, and/or method of making the same
US10562812B2 (en) 2018-06-12 2020-02-18 Guardian Glass, LLC Coated article having metamaterial-inclusive layer, coating having metamaterial-inclusive layer, and/or method of making the same
CN112400217A (zh) * 2018-07-19 2021-02-23 东京毅力科创株式会社 基板处理系统和基板处理方法
JP7262210B2 (ja) * 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法
GB2582948B (en) * 2019-04-10 2021-12-08 Thermo Fisher Scient Bremen Gmbh Plasma source chamber for a spectrometer
JP7377021B2 (ja) 2019-08-20 2023-11-09 浜松ホトニクス株式会社 熱処理装置、熱処理システム及び熱処理品の製造方法
FR3101726B1 (fr) * 2019-10-04 2021-10-01 Commissariat Energie Atomique procédé de fabrication d’un dispositif électronique

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3689735T2 (de) 1985-08-02 1994-06-30 Semiconductor Energy Lab Verfahren und Gerät zur Herstellung von Halbleitervorrichtungen.
JPH05299339A (ja) * 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5296405A (en) 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5171710A (en) 1985-08-02 1992-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5962869A (en) 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
FR2639567B1 (fr) * 1988-11-25 1991-01-25 France Etat Machine a microfaisceau laser d'intervention sur des objets a couche mince, en particulier pour la gravure ou le depot de matiere par voie chimique en presence d'un gaz reactif
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW371776B (en) 1995-10-15 1999-10-11 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and method
JP3957777B2 (ja) * 1995-10-15 2007-08-15 株式会社半導体エネルギー研究所 レーザー照射方法
US6027960A (en) 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US6444506B1 (en) 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3927634B2 (ja) * 1995-10-25 2007-06-13 株式会社半導体エネルギー研究所 レーザーアニール方法及び薄膜トランジスタの作製方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3349931B2 (ja) 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4228419B2 (ja) * 1998-07-29 2009-02-25 信越半導体株式会社 Soiウエーハの製造方法およびsoiウエーハ
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3794876B2 (ja) 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP4101409B2 (ja) 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
US6970644B2 (en) 2000-12-21 2005-11-29 Mattson Technology, Inc. Heating configuration for use in thermal processing chambers
US7015422B2 (en) 2000-12-21 2006-03-21 Mattson Technology, Inc. System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy
JP2002231628A (ja) 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7393764B2 (en) 2004-11-29 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser treatment apparatus, laser treatment method, and manufacturing method of semiconductor device
JP5019739B2 (ja) * 2004-11-29 2012-09-05 株式会社半導体エネルギー研究所 レーザ処理装置
US20070117287A1 (en) 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7579654B2 (en) 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US7960262B2 (en) 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US7795111B2 (en) 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Soi基板の製造方法
KR101499175B1 (ko) 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
WO2009057669A1 (en) 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7851318B2 (en) 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7947523B2 (en) * 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device

Also Published As

Publication number Publication date
US7943414B2 (en) 2011-05-17
JP2010056543A (ja) 2010-03-11
US20110212596A1 (en) 2011-09-01
US9076839B2 (en) 2015-07-07
US20100029058A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
JP5552276B2 (ja) Soi基板の作製方法
JP5613397B2 (ja) Soi基板の作製方法
JP5548395B2 (ja) Soi基板の作製方法
US8143134B2 (en) Method for manufacturing SOI substrate
TWI494974B (zh) Soi基板的製造方法
US8343847B2 (en) Manufacturing method of SOI semiconductor device
JP5667767B2 (ja) Soi基板の作製方法
JP5580010B2 (ja) 半導体装置の作製方法
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5618521B2 (ja) 半導体装置の作製方法
JP2010147313A (ja) Soi基板の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R150 Certificate of patent or registration of utility model

Ref document number: 5552276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees