JP7262210B2 - 凹部の埋め込み方法 - Google Patents

凹部の埋め込み方法 Download PDF

Info

Publication number
JP7262210B2
JP7262210B2 JP2018218602A JP2018218602A JP7262210B2 JP 7262210 B2 JP7262210 B2 JP 7262210B2 JP 2018218602 A JP2018218602 A JP 2018218602A JP 2018218602 A JP2018218602 A JP 2018218602A JP 7262210 B2 JP7262210 B2 JP 7262210B2
Authority
JP
Japan
Prior art keywords
recess
gas
film
semiconductor film
amorphous semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018218602A
Other languages
English (en)
Other versions
JP2020088106A (ja
Inventor
聡 ▲高▼木
佳優 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018218602A priority Critical patent/JP7262210B2/ja
Priority to KR1020190147307A priority patent/KR102547550B1/ko
Priority to CN201911127515.7A priority patent/CN111211093A/zh
Priority to US16/690,958 priority patent/US11177133B2/en
Publication of JP2020088106A publication Critical patent/JP2020088106A/ja
Application granted granted Critical
Publication of JP7262210B2 publication Critical patent/JP7262210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Description

本開示は、凹部の埋め込み方法に関する。
半導体基板上の絶縁膜に形成された開口部にＡｌ合金層を埋め込むに際し、第一のＡｌ合金層を形成し、レーザ光照射により第一のＡｌ合金層を流動させた後、第一のＡｌ合金層の上に第二のＡｌ合金層を形成する方法が知られている（例えば、特許文献１参照）。
特開平５－２７５３６９号公報
本開示は、アモルファス半導体膜により凹部を埋め込む際に生じるシームを除去できる技術を提供する。
本開示の一態様による凹部の埋め込み方法は、凹部内に埋め込まれたアモルファス半導体膜にレーザ光を照射することにより、前記アモルファス半導体膜を結晶化させることなく加熱する加熱工程を有し、前記アモルファス半導体膜が埋め込まれた前記凹部内にはシームが形成されており、前記加熱する工程は前記アモルファス半導体膜がアモルファスを維持したまま前記凹部内のシームを除去する。
本開示によれば、アモルファス半導体膜により凹部を埋め込む際に生じるシームを除去できる。
凹部の埋め込み方法の一例を示す工程断面図 縦型熱処理装置の構成例を示す縦断面図 図２の縦型熱処理装置の反応管を説明するための図 レーザアニール装置の構成例を示す概略図 レーザアニール処理の前後の結果の一例を示す図 レーザアニール処理において温度と掃引速度を変化させたときのシームの改善効果の説明図
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
（凹部の埋め込み方法）
一実施形態の凹部の埋め込み方法について説明する。一実施形態に係る凹部の埋め込み方法は、ホールやトレンチ等の凹部に成膜とエッチングとを交互に繰り返してアモルファスシリコン膜を埋め込んだ後、レーザアニール処理を行う方法である。アモルファスシリコン膜は、例えばノンドープ膜であってもよく、ドープ膜であってもよい。ドープ膜のドーパントとしては、例えばリン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、酸素（Ｏ）、炭素（Ｃ）が挙げられる。
図１は、凹部の埋め込み方法の一例を示す工程断面図である。図１（ａ）から図１（ｅ）は、それぞれ凹部の埋め込み方法の各工程の断面を示す。
最初に、表面に凹部５０１Ａが形成された絶縁膜５０１を有する基板（図示せず）を準備する（図１（ａ）参照）。基板は、例えばシリコン基板等の半導体基板であってよい。絶縁膜５０１は、例えばシリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）であってよい。凹部５０１Ａは、例えばトレンチ、ホールであってよい。
続いて、基板にシリコン原料ガスを供給して凹部５０１Ａにアモルファスシリコン膜５０２を成膜する成膜工程を行う（図１（ｂ）参照）。一実施形態では、例えば化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法により、基板を加熱した状態でシリコン原料ガスを供給して凹部５０１Ａにアモルファスシリコン膜５０２を成膜する。アモルファスシリコン膜５０２の膜厚は、例えば凹部５０１Ａの底面５０１ｂ及び側壁５０１ｓにアモルファスシリコン膜５０２が成膜され、且つ、凹部５０１Ａの上部の開口がアモルファスシリコン膜５０２により塞がらない程度であってよい。シリコン原料ガスは、段差被覆性に優れ、表面粗さが小さい膜を形成できるという観点から、ハロゲン含有シリコンガスと水素化シランガスとの混合ガスであることが好ましい。水素化シランガスの流量は、ハロゲン含有シリコンガスの流量よりも大きいことが好ましい。これにより、ハロゲン含有シリコンガスに起因するハロゲンによるシリコン膜のエッチング性を小さくして、アモルファスシリコン膜５０２を高速に成膜できる。ハロゲン含有シリコンガスは、例えばＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ等のフッ素含有シリコンガス、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２（ＤＣＳ）、ＳｉＨ３Ｃｌ等の塩素含有シリコンガス、ＳｉＢｒ４、ＳｉＨＢｒ３、ＳｉＨ２Ｂｒ２、ＳｉＨ３Ｂｒ等の臭素含有ガスであってよい。水素化シランガスは、例えばＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８であってよい。また、ハロゲン含有シリコンガスと水素化シランガスとの混合ガスを供給する前に、高次シラン系ガス、アミノシラン系ガスを供給してシード層を形成してもよい。凹部５０１Ａにシード層を形成することにより、シード層の上に形成されるアモルファスシリコン膜５０２のラフネスを低減できる。高次シラン系ガスとしては、例えばＳｉ２Ｈ６、Ｓｉ３Ｈ８、Ｓｉ４Ｈ１０が挙げられる。アミノシラン系ガスとしては、例えばＤＩＰＡＳ（ジイソプロピルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）が挙げられる。
続いて、基板にハロゲン含有エッチングガスを供給して凹部５０１Ａに成膜されたアモルファスシリコン膜５０２の一部をエッチングするエッチング工程を行う（図１（ｃ）参照）。これにより、凹部５０１Ａの上部の開口が拡がる。ハロゲン含有エッチングガスは、例えばＣｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、ＨＢｒであってよく、これらの混合ガスであってもよい。
続いて、基板にシリコン原料ガスを供給して凹部５０１Ａにアモルファスシリコン膜５０２を埋め込む埋込工程を行う（図１（ｄ）参照）。一実施形態では、例えばＣＶＤ法により、基板を加熱した状態でシリコン原料ガスを供給して凹部５０１Ａの開口が閉塞するようにアモルファスシリコン膜５０２を成膜する。このとき、アモルファスシリコン膜５０２が埋め込まれた凹部５０１Ａ内には、ボイド（空隙）やシーム（継ぎ目）が生じる場合がある。図１（ｄ）では、凹部５０１Ａ内にシーム５０３が生じている場合を示す。シリコン原料ガスとしては、ハロゲン含有シリコンガスを用いることなく、水素化シランガスを用いることが好ましい。これにより、ハロゲン含有シリコンガスに起因するハロゲンによってアモルファスシリコン膜５０２がエッチングされないので、凹部５０１Ａ内に短時間でアモルファスシリコン膜５０２を埋め込むことができる。
続いて、凹部５０１Ａ内に埋め込まれたアモルファスシリコン膜５０２にレーザ光を照射することにより、アモルファスシリコン膜５０２を結晶化させることなく加熱するレーザアニール工程を行う（図１（ｅ）参照）。一実施形態では、例えば凹部５０１Ａに対してレーザ光の照射位置を移動させながらレーザ光を照射する。このとき、レーザ光の照射によりアモルファスシリコン膜５０２が結晶化しないように、基板温度、掃引速度（走査速度）等を調整する。基板温度は、レーザ波長、レーザ出力等を変更することで調整できる。また、例えばレーザ光の照射位置を固定して凹部５０１Ａの位置を移動させながらレーザ光を照射してもよい。レーザアニール工程では、凹部５０１Ａ内に埋め込まれたアモルファスシリコン膜５０２を結晶化させることなく凹部５０１Ａ内のシームを除去できる。なお、凹部５０１Ａ内のシームを除去できる理由については後述する。
以上に説明したように、一実施形態に係る凹部の埋め込み方法によれば、凹部５０１Ａ内に埋め込まれたアモルファスシリコン膜５０２にレーザ光を照射することにより、アモルファスシリコン膜５０２を結晶化させることなく加熱する。これにより、凹部５０１Ａ内に埋め込まれたアモルファスシリコン膜５０２を結晶化させることなく凹部５０１Ａ内のシーム５０３を除去できる。その結果、例えば後の工程で凹部５０１Ａ内に埋め込まれた膜の一部又は全部をエッチングする場合、アモルファスシリコン膜５０２が結晶化していないのでエッチングが容易である。一方、凹部５０１Ａ内に埋め込まれたアモルファスシリコン膜５０２が結晶化している場合、エッチングが困難となる場合がある。
なお、上記の例では、成膜工程とエッチング工程とのサイクルを１回行う場合を説明したが、これに限定されず、上記サイクルを複数回繰り返してもよい。上記サイクルの回数は、例えば凹部５０１Ａの形状に応じて定めることができる。例えば、凹部５０１Ａの開口が狭い、凹部５０１Ａが樽型の断面形状を有する、凹部５０１Ａが高アスペクト比である等のように凹部５０１Ａ内への膜の埋め込みが難しい場合には、上記サイクルを複数回繰り返すことが好ましい。これにより、凹部５０１Ａ内にボイドが形成されることを抑制できる。
また、上記の例では、アモルファスシリコン膜を形成する場合を説明したが、これに限定されない。凹部の埋め込み方法は、例えばアモルファスゲルマニウム膜、アモルファスシリコンゲルマニウム膜を形成する場合であってもよい。アモルファスゲルマニウム膜及びアモルファスシリコンゲルマニウム膜は、例えばノンドープ膜であってもよく、ドープ膜であってもよい。
アモルファスゲルマニウム膜を形成する場合、シリコン原料ガスに代えて、例えばゲルマニウム原料ガスを用いることができる。また、ハロゲン含有シリコンガスに代えて、例えばハロゲン含有ゲルマニウムガスを用いることができる。また、水素化シランガスに代えて、例えば水素化ゲルマンガスを用いることができる。また、アミノシラン系ガスに代えて、例えばアミノゲルマン系ガスを用いることができる。
ハロゲン含有ゲルマニウムガスは、例えばＧｅＦ４、ＧｅＨＦ３、ＧｅＨ２Ｆ２、ＧｅＨ３Ｆ等のフッ素含有ゲルマニウムガス、ＧｅＣｌ４、ＧｅＨＣｌ３、ＧｅＨ２Ｃｌ２、ＧｅＨ３Ｃｌ等の塩素含有ゲルマニウムガス、ＧｅＢｒ４、ＧｅＨＢｒ３、ＧｅＨ２Ｂｒ２、ＧｅＨ３Ｂｒ等の臭素含有ガスであってよい。水素化ゲルマンガスは、例えばＧｅＨ４、Ｇｅ２Ｈ６、Ｇｅ３Ｈ８であってよい。アミノゲルマン系ガスは、例えばＤＭＡＧ（ジメチルアミノゲルマン）、ＤＥＡＧ（ジエチルアミノゲルマン）、ＢＤＭＡＧ（ビスジメチルアミノゲルマン）、ＢＤＥＡＧ（ビスジエチルアミノゲルマン）、３ＤＭＡＧ（トリスジメチルアミノゲルマン）であってよい。
アモルファスシリコンゲルマニウム膜を形成する場合、シリコン原料ガスに代えて、例えばシリコン原料ガス及びゲルマニウム原料ガスを用いることができる。また、ハロゲン含有シリコンに代えて、例えハロゲン含有シリコンガス及びハロゲン含有ゲルマニウムガスを用いることができる。また、水素化シランガスに代えて、例えば水素化シランガス及び水素化ゲルマンガスを用いることができる。また、アミノシラン系ガスに代えて、例えばアミノシラン系ガス及びアミノゲルマン系ガスを用いることができる。
（成膜装置）
上記の凹部の埋め込み方法における成膜工程、エッチング工程及び埋込工程を実施することができる成膜装置について、多数枚の基板に対して一括で熱処理を行うバッチ式の縦型熱処理装置を例に挙げて説明する。但し、成膜装置は、バッチ式の装置に限定されるものではなく、例えば基板を１枚ずつ処理する枚葉式の装置であってもよい。
図２は、縦型熱処理装置の構成例を示す縦断面図である。図３は、図２の縦型熱処理装置の反応管を説明するための図である。
図２に示されるように、縦型熱処理装置１は、反応管３４と、蓋体３６と、ウエハボート３８と、ガス供給手段４０と、排気手段４１と、加熱手段４２とを有する。ガス供給手段４０、排気手段４１及び加熱手段４２は、それぞれ供給部、排気部及び加熱部の一例である。
反応管３４は、ウエハボート３８を収容する処理容器である。ウエハボート３８は、多数枚の半導体ウエハ（以下「ウエハＷ」という。）を所定の間隔で保持する基板保持具である。反応管３４は、下端が開放された有天井の円筒形状の内管４４と、下端が開放されて内管４４の外側を覆う有天井の円筒形状の外管４６とを有する。内管４４及び外管４６は、石英等の耐熱性材料により形成されており、同軸状に配置されて二重管構造となっている。
内管４４の天井部４４Ａは、例えば平坦になっている。内管４４の一側には、その長手方向（上下方向）に沿ってガス供給管を収容するノズル収容部４８が形成されている。例えば図３に示されるように、内管４４の側壁の一部を外側へ向けて突出させて凸部５０を形成し、凸部５０内をノズル収容部４８として形成している。ノズル収容部４８に対向させて内管４４の反対側の側壁には、その長手方向（上下方向）に沿って幅Ｌ１の矩形状の開口５２が形成されている。
開口５２は、内管４４内のガスを排気できるように形成されたガス排気口である。開口５２の長さは、ウエハボート３８の長さと同じであるか、又は、ウエハボート３８の長さよりも長く上下方向へそれぞれ延びるようにして形成されている。即ち、開口５２の上端は、ウエハボート３８の上端に対応する位置以上の高さに延びて位置され、開口５２の下端は、ウエハボート３８の下端に対応する位置以下の高さに延びて位置されている。具体的には、図２に示されるように、ウエハボート３８の上端と開口５２の上端との間の高さ方向の距離Ｌ２は０ｍｍ～５ｍｍ程度の範囲内である。また、ウエハボート３８の下端と開口５２の下端との間の高さ方向の距離Ｌ３は０ｍｍ～３５０ｍｍ程度の範囲内である。
反応管３４の下端は、例えばステンレス鋼により形成される円筒形状のマニホールド５４によって支持されている。マニホールド５４の上端にはフランジ部５６が形成されており、フランジ部５６上に外管４６の下端を設置して支持するようになっている。フランジ部５６と外管４６との下端との間にはＯリング等のシール部材５８を介在させて外管４６内を気密状態にしている。
マニホールド５４の上部の内壁には、円環状の支持部６０が設けられており、支持部６０上に内管４４の下端を設置してこれを支持するようになっている。マニホールド５４の下端の開口には、蓋体３６がＯリング等のシール部材６２を介して気密に取り付けられており、反応管３４の下端の開口、即ち、マニホールド５４の開口を気密に塞ぐようになっている。蓋体３６は、例えばステンレス鋼により形成される。
蓋体３６の中央部には、磁性流体シール部６４を介して回転軸６６が貫通させて設けられている。回転軸６６の下部は、ボートエレベータよりなる昇降手段６８のアーム６８Ａに回転自在に支持されている。
回転軸６６の上端には回転プレート７０が設けられており、回転プレート７０上に石英製の保温台７２を介してウエハＷを保持するウエハボート３８が載置されるようになっている。従って、昇降手段６８を昇降させることによって蓋体３６とウエハボート３８とは一体として上下動し、ウエハボート３８を反応管３４内に対して挿脱できるようになっている。
ガス供給手段４０は、マニホールド５４に設けられており、内管４４内へ成膜ガス、エッチングガス、パージガス等のガスを導入する。ガス供給手段４０は、複数（例えば３本）の石英製のガス供給管７６，７８，８０を有している。各ガス供給管７６，７８，８０は、内管４４内にその長手方向に沿って設けられると共に、その基端がＬ字状に屈曲されてマニホールド５４を貫通するようにして支持されている。
ガス供給管７６，７８，８０は、図３に示されるように、内管４４のノズル収容部４８内に周方向に沿って一列になるように設置されている。各ガス供給管７６，７８，８０には、その長手方向に沿って所定の間隔で複数のガス孔７６Ａ，７８Ａ，８０Ａが形成されており、各ガス孔７６Ａ，７８Ａ，８０Ａより水平方向に向けて各ガスを放出できるようになっている。所定の間隔は、例えばウエハボート３８に支持されるウエハＷの間隔と同じになるように設定される。また、高さ方向の位置は、各ガス孔７６Ａ，７８Ａ，８０Ａが上下方向に隣り合うウエハＷ間の中間に位置するように設定されており、各ガスをウエハＷ間の空間部に効率的に供給できるようになっている。ガスの種類としては、成膜ガス、エッチングガス、及びパージガスが用いられ、各ガスを流量制御しながら必要に応じて各ガス供給管７６，７８，８０を介して供給できるようになっている。
マニホールド５４の上部の側壁であって、支持部６０の上方には、ガス出口８２が形成されており、内管４４と外管４６との間の空間部８４を介して開口５２より排出される内管４４内のガスを排気できるようになっている。ガス出口８２には、排気手段４１が設けられる。排気手段４１は、ガス出口８２に接続された排気通路８６を有しており、排気通路８６には、圧力調整弁８８及び真空ポンプ９０が順次介設されて、反応管３４内を真空引きできるようになっている。
外管４６の外周側には、外管４６を覆うように円筒形状の加熱手段４２が設けられている。加熱手段４２は、反応管３４内に収容されるウエハＷを加熱する。
縦型熱処理装置１の全体の動作は、制御部である制御手段９５により制御される。制御手段９５は、例えばコンピュータ等であってよい。また、縦型熱処理装置１の全体の動作を行うコンピュータのプログラムは、記憶媒体９６に記憶されている。記憶媒体９６は、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、フラッシュメモリ、ＤＶＤ等であってよい。
係る構成を有する縦型熱処理装置１により、ウエハＷの表面に形成された凹部にアモルファス半導体膜を埋め込む方法の一例を説明する。まず、昇降手段６８により多数枚のウエハＷを保持したウエハボート３８を反応管３４の内部に搬入し、蓋体３６により反応管３４の下端の開口部を気密に塞ぎ密閉する。続いて、制御手段９５により、前述の埋め込み工程を実行するように、ガス供給手段４０、排気手段４１、加熱手段４２等の動作が制御される。これにより、凹部内にアモルファスシリコン膜を埋め込むことができる。
（レーザアニール装置）
上記の凹部の埋め込み方法におけるレーザアニール工程を実施することができるレーザアニール装置の一例について説明する。図４は、レーザアニール装置の構成例を示す概略図である。
図４に示されるように、レーザアニール装置１００は、レーザ光源１０１と、レーザ光学系１０２と、ステージ１０３と、制御手段１０４と、を有する。レーザアニール装置１００では、レーザ光源１０１から出射されたレーザビームＬがレーザ光学系１０２を経由して、ステージ１０３に載置されたアニール対象のウエハＷに入射する。以下、レーザアニール装置１００の各構成について具体的に説明する。
レーザ光源１０１は、レーザビームＬをレーザ光学系１０２に向けて出射する。レーザ光源１０１としては、例えばファイバレーザ、固体レーザ、ガスレーザを利用できる。レーザビームＬの波長としては、例えば０．２μｍ～１０μｍの範囲が利用できる。
レーザ光学系１０２は、レーザ光源１０１が出射したレーザビームＬを、ステージ１０３に載置されたウエハＷに照射する。レーザ光学系１０２は、ビームエキスパンダ、ビームシェイパ、スリット、集光レンズ、ガルバノスキャナ、ビームプロファイラ等を有する。ビームエキスパンダは、入射したレーザビームＬのビーム径を広げる。ビームシェイパ、スリット及び集光レンズは、ウエハＷの表面におけるビーム断面を所定の形状に整形すると共に、ビーム断面の光強度分布を均一化する。ガルバノスキャナは、入射したレーザビームＬを走査（掃引）してステージ１０３に載置されたウエハＷに入射させる（図４中の矢印αを参照）。レーザビームＬの掃引速度としては、例えば０．１ｍｍ／ｓｅｃ～５０００ｍｍ／ｓｅｃの範囲が利用できる。ビームプロファイラは、ウエハＷに入射するレーザビームＬのビーム径、ビーム形状、ビーム位置、パワー、強度プロファイル等を測定する。
ステージ１０３は、ウエハＷを載置する。ステージ１０３は、制御手段１０４からの制御を受けて、ウエハＷを水平方向に移動させる（図４中の矢印βを参照）。ステージ１０３の移動速度としては、例えば０．１ｍｍ／ｓｅｃ～５０００ｍｍ／ｓｅｃの範囲が利用できる。
制御手段１０４は、レーザ光源１０１、レーザ光学系１０２及びステージ１０３の動作を制御する。制御手段１０４は、例えばコンピュータ等であってよい。また、レーザアニール装置１００の全体の動作を行うコンピュータのプログラムは、記憶媒体に記憶されている。記憶媒体は、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、フラッシュメモリ、ＤＶＤ等であってよい。
係るレーザアニール装置１００により、ウエハＷの表面の凹部に形成されたアモルファス半導体膜を結晶化させることなく加熱する方法の一例を説明する。まず、凹部にアモルファス半導体膜が埋め込まれたウエハＷをステージ１０３に載置する。続いて、制御手段１０４により、前述の加熱工程を実行するように、レーザ光源１０１、レーザ光学系１０２及びステージ１０３の動作を制御する。これにより、凹部内に埋め込まれたアモルファスシリコン膜を結晶化させることなく凹部内のシームを除去できる。
（実施例）
一実施形態の凹部の埋め込み方法による効果を確認するために行った実施例について説明する。実施例では、上記の縦型熱処理装置１により凹部内にアモルファスシリコン膜を埋め込んだ後、上記のレーザアニール装置１００により凹部内のアモルファスシリコン膜にレーザアニール処理を行った。
図５は、レーザアニール処理の前後の結果の一例を示す図である。図５（ａ）はレーザアニール処理を行う前の結果を示し、図５（ｂ）はレーザアニール処理を行った後の結果を示す。レーザアニール処理の条件は以下である。
＜レーザアニール処理の条件＞
レーザ波長：１０７０ｎｍ
レーザ出力：４３Ｗ
掃引速度：５ｍｍ／秒
基板の温度：８００℃
図５（ａ）に示されるように、レーザアニール処理を行う前には、アモルファスシリコン膜が埋め込まれた凹部内にボイドやシームが生じている。一方、図５（ｂ）に示されるように、レーザアニール処理を行った後には、凹部内に見られたシームが消失している。これは、レーザ光を照射した部分のアモルファスシリコン膜が高温となって僅かに膨張して凹部内のシームが縮まると同時に未結合手が結合することによりシームが消失したと推測される。また、図５（ｂ）に示されるように、レーザアニール処理を行った後には、凹部内に見られたボイドが小さくなっている。
以上の結果から、レーザアニール処理を行うことにより、アモルファスシリコン膜を結晶化させることなく、シームや、小さいボイド（例えば隙間が２ｎｍ未満）を除去できると考えられる。また、レーザアニール処理を行うことにより、アモルファスシリコン膜を結晶化させることなく、大きいボイド（例えば隙間が２ｎｍ以上）を小さくできると考えられる。
次に、一実施形態の凹部の埋め込み方法のレーザアニール処理において温度と掃引速度を変化させたときのシームの改善効果を評価した。
図６は、レーザアニール処理において温度と掃引速度を変化させたときのシームの改善効果の説明図である。図６中、アニール温度（基板温度）［℃］を横軸に示し、掃引速度［ｍｍ／ｓｅｃ］を縦軸に示す。図６中、破線の丸印はシームの消失が見られなかったときの結果を示し、黒色の丸印はシームの消失が見られたときの結果を示し、白色の丸印はシームの消失が見られたがアモルファスシリコン膜が結晶化したときの結果を示している。
図６に示されるように、例えば基板温度が７００℃となるようにアモルファスシリコン膜に対してレーザアニール処理を行う場合、掃引速度を０．０２～１００ｍｍ／ｓｅｃとすることで、アモルファスシリコン膜を結晶化させることなくシームを除去できる。また、例えば基板温度が８００℃となるようにアモルファスシリコン膜に対してレーザアニール処理を行う場合、掃引速度を０．０７～３０００ｍｍ／ｓｅｃとすることで、アモルファスシリコン膜を結晶化させることなく凹部内のシームを除去できる。
以上から、レーザアニール処理では、アモルファス半導体膜の膜種に応じて基板温度及び掃引速度を調整することで、アモルファス半導体膜を結晶化させることなく凹部内のシームを除去できると推定される。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
１ 縦型熱処理装置
３４ 反応管
４０ ガス供給手段
４１ 排気手段
４２ 加熱手段
９５ 制御手段
１００ レーザアニール装置

Claims (7)

  1. 凹部内に埋め込まれたアモルファス半導体膜にレーザ光を照射することにより、前記アモルファス半導体膜を結晶化させることなく加熱する工程を有し、
    前記アモルファス半導体膜が埋め込まれた前記凹部内にはシームが形成されており、
    前記加熱する工程は前記アモルファス半導体膜がアモルファスを維持したまま前記凹部内のシームを除去する、
    凹部の埋め込み方法。
  2. 前記凹部内に前記アモルファス半導体膜を成膜する工程と、前記アモルファス半導体膜の一部をエッチングする工程とを繰り返すことにより、前記凹部内に前記アモルファス半導体膜を埋め込む工程を有する、
    請求項１に記載の凹部の埋め込み方法。
  3. 前記埋め込む工程では、前記凹部の開口が閉塞するように前記アモルファス半導体膜を形成する、
    請求項２に記載の凹部の埋め込み方法。
  4. 前記加熱する工程では、前記凹部に対する前記レーザ光の照射位置を移動させながら前記レーザ光を照射する、
    請求項１乃至３のいずれか一項に記載の凹部の埋め込み方法。
  5. 前記加熱する工程では、前記レーザ光の照射位置を固定して前記凹部を移動させながら前記レーザ光を照射する、
    請求項１乃至３のいずれか一項に記載の凹部の埋め込み方法。
  6. 前記加熱する工程では、前記アモルファス半導体膜の膜種に応じて、前記アモルファス半導体膜を加熱する温度及び前記アモルファス半導体膜に対する前記レーザ光の移動速度を調整する、
    請求項１乃至５のいずれか一項に記載の凹部の埋め込み方法。
  7. 前記アモルファス半導体膜は、アモルファスシリコン膜、アモルファスシリコンゲルマニウム膜、又はアモルファスゲルマニウム膜である、
    請求項１乃至６のいずれか一項に記載の凹部の埋め込み方法。
JP2018218602A 2018-11-21 2018-11-21 凹部の埋め込み方法 Active JP7262210B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018218602A JP7262210B2 (ja) 2018-11-21 2018-11-21 凹部の埋め込み方法
KR1020190147307A KR102547550B1 (ko) 2018-11-21 2019-11-18 오목부의 매립 방법
CN201911127515.7A CN111211093A (zh) 2018-11-21 2019-11-18 凹部的埋入方法
US16/690,958 US11177133B2 (en) 2018-11-21 2019-11-21 Method of filling recess

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018218602A JP7262210B2 (ja) 2018-11-21 2018-11-21 凹部の埋め込み方法

Publications (2)

Publication Number Publication Date
JP2020088106A JP2020088106A (ja) 2020-06-04
JP7262210B2 true JP7262210B2 (ja) 2023-04-21

Family

ID=70728158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018218602A Active JP7262210B2 (ja) 2018-11-21 2018-11-21 凹部の埋め込み方法

Country Status (4)

Country Link
US (1) US11177133B2 (ja)
JP (1) JP7262210B2 (ja)
KR (1) KR102547550B1 (ja)
CN (1) CN111211093A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227837A (ja) 2006-02-27 2007-09-06 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、並びに電子機器
JP2008016655A (ja) 2006-07-06 2008-01-24 Sumitomo Heavy Ind Ltd 結晶化半導体膜の製造方法
JP2010251523A (ja) 2009-04-15 2010-11-04 Sumco Corp 部分ｓｏｉウェーハの製造方法
JP2012164921A (ja) 2011-02-09 2012-08-30 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP2014194962A (ja) 2013-03-28 2014-10-09 Tokyo Electron Ltd 照射制御方法及び照射制御装置
JP2017183508A (ja) 2016-03-30 2017-10-05 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
JP2018037628A (ja) 2016-08-31 2018-03-08 国立大学法人島根大学 パターニング方法、薄膜トランジスタ作製方法、および、パターニング装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275369A (ja) 1992-03-26 1993-10-22 Toshiba Corp 半導体装置の製造方法
TW371776B (en) * 1995-10-15 1999-10-11 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and method
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JP3801730B2 (ja) * 1997-05-09 2006-07-26 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及びそれを用いた薄膜形成方法
JP2000183357A (ja) * 1998-12-21 2000-06-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2000223549A (ja) * 1999-01-29 2000-08-11 Canon Inc 基板搬送装置、基板搬送方法、基板搬送用ハンド機構、灰化処理装置及び灰化処理方法
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20020072252A1 (en) * 2000-09-05 2002-06-13 Hideharu Nakajima Process for production of thin film semiconductor thin film, semiconductor device, process for production of semiconductor thin film, and apparatus for production of semiconductor thin film
US6816330B2 (en) * 2000-12-22 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for forming a magnetic pattern in a magnetic recording medium, magnetic recording medium magnetic recording device and photomask
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
TW200541079A (en) * 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
US8783577B2 (en) * 2005-03-15 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system
JP5053610B2 (ja) * 2006-09-29 2012-10-17 富士フイルム株式会社 レーザアニール方法、半導体膜、半導体装置、及び電気光学装置
WO2009013873A1 (ja) * 2007-07-20 2009-01-29 Sharp Kabushiki Kaisha 積層膜の製造方法、半導体装置の製造方法、半導体装置および表示装置
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
JP4678700B1 (ja) * 2009-11-30 2011-04-27 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
JP2012015445A (ja) * 2010-07-05 2012-01-19 Japan Steel Works Ltd:The レーザアニール処理装置およびレーザアニール処理方法
US8518808B2 (en) * 2010-09-17 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in III-nitride compound
JP6423135B2 (ja) * 2012-11-29 2018-11-14 三星ダイヤモンド工業株式会社 パターン付き基板の分割方法
WO2016126912A1 (en) * 2015-02-06 2016-08-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in semiconductors at thermodynamically non-stable conditions
JP6615658B2 (ja) * 2016-03-16 2019-12-04 株式会社ブイ・テクノロジー マスク及び薄膜トランジスタの製造方法
US10008418B2 (en) * 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
JP2021522676A (ja) * 2018-05-04 2021-08-30 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227837A (ja) 2006-02-27 2007-09-06 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、並びに電子機器
JP2008016655A (ja) 2006-07-06 2008-01-24 Sumitomo Heavy Ind Ltd 結晶化半導体膜の製造方法
JP2010251523A (ja) 2009-04-15 2010-11-04 Sumco Corp 部分ｓｏｉウェーハの製造方法
JP2012164921A (ja) 2011-02-09 2012-08-30 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP2014194962A (ja) 2013-03-28 2014-10-09 Tokyo Electron Ltd 照射制御方法及び照射制御装置
JP2017183508A (ja) 2016-03-30 2017-10-05 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
JP2018037628A (ja) 2016-08-31 2018-03-08 国立大学法人島根大学 パターニング方法、薄膜トランジスタ作製方法、および、パターニング装置

Also Published As

Publication number Publication date
KR20200060261A (ko) 2020-05-29
JP2020088106A (ja) 2020-06-04
US20200161135A1 (en) 2020-05-21
KR102547550B1 (ko) 2023-06-26
CN111211093A (zh) 2020-05-29
US11177133B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
KR102158406B1 (ko) 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
US11335554B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7190875B2 (ja) ポリシリコン膜の形成方法及び成膜装置
KR102587626B1 (ko) 건식 세정 장치 및 건식 세정 방법
US20180040475A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7262210B2 (ja) 凹部の埋め込み方法
KR102582447B1 (ko) 성막 방법 및 성막 장치
JP6584348B2 (ja) 凹部の埋め込み方法および処理装置
JP7018849B2 (ja) 成膜方法及び成膜装置
JP7065728B2 (ja) 成膜方法及び成膜装置
JP7004608B2 (ja) 半導体膜の形成方法及び成膜装置
CN110233096B (zh) 硅膜的成膜方法和基板处理装置
JP7213726B2 (ja) 成膜方法及び熱処理装置
JP7149890B2 (ja) 成膜方法及び成膜装置
JP7313402B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法
KR20220086484A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
TW202331789A (zh) 整合式磊晶與預清潔系統
KR20200115171A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230411

R150 Certificate of patent or registration of utility model

Ref document number: 7262210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150